CN102117765B - 具有掩埋栅的半导体器件及其制造方法 - Google Patents

具有掩埋栅的半导体器件及其制造方法 Download PDF

Info

Publication number
CN102117765B
CN102117765B CN201010241063.8A CN201010241063A CN102117765B CN 102117765 B CN102117765 B CN 102117765B CN 201010241063 A CN201010241063 A CN 201010241063A CN 102117765 B CN102117765 B CN 102117765B
Authority
CN
China
Prior art keywords
attachment plug
multiple attachment
ledge
contact hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010241063.8A
Other languages
English (en)
Other versions
CN102117765A (zh
Inventor
辛锺汉
朴点龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102117765A publication Critical patent/CN102117765A/zh
Application granted granted Critical
Publication of CN102117765B publication Critical patent/CN102117765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件的制造方法，包括以下步骤：在衬底之上形成连接插塞；通过刻蚀所述连接插塞之间的衬底来形成沟槽；形成掩埋栅，以部分地填充所述沟槽；形成间隙填充层，以将所述掩埋栅的上侧面间隙填充；形成所述连接插塞的突出部分；以及修整所述连接插塞的突出部分。

Description

具有掩埋栅的半导体器件及其制造方法
相关申请的交叉引用
本申请要求2009年12月30日提交的韩国专利申请No.10-2009-0134849的优先权，本文通过全面引用包含该申请的全部内容。
技术领域
本发明的示例性实施方式涉及半导体器件的制造方法，更具体而言，涉及具有掩埋栅的半导体器件及其制造方法。
背景技术
在亚60纳米(nm)的DRAM工艺中，为了提高在一个单元内晶体管的集成度、简化工艺和改善诸如泄漏特性的器件特性，可以优选地形成掩埋栅。
掩埋栅的制造方法是通过形成沟槽并将栅掩埋于所述沟槽中来进行的。因此，可以将位线与栅之间的干扰最小化，并可以减少要层叠的膜的数量。此外，可以降低单元的电容量，从而改善刷新性能。
通常，在单元区中形成掩埋栅之后，可以执行密封工艺以使用间隙填充层密封所述掩埋栅的上侧面。可以执行栅氧化工艺和栅导电层形成工艺，以通过仅暴露外围电路区来形成外围电路区的晶体管。可以执行接触刻蚀工艺和位线(BL)工艺，以通过暴露单元区来形成位线接触孔。
但是，在这一方法中，由于在单元区中存储节点接触孔是在形成位线之后形成的，因此难以得到用于形成存储节点接触孔的暴露的接触面积。此外，由于暴露的接触面积狭窄，因此会增加存储节点接触与衬底之间的界面电阻。
具体而言，当执行基于6F2设计规则的所述工艺时，要形成位线接触孔的有源区在理想情况下应该被位线完全覆盖。因此，当位线的面积增加时，会使得用于形成存储节点接触孔的暴露的接触余量进一步缩小。
为了提高存储节点接触孔的工艺余量，可以在形成位线之前形成存储节点接触孔和存储节点接触。为了防止位线与存储节点接触之间发生桥接，理想情况下应该尽量大地形成所述位线。但是在这种情况下，降低了存储节点接触的面积，从而导致了接触电阻的增加。
发明内容
本发明的示例性实施方式涉及可以防止存储节点接触与位线之间发生桥接的半导体器件及其制造方法。
根据本发明的一个示例性实施方式，半导体器件的制造方法包括以下步骤：在衬底之上形成连接插塞(landing plug)；通过刻蚀所述连接插塞之间的衬底形成沟槽；形成掩埋栅，以部分地填充所述沟槽；形成间隙填充层，以将所述掩埋栅的上侧面间隙填充；形成所述连接插塞的突出部分；以及对所述连接插塞的突出部分进行修整。
根据本发明的另一个示例性实施方式，半导体器件的制造方法包括以下步骤：在衬底之上形成连接插塞；通过刻蚀所述连接插塞之间的衬底形成沟槽；形成掩埋栅，以部分地填充所述沟槽；形成第一间隙填充层，以将所述掩埋栅的上侧面间隙填充；形成所述连接插塞的突出部分；对所述连接插塞的突出部分进行修整；在包括修整后的连接插塞的整个表面之上形成间隔电介质层；在所述间隔电介质层之上形成第二间隙填充层；以及将所述第二间隙填充层和间隔电介质层平坦化，以暴露出修整后的连接插塞的表面。
根据本发明的另一个示例性实施方式，半导体器件包括：衬底，在所述衬底中设置有沟槽；部分地填充所述沟槽的掩埋栅；设置在所述掩埋栅上并且从所述衬底上突出的间隙填充层；以及具有掩埋部分和突出部分的连接插塞，所述掩埋部分设置在间隙填充层之间的衬底上，所述突出部分设置在掩埋部分上。
附图说明
图1是根据本发明的一个示例性实施方式的半导体器件的平面图。
图2A至图2N是描述根据本发明的另一个示例性实施方式的制造半导体器件的方法的截面图。
图3A是掩埋栅和连接插塞的平面图。
图3B是包括位线的掩埋栅和连接插塞的平面图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施方式。但是，本发明可以以不同形式实施，不应解释为限于本文提出的实施方式。更确切地说，提供这些实施方式是为了彻底和完整的公开，并向本领域技术人员充分传达本发明的范围。在本说明书中，相似的附图标记在本发明的不同附图和实施方案中表示相似的部分。
附图并非按比例绘制，并且在某些情况下，为清楚表述实施方式的特征，可能将比例做夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅表示所述第一层直接形成在所述第二层或所述衬底上的情况，还表示在所述第一层与所述第二层或所述衬底之间存在第三层的情况。
图1是根据本发明的一个示例性实施方式的半导体器件的平面图。
参见图1，可以在有源区25A中形成掩埋栅28A。可以在有源区25A上形成连接插塞(landing plug)32。每个连接插塞32具有掩埋部分22D和突出部分22C。可以在掩埋栅28A之间的有源区25A上形成连接插塞32。连接插塞32可以包括要在其中形成位线接触的连接插塞和要在其中形成存储节点接触的连接插塞。可以在与掩埋栅28A交叉的方向上形成位线37。
参见图1，突出部分22C具有比掩埋部分22D小的面积。因此，突出部分22C之间的空间S2相对较大。
如上所述，由于突出部分22C之间的空间S2大，因此可以使位线接触孔与存储节点接触孔之间的桥接最小化。据此，可以改善位线接触孔和存储节点接触孔工艺的工艺余量。
图2A至图2N是描述根据本发明的另一个示例性实施方式的制造半导体器件的方法的截面图，是沿图1的线A-A’截取的。
参见图2A，可以在衬底21上形成第一导电层22。第一导电层22的厚度可以为第一导电层22可以包括多晶硅。
参见图2B，可以执行浅槽隔离(STI)工艺以隔离器件。在STI工艺中，可以通过使用光致抗蚀剂图案(未图示)刻蚀第一导电层22来形成第一导电图案22A。然后可以使用第一导电图案22A作为刻蚀阻挡层来刻蚀衬底21。据此，可以在衬底21A上形成具有恒定深度的第一沟槽23。第一沟槽23限定有源区25。
参见图2C，可以形成诸如旋涂电介质(SOD)的电介质层以将第一沟槽23间隙填充。然后可以执行诸如化学机械抛光(CMP)工艺的平坦化工艺，以形成将第一沟槽23间隙填充的器件隔离层24。
参见图2D，可以执行用于掩埋栅工艺的掩模和刻蚀工艺。例如，可以通过使用光致抗刻蚀图案(未图示)刻蚀第一导电图案22A来形成多个连接插塞22B。然后可以刻蚀各个连接插塞22B之间的衬底21。据此，可以在衬底21A中形成具有预定深度的第二沟槽26。可以通过同时刻蚀有源区25和器件隔离层24来形成第二沟槽26。在形成第二沟槽26之后，有源区用附图标记25A表示。在形成光致抗刻蚀图案之前，可以在包括连接插塞22B的整个表面上形成掩埋栅硬掩模层。掩埋栅硬掩模层可以包括氮化物层。掩埋栅硬掩模层可以用作形成第二沟槽26的刻蚀阻挡层。
可以以与器件隔离层24对准的方式形成连接插塞22B。这称为自对准连接插塞工艺。当执行自对准连接插塞工艺时，连接插塞22B的高度可以为或更高。
然后，参见图2E，可以在第二沟槽26的表面上形成栅绝缘层27。
然后，可以在包括栅绝缘层27的整个表面上形成第二导电层28以将第二沟槽26间隙填充。第二导电层28可以包括氮化钛层(TiN)、氮化钽层(TaN)或钨层(W)。
参见图2F，可以通过CMP工艺等来使第二导电层28平坦化，以便暴露出连接插塞22B的表面。然后可以执行回蚀工艺形成掩埋栅28A，从而部分填充第二沟槽26。
参见图2G，可以形成第一间隙填充层29以将掩埋栅28A的上侧面间隙填充。第一间隙填充层29可以包括氧化物层、氮化物层或由氧化物层和氮化物层构成的多层结构。例如，可以薄薄地涂覆氮化物层，并且可以形成诸如SOD的氧化物层以将掩埋栅28A的上侧面间隙填充。
然后可以将第一间隙填充层29平坦化，以暴露出连接插塞22B的表面。
然后，参见图2H，可以使第一间隙填充层29和器件隔离层24凹陷至预定深度。据此，可以在各个连接插塞22B之间形成第一凹陷30。在形成第一凹陷30之后，保留第一间隙填充层29A和器件隔离层24A。连接插塞22B可以部分地从第一凹陷30突出。例如，连接插塞22B可以从第一凹陷30突出或更多。
然后，参见图2I，可以进行修整工艺。修整工艺选择性地去除连接插塞22B的突出部分的一部分。据此，将连接插塞22B形成为连接插塞32。所述修整工艺可以将连接插塞22B的侧部去除或更多。通过修整工艺形成的每个连接插塞32可以包括突出部分22C和掩埋部分22D。然后可以在各个突出部分22C之间形成第二凹陷31。可以使用各向同性刻蚀工艺来形成连接插塞32。突出部分22C可以具有利用各向同性刻蚀工艺沿侧向刻蚀的结构。掩埋部分22D具有掩埋在第一间隙填充层29A之间的结构。每个连接插塞32的上表面的面积被减小为突出部分22C。由于掩埋部分22D保持最初的面积，因此可以保持掩埋部分22D与衬底21A之间的接触面积。
根据上述的示例性实施方式，每个连接插塞32的突出部分22C和掩埋部分22D可以具有不同的面积。由于与有源区25A接触的掩埋部分22D的面积相对较大，因此可以恒定地保持与有源区25A之间的接触电阻。另一方面，由于突出部分22C具有相对较小的面积，因此突出部分22C可以增加连接插塞32与要在后续工艺中形成的位线接触孔或存储节点接触孔之间的开放面积。
连接插塞32包括要与位线接触连接的连接插塞和要与存储节点接触连接的连接插塞。因此，要与位线接触连接的连接插塞32可以在有源区25A的中心形成，而要与存储节点接触连接的连接插塞32可以在有源区25A的中心的两侧形成。据此，要与位线接触连接的连接插塞32可以具有与要于存储节点接触连接的连接插塞32相同的形状。
然后，参见图2J，可以在包括连接插塞32的整个表面上形成间隔电介质层33，然后在间隔电介质层33上形成第二间隙填充层34以将连接插塞32之间的空间间隙填充。间隔电介质层33可以包括氮化物层。间隔电介质层33的厚度可以为或更大。第二间隙填充层34可以包括氧化物层，诸如SOD。
然后，参见图2K，可以执行平坦化工艺直至暴露出连接插塞32的突出部分的表面为止。在平坦化工艺期间，第二间隙填充层34和间隔电介质层33也可以被平坦化。据此，间隔件33A和第二间隙填充层34A保留在连接插塞32之间。间隔件33A用于在后续的位线接触工艺或存储节点接触工艺期间防止接触之间发生桥接。此外，间隔件33A防止后续工艺对连接插塞32造成损伤。
参见图2L，然后可以在整个表面上形成第一层间电介质层35。在形成第一层间电介质层35之前，可以形成刻蚀停止层。例如可以使用氮化物层形成厚度为或更大的刻蚀停止层。
然后，可以刻蚀第一层间电介质层35以形成位线接触孔，所述位线接触孔暴露出连接插塞32中的一个。然后可以形成位线37以使位线37通过位线接触孔36与暴露出的连接插塞32连接。暴露出的连接插塞32对应于在掩埋栅28A之间的有源区25A的中心上形成的连接插塞，如图2L所示。可以在与掩埋栅28A交叉的方向上形成位线37。位线37的掩埋于位线接触孔36中的部分成为位线接触。
参见图2M，然后可以在包括位线37的整个表面上形成第二层间电介质层38，然后可以形成存储节点接触孔39以暴露出连接插塞32中的一个。暴露出的连接插塞32对应于在有源区25A的中心两侧形成的连接插塞，如图2M所示。
然后，参见图2N，可以形成存储接触40以填充存储节点接触孔39。
由于可以利用突出部分22C来增加连接插塞32之间的空间S2，因此可以改善用于防止位线37和存储节点接触40之间发生桥接的工艺余量。
形成有存储节点接触40的半导体器件包括：衬底21A，在衬底21A中形成有沟槽26；部分填充沟槽26的掩埋栅28A；第一间隙填充层29A，可以形成在掩埋栅28A上并从衬底21A的表面突出；以及连接插塞32，每个连接插塞32具有在第一间隙填充层29A之间的衬底21A上形成的掩埋部分22D和在掩埋部分22D上形成的突出部分22C。突出部分22C可以具有比掩埋部分22D小的面积。连接插塞32可以包括多晶硅层。半导体器件可以包括在连接插塞32上形成的位线接触或存储节点接触40。位线接触是位线37的掩埋于位线接触孔36中的部分。
图3A是掩埋栅和连接插塞的平面图。图3B是包括位线的掩埋栅和连接插塞的平面图。
参见图3A和图3B，可以在有源区25A上形成掩埋栅28A，并且可以在有源区25A上形成连接插塞32。连接插塞32不与掩埋栅28A重叠。每个连接插塞32具有突出部分22C和掩埋部分22D。位线37可以与掩埋栅28A以直角相交叉。位线37的一部分可以掩埋于位线接触孔36中并与连接插塞32中的一个连接，并且可以在其他的连接插塞32上形成存储节点接触孔39。
根据本发明的上述示例性实施方式，可以通过修整工艺来形成具有小面积的突出部分22C的连接插塞32。因此，可以使位线接触孔36与存储节点接触孔39之间的桥接最小化。据此，可以改善位线接触孔36和存储节点接触孔39的工艺余量。此外，由于形成了具有相对小面积的突出部分22C的连接插塞32，因此可以增加位线接触孔36与连接插塞32之间的开放面积或存储节点接触孔39与连接插塞32之间的开放面积。
此外，存储节点接触孔39和存储节点接触40在形成位线37之后形成。位线37和存储节点接触40都形成在单元区中。
根据本发明的另一个示例性实施方式，可以在形成位线的同时形成外围电路区的栅。
根据本发明的又一个示例性实施方式，可以在形成外围电路区的栅之后形成层间电介质层。然后，可以形成存储节点接触，并且可以利用镶嵌工艺形成位线。
在形成位线接触孔或存储节点接触孔时，可以利用刻蚀停止层来使工艺停止，并可以执行附加刻蚀工艺以形成接触孔。所述附加刻蚀工艺促进氮化物层的刻蚀。据此，可以部分地去除用作间隔件33A的氮化物层以增加位线接触孔与连接插塞之间的开放面积或存储节点接触孔与连接插塞之间的开放面积。此外，可以防止有源区的损失。
在本发明的上述实施方式中，首先形成连接插塞22B，然后形成掩埋栅28A。据此，可以改善位线接触孔36和存储节点接触孔39的开放余量，并可以降低与有源区25A之间的接触电阻。
根据本发明的示例性实施方式，由于可以通过修整工艺形成具有小面积的突出部分和大面积的掩埋部分的连接插塞，因此可以防止位线接触孔与存储节点接触孔之间发生桥接。据此，可以改善位线接触孔和存储节点接触孔的工艺余量。此外，由于可以通过具有大的面积的掩埋部分来改善所述连接插塞和有源区之间的接触面积，因此可以保持接触电阻一致。
虽然根据具体实施例描述了本发明，但对于本领域技术人员来说明显的是，在不脱离所附的权利要求所限定的本发明的精神和范围的前提下，可以进行各种变化和修改。

Claims (12)

1.一种半导体器件的制造方法，包括以下步骤：
在衬底之上形成多个连接插塞；
通过刻蚀所述多个连接插塞之间的衬底来形成沟槽；
形成掩埋栅，以部分地填充所述沟槽；
形成间隙填充层，以将所述掩埋栅的上侧面间隙填充；
形成所述多个连接插塞的突出部分；以及
修整所述多个连接插塞的突出部分，使得形成具有小面积的突出部分和大面积的掩埋部分的连接插塞。
2.如权利要求1所述的方法，还包括以下步骤：形成接触孔，以暴露出修整后的所述多个连接插塞中相应的一个连接插塞。
3.如权利要求2所述的方法，其中，所述形成接触孔的步骤包括形成位线接触孔和存储节点接触孔。
4.如权利要求1所述的方法，其中，所述修整所述多个连接插塞的突出部分的步骤包括执行各向同性刻蚀工艺。
5.如权利要求1所述的方法，其中，所述形成多个连接插塞的步骤包括形成多晶硅层。
6.如权利要求1所述的方法，其中，形成所述多个连接插塞的突出部分的步骤包括使所述间隙填充层凹陷。
7.一种半导体器件的制造方法，包括以下步骤：
在衬底之上形成多个连接插塞；
通过刻蚀所述多个连接插塞之间的衬底来形成沟槽；
形成掩埋栅，以部分填充所述沟槽；
形成第一间隙填充层，以将所述掩埋栅的上侧面间隙填充；
形成所述多个连接插塞的突出部分；
修整所述多个连接插塞的突出部分，使得形成具有小面积的突出部分和大面积的掩埋部分的连接插塞；
在修整后的所述多个连接插塞的整个表面之上形成间隔电介质层；
在所述间隔电介质层之上形成第二间隙填充层；以及
将所述第二间隙填充层和间隔电介质层平坦化，以暴露出修整后的所述多个连接插塞的表面。
8.如权利要求7所述的方法，还包括以下步骤：在将所述第二间隙填充层和间隔电介质层平坦化之后，形成接触孔，以暴露出修整后的所述多个连接插塞中相应的一个连接插塞。
9.如权利要求8所述的方法，其中，所述形成接触孔的步骤包括形成位线接触孔和存储节点接触孔。
10.如权利要求7所述的方法，其中，所述修整所述多个连接插塞的突出部分的步骤包括执行各向同性刻蚀工艺。
11.如权利要求7所述的方法，其中，所述形成多个连接插塞的步骤包括形成多晶硅层。
12.如权利要求7所述的方法，其中，所述形成所述多个连接插塞的突出部分的步骤包括使所述第一间隙填充层凹陷。
CN201010241063.8A 2009-12-30 2010-07-30 具有掩埋栅的半导体器件及其制造方法 Active CN102117765B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0134849 2009-12-30
KR1020090134849A KR101116359B1 (ko) 2009-12-30 2009-12-30 매립게이트를 구비한 반도체장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN102117765A CN102117765A (zh) 2011-07-06
CN102117765B true CN102117765B (zh) 2015-05-13

Family

ID=44186464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010241063.8A Active CN102117765B (zh) 2009-12-30 2010-07-30 具有掩埋栅的半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US8247324B2 (zh)
KR (1) KR101116359B1 (zh)
CN (1) CN102117765B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101752837B1 (ko) * 2011-02-28 2017-07-03 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR20130078210A (ko) * 2011-12-30 2013-07-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101910129B1 (ko) * 2012-05-30 2018-10-23 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
KR101927717B1 (ko) 2012-08-30 2018-12-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101924020B1 (ko) 2012-10-18 2018-12-03 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101928310B1 (ko) 2012-10-18 2018-12-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102036345B1 (ko) * 2012-12-10 2019-10-24 삼성전자 주식회사 반도체 소자
KR102032369B1 (ko) 2013-05-06 2019-10-15 삼성전자주식회사 랜딩 패드를 구비하는 반도체 소자
KR102185661B1 (ko) 2014-02-07 2020-12-02 삼성전자주식회사 비트 라인 구조체 및 스토리지 컨택 플러그를 포함하는 반도체 소자
KR102156643B1 (ko) * 2014-05-14 2020-09-17 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN108538839B (zh) 2017-03-01 2019-08-23 联华电子股份有限公司 半导体结构、用于存储器元件的半导体结构及其制作方法
CN107425072A (zh) * 2017-09-06 2017-12-01 睿力集成电路有限公司 一种半导体存储器的器件结构
CN112582414B (zh) * 2019-09-30 2022-12-09 长鑫存储技术有限公司 半导体器件及其形成方法
CN112736036B (zh) * 2019-10-14 2024-10-18 长鑫存储技术有限公司 半导体结构及其形成方法
KR20220021623A (ko) 2020-08-14 2022-02-22 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
CN115605018A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 半导体存储器的制作方法及半导体存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542741A (zh) * 2007-09-28 2009-09-23 三洋电机株式会社 沟槽栅型晶体管及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599050B1 (ko) * 2004-04-02 2006-07-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2006032489A (ja) * 2004-07-13 2006-02-02 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP4552603B2 (ja) * 2004-11-08 2010-09-29 エルピーダメモリ株式会社 半導体装置の製造方法
US20060148168A1 (en) * 2005-01-06 2006-07-06 Sheng-Chin Li Process for fabricating dynamic random access memory
KR20070060352A (ko) 2005-12-08 2007-06-13 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100714900B1 (ko) * 2006-06-09 2007-05-04 삼성전자주식회사 매몰 게이트 전극을 갖는 반도체 소자 및 그 제조방법
KR100819001B1 (ko) * 2006-10-23 2008-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100847308B1 (ko) * 2007-02-12 2008-07-21 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR100843716B1 (ko) * 2007-05-18 2008-07-04 삼성전자주식회사 자기 정렬된 콘택플러그를 갖는 반도체소자의 제조방법 및관련된 소자
KR101045089B1 (ko) * 2008-08-22 2011-06-29 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
KR101040367B1 (ko) * 2008-12-26 2011-06-10 주식회사 하이닉스반도체 새들 핀 트랜지스터를 구비하는 반도체소자 및 그 제조방법
KR101006531B1 (ko) * 2009-05-11 2011-01-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR101095802B1 (ko) * 2010-01-07 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542741A (zh) * 2007-09-28 2009-09-23 三洋电机株式会社 沟槽栅型晶体管及其制造方法

Also Published As

Publication number Publication date
KR20110078112A (ko) 2011-07-07
US9159732B2 (en) 2015-10-13
CN102117765A (zh) 2011-07-06
US8247324B2 (en) 2012-08-21
KR101116359B1 (ko) 2012-03-09
US20110156262A1 (en) 2011-06-30
US20120280313A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
CN102117765B (zh) 具有掩埋栅的半导体器件及其制造方法
CN101996950B (zh) 半导体器件及其制造方法
CN101944507B (zh) 使用预着陆塞制造掩埋栅极的方法
CN102097375B (zh) 具有埋入式栅极的半导体器件的制造方法
US9337089B2 (en) Method for fabricating a semiconductor device having a bit line contact
US8148260B2 (en) Semiconductor memory device and method of forming the same
CN110223982B (zh) 动态随机存取存储器及其制作方法
US7595262B2 (en) Manufacturing method for an integrated semiconductor structure
US9871045B2 (en) Semiconductor device with damascene bit line and method for manufacturing the same
CN109390285B (zh) 接触结构及其制作方法
CN107369686A (zh) 半导体存储器元件及其制作方法
US9263452B2 (en) Reservoir capacitor of semiconductor device
CN102646679B (zh) 半导体器件及其制造方法
US20140120710A1 (en) Semiconductor device with buried gate and method for fabricating the same
US8487363B2 (en) Method for manufacturing semiconductor device
CN101930967B (zh) 半导体器件及其制造方法
CN102044495B (zh) 制造具有掩埋栅极的半导体器件的方法
US8445957B2 (en) Semiconductor device and method of manufacturing the same
US20140015043A1 (en) Semiconductor device and method of fabricating the same
US6187627B1 (en) Lading plug contact pattern for DRAM application
CN111048467B (zh) 半导体器件位线形成方法、半导体器件
CN111048467A (zh) 半导体器件位线形成方法、半导体器件
KR20090009392A (ko) 반도체 소자의 제조 방법
KR20060135194A (ko) 반도체 소자 제조방법
JP2006060056A (ja) 半導体記憶装置の製造方法および当該半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant