CN102110699A - 图像传感器模块、其制造方法和包括其的图像处理系统 - Google Patents

图像传感器模块、其制造方法和包括其的图像处理系统 Download PDF

Info

Publication number
CN102110699A
CN102110699A CN2010105890266A CN201010589026A CN102110699A CN 102110699 A CN102110699 A CN 102110699A CN 2010105890266 A CN2010105890266 A CN 2010105890266A CN 201010589026 A CN201010589026 A CN 201010589026A CN 102110699 A CN102110699 A CN 102110699A
Authority
CN
China
Prior art keywords
signal
image sensor
horizontal
data
blanking interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105890266A
Other languages
English (en)
Other versions
CN102110699B (zh
Inventor
李润泰
林埈绪
李济硕
朴宰用
朴埈佑
李秀永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100052290A external-priority patent/KR101665560B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102110699A publication Critical patent/CN102110699A/zh
Application granted granted Critical
Publication of CN102110699B publication Critical patent/CN102110699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/69—Control of means for changing angle of the field of view, e.g. optical zoom objectives or electronic zooming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H04N23/843—Demosaicing, e.g. interpolating colour pixel values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected 2D regions of the array, e.g. for windowing or digital zooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

本发明提供了图像传感器模块、其制造方法和包括其的图像处理系统。图像传感器模块包括印刷电路板(PCB)、部署在PCB的第一平面上并且电连接到PCB的图像传感器芯片以及部署在PCB的第一平面上并且电连接到PCB的图像信号处理芯片。图像信号处理芯片的宽高比是图像传感器芯片的宽高比至少两倍以上。在图像传感器芯片中实现的金属线的最小特征尺寸是在图像信号处理芯片中实现的金属线的最小特征尺寸的至少1.5倍以上。

Description

图像传感器模块、其制造方法和包括其的图像处理系统
相关申请的交叉引用
本申请要求于2009年12月16日向韩国知识产权局(KIPO)提交的韩国专利申请No.10-2009-0125412、于2010年01月04日提交的No.10-2010-0000266和2010年06月03日提交的No.10-2010-0052290，它们的全部内容通过引用的方式并入本申请中。
技术领域
本发明涉及图像传感器模块，并且更具体地，涉及包括图像传感芯片和图像信号处理芯片的图像传感模块、制造该图像传感器的方法以及包括图像传感器模块的图像处理系统，其中所述图像传感器芯片和图像信号处理芯片是使用互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)工艺制造的具有不同的最小特征尺寸。
背景技术
图像传感器可以大致划分成电荷耦合器件(CCD)图像传感器和CMOS图像传感器。使用CMOS工艺来制造CMOS图像传感器并且CMOS图像传感器将光学信号转化成电信号。CMOS图像传感器比起CCD图像传感器操作更简单。此外，因为使用CMOS工艺将用于处理从像素输出的电信号的电路集成到单一的芯片，并且该电路具有低功耗的优点，所以能够小型化和以低成本制造CMOS图像传感器。
由于CMOS工艺的这些优点，近来已经使用了将像素阵列、模拟-数字变换器(ADC)和图像信号处理器(ISP)全部集成到单一芯片的方法，其中ADC将从像素阵列输出的模拟信号转换成数字信号，ISP对从ADC输出的数字信号执行图像信号处理。
然而，当将CMOS图像传感器和ISP在使用一个衬底的一个芯片上实现时，ISP中产生的数字噪声可能影响CMOS图像传感器。
发明内容
本发明的一些实施例提供了包括图像传感器芯片和图像信号处理芯片的图像传感器模块、制造图像传感器模块的方法和包括图像传感器模块的图像处理系统，其中图像传感器芯片和图像信号处理芯片是使用互补金属氧化物半导体(CMOS)工艺制造的、具有不同的最小特征尺寸，使得图像信号处理芯片中生成的数字噪声不影响图像传感器芯片并且图像信号处理芯片的性能和集成度得以提高。
根据本发明的一些实施例，提供了图像传感器模块，包括：印刷电路板(PCB)、放置在PCB的第一平面上并且电连接到PCB的图像传感器芯片以及放置在PCB的第一平面上并且电连接到PCB的图像信号处理芯片。此处，图像信号处理芯片的宽高比可以是图像传感器芯片的宽高比至少两倍以上，并且在图像传感器芯片中实现的金属线的最小特征尺寸可以是在图像信号处理芯片中实现的金属线的最小特征尺寸的至少1.5倍以上。
图像传感器的宽高比是1.0至2.0并且图像信号处理芯片的宽高比是3至10。
图像传感器模块还可以包括多个焊线。此处，图像传感器芯片和图像信号处理芯片中的至少一个可以通过多个焊线连接到PCB。
作为替代，图像传感器模块还可以包括多个硅穿孔(TSV)。此处，图像传感器芯片和图像信号处理芯片中的至少一个可以通过多个TSV连接到PCB。
作为其他替代，图像传感器模块还可以包括多个焊料凸块。此处，图像传感器芯片和图像信号处理芯片中的至少一个可以通过多个焊料凸块倒装焊接到PCB。
可替换地，图像传感器模块还可以包括：多个焊线，被配置成将图像传感器芯片电连接到PCB的第一平面；多个焊料凸块，被配置成将图像信号处理芯片倒装焊接到PCB的第一平面。
图像传感器芯片可以包括：像素阵列；定时生成器，被配置成生成第一水平同步信号和第一垂直同步信号，该第一水平同步信号和第一垂直同步信号各自的水平消隐期和垂直消隐期已经根据数字缩放比信息而被调整过；以及输出电路，被配置成根据第一垂直同步信号和第一水平同步信号，从与自像素阵列输出的信号对应的数据信号中输出对应于缩放区域的数据信号。
定时生成器可以根据数字缩放比信息来增大水平消隐期并且同时减小垂直消隐期。
图像传感器芯片还可以包括缩放块，其中缩放块被配置成从输出电路接收对应于缩放区域的数据信号，对数据信号进行插值；从定时生成器接收第一水平同步信号和第一垂直同步信号；根据数字缩放比信息来调整第一水平同步信号的水平消隐期；并且根据第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的信号。
可替换地，图像信号处理芯片可以包括缩放块，其中缩放块被配置成从图像传感器芯片的输出电路接收对应于缩放区域的数据信号，对数据信号进行插值；从定时生成器接收第一水平同步信号和第一垂直同步信号；根据数字缩放比信息来调整第一水平同步信号的水平消隐期；并且根据第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的数据信号。
根据本发明的其他实施例，提供了一种封装，包括：PCB，放置在PCB的第一平面上并且电连接到PCB的图像传感器芯片，以及放置在PCB的第一平面上并且电连接到PCB的图像信号处理芯片。此处，图像信号处理芯片的宽高比可以是图像传感器芯片的宽高比至少两倍以上，并且在图像传感器芯片中实现的金属线的最小特征尺寸可以至少是在图像信号处理芯片中实现的金属线的最小特征尺寸的至少1.5倍以上，封装的宽高比是0.8至1.2
根据本发明的其他实施例，提供了一种照相机，包括镜头和图像传感器模块，其中图像传感器模块包括电连接到PCB的图像传感器芯片和图像信号处理芯片。此处，图像传感器芯片可以将通过镜头的光学信号变成电子信号，并且图像信号处理芯片可以处理从图像传感器芯片输出的电子信号，图像信号处理芯片的宽高比可以是图像传感器芯片的宽高比至少两倍以上，并且在图像传感器芯片中实现的金属线的最小特征尺寸可以是在图像信号处理芯片中实现的金属线的最小特征尺寸的至少1.5倍以上。
图像传感器芯片可以包括：像素阵列；定时生成器，被配置成生成第一水平同步信号和第一垂直同步信号，该第一水平同步信号和第一垂直同步信号各自的水平消隐期和垂直消隐期已经根据数字缩放比信息而被调整过；以及输出电路，被配置成根据第一垂直同步信号和第一水平同步信号，从与自像素阵列输出的信号对应的数据信号中输出对应于缩放区域的数据信号。
图像传感器芯片还可以包括缩放块，其中缩放块被配置成从输出电路接收对应于缩放区域的数据信号；对数据信号进行插值；从定时生成器接收第一水平同步信号和第一垂直同步信号；根据数字缩放比信息来调整第一水平同步信号的水平消隐期；并且根据第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的信号。
可替换地，图像信号处理芯片可以包括缩放块，其中缩放块被配置成从图像传感器芯片的输出电路接收对应于缩放区域的数据信号，对数据信号进行插值；从定时生成器接收第一水平同步信号和第一垂直同步信号；根据数字缩放比信息来调整第一水平同步信号的水平消隐期；并且根据第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的数据信号。
图像传感器的宽高比可以是1.0至2.0并且所述图像信号处理芯片的宽高比可以是3至10。照相机可以实施为移动电话、智能电话、网络照相机、个人数字助理、个人计算机、上网本和笔记本计算机的一部分。
根据本发明的其他实施例，提供了一种制造图像传感器模块的方法。该方法包括：将图像传感器芯片电连接到PCB，其中图像传感器芯片具有第一宽高比并且将光学信号转换成电子信号；将图像信号处理芯片电连接到PCB，其中图像信号处理芯片具有第二宽高比并且处理从图像传感器芯片输出的电子信号。此处，第一宽高比可以是大于1.0而小于2.0，第二宽高比可以是大于3而小于10，并且在图像传感器芯片中实现的金属线的最小特征尺寸可以是在图像信号处理芯片中实现的金属线的最小特征尺寸的至少1.5倍以上。
根据本发明的另一个实施例，提供了一种制造照相机的方法。该方法包括：将图像传感器芯片电连接到PCB，其中图像传感器芯片具有第一宽高比并且将光学信号转换成电子信号；将图像信号处理芯片电连接到PCB，其中图像信号处理芯片具有第二宽高比并且处理从图像传感器芯片输出的电子信号；将包括镜头的镜头模块固定到PCB，以使得通过镜头的光学信号输入到图像传感器芯片。此处，第一宽高比可以是大于1.0而小于2.0，第二宽高比可以是大于3而小于10，并且在图像传感器芯片中实现的金属线的最小特征尺寸可以是在图像信号处理芯片中实现的金属线的最小特征尺寸的至少1.5倍以上。
根据本发明的另一个实施例，提供了一种图像传感器模块，包括：PCB，放置在PCB的第一平面上并且电连接到PCB的图像传感器芯片，以及被配置成嵌入PCB并且用以处理从图像传感器输出的处理信号的图像信号处理芯片。
所述图像传感器模块还可以包括：多个焊线，被配置成将图像传感器芯片电连接到PCB的第一平面；嵌入PCB并且与图像信号处理芯片连接的多个焊料凸块。此处，图像信号处理芯片可以通过多个焊线和多个焊料凸块来处理从图像传感器芯片输出的信号。
可替换地，图像传感器模块还可以包括：多个硅穿孔(TSV)，被配置成将图像传感器芯片电连接到PCB；以及嵌入PCB并且与图像信号处理芯片连接的多个焊料凸块。此处，图像处理芯片可以通过多个TVS和多个焊料凸块来处理从图像传感器芯片输出的信号。
图像信号处理芯片的宽高比可以是图像传感器芯片的宽高比至少两倍以上，并且在图像传感器芯片中实现的金属线的最小特征尺寸可以是在图像信号处理芯片中实现的金属线的最小特征尺寸的至少1.5倍以上。
在其它实施例中，图像传感器芯片可以包括：像素阵列；定时生成器，被配置成生成第一水平同步信号和第一垂直同步信号，该第一水平同步信号和第一垂直同步信号各自的水平消隐期和垂直消隐期已经被根据数字缩放比信息而调整过；以及输出电路，被配置成根据第一垂直同步信号和第一水平同步信号，从与自像素阵列输出的信号对应的数据信号中输出对应于缩放区域的数据信号。
定时生成器可以根据数字缩放比信息来增大水平消隐期并且同时减小垂直消隐期。
定时生成器可以包括：寄存器，被配置成存储数字缩放比信息；地址生成器，被配置成输出用于选择与像素阵列中的缩放区域对应的像素的地址；同步信号生成器，被配置成生成第一水平同步信号和第一垂直同步信号；主控制单元，被配置成根据寄存器存储的数字缩放比信息来控制地址生成器的操作和同步信号生成器的操作；控制单元，被配置成根据寄存器存储的缩放比信息来控制输出电路输出对应于缩放区域的数据信号。
图像传感器芯片还可以包括缩放块，其中缩放块被配置成从输出电路接收对应于缩放区域的数据信号；根据数字缩放比信息来对数据信号进行插值；从定时生成器接收第一水平同步信号和第一垂直同步信号；根据数字缩放比信息来调整第一水平同步信号的水平消隐期；并且根据第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的信号。
缩放块可以包括：插值器，被配置成根据数字缩放比信息来针对对应于缩放区域的数字信号进行插值并且生成经插值的数据信号；以及同步信号再生器，被配置成从定时生成器接收第一水平同步信号和第一垂直同步信号，根据数字缩放比信息来调整第一水平同步信号的水平消隐期，并且生成第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号。此处，插值器可以根据第一垂直同步信号和第二水平同步信号来输出经插值的数据信号。
在其他实施例中，图像处理系统包括图像传感器芯片和图像信号处理芯片，其中图像传感器芯片包括：像素阵列；定时生成器，被配置成生成第一水平同步信号和第一垂直同步信号，该第一水平同步信号和第一垂直同步信号各自的水平消隐期和垂直消隐期已经根据数字缩放比信息而被调整过；以及输出电路，被配置成根据第一垂直同步信号和第一水平同步信号，从与自像素阵列输出的信号对应的数据信号中输出对应于缩放区域的数据信号，其中图像传感器芯片包括缩放块，其中缩放块被配置成从输出电路接收对应于缩放区域的数据信号，根据数字缩放比来对数据信号进行插值；从定时生成器接收第一水平同步信号和第一垂直同步信号；根据数字缩放比信息来调整第一水平同步信号的水平消隐期；并且根据第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的信号。
在其他实施例中，操作图像传感器芯片的方法包括：接收数字缩放比信息；以及根据数字缩放比信息同时调整水平同步信号的水平消隐期和垂直同步信号的垂直消隐期，并且生成第一水平同步信号和第一垂直同步信号。
所述方法还可以包括：根据数字缩放比信息，从与自像素阵列输出的信号对应的数据信号中选择一些数据信号，并且根据第一垂直同步信号和第一水平同步信号来输出这些数据信号。
所述方法还可以包括：根据数字缩放比信息来对一些数据信号进行插值；通过根据数字缩放比信息调整第一水平同步信号的水平消隐期来生成第二水平同步信号；根据第一垂直同步信号和第二水平同步信号来输出经插值的数据信号。
附图说明
通过参考附图具体描述示例实施例，示例实施例的上述和其他特征和优点变得更加明显。附图意在描述示例实施例并且不应该被解释为限制权利要求的意图范围。除非明确注明，否则不应该认为附图按比例绘制。
图1是根据本发明的示例实施例的图像传感器模块的结构的示意图；
图2是根据本发明的示例实施例的图像传感器模块的结构的示意图；
图3是根据本发明的示例实施例的图像传感器模块的结构的示意图；
图4是图1、图2、图3、图12和图13所例示的图像传感器模块的平面视图；
图5是制造根据本发明的示例实施例的照相机的方法的流程图；
图6是包括根据本发明的示例实施例的图1、图2、图3、图12、图13、图14或图15所例示的图像传感器模块的图像处理系统的图；
图7是包括根据本发明的示例实施例的图1、图2、图3、图12、图13、图14或图15所例示的图像传感器模块的图像处理系统的图；
图8是包括在根据本发明的示例实施例的图1、图2、图3、图12、图13、图14或图15所例示的图像传感器模块中的图像传感器芯片的框图；
图9是图8所例示的图像传感器芯片的详细的框图；
图10是包括根据本发明的示例实施例的图1、图2、图3、图12、图13、图14或图15所例示的图像传感器模块的图像处理系统的图；
图11是图10中所例示的图像处理系统的操作的流程图；
图12是根据本发明的示例实施例的图像传感器模块的结构的示意图；
图13是根据本发明的示例实施例的图像传感器模块的结构的示意图；
图14是根据本发明的示例实施例的图像传感器模块的结构的示意图；
图15是根据本发明的示例实施例的图像传感器模块的结构的示意图；
图16是根据本发明的示例实施例的图1、图2、图3、图12、图13、图14或图15所例示的图像传感器芯片的框图；
图17是图16所例示的图像传感器芯片中包括的定时生成器的框图；
图18是图16所例示的缩放块的框图；
图19是说明通过图16所例示的定时生成器调整水平消隐期的长度和垂直消隐期的长度之前的帧的图；
图20是说明通过图16所例示的定时生成器调整水平消隐期的长度和垂直消隐期的长度之后的帧的图；
图21是说明使用图16所例示的定时生成器来调整垂直消隐期的方法的时序图；
图22是说明根据本发明的一些实施例的图16所例示的缩放块的输入信号和输出信号的波形的图；
图23是说明根据本发明的示例实施例的图16所例示的缩放块的输入信号和输出信号的波形的图；
图24是图23所例示的波形图的部分放大的图；
图25是用于说明曝光时间的图；以及
图26是图16所例示的图像传感器芯片的操作的流程图。
具体实施方式
下文中将参考附图，更全面地说明本发明的示例实施例，附图中示出了示例实施例。然而，本发明可以以许多种不同方式实施，并且不应解释为限于本说明书中阐述的实施例。相反的，提供了这些实施例使得该公开是彻底的和完整的，并且将向本领域的技术人员充分传达本发明的范围。在附图中，出于清楚的目的，可能夸大层和区域的大小以及相对大小。相同的附图标记始终表示相同的元件。
因此，尽管示例实施例可以是多种修改和替代方法，但是在附图中以举例的方式说明其实施例并且在说明书中详细说明。然而，应该理解，不是用来将示例实施例限制为所公开的具体方式，而是相反，示例实施例用以覆盖所有落入示例实施例的范围的修改、等效和替换。相同的附图标记表示相同的元件。
将理解的是，当一个元件被称作是“连接”或“耦接”到另一个元件时，其可以是直接连接或耦接到另一个元件，或者可以存在居间元件。相反，当一个元件被称作是“直接连接”或“直接耦接”到另一个元件时，没有居间元件存在。如在此使用的，术语“和/或”包括有关所列的元件的一个或多个的任何和全部的组合，可以缩写为“/”。
应该理解，虽然术语第一、第二等在此用作描述不同的元件，但是这些元件可以不限于这些术语。这些术语仅用于将一个元件与另一个区别开。例如，“第一”信号可以指第二信号，类似地，“第二”信号可以指第一信号而不背离本公开的教导。
此处使用的术语仅用于描述具体的实施例而不是试图限制本发明。如此处所用，单数形式“一”、“一个”和“该”同样试图包括复数形式，除非上下文另外明确指出不是这样。还应该理解，当在本说明书中使用“包含”或“包括”时，确定了所述的特征、区域、整数、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他特征、区域、整数、步骤、操作、元件和/或组件的存在和添加。
除非另外定义，所有在此使用的术语(包括技术的和科技的术语)具有通常能够被本发明所属的技术领域的技术人员理解的含义相同的含义。还应该理解，那些定义在通用词典中的术语应该解释为具有在相关技术领域和/或本申请中的上下文中的含义相一致的含义，而不应该以理想化或过度正式的感觉解释，除非此处特别定义。
还应该注意的是，在一些替代实施中，所注明的功能/动作可以不按附图的顺序出现。例如，取决于涉及的功能/动作，事实上可以实质上同时发生或可以有时以相反的顺序执行连续示出的两个附图。
图1是根据本发明的示例实施例的图像传感器模块10A的结构的示意图。图像传感器模块或多芯片模块10A可以用于诸如照相机这样的图像处理系统并且包括印刷电路板(printed circuit board，PCB)20、图像传感器芯片30和图像信号处理芯片40。PCB 20可以是柔性PCB(flexible PCB，FPCB)。由于在半导体衬底上，也即PCB 20上，图像传感器芯片30和图像信号处理芯片40互相分开，因此减少或消除了出现在图像信号处理芯片40中的数字噪声的影响。
在PCB 20的第一平面20-1上放置图像传感器芯片30并且将其与PCB20电连接。图像传感器芯片30将光学信号转换成电子信号。例如，图像传感器芯片30可以包括：光电转换区，其包括将接收的光学信号转换为电子信号的多个转换器件；晶体管区，其包括将从光电转换区输出的电子信号传送到列线的多个晶体管；和信号处理区，其包括处理从列线接收的电子信号并且向图像信号处理芯片40输出例如数字信号的处理信号作为输出信号的多个处理电路。使用诸如130，95，65nm或更小的互补金属氧化物半导体(CMOS)工艺的精细工艺，可以形成光电转换区、晶体管区和信号处理区。
也可以将图像信号处理芯片40放置在PCB 20的第一平面20-1并且将其与PCB 20电连接。图像信号处理芯片40可以作为图像信号处理器(ISP)或数字信号处理器(DSP)工作。图像信号处理芯片40处理从图像传感器芯片30输出的电子信号并且向显示装置输出处理信号。通过显示装置可以显示从图像信号处理芯片输出的处理信号。显示装置可以是例如使用薄膜晶体管液晶显示器(TFT-LCD)的平板显示装置、有机发光二极管(OLED)，有源矩阵OLED(AMOLED)或发光二极管(LED)。使用95，65，45，32nm或更小的CMOS工艺可以形成图像信号处理芯片40。
在图像传感器芯片30中实现的金属线的最小特征尺寸可以是在图像信号处理芯片40中实现的金属线的最小特征尺寸的1.5倍或以上。由于图像信号处理芯片40的最小特征尺寸小于图像传感器芯片30的最小特征尺寸，因此图像信号处理芯片40的集成度高于图像传感器芯片30的集成度。结果，可以在图像信号处理芯片40上实现用于提高图像信号处理功能的电路，因此，能够获得高性能的图像信号处理芯片。例如，当使用90nm CMOS工艺制造图像传感器芯片30时，可以使用32nm或42nm CMOS工艺制造图像信号处理芯片40。此时，90nm、45nm和32nm是使用CMOS工艺形成金属线的最小特征尺寸。
图像传感器模块10A还包括多个第一焊线30-1和多个第二焊线40-1。图像传感器芯片30通过第一焊线30-1电连接到PCB 20并且图像信号处理芯片40通过第二焊线40-1电连接到PCB 20。
图像传感器模块10A还包括与PCB 20机械连接的镜头模块。镜头模块包括镜头52和支持镜头52的固定器(holder)50。镜头模块位于允许光学信号通过镜头52精确地输入到在图像传感器芯片30中实现的像素阵列(未示出)的位置。可以在单个封装(package)中封装图像传感器模块10A和镜头模块。
图2是根据本发明的其他实施例的图像传感器模块10B的结构的示意图。参考图2，图像传感器模块10B包括PCB 20、图像传感器芯片30、图像信号处理芯片40、第一焊线(bonding wire)30-1和多个焊料凸块(solderbump)42。例如，图像信号处理芯片40可以是通过焊料凸块42倒装焊接(flip-chip-bonded)形成在PCB 20的第一平面上。
为了清楚说明，图2中例示图像传感器芯片30通过第一焊线30-1电连接到PCB 20，图像信号处理芯片40通过焊料凸块42倒装焊接。根据示例实施例，图像传感器芯片30和图像信号处理芯片40中的至少一个可以是通过形成在PCB 20的第一平面20-1上的多个焊料凸块倒装焊接的。
图3是根据本发明示例实施例的图像传感器模块10C的结构的示意图。参考图3，图像传感器模块10C包括PCB 20、图像传感器芯片30、图像信号处理芯片40、多个第一硅穿孔(through-silicon vias，TSV))32和多个TSV44。
图像传感器芯片30通过第一TSV 32电连接到PCB 20并且图像信号处理芯片40通过第二TSV 44电连接到PCB 20。因此，图像信号处理芯片40可以处理从图像传感器芯片30输出的电子信号并且将经处理的信号发送到显示装置。
根据图1至图3所示的示例实施例，图像传感器芯片30和图像信号处理芯片40两者可以通过多个焊线、凸块或TSV电连接到PCB 20。根据示例实施例，图1、图2、图3、图12、图13、图14或图15所例示的图像传感器模块10A、10B、10C、10D、10E、10F或10G可以表示包括或排除镜头模块的模块。此外，诸如照相机这样的图像处理系统可以包括镜头模块和图像传感器模块10A、10B、10C、10D、10E、10F或10G。
图4是图1、图2、图3、图14和图15例示的图像传感器模块10A、10B、10C、10F或10G的平面视图的示例。参考图4，可以是图像传感器模块10A、10B、10C、10F或10G的图像传感器模块22包括电连接到PCB 20的图像传感器芯片30和图像信号处理芯片40。图像传感器模块22形状可以是方形。
图像传感器芯片30的宽高比，即W1/H1，可以是1到2。图像信号处理芯片40的宽高比，即W2/H2，可以是3到10。包括图像传感器模块22的封装的宽高比，即W3/H3，可以是0.8到1.2。封装可以具有接近用于光学系统的方形的、0.8到1.2的宽高比。
图5是制造根据本发明的示例实施例的照相机的方法的流程图。在操作S10中，使用第一最小特征尺寸CMOS工艺，例如90nm CMOS工艺，来制造具有第一宽高比(例如1到2)的图像传感器芯片30。在操作S20中，使用第二最小特征尺寸CMOS工艺，例如45nm或32nm CMOS工艺，来制造具有第二宽高比(例如3到10)图像信号处理芯片40。由于操作S10和S20分别使用不同的CMOS处理，因此可以改变S10和S20的操作顺序。
换句话说，可以使用具有不同最小特征尺寸的CMOS工艺制造图像传感器芯片30和图像信号处理芯片40，以使得图像传感器芯片30中的金属线的第一最小特征尺寸是图像信号处理芯片40中的金属线的第二最小特征尺寸的1.5倍或以上。
在操作S30中，具有第一宽高比的图像传感器芯片30和具有第二宽高比的图像信号处理芯片40中的一个芯片电连接到PCB 20的第一平面20-1。在操作S40中，图像传感器芯片30和图像信号处理芯片40的另一个芯片电连接到PCB 20的第一平面20-1。在操作S50中，镜头模块机械连接到PCB20，以使得将通过镜头52的光学信号输入到图像传感器芯片30的像素阵列。
图6是包括根据本发明的示例实施例的分别例示在图1、图2、图3、图12、图13、图14或图15中的图像传感器模块10A、10B、10C、10D、10E、10F或10G的图像处理系统的示意图。包括图像传感器模块10A、10B、10C、10D、10E、10F或10G的图像处理系统可以实现为移动电话、视频电话、智能电话或个人数字助理(PDA)。镜头模块连接到包括在图像传感器模块10A、10B、10C、10D、10E、10F或10G的图像传感器芯片30。可以将镜头模块和图像传感器模块10A、10B、10C、10D、10E、10F或10G封装在单个封装中。
图7是包括根据本发明的示例实施例的分别例示在图1、图2、图3、图12、图13、图14或图15中的图像传感器模块10A、10B、10C、10D、10E、10F或10G的图像处理系统的示意图。包括图像传感器模块10A、10B、10C、10D、10E、10F或10G的图像处理系统可以实现为个人计算机(PC)、台式PC、笔记本计算机、上网本、闭路电视(CCTV)系统、家庭自动化系统和卫星系统。镜头模块连接到包括在图像传感器模块10A、10B、10C、10D、10E、10F或10G的图像传感器芯片30。
图8是包括在根据本发明的示例实施例的分别例示在图1、图2、图3、图12、图13、图14或图15中的图像传感器模块10A、10B、10C、10D、10E、10F或10G中的图像传感器芯片30的框图。参考图1至图8，图像传感器芯片30包括定时控制器90、有源像素阵列(或有源像素传感器阵列)110、读出电路112和压缩器160。定时控制器90、有源像素阵列110、读出电路112和压缩器160可以包括具有第一最小特征尺寸的金属线。
定时控制器90生成用于控制有源像素阵列110的操作和读出电路112的操作的控制信号。例如，有源像素阵列110包括从镜头52接收的光学信号中生成像素信号或Bayer信号的多个像素。有源像素阵列110的宽高比可以是，例如4∶3，或可以是用于高清晰度的16∶9。
读出电路112将从有源像素阵列110输出的像素信号或Bayer信号转换成Bayer数字信号。从读出电路112输出的Bayer数字信号可以不经过任何校正处理。根据示例实施例，图像传感器芯片30可以不包括用于校正从有源像素阵列输出的像素信号或Bayer信号，因此，同包括至少一个校正电路块的传统图像传感器的布图区域相比，可以显著减小图像传感器芯片30的布图区域。
此时，“校正处理”可以包括黑点校正(shading correction)、坏像素校正(BPC)、重新分级(binning)或数字增益调整中的至少一个。黑点校正是补偿用于由在图像传感器模块10A、10B、10C、10D、10E、10F或10G中采用的镜头52的特性引起的、在图像的边缘处图像传感器芯片30上的入射光的密度降低的处理。BPC是这样的处理过程：通过像素间的比较，校正有源像素阵列110中包括的像素中的由加热受损的死像素或坏像素。重新分级(binning)是这样的处理过程：通过对被放弃的像素和通过抽样选择的像素给予权重并且将其平均以提高画面质量来消除高频分量。数字增益调整是这样的处理过程：将增益调整到最小化黑电平的噪声的电平以提高能见度。
连接到读出电路112的压缩器160可以压缩没有经历过任何校正的Bayer数字信号，并且向输出接口(未示出)传送压缩后的Bayer数字信号。输出接口可以是串行接口或并行接口。
可替换地，读出电路112可以输出已经经过黑点校正、BPC、重新分级(binning)或数字增益调整的输出信号。此时，压缩器160可以压缩已经经过黑点校正、BPC、重新分级(binning)或数字增益调整的信号并且将压缩后的信号发送到输出接口。
图9是图8所例示的图像传感器芯片30的详细框图。参考图8和图9，图像传感器模块10A、10B、10C、10D、10E、10F或10G包括的图像传感器芯片30包括定时控制器90、像素阵列110、垂直解码器/行驱动器100、有效负载块120、模拟读出电路130、数据输出块140、水平解码器150和压缩器160。在器件90、100、110、120、130、140、150、和160的每一个中实现的金属线的最小特征尺寸是在图像信号处理芯片40中实现的金属线的最小特征尺寸的1.5倍或以上。
定时控制器90生成用于控制图像传感器芯片30的总体操作的多个控制信号。像素阵列110包括可以包括多个像素，其可以包括多个色彩像素，例如至少一个红色像素、至少一个绿色像素和至少一个蓝色像素的多个像素。当图像传感器芯片30被实现为三维图像传感器时，所述多个像素还可以包括至少除了色彩像素之外的至少一个深度(或距离)像素。所述至少一个深度像素可以生成与红外线范围的波长对应的光电荷。像素阵列110可以包括多个列线。以列方向排列的多个像素可以连接到列线的每一个。
有效负载块120包括多个有效负载电路，其中响应于从定时控制器90输出的控制信号CTL1，所述多个有效负载电路的每一个可以被使能或被禁用。此处，“被使能”意思是连接到列线的像素能够执行用于输出像素信号的处理并且将从像素输出的像素信号输出给模拟读出电路130。相反，“被禁用”意思是连接到列线的像素不能执行用于输出像素信号的处理并且没有信号从像素输出。
模拟读出电路130是处理分别从列线输出的像素信号PX1到PXm的信号处理电路。模拟读出电路130可以包括，例如，双相关采样(CDS)电路。CDS电路可以分别连接到列线。CDS的每一个可以对于从对应的列线输出的像素信号执行CDS并且输出CDS像素信号。模拟读出电路130还可以包括分别连接到CDS电路的多个模拟-数字转换器(ADC)电路。ADC电路的每一个将CDS像素信号转换成数字信号。
数据输出块140向压缩器160传送从模拟读出电路130输出的输出信号D1至Dm。例如，分别响应于列线选择信号CSEL1至CSELm，数据输出块140可以向压缩器160输出模拟读出电路130的输出信号D1至Dm。
水平解码器150，其可以称作列解码器，将从定时控制器90输出的列地址HAD解码并且根据解码结果输出列选择信号CSEL1至CSELm。定时控制器90生成用于控制垂直解码器/行驱动器100的操作的控制信号，至少一个用于控制模拟读出电路130的操作的控制信号，用于控制数据输出块140的操作的控制信号，用于控制水平解码器150的操作的控制信号。在一些实施例中，行地址VDA和列地址HAD分别从外部输入。
读出电路112可以是包括器件100、120、130、140和150的电路。压缩器160压缩从例如数据输出块这样的读出电路112输出的像素信号或Bayer数字信号，并且通过输入/输出接口向图像信号处理芯片40传输压缩的Bayer数字信号。从数据输出块140输出的像素信号或Bayer数字信号尚未经过任何校正处理。
图10是包括根据本发明的另一个示例实施例的图1、图2、图3、图12、图13、图14或图15所例示的图像传感器模块10A、10B、10C、10D、10E、10F或10G的图像处理系统的示意图。在图10中，图像传感器模块(或多芯片封装(MCP))10A、10B、10C、10D、10E、10F或10G一般以标记10表示。
图像处理系统200包括图像传感器模块10和控制图像传感器模块10的操作的处理器220。图像处理系统200还可以包括存储经图像传感器模块10处理的数据的存储装置230。存储装置230可以通过非易失性存储装置实现。图像处理系统200还可以包括输入/输出(I/O)接口240。
处理器220控制存储装置230中存储的数据用以通过系统总线210和I/O接口240发送到外部装置。I/O接口240可以是显示装置或输入装置，诸如鼠标、键盘或触摸板。
图11是图10所例示的图像处理系统200的操作的流程图。参考图1至图11，在操作S110中，图像传感器芯片30的有源像素阵列110从光学信号中生成Bayer信号。在操作S120中，图像传感器芯片30的压缩器160压缩从读出电路112输出的信号并且向图像信号处理芯片40输出压缩后的信号。从读出电路112输出的信号可以是尚未经过校正处理的Bayer信号。在操作130中，图像信号处理芯片40对从图像传感器芯片30输出的压缩后的信号进行诸如插值法和色彩校正之类的处理中的至少一项处理。可以将经图像信号处理芯片40处理后的信号发送到显示装置用以显示。
图12是根据本发明的其他实施例的图像传感器模块10D的结构的示意图。图像传感器模块10D包括PCB 20、图像传感器芯片30、图像信号处理芯片40和多个TSV 32。
图像传感器芯片30通过TSV 32电连接到PCB 20。在PCB 20中嵌入图像信号处理芯片40。TSV 32可以与多个凸块42-1电连接。从而，通过TSV32和凸块42-1向图像信号处理芯片40传送从图像传感器芯片30输出的信号，因此，图像信号处理芯片40可以处理从图像传感器芯片30输出的信号并且向显示装置传送处理后的信号用以显示。
为了避免图像信号处理芯片40生成的加热影响图像传感器芯片30中包括的像素，图像信号处理芯片40的宽高比是图像传感器芯片30的宽高比至少两倍以上并且图像传感器芯片30中包括的金属线的最小特征尺寸是图像信号处理芯片40中包括的金属线的最小特征尺寸的至少1.5倍或以上。
图13是根据本发明的另一个其他实施例的图像传感器模块10E的结构的示意图。图像传感器模块10E包括PCB 20、图像传感器芯片30、图像信号处理芯片40和多个焊线30-1。
图像传感器芯片30通过焊线30-1电连接到PCB 20并且图像信号处理芯片40嵌入在PCB 20中。通过焊线30-1和多个凸块42-2向图像信号处理芯片40传送从图像传感器芯片30输出的信号，图像信号处理芯片40可以处理从图像传感器芯片30输出的信号并且向显示装置传送处理后的信号用以显示。
为了避免图像信号处理芯片40生成的加热影响图像传感器芯片30包括的像素，图像信号处理芯片40的宽高比是图像传感器芯片30的宽高比至少两倍以上并且图像传感器芯片30中包括的金属线的最小特征尺寸是图像信号处理芯片40中包括的金属线的最小特征尺寸的至少1.5倍或以上。
图12和图13所例示的实施例示出在其中图像信号处理芯片40嵌入到包括多个层的PCB 20中的例子。因此，通过任何电连接的手段可以向图像信号处理芯片40传送从图像传感器芯片30输出的信号。如图12或图13所例示，可以在PCB 20中嵌入图像信号处理芯片40用以使图像信号处理芯片40位于镜头模块的下面或旁边。
图14是根据本发明的实例实施例的图像传感器模块10F的结构的示意图。图像传感器模块10F包括PCB 20、图像传感器芯片30、图像信号处理芯片40和多个TSV 32-1和32-2。图像传感器芯片30通过TSV 32-1和32-2连接到嵌入PCB 20中的图像信号处理芯片40。图像传感器芯片30形成在图像信号处理芯片40之上。
图15是根据本发明的另一个实施例的图像传感器模块10G的结构的示意图。图像传感器模块10G包括PCB 20、图像传感器芯片30、图像信号处理芯片40和多个焊线30-2。图像传感器芯片30通过焊线30-1连接到嵌入PCB 20中的图像信号处理芯片40。图像传感器芯片30形成在图像信号处理芯片40之上。
图16是根据本发明的示例实施例的图1、图2、图3、图12、图13、图14或图15所例示的图像传感器芯片的框图。参考图16，能够执行高速数据传输过程中(on-the-fly)数字缩放的图像传感器芯片30，不需要用于数字缩放的帧缓冲存储器。图像传感器芯片30包括图像信号处理电路310、控制寄存器块340、定时生成器350和缓冲器360。缩放块370可以在如图16所示的图像传感器芯片中实现或者可以在图1、图2、图3、图12、图13、图14或图15所例示的图像信号处理芯片40中实现。
图像信号处理电路310输出对应于光学图像的数据信号。图像信号处理电路310包括有源像素(传感器)阵列110、行驱动器315、模拟读出电路320和ADC块330。有源像素阵列110包括多个参照如上图9所述的像素。像素的每一个包括光敏器件(例如光敏二极管)和多个晶体管。
响应于从定时生成器350输出的至少一个控制信号，行驱动器315从多个像素中选择位于一行中的多个像素。响应于从控制寄存器块340或定时生成器350输出的至少一个控制信号，模拟读出电路320处理从有源像素阵列110的行中选择的像素输出的像素信号。
模拟读出电路320，其具有噪声消除功能，对从有源像素阵列110输出的像素信号中的每一个执行CDS并且输出CDS像素信号。模拟读出电路320可以包括多个CDS电路。CDS电路可以分别对于分别从包括在有源像素阵列110的多个列输出的像素信号执行CDS。
ADC块330对从模拟读出电路320输出的像素信号或CDS像素信号执行模拟-数字转换并且向缓冲器360输出数字信号或数据信号。
控制寄存器块340根据从外部，例如图像信号处理芯片40，接收的数据的信息，控制定时生成器350、图像信号处理电路310或缓冲器的操作。例如，控制寄存器块340可以根据从外部，例如图像信号处理芯片40，输出的数字缩放比(zoom ratio)信息RSV，来改变定时生成器350中包括的寄存器351(图17)的设置。数字缩放比信息RSV是表示数字缩放比的信息。
根据从控制寄存器块340输出的数字缩放比信息RSV或对应于数字缩放比信息RSV的信息，定时生成器350生成水平消隐期经调整过的第一水平同步信号Hsync，垂直消隐期经调整过的第一垂直同步信号Vsync，以及第一数据时钟信号DCLK。下文中，数字缩放比信息RSV包括从外部，例如图像信号处理芯片40或数字信号处理器(DSP)，接收到的数字缩放比信息RSV和对应于数字缩放比的信息。
换句话说，定时生成器350根据数字缩放比信息RSV调整第一水平同步信号Hsync的水平消隐期并且同时调整第一垂直同步信号Vsync，以便不论数字缩放比为何都保持帧速率恒定。因此，定时生成器350输出具有调整过的垂直消隐期的第一垂直同步信号Vsync，具有调整过的水平消隐期的第一水平消隐期信号Hsync，以及第一数据时钟信号DCLK。
缓冲器360缓冲从图像信号处理电路310的ADC块330输出的数据信号，例如对应于缩放区域的数据信号，并且根据控制寄存器块340向缩放块370输出缓冲的数据信号。输出电路可以表示包括行驱动器315、模拟读出电路320、ADC块330的电路，或者包括行驱动器315、模拟读出电路320、ADC块330和缓冲器360的电路。
缩放块370，其执行在高速数据传输过程中(on-the-fly)的数字缩放，针对从输出电路输出的、对应于缩放区域的数据信号(例如用于数字缩放的一部分数据信号或显示器上所选择的用于数字缩放的区域)进行插值，即根据数字缩放比信息RSV从全部区域的数据信号中根据缩放比选择的数据信号。缩放功能区370从定时生成器350接收第一水平同步信号Hsync、第一垂直同步信号Vsync和第一数据时钟信号DCLK；根据数字缩放比信息RSV重新调整第一水平同步信号Hsync的水平消隐期；根据第二水平同步信号Vsynca、具有重新调整的水平消隐期的第二水平同步信号Hsynca和第二数据时钟信号DCLK来输出经插值的数据信号DATAa。此时，第二垂直同步信号Vsynca与第一垂直同步信号Vsync相同并且第二数据时钟信号DCLK与第一数据时钟信号DCLK相同。可替换地，缩放功能区370可以旁路第一垂直同步信号Vsync和第一数据时钟信号DCLK。
图17是图16所例示的图像传感器芯片30中包括的定时生成器350的框图。参考图16和图17，定时生成器350包括寄存器351、主控制单元353、地址生成器355、同步信号生成器357和控制单元359。
寄存器351从控制寄存器块340接收数字缩放比信息RSV并且将其储存。例如，数字缩放比信息RSV可以包括一个或多个比特。根据储存在寄存器351的数字缩放比信息RSV，主控制单元353控制地址生成器355的操作和同步信号生成器357的操作。
地址生成器355根据主控制单元353输出地址X-ADD和Y-ADD，该地址用于从多个有源像素阵列110包括的所有像素中选择对应于缩放区域的多个像素。因此，图像信号处理电路310能够根据行地址X-ADD和列地址Y-ADD来仅仅选择对应于缩放区域的像素。
同步信号生成器357根据主控制单元353同时调整垂直同步信号的垂直消隐期和水平同步信号的水平消隐期并且生成具有经调整的垂直消隐期的第一垂直同步信号Vsync和具有经调整的水平消隐期的第一水平同步信号Hsync。同步信号生成器357还可以根据主控制单元353生成第一数据时钟信号DCLK。此处，第一垂直同步信号Vsync定义了帧的起始和结束(或者单个帧的数据)，第一水平同步信号Hsync定义了线(line)的开始和结束(单个线的数据)，并且使用第一数据时钟信号DCLK来传送像素数据。
控制单元359根据存储在检测器351中的数字缩放比信息RSV来控制输出电路输出对应于有源像素阵列110的缩放区域的数据信号。控制单元359可以根据由地址生成器355生成的地址X-ADD和Y-ADD和数字缩放比信息RSV来控制缩放区域，并且控制从选择的缩放区域中包括的多个像素输出的数据信号被发送到向缓冲器360或缩放块370。
图18是图16所例示的缩放块370的框图。参考图16至图18，缩放块370包括插值器371和同步信号再生器373，其中缩放块370可以以图像传感器芯片或图像信号处理芯片40实现。插值器371根据数字缩放比信息RSV针对已经被缓冲器360缓冲的、对应于缩放区域的数据信号DATA进行插值，并且生成经插值的数据信号DATAa。
同步信号再生器373从定时生成器350接收第一垂直同步信号Vsync、第一水平同步信号Hsync和第一数据时钟信号DCLK，根据数字缩放比信息RSV调整第一水平同步信号Hsync的水平消隐期，并且生成具有重新调整的水平消隐期的第二水平同步信号Hsynca。同步信号再生器373还生成基本上与第一垂直同步信号Vsync相同的第二垂直同步信号Vsynca并且第二数据时钟信号DCLKa基本上与第一数据时钟信号DCLK相同。插值器371可以根据第二垂直同步信号Vsynca、第二水平同步信号Hsynca和第二数据时钟信号DCLKa来输出经插值的数据信号。
图19是说明通过图16所例示的定时生成器350调整水平消隐期的长度和垂直消隐期的长度之前的帧的示意图。参考图19，单个帧(或从图像传感器芯片30输出的数据信号的示意图)包括图像信号区域(或有效区域)A11、水平空白(HB)区域(或非有效区域)A12和垂直空白(VB)区域(或非有效区域)A13。当第一垂直同步信号Vsync和第一水平同步信号Hsync保持第一电平，例如高电平(或第二电平，例如低电平)时，仅在图像信号区域A11显示对应于数据信号的图像。
图20是说明通过图16所例示的定时生成器350调整水平消隐期的长度和垂直消隐期的长度之后的帧的示意图。参考图19和图20，当数字缩放比大于1时，第一水平同步信号Hsync的水平消隐期从HBI增大到HBI’(即HBI’＞HBI)并且第一垂直同步信号Vsync的垂直消隐期从VBI降到VBI’(即VBI’＜VBI)。
当数字缩放比增加时，第一水平同步信号Hsync的水平消隐期从HBI增大到HBI’并且第一垂直同步信号Vsync的垂直消隐期从VBI降到VBI’。因此，图像的水平长度从IHI降到IHI’并且图像的垂直长度从IVI降到IVI’。
因此，即使当由于第一水平同步信号Hsync的水平消隐期从HBI增大到HBI’而使得总水平长度从THI增大到THI’，但是由于第一垂直同步信号Vsync从VBI降到VBI’，因此VB区A23与VB区A13相同。结果，无论数字缩放比如何，帧速率均保持恒定。换句话说，缩放区370实时地或在高速数据传输过程中(on-the-fly)调整第一垂直同步信号Vsync的垂直消隐期，以保持帧速率恒定，而无论数字缩放比如何。
图21是说明使用图16所例示的定时生成器350来调整垂直消隐期的方法的时序图。参考图21，情况I表示当数字缩放比是1时的第一垂直同步信号Vsync的波形；情况II表示当数字缩放比是2，增大第一水平同步信号Hsync的水平消隐期但是不减小第一垂直同步信号Vsync的垂直消隐期时的第一垂直同步信号Vsync。
参考图19到图21，当随着第一水平同步信号Hsync的水平消隐期从HBI增大到HBI’而没有减小第一垂直同步信号Vsync的垂直消隐期时，总水平长度THI’减小，因此，VB区A23增大，这使得帧速率降低。为了防止帧速率的降低，定时生成器350将第一水平同步的水平消隐期增大到HBI’并且同时将第一垂直同步号Vsync的垂直消隐期减小到VBI’，如图16、图20和图21(情况III)所示。结果，无论数字缩放比如何变化，定时生成器350都生成恒定的第一垂直同步信号Vsync。
图22是示出根据本发明的一些实施例的、图16所例示的缩放块370的输入信号和输出信号的波形的示意图。具体地，图22示出当数字缩放比是1时的缩放块的输入信号Vsync、Hsync和DATA以及输出信号Vsynca、Hsynca和DATAa的输出信号的波形。图23是示出根据本发明的示例实施例的、图16所例示的缩放块370的输入信号和输出信号的波形的示意图。具体地，图23示出当数字缩放比是2时的缩放块370的输入信号Vsync、Hsync和DATA以及输出信号Vsynca、Hsynca和DATAa的波形。
参考图16、图20、图22和图23，当数字缩放比是2时，根据表示数字缩放比是2的数字缩放比信息RSV，定时生成器350增大第一水平同步信号Hsync的水平消隐期并且同时减小第一垂直同步信号Vsynca的垂直消隐期以保持帧速率恒定，并且输出具有减小的垂直消隐期VBI’的第一垂直同步信号Vsync以及具有增大的水平消隐期HBI’的第一水平同步信号Hsync。
图像信号处理电路310根据响应于数字缩放比信息RSV的第一垂直同步信号Vsync和第一水平同步信号Hsync，仅输出对应于有源像素阵列110的缩放区域的数据信号DATA。
图24是图23所例示的波形图的部分放大的示意图。参考图16、图22、图23和图24，缩放区370根据指示数字缩放比是2的数字缩放比信息RSV对数据信号DATA进行插值并且生成插值的数据信号DATAa。例如，缩放区370还根据数字缩放比信息RSV调整减小第一水平同步信号Hsync的水平消隐期，并且生成具有重新调整的水平消隐期的第二水平同步信号Hsynca。
如图24所例示，缩放块370根据第二水平同步信号Hsynca对第一数据信号H1进行插值，生成经插值的第一数据信号H1’-1和H1’-2并且输出经插值的第一数据信号H1’-1和H1’-2。缩放区370还根据第二水平同步信号Hsynca对第二数据信号H1进行插值，生成经插值的第二数据信号H2’-1和H2’-2并且输出经插值的第二数据信号H2’-1和H2’-2。如图22和图23所示，当数字缩放比增加时，根据哪些经插值的数据信号被输出的第二水平同步信号Hsynca的触发(toggle)的数目也增加。
图25是用于说明曝光时间的示意图。当来自图像传感器芯片30的图像输出如图25所示时，水平图像长度IHI和水平消隐期HBI可以以像素为单位表示，垂直图像长度IVI和垂直消隐期VBI可以以线为单位表示。
显示在显示装置上的图像的亮度由两个值cintr和cintc定义，这两个值设置了显示装置中包括的像素中每一个的曝光时间。此处，“cintr”表示线的数目并且“cintc”表示像素的数目。因此，曝光时间定义为(cintr*THI)+cintc。
参考图19、图20和图25，当增大第一水平同步信号Hsync的水平消隐期HBI用于数字缩放时，总水平长度THI也被增大。因此，曝光时间被改变。因此，为了保持图像的亮度而无论数字缩放比为何，需要改变值cintr和cintc使得(cintr*THI)+cintc＝(cintr′*THI′)+cintc′。此处，“cintr”和“cintc”分别表示经插值的图像的线的数目和像素的数目，并且THI’表示改变后的总水平长度。
图26是图16所例示的图像传感器芯片30的操作的流程图。参考图16至图26，在操作S210中，定时生成器350接收指示数字缩放比的数字缩放比信息RSV。在步骤S220中，定时生成器350根据数字缩放比RSV，同时调整水平同步信号的水平消隐期和垂直同步信号的垂直消隐期，并且生成具有经调整的水平消隐期的第一水平同步信号Hsync和具有经调整的垂直消隐期的第一垂直同步信号Vsync以及第一数据时钟信号DCLK。
在操作S230中，输出电路根据数字缩放比信息RSV，从与自有源像素阵列110输出的像素信号对应的数据信号中，选择对应于缩放区域的数据信号DATA，并且根据第一垂直同步信号Vsync、第一水平同步信号Hsync和第一数据时钟信号DCLK输出对应于缩放区域的数据信号DATA。
缩放块370根据数字缩放比信息RAV对从缓冲器360输出的数据信号DATA进行插值，并且生成经插值的数据信号DATAa。缩放块370还根据数字缩放比信息RSV来调整第一水平同步信号Hsync的水平消隐期并且生成具有经调整的水平消隐期的第二水平同步信号Hsynca。换句话说，参考图22和图23，如上所述，缩放块370根据数字缩放比信息RSV来控制触发的数目和第一水平同步信号的脉冲宽度，以便处理经插值的数据信号DATAa。
缩放块370根据第一水平同步信号Vsync(＝Vsynca)，输出插值数据信号DATAa、第二水平同步信号Hsynca和第一数据时钟信号DCLK(＝DCLKa)。因此，在操作S240中，缩放块370针对对应于缩放区域的数据信号DATA进行插值并且执行高速数据传输过程(on-the-fly)中的数字缩放。
如上所述，图16所例示的图像传感器芯片20不要求用于数字缩放的帧存储器，因此，省去帧缓冲存储器和用于控制帧缓冲存储器的操作的控制器。结果，图像传感器芯片30的尺寸得以减小。
根据本发明的一些实施例，图像传感器模块包括具有不同的最小特征尺寸的图像传感器芯片和图像传感器处理芯片，使得图像传感器芯片上的图像信号处理芯片中所生成的数字噪声的影响被减少或消除。此外，图像处理芯片的金属线的最小特征尺寸小于图像传感器芯片的金属线的最小特征尺寸，使得图像信号处理芯片的集成度得以提高，同时图像信号处理芯片的尺寸得以减小。此外，图像传感器芯片不要求用于数字缩放的帧缓冲存储器，并且因此，帧缓冲存储器和用于控制帧缓冲存储器的操作的控制器得以省去。结果，图像传感器芯片的尺寸得以减小。
已经如此描述了示例实施例，显然其可以许多方式变化。这样的变化不应被视为脱离示例实施例的意图的精神和范围，并且对于本领域技术人员明显可见，所有这样的修改意图被包括在以下权利要求的范围内。

Claims (26)

1.一种图像传感器模块，包括：
印刷电路板PCB；
图像传感器芯片，在所述PCB的第一平面上并且电连接到所述PCB；以及
图像信号处理芯片，在所述PCB的第一平面上并且与所述PCB电连接，
其中，所述图像信号处理芯片的宽高比是所述图像传感器芯片的宽高比的至少两倍以上，并且在所述图像传感器芯片中实现的金属线的最小特征尺寸是在所述图像信号处理芯片中实现的金属线的最小特征尺寸的至少1.5倍以上。
2.根据权利要求1所述的图像传感器模块，其中，所述图像传感器的宽高比是1.0至2.0，所述图像信号处理芯片的宽高比是3至10。
3.根据权利要求1所述的图像传感器模块，还包括：
多个焊线，被配置成将所述图像传感器芯片电连接到所述PCB的第一平面；以及
多个焊料凸块，被配置成将所述图像信号处理芯片倒装焊接到所述PCB的第一平面。
4.根据权利要求1所述的图像传感器，其中，所述图像传感器包括：
像素阵列；
定时生成器，被配置成生成第一水平同步信号和第一垂直同步信号，该第一水平同步信号和第一垂直同步信号各自的水平消隐期和垂直消隐期已经根据数字缩放比信息而被调整；以及
输出电路，被配置成根据所述第一垂直同步信号和第一水平同步信号，从与自所述像素阵列输出的信号对应的数据信号中输出对应于缩放区域的数据信号。
5.根据权利要求4所述的图像传感器模块，其中，所述定时生成器根据所述数字缩放比信息来增大水平消隐期并且同时减小垂直消隐期。
6.根据权利要求4所述的图像传感器模块，其中，所述图像传感器芯片还包括缩放块，该缩放块被配置成从所述输出电路接收对应于缩放区域的数据信号，对所述数据信号进行插值，从所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信号，根据所述数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的数据信号。
7.根据权利要求4所述的图像传感器模块，其中，所述图像信号处理芯片包括缩放块，该缩放块被配置成从所述图像传感器芯片的输出电路接收对应于缩放区域的数据信号，对所述数据信号进行插值，从所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信号，根据所述数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的数据信号。
8.一种封装，包括：
根据权利要求1所述的图像传感器模块；
其中，所述封装的宽高比是0.8至1.2。
9.根据权利要求8所述的封装，其中，所述图像传感器芯片包括：
像素阵列；
定时生成器，被配置成生成第一水平同步信号和第一垂直同步信号，该第一水平同步信号和第一垂直同步信号各自的水平消隐期和垂直消隐期已经根据数字缩放比信息而被调整；以及
输出电路，被配置成根据所述第一垂直同步信号和第一水平同步信号，从与自所述像素阵列输出的信号对应的数据信号中输出对应于缩放区域的数据信号。
10.根据权利要求9所述的封装，其中，所述图像传感器芯片还包括缩放块，该缩放块被配置成从所述输出电路接收对应于缩放区域的数据信号，对所述数据信号进行插值，从所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信号，根据所述数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的数据信号。
11.根据权利要求9所述的封装，其中，所述图像信号处理芯片包括缩放块，该缩放块被配置成从所述图像传感器芯片的输出电路接收对应于缩放区域的数据信号，对所述数据信号进行插值，从所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信号，根据所述数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出插值的数据信号。
12.一种照相机，包括：
镜头；以及
根据权利要求1所述的图像传感器，
其中，所述图像传感器芯片将通过所述镜头的光学信号转换为电子信号，并且所述图像信号处理芯片处理从所述图像传感器芯片输出的所述电子信号。
13.根据权利要求12所述的照相机，其中，所述图像传感器芯片包括：
像素阵列；
定时生成器，被配置成生成第一水平同步信号和第一垂直同步信号，该第一水平同步信号和第一垂直同步信号各自的水平消隐期和垂直消隐期已经根据数字缩放比信息而被调整过；以及
输出电路，被配置成根据所述第一垂直同步信号和第一水平同步信号，从与自所述像素阵列输出的信号对应的数据信号中输出对应于缩放区域的数据信号。
14.根据权利要求13所述的照相机，其中，所述图像传感器芯片还包括缩放块，该缩放块被配置成从所述输出电路接收对应于缩放区域的数据信号，对所述数据信号进行插值，从所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信号，根据所述数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的数据信号。
15.根据权利要求14所述的照相机，其中，所述图像信号处理芯片包括缩放块，该缩放块被配置成从所述图像传感器芯片的输出电路接收对应于缩放区域的数据信号，对所述数据信号进行插值，从所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信号，根据所述数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的数据信号。
16.根据权利要求12所述的照相机，其中，所述图像传感器芯片的宽高比是1.0至2.0，所述图像信号处理芯片的宽高比是3至10。
17.根据权利要求12所述的照相机，其中，所述图像传感器模块还包括：
多个焊线，被配置成将所述图像传感器芯片电连接到所述PCB的第一平面；以及
多个焊料凸块，被配置成将所述图像信号处理芯片倒装焊接到所述PCB的第一平面。
18.根据权利要求12所述的照相机，其中，所述照相机被实施为从由移动电话、智能电话、网络照相机、个人数字助手、个人计算机、上网本和笔记本计算机所组成的组中选择的成员的一部分。
19.一种图像传感器模块，包括：
印刷电路板PCB；
图像传感器芯片，在所述PCB的第一平面上并且电连接到所述PCB；以及
图像信号处理芯片，被配置成嵌入所述PCB并且处理从所述图像传感器芯片输出的信号。
20.根据权利要求19所述的图像传感器模块，还包括：
多个焊线，被配置成将所述图像传感器芯片电连接到所述PCB；以及
多个凸块，被嵌入所述PCB并且与所述图像信号处理芯片连接，
其中，所述图像信号处理芯片通过所述多个焊线和所述多个凸块来处理从所述图像传感器芯片输出的信号。
21.根据权利要求19所述的图像传感器模块，还包括：
多个硅穿孔TSV，被配置成将所述图像传感器芯片电连接到所述PCB；以及
多个凸块，被嵌入所述PCB并且连接到所述图像信号处理芯片，
其中，所述图像信号处理芯片通过所述多个TSV和所述多个凸块来处理从所述图像传感器芯片输出的信号。
22.根据权利要求19所述的图像传感器模块，其中，所述图像信号处理芯片的宽高比是所述图像传感器芯片的宽高比的至少两倍以上，并且在所述图像传感器芯片中实现的金属线的最小特征尺寸是在所述图像信号处理芯片中实现的金属线的最小特征尺寸的至少1.5倍以上。
23.根据权利要求19所述的图像传感器模块，其中，所述图像传感器芯片包括：
像素阵列；
定时生成器，被配置成生成第一水平同步信号和第一垂直同步信号，该第一水平同步信号和第一垂直同步信号各自的水平消隐期和垂直消隐期已经根据数字缩放比信息而被调整；以及
输出电路，被配置成根据所述第一垂直同步信号和第一水平同步信号，从与自所述像素阵列输出的信号对应的数据信号中输出对应于缩放区域的数据信号。
24.根据权利要求23所述的图像传感器模块，其中，所述定时生成器根据所述数字缩放比信息来增大水平消隐期并且同时减小垂直消隐期。
25.根据权利要求23所述的图像传感器模块，其中，所述图像传感器芯片还包括缩放块，该缩放块被配置成从所述输出电路接收对应于缩放区域的数据信号，对所述数据信号进行插值，从所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信号，根据所述数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的数据信号。
26.根据权利要求23所述的图像传感器模块，其中，所述图像信号处理芯片包括缩放块，该缩放块被配置成从所述图像传感器芯片的输出电路接收对应于缩放区域的数据信号，对所述数据信号进行插值，从所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信号，根据所述数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的数据信号。
CN201010589026.6A 2009-12-16 2010-12-15 图像传感器模块、其制造方法和包括其的图像处理系统 Active CN102110699B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20090125412 2009-12-16
KR125412/09 2009-12-16
KR20100000266 2010-01-04
KR266/10 2010-01-04
KR1020100052290A KR101665560B1 (ko) 2009-12-16 2010-06-03 이미지 센서 모듈과 이를 포함하는 장치들
KR52290/10 2010-06-03

Publications (2)

Publication Number Publication Date
CN102110699A true CN102110699A (zh) 2011-06-29
CN102110699B CN102110699B (zh) 2015-06-03

Family

ID=44142486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010589026.6A Active CN102110699B (zh) 2009-12-16 2010-12-15 图像传感器模块、其制造方法和包括其的图像处理系统

Country Status (3)

Country Link
US (2) US9257467B2 (zh)
JP (1) JP6042052B2 (zh)
CN (1) CN102110699B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569324A (zh) * 2012-02-22 2012-07-11 苏州晶方半导体科技股份有限公司 图像传感器的封装结构及封装方法
CN104221363A (zh) * 2012-04-27 2014-12-17 索尼公司 光学组件
CN105847713A (zh) * 2016-04-07 2016-08-10 天津大学 基于一维解码读出的3d堆叠结构图像传感器读出方法
WO2016172863A1 (zh) * 2015-04-29 2016-11-03 华为技术有限公司 一种摄像头模组
CN106298699A (zh) * 2016-09-26 2017-01-04 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN111432112A (zh) * 2019-01-10 2020-07-17 爱思开海力士有限公司 处理图像信号的方法、图像信号处理器和图像传感器芯片
WO2020172948A1 (zh) * 2019-02-27 2020-09-03 中芯集成电路（宁波）有限公司 Cmos图像传感器封装模块及其形成方法、摄像装置
CN115118847A (zh) * 2022-04-27 2022-09-27 一汽奔腾轿车有限公司 一种汽车用小型化摄像头

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5820979B2 (ja) * 2008-12-26 2015-11-24 パナソニックＩｐマネジメント株式会社 固体撮像デバイス
JP5685898B2 (ja) * 2010-01-08 2015-03-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
US8687086B1 (en) 2012-03-30 2014-04-01 Gopro, Inc. On-chip image sensor data compression
TWI457575B (zh) * 2012-04-06 2014-10-21 Ind Tech Res Inst 具有自我測試的像素陣列模組及其自我測試方法
TWI473287B (zh) * 2012-06-14 2015-02-11 Lite On Semiconductor Corp Optical sensing device and manufacturing method thereof
AU2014223163A1 (en) * 2013-02-28 2015-08-20 Olive Medical Corporation Videostroboscopy of vocal chords with CMOS sensors
CN205453874U (zh) * 2013-03-07 2016-08-10 株式会社村田制作所 相机模块及电子设备
JP5860189B2 (ja) * 2013-04-26 2016-02-16 富士フイルム株式会社 撮像装置
JP6261430B2 (ja) * 2014-04-01 2018-01-17 キヤノン株式会社 撮像装置及び画像処理システム
US10319759B2 (en) * 2014-06-25 2019-06-11 Kyocera Corporation Image pickup element mounting substrate and image pickup device
CN104580859B (zh) * 2014-12-22 2019-03-22 格科微电子（上海）有限公司 摄像头模组的装配方法和摄像头模组
WO2016164242A1 (en) 2015-04-07 2016-10-13 Rambus Inc. Imaging system with dynamic reconstruction workload allocation
JP6272387B2 (ja) 2015-05-29 2018-01-31 キヤノン株式会社 撮像素子および撮像装置
US10290672B2 (en) 2016-05-31 2019-05-14 Semiconductor Components Industries, Llc Image sensor semiconductor packages and related methods
KR102295526B1 (ko) 2017-04-10 2021-08-30 삼성전자 주식회사 이미지 센서 및 이를 포함하는 이미지 처리 장치
US10389962B2 (en) * 2017-08-14 2019-08-20 Himax Imaging Limited Image pickup apparatus and method utilizing the same line rate for upscaling and outputting image
US10541264B2 (en) * 2017-11-29 2020-01-21 China Wafer Level Csp Co., Ltd. Package-on-package structure and package-on-package method
CN107808889B (zh) * 2017-11-29 2023-10-20 苏州晶方半导体科技股份有限公司 叠层封装结构及封装方法
WO2019217516A1 (en) * 2018-05-08 2019-11-14 Eastern Blue Technologies, Inc. Module and methods of assembly for large area flat panel detectors
CN110226194B (zh) * 2018-05-31 2021-10-08 京东方科技集团股份有限公司 显示面板、显示设备、显示基板、制造显示面板和显示设备的方法
US10834352B2 (en) * 2019-01-14 2020-11-10 Omnivision Technologies, Inc. Configurable interface alignment buffer between DRAM and logic unit for multiple-wafer image sensors
CN109923858B (zh) 2019-01-31 2021-08-13 深圳市汇顶科技股份有限公司 图像传感器及其制造方法和电子设备
JP7261642B2 (ja) * 2019-03-29 2023-04-20 株式会社ソニー・インタラクティブエンタテインメント 画像処理方法、画像処理装置、およびヘッドマウントディスプレイ
TWI720682B (zh) * 2019-11-08 2021-03-01 友達光電股份有限公司 畫素陣列基板
JP2023052713A (ja) * 2020-03-11 2023-04-12 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像システム及び撮像方法
JP7465311B2 (ja) 2021-10-20 2024-04-10 キヤノン株式会社 光電変換装置、光電変換システムおよび移動体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030223008A1 (en) * 2002-05-28 2003-12-04 Samsung Electro-Mechanics Co., Ltd. Image sensor module and process of fabricating the same
US20040189862A1 (en) * 2003-03-31 2004-09-30 Dialog Semiconductor Gmbh Miniature camera module
CN1856002A (zh) * 2005-04-27 2006-11-01 松下电器产业株式会社 固体成像装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240768A (ja) 1985-08-17 1987-02-21 Fuji Photo Film Co Ltd 固体撮像装置
JPH1084509A (ja) 1996-09-06 1998-03-31 Matsushita Electron Corp 撮像装置およびその製造方法
US6317331B1 (en) * 1998-08-19 2001-11-13 Kulicke & Soffa Holdings, Inc. Wiring substrate with thermal insert
JP2002314060A (ja) 2001-04-11 2002-10-25 Kanegafuchi Chem Ind Co Ltd イメージセンサおよびその製造方法
KR100494474B1 (ko) 2003-01-14 2005-06-10 삼성전기주식회사 카메라 모듈 및 그 제조방법
JP2004253731A (ja) * 2003-02-21 2004-09-09 Sharp Corp 固体撮像装置およびその製造方法
JP4255345B2 (ja) * 2003-09-12 2009-04-15 株式会社ルネサステクノロジ 撮像装置
US7417293B2 (en) * 2004-04-27 2008-08-26 Industrial Technology Research Institute Image sensor packaging structure
JP2005328476A (ja) 2004-05-17 2005-11-24 Sony Corp 撮像装置、および固体撮像素子の駆動制御方法
WO2006019156A1 (ja) 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
KR20060022575A (ko) 2004-09-07 2006-03-10 매그나칩 반도체 유한회사 이미지센서의 디지털 줌 방법
JP4834425B2 (ja) 2006-03-03 2011-12-14 キヤノン株式会社 撮像装置及び撮像装置の制御方法
US20060219862A1 (en) * 2005-03-31 2006-10-05 Kai-Kuang Ho Compact camera module with reduced thickness
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
TWI311438B (en) * 2006-08-28 2009-06-21 Advanced Semiconductor Eng Image sensor module
US7821066B2 (en) * 2006-12-08 2010-10-26 Michael Lebby Multilayered BOX in FDSOI MOSFETS
JP4153016B1 (ja) 2007-03-30 2008-09-17 シャープ株式会社 固体撮像装置、固体撮像装置の製造方法およびその固体撮像装置を用いた撮影装置
US7911053B2 (en) * 2007-04-19 2011-03-22 Marvell World Trade Ltd. Semiconductor packaging with internal wiring bus
JP4378394B2 (ja) 2007-05-31 2009-12-02 シャープ株式会社 半導体装置およびそれを備えた光学装置用モジュール
KR100888195B1 (ko) * 2007-08-06 2009-03-12 한국과학기술원 능동소자가 내장된 유기기판 제조방법
US7675146B2 (en) * 2007-09-07 2010-03-09 Infineon Technologies Ag Semiconductor device with leadframe including a diffusion barrier
US20090087993A1 (en) * 2007-09-28 2009-04-02 Steven Maxwell Methods and apparatus for cost-effectively increasing feature density using a mask shrinking process with double patterning
JP2009094632A (ja) 2007-10-04 2009-04-30 Panasonic Corp 固体撮像装置
US8120409B2 (en) * 2007-12-20 2012-02-21 Qualcomm, Incorporated Programmable delay circuit with integer and fractional time resolution
JP5097006B2 (ja) 2008-05-14 2012-12-12 株式会社フジクラ プリント配線基板及びその製造方法
JP5820979B2 (ja) * 2008-12-26 2015-11-24 パナソニックＩｐマネジメント株式会社 固体撮像デバイス
US8981511B2 (en) * 2012-02-29 2015-03-17 Semiconductor Components Industries, Llc Multi-chip package for imaging systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030223008A1 (en) * 2002-05-28 2003-12-04 Samsung Electro-Mechanics Co., Ltd. Image sensor module and process of fabricating the same
US20040189862A1 (en) * 2003-03-31 2004-09-30 Dialog Semiconductor Gmbh Miniature camera module
CN1856002A (zh) * 2005-04-27 2006-11-01 松下电器产业株式会社 固体成像装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569324A (zh) * 2012-02-22 2012-07-11 苏州晶方半导体科技股份有限公司 图像传感器的封装结构及封装方法
CN102569324B (zh) * 2012-02-22 2017-03-01 苏州晶方半导体科技股份有限公司 图像传感器的封装结构及封装方法
CN104221363A (zh) * 2012-04-27 2014-12-17 索尼公司 光学组件
WO2016172863A1 (zh) * 2015-04-29 2016-11-03 华为技术有限公司 一种摄像头模组
CN105847713A (zh) * 2016-04-07 2016-08-10 天津大学 基于一维解码读出的3d堆叠结构图像传感器读出方法
CN106298699A (zh) * 2016-09-26 2017-01-04 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN111432112A (zh) * 2019-01-10 2020-07-17 爱思开海力士有限公司 处理图像信号的方法、图像信号处理器和图像传感器芯片
US11159722B2 (en) 2019-01-10 2021-10-26 SK Hynix Inc. Method for processing image signal, image signal processor, and image sensor chip
WO2020172948A1 (zh) * 2019-02-27 2020-09-03 中芯集成电路（宁波）有限公司 Cmos图像传感器封装模块及其形成方法、摄像装置
CN115118847A (zh) * 2022-04-27 2022-09-27 一汽奔腾轿车有限公司 一种汽车用小型化摄像头

Also Published As

Publication number Publication date
US20110141318A1 (en) 2011-06-16
JP6042052B2 (ja) 2016-12-14
US20160198095A1 (en) 2016-07-07
US9257467B2 (en) 2016-02-09
CN102110699B (zh) 2015-06-03
US10257426B2 (en) 2019-04-09
JP2011129902A (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
CN102110699B (zh) 图像传感器模块、其制造方法和包括其的图像处理系统
US11477409B2 (en) Image processing device and mobile computing device having the same
CN105049755B (zh) 图像传感器和具有该图像传感器的图像处理装置
KR101610135B1 (ko) 주변회로를 배치해 칩 면적증대를 억제한 촬상소자, 및 촬상장치
KR101207136B1 (ko) 물리 정보 취득 방법, 물리 정보 취득 장치 및 반도체 장치
US9712723B2 (en) Detecting transient signals using stacked-chip imaging systems
US9380243B2 (en) Image sensor for outputting RGB bayer signal through internal conversion and image processing apparatus including the same
KR102551950B1 (ko) 촬상 소자 및 촬상 장치
US9277146B2 (en) Image sensor, method of operating the same, and system including the image sensor
TW202029734A (zh) 固態攝像裝置、固態攝像裝置的驅動方法、及電子設備
US7777798B2 (en) Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus
US20230336890A1 (en) Image sensing system for converting an image signal to have a specific pattern
CN113852769A (zh) 图像传感器及其合并方法
KR20160063856A (ko) 이미지 센서, 및 상기 이미지 센서를 포함하는 이미지 처리 시스템
CN110098205A (zh) 包括具有锯齿形排列的像素块的像素阵列的图像传感器
KR101665560B1 (ko) 이미지 센서 모듈과 이를 포함하는 장치들
US20220150450A1 (en) Image capturing method, camera assembly, and mobile terminal
JP2012222632A (ja) 固体撮像装置、その駆動方法および電子情報機器
US20230023853A1 (en) Image sensor, image processing apparatus, and image processing method
CN114666522A (zh) 图像传感器、包括图像传感器的图像感测设备及操作方法
JP2023014881A (ja) 撮像素子及び撮像装置
JP2021100289A (ja) 撮像素子および撮像装置
WO1998018257A1 (fr) Dispositif de type camera a dispositif de couplage de charge

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant