CN114666522A - 图像传感器、包括图像传感器的图像感测设备及操作方法 - Google Patents

图像传感器、包括图像传感器的图像感测设备及操作方法 Download PDF

Info

Publication number
CN114666522A
CN114666522A CN202111572939.1A CN202111572939A CN114666522A CN 114666522 A CN114666522 A CN 114666522A CN 202111572939 A CN202111572939 A CN 202111572939A CN 114666522 A CN114666522 A CN 114666522A
Authority
CN
China
Prior art keywords
digital code
analog
signal
image
order bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111572939.1A
Other languages
English (en)
Inventor
张璨煐
姜熙
柳钟珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114666522A publication Critical patent/CN114666522A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/141—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit in which at least one step is of the folding type; Folding stages therefore
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种图像传感器，包括：像素阵列，以拜耳图案设置，并且包括根据接收到的入射光分别生成电荷的像素；以及模拟逻辑，被配置为使用模数转换将从像素当中的至少一个像素输出的模拟信号转换成第一数字代码，并且通过响应于控制信号调节第一数字代码的低阶位来将第一数字代码转换成第二数字代码。

Description

图像传感器、包括图像传感器的图像感测设备及操作方法
技术领域
本发明构思总体上涉及图像传感器。
背景技术
图像感测设备可以用在各种电子设备中，包括诸如智能手机、平板电脑、数码相机之类的移动设备。图像感测设备可以包括像素的二维布置，像素被配置为生成与入射的电磁能量(例如，可见光)的强度(或亮度)相对应的模拟电信号。此后，模数转换器(ADC)可以用于将模拟信号转换成相对应的数字信号。
代表性的图像传感器包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器。与CMOS图像传感器相比，CCD展现出低噪声和优异的图像质量。然而，CMOS图像传感器具有简单的驱动方法，并且可以使用各种扫描方法来实施。此外，CMOS图像传感器可以容易地利用信号处理电路集成在单个半导体芯片上。这种能力使得组成电子器件的物理尺寸减小，并且CMOS工艺技术可以与现有产品生产线互换使用，以降低整体制造成本。CMOS图像传感器还以相对低的功耗工作，这允许在广泛的移动设备中的实际应用。
CMOS图像传感器包括被配置为将模拟图像信号转换成相对应的数字信号的ADC。图像传感器的像素阵列通常包括以二维(2D)矩阵(例如，行和列)布置的像素，其中每个像素输出与接收到的入射光相对应的图像信号。在这点上，每个像素累积与通过光电二极管的入射光的电平相对应的光电荷，并且输出像素信号作为相对于累积的光电荷而变化的模拟电流。正是这种模拟像素信号可以使用ADC来转换成相对应的数字信号。相应地，需要通常等于像素阵列中的列线数量的数量的ADC电路。
在CMOS图像传感器的各种应用中，可以使用各种信号处理技术来生成高质量的图像信号。
发明内容
本发明构思的实施例提供了能够降低数字逻辑的功耗的图像感测设备。
本发明构思的实施例提供了一种能够以降低的总功耗工作同时保持可接受的信噪比(SNR)和图像质量的图像感测设备。
在一个方面，本发明构思的实施例提供了一种图像传感器，包括：像素阵列，以拜耳图案设置，并且包括根据接收到的入射光分别生成电荷的像素；以及模拟逻辑，被配置为使用模数转换将从像素当中的至少一个像素输出的模拟信号转换成第一数字代码，并且通过响应于控制信号调节第一数字代码的低阶位来将第一数字代码转换成第二数字代码。
另一方面，本发明构思的实施例提供了一种操作图像感测设备的方法。该方法包括：使用至少一个像素生成与响应于入射光而生成的电荷相对应的模拟信号，转换来自所述至少一个像素的输出线的模拟信号以生成第一数字代码，以及响应于第一控制信号调节第一数字代码的低阶位以生成第二数字代码。
另一方面，本发明构思的实施例提供了一种图像感测设备，包括：透镜，其接收入射光；像素阵列，其包括被配置为响应于入射光来生成电荷并且输出与电荷相对应的模拟信号的像素；行解码器，被配置为激活像素中的至少一个像素；第一逻辑，被配置为从由行解码器激活的像素的输出线接收模拟信号并且将模拟信号转换成N位第一数字代码；第二逻辑，被配置为处理N位第三数字代码以输出图像数据；以及控制电路，被配置为控制第一逻辑和第二逻辑的操作，其中第三数字代码包括第一数字代码的除了k个低阶位之外的剩余的(N-k)个高阶位，N和k是自然数，并且N大于k。
然而，本发明构思的值得注意的方面和特征不仅限于本文明确描述的那些，并且本领域技术人员在考虑以下详细描述后将认识到其他方面、特征和技术益处。
附图说明
考虑到结合附图描述的几个示例性实施例，将充分理解本发明构思的上述和其他方面和特征，其中：
图1是示出根据本发明构思的实施例的图像感测设备1的框图；
图2是示出根据本发明构思的实施例的示例性像素阵列的一部分的概念图；
图3是在一个示例中示出根据本发明构思的实施例的像素结构的电路图；
图4是在一个示例中示出在根据本发明构思的实施例的图像感测设备的操作期间可以由模数转换器提供的输出信号的概念图；
图5是在一个示例中示出根据本发明构思的实施例的图像传感器的外围电路的框图；
图6是在根据本发明构思的实施例的图像感测设备的操作的一个示例中示出代码级-降低的位数的曲线图；
图7是在根据本发明构思的实施例的图像感测设备的操作的一个示例中示出增益-输出的位数的曲线图；
图8是示出根据本发明构思的实施例的图像传感器的外围电路的框图；
图9是示出图像传感器700的透视图，该图像传感器700可以在图1的图像感测设备1中用作图像传感器200的替代。
图10是示出根据本发明构思的实施例的包括多相机模块的电子设备的框图；以及
图11是在一个示例中进一步示出图10的多相机模块的框图。
具体实施方式
在整个书面描述和附图中，相同的附图标记和标签用于表示相同或相似的元件和/或特征。在详细描述或附图所示的功能块中使用的诸如“单元”、“模块”之类的术语可以用硬件、软件、或硬件/软件的组合来不同地实施，以执行所描述的功能。
图1是示出根据本发明构思的实施例的图像感测设备1的框图。
参考图1，图像感测设备1可以被不同地实施为便携式电子设备(诸如数码相机、摄像机、移动电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)和移动互联网设备(MID))、可穿戴计算机、物联网(IoT)设备或万物网(IoE)设备。
在一些实施例中，图像感测设备1可以包括显示单元300、数字信号处理器(DSP)150和图像传感器200(例如，CMOS图像传感器)。
图像传感器200可以包括像素阵列210、行驱动器220、相关双采样(CDS)块230、模数转换器(ADC)100、斜坡生成器260、定时生成器270、控制寄存器块280和缓冲器290。
在这点上，图像传感器200可以用于在DSP 150的控制下通过透镜500对对象400进行成像(或感测)。这里，DSP 150可以向显示单元300输出由图像传感器200感测的图像。
在一些实施例中，图像传感器200可以从像素阵列210接收原始图像，并且使用ADC100和缓冲器290执行模拟装仓(binning)，以将分仓图像(binned image)输出到显示DSP150。
显示单元300包括能够输出或显示图像的(多个)设备。例如，显示单元300可以是计算机、移动通信设备和其他图像输出终端。
DSP 150包括相机控制器152、图像信号处理器(ISP)151和接口(I/F)153。
相机控制152可以用于控制控制寄存器块280的操作。相机控制152可以使用内部集成电路(I2C)来控制图像传感器200(即，控制寄存器块280)的操作，但是本发明构思的范围不限于此。
ISP 151接收从缓冲器290输出的图像数据，处理或处置接收到的图像数据，使得人们可以容易地看到该数据，并且通过I/F 153将经处理或处置的图像数据输出到显示单元300。
在一些实施例中，ISP 151可以处理从图像传感器200输出的图像数据。ISP 151可以向显示单元300输出数字分仓图像作为最终装仓图像。在这种情况下，从图像传感器200输出的图像根据一些实施例可以是来自像素阵列的原始图像，或者根据一些实施例可以是分仓图像。尽管各种实施例是可能的，但是为了便于在本书面描述中进行描述，假设图像数据是从图像传感器200输出的。
尽管图1所示的实施例示出了位于DSP 150中的ISP 151，但是在本发明构思的其他实施例中，ISP 151也可以另外位于图像传感器200中。在一些实施例中，图像传感器200和ISP 151可以被实施为单个半导体封装(例如，多芯片封装(MCP))。
像素阵列210包括布置成矩阵(例如，包括行和列)的像素。每个像素可以包括光敏器件(或光电转换器件)和读出电路，该读出电路输出与光敏器件生成的电荷相对应的像素信号(例如，模拟信号)。光敏器件可以被实施为例如光电二极管或针扎光电二极管(pinnedphotodiode)。
行驱动器220可以选择性地激活像素中的每个像素。例如，行驱动器220可以以行为单位驱动像素阵列210中实施的像素。例如，行驱动器220可以生成能够控制每一行中所包括的像素的操作的控制信号。
从像素中的每个像素输出的像素信号可以响应于各种控制信号而被发送到CDS块230。
因此，CDS块230可以包括多个CDS电路。在一些实施例中，CDS电路中的每个CDS电路可以响应于从定时生成器270输出的至少一个开关信号，对由像素阵列210中实施的列线分别输出的像素值执行相关双采样，并且可以将相关双采样像素值与从斜坡生成器260输出的斜坡信号进行比较，以输出相对应的比较信号。
ADC块100可以将输出的比较信号中的每个转换成数字信号，并且将多个数字信号输出到缓冲器290。
斜坡生成器260向CDS块230输出斜坡信号Vramp。斜坡信号Vramp从要与复位信号Vrst比较的参考电平斜坡上升，上升到参考电平，并且从要与图像信号Vim比较的参考电平再次斜坡上升。
定时生成器270可以用于在控制寄存器块280的控制下控制行驱动器220、ADC块100、CDS块230和斜坡生成器260的操作。
在这点上，控制寄存器块280可以相对于DSP 150来控制定时生成器270、斜坡生成器260和缓冲器290的操作。
缓冲器290可以将与由ADC块100提供的数字信号(例如，像素阵列ADC输出)相对应的图像数据发送到DSP 150。
通过CDS块230和ADC块100从像素阵列210输出的原始图像数据可以是由拜耳格式组成的拜耳图像数据。也就是说，拜耳图像数据可以由ISP151使用红绿蓝(RGB)格式数据进行处理，并且被输出到显示单元300。
图2是示出根据本发明构思的实施例的像素阵列的概念图，并且图3是在一个示例中进一步示出根据本发明构思的实施例的像素结构的电路图。
参考图2，像素阵列210可以以拜耳图案设置。拜耳图案包括其中重复设置R(红色)和Gr(绿色)像素的列，以及其中重复设置Gb(绿色)和B(蓝色)像素的列。相应地，原始图像也具有拜耳图案图像，在该拜耳图案图像中，交替地设置其中顺序设置Gr像素和R像素的行以及其中顺序设置B像素和Gb像素的行。
原始图像可以以内核单元(K)进行操作。根据一些实施例，内核可以包括至少一个R(红色)像素、至少一个Gr(绿色)像素、至少一个Gb(绿色)像素和至少一个B(蓝色)像素。这里，原始图像被表示为“内核”，其可以被替代地称为根据其他实施例的窗口或单元。
示例性内核具有2×2的尺寸，但是本发明构思的范围不限于此，并且本发明构思的其他实施例可以使用不同尺寸的内核(例如，3×3、2×4、5×5等)。
参考图3，单个像素可以包括一个或多个光电二极管(例如，PD1至PD4)、一个或多个传输晶体管(例如，M1_1至M1_4)、复位晶体管(例如，M2)、源极跟随器晶体管(例如，M3)和选择晶体管(例如，M4)。这里，各种光电二极管可以具有不同的颜色或者相同的颜色。
能够分别控制晶体管M1至M4的控制信号S_TG1至S_TG4、S_RESET和S_SEL可以从行驱动器220输出。选择晶体管M4的输出信号被提供给列线。
在一些实施例中，只有一个光电二极管可以连接到晶体管M2、M3和M4。像素包括一个光电二极管和一个传输晶体管。替代地，两个或更多个光电二极管可以共享晶体管M2、M3和M4。当两个或更多像素共享晶体管M2、M3和M4时，通过共享浮动扩散区域，可以增加光电二极管PD区域的尺寸，而不必增加整个像素的尺寸。
图4是在一个示例中示出根据本发明构思的实施例在图像感测设备的操作期间可以由模数转换器提供的输出信号的的概念图，并且图5是在一个示例中示出根据本发明构思的实施例的图像传感器的外围电路的框图。
参考图4和图5，当模拟信号被放大时，噪声也被放大。例如，当要输入的模拟信号被转换成N位信号时，可以假设N位信号当中的噪声占据大约一位。当在信号转换期间模拟增益高时，噪声电平也会变得更高。也就是说，信噪比(SNR)可以计算如下：
Figure BDA0003424391390000061
然而，噪声往往主要分布在特定的频带中。相应地，当在转换信号当中与噪声信号主要分布的频带相对应的区域被部分剪切时，可以降低噪声电平，同时保持如下所示的SNR：
Figure BDA0003424391390000062
例如，在一个示出的示例中，当模拟信号为n＝13位并且噪声电平为5位(a＝5)时，假设3位(b＝3)被剪切。当第一数字代码(N＝13)为1010101110101时，可以对3个低阶位101进行剪切以去除噪声，然后可以输出1010101110(10位)。在这种情况下，由于信号电平保持在8位，并且只有噪声电平从5位降低到2位，所以可以仅去除噪声，同时保持整体SNR。
在图像传感器中，从像素阵列210输出的每个像素信号被输入到模拟逻辑。输入到模拟逻辑的模拟信号是这样一种信号，其中像素信号通过CDS块230进行相关双采样，如关于图1所述，但是为了描述方便，将其称为模拟信号。
模拟逻辑通过模数转换将从像素当中的至少一个像素输出的模拟信号转换成第一数字代码，并且根据控制信号的第一数字代码(N位)的低阶位(k)可以被调节为转换成第二数字代码(N-k位)。也就是说，第二数字代码可以是第一数字代码中除了k个低阶位之外剩余的高阶位。
在一些实施例中，要剪切的低阶位的数量k可以针对像素阵列的每种颜色而不同地设置。在一些实施例中，要剪切的低阶位的数量k可以根据像素阵列中的像素位置而不同地设置。
参考图5，模拟逻辑610可以包括ADC 100、ADC控制器611和位移位器612。尽管本文未示出，但是根据一些实施例，模拟逻辑610还可以包括图1的图像传感器200中的外围电路(例如，行驱动器220、CDS块230、斜坡生成器260、控制寄存器块280、缓冲器290等)中的一个或多个。
ADC 100可以从与像素相关联的至少一个像素输出线接收(多个)模拟信号，根据模拟增益放大(多个)模拟信号，然后将(多个)模拟信号转换成第一数字代码(例如，包括N位，其中“N”是自然数)，并且输出第一数字代码。在这种情况下，模拟增益可以根据由ADC控制器611提供的控制信号来调节。
因此，ADC控制器611可以通过接收增益调节信号和用户输入信号来生成控制信号。
位移位器612接收第一数字代码(N位)，移位k个低阶位，并且输出产生的第二数字代码(N-k位)。在这种情况下，“k”是由基于用户输入信号I的控制信号来调整的、大于或等于零的整数。这里，在一些实施例中，ADC控制器611可以被全部或部分地包括在ADC 100内，在一些实施例中，可以被全部或部分地包括在控制寄存器块280内，和/或根据一些实施例，可以作为分离的组件被包括在图像传感器200内。
数字逻辑650可以接收第二数字代码(N-k位)，将第二数字代码转换成具有N位的另一代码，并且输出该代码。因此，在一些实施例中，数字逻辑650可以包括随机位生成器(RNG)651。随机位生成器651可以用于生成若干随机位。这里，随机位的数量可以是由基于用户输入信号I的控制信号定义的数量，并且可以与由位移位器612移位的数量(‘k’)相同。也就是说，数字逻辑650可以通过提供并包括k个随机位来输出N位“第三数字代码”，这k个随机位基本上替代了低阶位的数量(例如，第二数字代码(N-k位))。
图6是示出描述根据本发明构思的实施例的图像感测设备的操作的代码级-降低的位数的曲线图，并且图7是示出进一步描述根据本发明构思的实施例的图像感测设备的操作的增益-输出的位数的曲线图。
参考图6，当增益电平低时，ADC控制器611可以根据代码级来调节要剪切的位数(k)。当模拟信号的代码级高时，由于转换后的第一数字代码的低阶位大部分变成噪声，因此可以通过对第一数字代码的一些低阶位进行剪切来降低噪声的影响。
参考图7，由于噪声与信号一起随着ADC 100的增益电平增加而放大，所以在第一数字代码(输出位)中要剪切的位数(移位#)也可以增加。
也就是说，在SNR恒定的前提下，要剪切的低阶位数也可以根据第一数字代码的位数而变化。与上面的等式1一致，由于噪声电平随着第一数字代码的位数的增加而增加，所以要剪切的位数(位缩减)也可以增加。作为示例，在代码级CL2的情况下，可以剪切两个低阶位，或者作为另一示例，在代码级CLn的情况下，可以剪切n个低阶位，因此噪声电平可以被部分去除，同时保持整体SNR。
如关于图6和/或图7所示，当低阶位被剪切时，晶体管的开关功率可以在数字逻辑650处理剪切后的信号(即第二数字信号)时被降低。
图8是在一个示例中示出根据本发明构思的实施例的图像传感器的外围电路的框图。
这里，模拟逻辑620通过模数转换将从多个像素当中的至少一个像素输出的模拟信号转换成第一数字代码，并且第一数字代码(N位)的低阶位(k比特)可以根据控制信号被调节，以转换成第三数字代码(N'位)。
参考图8，模拟逻辑620可以包括ADC 100、ADC控制器621和零填充单元622。虽然未示出，但是在一些实施例中，模拟逻辑620还可以包括图1的图像传感器200的外围电路(例如，行驱动器220、CDS块230、斜坡生成器260、控制寄存器块280、缓冲器290等)中的一个或多个。
ADC 100可以从像素当中的至少一个像素输出线接收模拟信号，根据模拟增益放大模拟信号，然后将模拟信号转换成第一数字代码(N位)，并且输出第一数字代码。在这种情况下，模拟增益可以根据ADC控制器621的控制信号来调节。
ADC控制器621可以通过接收增益调节信号和用户输入信号来生成控制信号。
零填充单元622从第一数字代码(N位)中剪切k个低阶位(得到第二数字代码)，并且填充k个零(0)来替换剪切的低阶位以生成第三数字代码。也就是说，可以填充与从第一数字代码中排除的低阶位的数量一样多的零，并且作为第三数字代码进行输出。模拟逻辑620输出由零填充单元622处理的第三数字代码(N'位，其中N'等于或小于N，且为自然数)。在这种情况下，k是由基于用户输入信号I的控制信号调节的、大于或等于零的整数。
ADC控制器621可以根据一些实施例，被全部或部分地包括在ADC 100内，根据一些实施例，可以被全部或部分地包括在控制寄存器块280内，和/或根据一些实施例，可以作为分离的组件被包括在图像传感器200中。
这里，数字逻辑650对第三数字代码(N'位)进行数字处理，以输出最终的数字信号。与图5所示的实施例相反，数字逻辑650可以不具有用于添加低阶位的单独的配置。
图9是示出图像传感器700的透视图，该图像传感器700可以在图1的图像感测设备1中用作图像传感器200的替代。
参考图9，图像传感器700可以包括垂直堆叠的层。这里，像素阵列210可以在第一层“层1”中实施，并且图像传感器200的剩余部分(例如，逻辑电路“LOGIC”)可以在第二层“层2”中实施。逻辑电路“LOGIC”可以包括图像传感器200的除了像素阵列210之外的所有元件。也就是说，假设晶片的主表面对应于水平面，则像素阵列区域和逻辑电路区域可以垂直堆叠在晶片级上。
第一层“层1”可以包括感测区域SA和第一焊盘区域PA1，感测区域SA包括像素PX，第一焊盘区域PA1设置在感测区域SA的外围上。上焊盘PAD1可以被包括在第一焊盘区域PA1中，并且可以通过通孔连接到第二层“层2”的逻辑电路“LOGIC”以及第二焊盘区域PA2中的焊盘PAD21和焊盘PAD22。
在一些实施例中，焊盘PAD21和焊盘PAD22可以是输入I/F焊盘，并且焊盘PAD23可以是输出I/F焊盘。
图10是根据本发明构思的实施例的包括多相机模块的电子设备1000的框图，并且图11是进一步示出图10的多相机模块的框图。
参考图10，电子设备1000可以包括相机模块组1100、应用处理器1200、电源管理集成电路(PMIC)1300和外部存储器1400。
相机模块组1100可以包括(例如)相机模块1100a、1100b和1100c。因此，图10示出了相机模块组1100包括三(3)个相机模块的示例，但是本发明构思的范围不限于此。替代地，相机模块组1100可以包括两(2)个相机模块、四(4)个相机模块等。
相机模块1100b的示例性结构将在下文中结合图11进行描述。下面的描述可以直接应用于相机模块组1100的其他相机模块，即相机模块1100a和1100c。
参考图11，相机模块1100b可以包括棱镜1105、光路折叠元件(OPFE)1110、致动器1130、图像感测装置1140和存储单元1150。
棱镜1105可以包括反光材料的反射表面1107，并且因此可以改变从外部光源接收的入射光L的路径。
在一些实施例中，棱镜1105可以相对于第一任意方向X和基本垂直于第一方向X的第二方向Y来改变入射光L的路径。此外，棱镜1105可以通过围绕反射表面1107的中心轴1106以“A”运动和/或“B”运动旋转光L来改变入射光L在第一方向X到第二方向Y上的路径。在这种情况下，OPFE 1110可以在基本垂直于第一方向X和第二方向Y的第三方向Z上移动。
在一些实施例中，棱镜1105的最大旋转角度在“+A”运动中可以是15度或更小，并且在“-A”运动中可以是15度或更大，但是本发明构思的范围不限于此。
在一些实施例中，棱镜1105可以以大约20°、大约10°至20°、或大约15°至约20°的角度以“+B”运动或“-B”运动移动。棱镜1105移动的角度在“+B”运动和“-B”运动中可以是相同的，或者几乎相似，仅相差大约1°。
在一些实施例中，棱镜1105可以在第三方向Z上移动，第三方向Z平行于反射表面1107的中心轴1106延伸的方向。
OPFE 1110可以包括例如m个光学透镜的组(其中“m”是自然数)。这里，m个光学透镜可以在第二方向Y上移动，以改变相机模块1100b的光学变焦比。例如，如果相机模块1100b的默认光学变焦比为Z，则可以通过移动OPFE 1110的m个光学透镜来将相机模块1100b的光学变焦比改变为3Z或5Z(或更大)。
致动器1130可以将OPFE 1110或光学透镜移动到特定位置。例如，致动器1130可以调节光学透镜的位置，使得图像传感器1142可以位于光学透镜的焦距处，以用于精确感测。
图像感测装置1140可以包括图像传感器1142、控制逻辑1144和存储器1146。图像传感器1142可以使用经由光学透镜提供的入射光L来感测目标对象的图像。控制逻辑1144可以控制相机模块1100b的一般操作。例如，控制逻辑1144可以根据经由控制信号线CSLb提供的控制信号来控制相机模块1100b的操作。
存储器1146可以存储相机模块1100b的操作所需的信息，诸如校准数据1147。校准数据1147可以包括用于使用入射光L生成图像数据所需的信息。校准数据1147可以包括例如旋转度信息、焦距信息和光轴信息。在相机模块1100b被实施为其焦距根据光学透镜的位置而改变的多状态相机的情况下，校准数据1147可以包括光学透镜的不同位置(或不同状态)的焦距和自动聚焦信息。
存储单元1150可以存储由图像传感器1142感测的图像数据。存储单元1150可以设置在图像感测装置1140的外部，并且可以被实施为堆叠在形成图像感测装置1140的传感器芯片上。在一些实施例中，存储单元1150可以被实施为电可擦除可编程只读存储器(EEPROM)，但是本发明构思不限于此。
参考图10和图11，在一些实施例中，相机模块1100a、1100b和1100c可以包括它们自己的致动器1130。相机模块1100a、1100b和1100c可以包括相同的校准数据1147或不同的校准数据1147，这取决于它们自己的致动器1130的操作。
在一些实施例中，相机模块1100a、1100b和1100c中的一个，例如相机模块1100b，可以是包括棱镜1105和OPFE 1110的折叠透镜型相机模块，而其他相机模块(即相机模块1100a和1100c)可以是不包括棱镜1105和OPFE 1110的垂直相机模块。然而，本发明构思的范围不限于此。
在一些实施例中，相机模块1100c可以是例如能够使用红外(IR)光提取深度信息的深度相机。在这种情况下，应用处理器1200可以通过合并由相机模块1100c提供的图像数据和由其他相机模块(即相机模块1100a和1100b)提供的图像数据来生成三维(3D)深度图像。
在一些实施例中，相机模块1100a、1100b和1100c中的至少两个可以具有不同的视场。在这种情况下，相机模块1100a、1100b和1100c中的至少两个，例如相机模块1100a和1100b，可以具有不同的光学透镜，但是本发明的概念不限于此。
此外，在一些实施例中，相机模块1100a、1100b和1100c可以具有不同的视场。在这种情况下，相机模块1100a、1100b和1100c可以具有不同的光学透镜，但是本发明的概念不限于此。
在一些实施例中，相机模块1100a、1100b和1100c可以被设置成彼此物理分离。也就是说，相机模块1100a、1100b和1100c可以不一起共享单个图像传感器1142的感测区域，但是独立的图像传感器1142可以设置在相机模块1100a、1100b和1100c中。
参考图10，应用处理器1200可以包括图像处理器1210、存储器控制器1220和内部存储器1230。应用处理器1200可以被实施为与相机模块1100a、1100b和1100c分离。例如，应用处理器1200和相机模块1100a、1100b和1100c可以被实施为分离的半导体芯片。
图像处理器1210可以包括多个子图像处理器1212a、1212b和1212c，图像生成器1214，以及相机模块控制器1216。
图像处理器1210可以包括与相机模块一样多的子图像处理器(例如，分别与相机模块1100a、1100b和1100c相对应的子图像处理器1212a、1212b和1212c)。
由相机模块1100a、1100b和1100c生成的图像数据可以经由彼此分离的图像信号线ISLa、Is1b和Is1b提供给子图像处理器1212a、1212b和1212c。例如，由相机模块1100a生成的图像数据可以经由图像信号线ISLa提供给子图像处理器1212a，由相机模块1100b生成的图像数据可以经由图像信号线ISLb提供给子图像处理器1212b，并且由相机模块1100c生成的图像数据可以经由图像信号线ISLc提供给子图像处理器1212c。图像数据的传输可以经由例如基于移动工业处理器接口(MIPI)的相机串行接口(CIS)来执行，但是本发明构思不限于此。
在一些实施例中，可以设置单个子图像处理器以对应于多个相机模块。例如，子图像处理器1212a和1212c可以合并到单个集成子图像处理器中，并且由相机模块1100a提供的图像数据或由相机模块1100c提供的图像数据可以由选择元件(例如，复用器)来选择，然后可以被提供给集成子图像处理器。
提供给子图像处理器1212a、1212b和1212c中的每一个的图像数据可以被提供给图像生成器1214。图像生成器1214可以根据图像生成信息“生成信息”或模式信号“模式信号”，使用从子图像处理器1212a、1212b和1212c中的每一个提供给它的图像数据来生成输出图像。
具体地，图像生成器1214可以根据图像生成信息“生成信息”或模式信号“模式信号”，通过合并由具有不同视场的相机模块1100a、1100b和1100c提供的图像数据中的至少一些来生成输出图像。此外，图像生成器1214可以根据图像生成信息“生成信息”或模式信号“模式信号”，通过选择由具有不同视场的相机模块1100a、1100b和1100c生成的图像数据中的一个来生成输出图像。
在一些实施例中，图像生成信息“生成信息”可以包括变焦信号或变焦因子。在一些实施例中，模式信号“模式信号”可以是例如基于用户所选模式的信号。
在图像生成信息“生成信息”是变焦信号或变焦因子并且相机模块1100a、1100b和1100c具有不同视场的情况下，图像生成器1214可以根据变焦信号的类型来执行不同的操作。例如，如果变焦信号是第一信号，则由相机模块1100a提供的图像数据和由相机模块1100c提供的图像数据可以合并在一起，并且可以使用合并的图像数据和由相机模块1100b提供的图像数据来生成输出图像，并且如果变焦信号是不同于第一信号的第二信号，则可以选择由相机模块1100a提供的图像数据、由相机模块1100b提供的图像数据和由相机模块1100c提供的图像数据中的一个，并且可以使用所选择的图像数据生成输出图像。然而，本发明构思的范围不限于此，并且生成处理图像数据的方法可以变化。
在一些实施例中，图像生成器1214可以从子图像处理器1212a、1212b和1212c中的至少一个接收具有不同曝光时间的图像数据，并且可以对图像数据执行高动态范围处理，从而生成具有增强动态范围的合并图像数据。
相机模块组1100可以包括图1的图像感测装置200。
图1的ISP 100可以被实施在图11的相机模块组1100内部，在图10的子图像处理器1212a、1212b和1212c中，或者在图10的图像生成器1214中。
相机模块控制器1216可以向相机模块1100a、1100b和1100c提供控制信号。由相机模块控制器1216提供的控制信号可以经由彼此分离的控制信号线CSLa、CSLb和CSLc提供给相机模块1100a、1100b和1100c。
相机模块1100a、1100b和1100c之一，例如相机模块1100b，可以根据模式信号“模式信号”或包括变焦信号的图像生成信息“生成信息”被指定为主(master)相机，并且其他相机模块(即相机模块1100a和1100c)可以被指定为从(slave)相机。这种类型的信息可以被包括在控制信号中，然后可以经由彼此分离的控制信号线CSLa、CSLb和CSLc提供给相机模块1100a、1100b和1100c。
主相机模块和从相机模块可以根据变焦因子或模式信号“模式信号”而改变。例如，如果相机模块1100a具有比相机模块1100b更宽的视场，但是具有变焦因子更小的变焦比，则相机模块1100b可以作为主模块进行操作，并且相机模块1100a可以作为从模块进行操作。相反，如果相机模块1100a与相机模块1100b相比具有变焦因子更大的变焦比，则相机模块1100a可以作为主模块进行操作，并且相机模块1100b可以作为从模块进行操作。
在一些实施例中，从相机模块控制器1216提供给相机模块1100a、1100b和1100c的控制信号可以包括同步使能信号。例如，如果相机模块1100b是主相机，并且相机模块1100a和1100c是从相机，则相机模块控制器1216可以将同步使能信号发送到相机模块1100b。相机模块1100b可以接收同步使能信号，可以基于同步使能信号生成同步信号，并且可以经由同步信号线SSL向相机模块1100a和1100c提供同步信号。相机模块1100a、1100b和1100c可以与同步信号同步地向应用处理器1200发送图像数据。
在一些实施例中，从相机模块控制器1216提供给相机模块1100a、1100b和1100c的控制信号可以包括与提供给相机模块1100a、1100b和1100c的模式信号“模式信号”相对应的模式信息。相机模块1100a、1100b和1100c可以根据模式信息以与感测速度相关联的第一和第二操作模式之一操作。
在第一操作模式中，相机模块1100a、1100b和1100c可以以第一速度生成图像信号(即，生成第一帧速率的图像信号)，可以以高于第一速度的第二速度对图像信号进行编码(即，以高于第一帧速率的第二帧速率对图像信号进行编码)，并且可以将编码的图像信号发送到应用处理器1200。这里，第二速度可以小于第一速度的30倍。
应用处理器1200可以在内部存储器1230或外部存储器1400中存储接收到的图像信号(即编码的图像信号)，可以从内部存储器1230或外部存储器1400读取编码的图像信号并对其进行解码，并且可以显示基于解码的图像信号而生成的图像数据。例如，对编码的图像信号进行解码可以由图像处理装置1210的子处理器1212a、1212b和1212c来执行，并且可以对解码的图像信号执行图像处理。
在第二操作模式中，相机模块1100a、1100b和1100c可以以低于第一速度的第三速度生成图像信号(即，生成低于第一帧速率的第三帧速率的图像信号)，并且可以将图像信号发送到应用处理器1200。发送到应用处理器1200的图像信号可以是非编码的信号。应用处理器1200可以对从相机模块1100a、1100b和1100c接收的图像信号执行图像处理，或者可以将接收到的图像信号存储在内部存储器1230或外部存储器1400中。
PMIC 1300可以向相机模块1100a、1100b和1100c提供电力，例如电源电压。例如，在应用处理器1200的控制下，PMIC 1300可以经由电力信号线PSLa向相机模块1100a提供第一电力，经由电力信号线PSLb向相机模块1100b提供第二电力，并且经由电力信号线PSLc向相机模块1100c提供第三电力。
PMIC 1300可以产生与相机模块1100a、1100b和1100c中的每一个相对应的功率，并且响应于来自应用处理器1200的功率控制信号PCON来控制功率电平。功率控制信号PCON可以包括用于相机模块1100a、1100b和1100c的不同操作模式的功率控制信号。例如，相机模块1100a、1100b和1100c的操作模式可以包括低功率模式，在这种情况下，功率控制信号PCON可以包括指示哪个相机模块将以低功率模式进行操作的信息以及指示要设置的功率电平的信息。为所有相机模块1100a、1100b和1100c提供的功率电平可以相同，或者可以从一个相机模块到另一个相机模块而不同。此外，所提供的功率电平可以动态地改变。
虽然已经参考几个图示的实施例示出和描述了本发明的概念，但是本领域技术人员将理解，在不脱离由所附权利要求及其等同物限定的本发明构思的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种图像传感器，包括：
像素阵列，以拜耳图案设置，并且包括根据接收到的入射光分别生成电荷的像素；以及
模拟逻辑，被配置为使用模数转换将从像素当中的至少一个像素输出的模拟信号转换成第一数字代码，并且通过响应于控制信号调节第一数字代码的低阶位来将第一数字代码转换成第二数字代码。
2.根据权利要求1所述的图像传感器，其中，所述模拟逻辑包括：
模数转换器ADC控制器，被配置为响应于增益调节信号和用户输入信号来生成所述控制信号，以及
模数转换器ADC，被配置为响应于所述控制信号来调节模拟增益，使用所述模拟增益放大所述模拟信号以生成所述第一数字代码。
3.根据权利要求2所述的图像传感器，其中，所述模拟逻辑还包括：
位移位器，被配置为根据所述控制信号来移位要调节的一数量的低阶位，以便输出剩余数量的高阶位作为所述第二数字代码，并且
所述第一数字代码是所述数量的低阶位和所述剩余数量的高阶位的组合。
4.根据权利要求3所述的图像传感器，还包括：
数字逻辑，其接收所述第二数字代码，并且包括被配置为生成一数量的随机位的随机位生成器，
其中，所述数字逻辑将所述第二数字代码与所述数量的随机位进行组合，以生成第三数字代码。
5.根据权利要求2所述的图像传感器，其中，所述模拟逻辑还包括：
零填充单元，被配置为移除响应于所述控制信号从所述第一数字代码所调节的低阶位，以生成所述第二数字代码，并且用等于所述低阶位的数量的数量的零来填充所述第二数字代码，以生成第三数字代码。
6.根据权利要求2所述的图像传感器，其中，所述增益调节信号调节所述ADC的模拟增益，并且所述用户输入信号设置所述第一数字代码中调节的低阶位的数量。
7.根据权利要求1所述的图像传感器，其中，所述图像传感器被包括在图像感测设备中；并且所述图像感测设备包括：
控制器，被配置为控制所述图像传感器的操作；
存储器，被配置为存储与所述图像感测设备的操作相关联的信息；以及
存储部件，被配置为存储由所述图像传感器感测的图像数据。
8.一种操作图像感测设备的方法，所述方法包括：
使用至少一个像素生成与响应于入射光而生成的电荷相对应的模拟信号；
转换来自所述至少一个像素的输出线的模拟信号以生成第一数字代码；以及
响应于第一控制信号来调节所述第一数字代码的低阶位，以生成第二数字代码。
9.根据权利要求8所述的方法，其中，所述第一控制信号包括用户输入信号，所述用户输入信号设置要调节的低阶位的数量。
10.根据权利要求8所述的方法，其中，所述模拟信号以根据第二控制信号调节的增益被放大，以被转换成所述第一数字代码。
11.根据权利要求8所述的方法，其中，所述第二数字代码是所述第一数字代码中除了一数量的低阶位之外的剩余数量的高阶位。
12.根据权利要求11所述的方法，还包括：
生成随机位；以及
输出包括所述随机位作为所述第二数字代码的低阶位的第三数字代码。
13.根据权利要求11所述的方法，还包括：
用等于低阶位的数量的数量的零来填充所述第二数字代码以生成第三数字代码，并且输出第三数字代码。
14.一种图像感测设备，包括：
透镜，其接收入射光；
像素阵列，其包括被配置为响应于所述入射光来生成电荷并且输出与所述电荷相对应的模拟信号的像素；
行解码器，被配置为激活所述像素中的至少一个像素；
第一逻辑，被配置为从由所述行解码器激活的像素的输出线接收模拟信号，并且将所述模拟信号转换成N位第一数字代码；
第二逻辑，被配置为处理N位第三数字代码以输出图像数据；以及
控制电路，被配置为控制所述第一逻辑和所述第二逻辑的操作，
其中，所述第三数字代码包括所述第一数字代码的除了k个低阶位之外剩余的(N-k)个高阶位，N和k是自然数，并且N大于k。
15.根据权利要求14所述的图像感测设备，其中，所述第一逻辑从所述控制电路接收第一控制信号，并且以与所述第一控制信号相对应的模拟增益放大所述模拟信号，以将所述模拟信号转换成所述第一数字代码。
16.根据权利要求15所述的图像感测设备，其中，所述第一逻辑包括位移位器，所述位移位器被配置为根据从所述控制电路接收的第二控制信号来设置k的值，并且从所述第一数字代码输出除了所述k个低阶位之外的位。
17.根据权利要求16所述的图像感测设备，其中，所述第二逻辑还包括随机位生成器，所述随机位生成器被配置为生成k个随机位，并且所述第二逻辑通过将所述位移位器的输出位作为高阶位和将所述k个随机位作为低阶位进行组合并输出，来生成所述第三数字代码。
18.根据权利要求15所述的图像感测设备，其中，所述第一逻辑包括零填充单元，所述零填充单元被配置为根据从所述控制电路接收的第二控制信号来设置k的值，并且用零填充所述第一数字代码中的k个低阶位以生成所述第三数字代码。
19.根据权利要求14所述的图像感测设备，其中，所述控制电路根据由所述行解码器激活的像素的颜色或位置来不同地设置k的值。
20.根据权利要求15所述的图像感测设备，其中，所述控制电路响应于所述入射光的亮度来用所述第一控制信号调节所述模拟增益。
CN202111572939.1A 2020-12-23 2021-12-21 图像传感器、包括图像传感器的图像感测设备及操作方法 Pending CN114666522A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200181920A KR20220090920A (ko) 2020-12-23 2020-12-23 이미지 센서, 이미지 센서의 동작 방법 및 이를 포함하는 이미지 센싱 장치
KR10-2020-0181920 2020-12-23

Publications (1)

Publication Number Publication Date
CN114666522A true CN114666522A (zh) 2022-06-24

Family

ID=82022591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111572939.1A Pending CN114666522A (zh) 2020-12-23 2021-12-21 图像传感器、包括图像传感器的图像感测设备及操作方法

Country Status (4)

Country Link
US (1) US20220201237A1 (zh)
KR (1) KR20220090920A (zh)
CN (1) CN114666522A (zh)
TW (1) TW202226816A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2334848B (en) * 1998-02-28 2000-04-19 Hyundai Electronics Ind CMOS image sensor with testing circuit for verifying operation thereof
JP2006023959A (ja) * 2004-07-07 2006-01-26 Olympus Corp 信号処理システム及び信号処理プログラム
US8718147B2 (en) * 2006-02-17 2014-05-06 Avocent Huntsville Corporation Video compression algorithm
JP4321555B2 (ja) * 2006-06-26 2009-08-26 ソニー株式会社 固体撮像装置および固体撮像装置の信号処理方法
US7541950B2 (en) * 2006-07-20 2009-06-02 Samplify Systems, Inc. Enhanced time-interleaved A/D conversion using compression
JP2010503254A (ja) * 2006-08-30 2010-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ信号を符号化する装置及び方法、並びにデータ信号を復号化する装置及び方法
JP2014027498A (ja) * 2012-07-27 2014-02-06 Advantest Corp Ｄａ変換装置および試験装置
TWI593272B (zh) * 2016-06-04 2017-07-21 晨星半導體股份有限公司 壓縮影像資料的方法及影像資料壓縮系統
JP6792361B2 (ja) * 2016-07-20 2020-11-25 キヤノン株式会社 撮像装置及びその制御方法
JP2019216356A (ja) * 2018-06-13 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 アナログ−デジタル変換器、アナログ−デジタル変換方法、及び、撮像装置
GB2586517B (en) * 2019-08-23 2022-06-15 Imagination Tech Ltd Methods and decompression units for decompressing a compressed block of image data
TWI727780B (zh) * 2020-05-01 2021-05-11 瑞昱半導體股份有限公司 影像雜訊抑制裝置及其方法

Also Published As

Publication number Publication date
TW202226816A (zh) 2022-07-01
US20220201237A1 (en) 2022-06-23
KR20220090920A (ko) 2022-06-30

Similar Documents

Publication Publication Date Title
CN102110699B (zh) 图像传感器模块、其制造方法和包括其的图像处理系统
US11588988B2 (en) Image sensor and binning method thereof
US12020406B2 (en) Image signal processing method, image sensing device including an image signal processor
US11825216B2 (en) Image sensor
US11425323B2 (en) Image sensor and operating method thereof
KR20210156458A (ko) 이미지 센싱 장치 및 이를 포함하는 전자 장치
JP2022019644A (ja) イメージセンサモジュール及びイメージ圧縮方法
CN115529427A (zh) 图像处理装置、电子装置以及用于噪声降低的装置的操作方法
US11700460B2 (en) Image sensing apparatus and image binning method thereof
US20220201237A1 (en) Image sensor, image sensing device including same, and operating method
US20240147089A1 (en) Image sensor for reducing noise
US12047691B2 (en) Image sensor, image processing apparatus, and image processing method
US20230300481A1 (en) Image sensing device and image processing method of the same
US20240098387A1 (en) Image sensor, mobile device, and image sensor operation method for reducing data transmission latency
US20240292132A1 (en) Image sensor including counter performing shifting operation and operation method thereof
US20240251185A1 (en) Imaging apparatus and an imaging system including the imaging apparatus
US20230254474A1 (en) Image sensor, processor of image sensor, and image processing method
KR20220169592A (ko) 이미지 센싱 장치
JP2024120869A (ja) シフト演算を行うカウンターを含むイメージセンサーおよびその動作方法
KR20220077735A (ko) 이미지 센서 및 이미지 센서의 픽셀 어레이
KR20220161124A (ko) 이미지 신호 프로세서를 포함하는 이미지 센서 및 이의 동작 방법
CN116095525A (zh) 图像传感器、应用处理器和图像感测装置
KR20230067491A (ko) 이미지 센서, 어플리케이션 프로세서 및 이미지 센싱 장치
KR20230120074A (ko) 이미지 센서, 이미지 센서의 프로세서 및 이미지 처리방법
CN115225835A (zh) 相机模块和相机模块的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination