CN102105988A - 半导体装置的制造方法及半导体装置 - Google Patents

半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN102105988A
CN102105988A CN2009801291340A CN200980129134A CN102105988A CN 102105988 A CN102105988 A CN 102105988A CN 2009801291340 A CN2009801291340 A CN 2009801291340A CN 200980129134 A CN200980129134 A CN 200980129134A CN 102105988 A CN102105988 A CN 102105988A
Authority
CN
China
Prior art keywords
mentioned
semiconductor film
transistor
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801291340A
Other languages
English (en)
Inventor
松室智纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN102105988A publication Critical patent/CN102105988A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating

Abstract

一种半导体装置的制造方法，该半导体装置具备：n型晶体管(Q1)，其具有源极电极(4ns)、漏极电极(4d)、氧化物半导体膜(5)、及栅极电极(2)，并形成在基板(1)上；和p型晶体管(Q2)，其具有源极电极(4ps)、漏极电极、有机半导体膜(7)、及栅极电极，并形成在基板上；并且，在该制造方法中，在基板上形成栅极电极，形成源极电极与漏极电极，使用氧化物半导体材料形成氧化物半导体膜，在基板上形成栅极电极，形成源极电极与漏极电极，使用有机半导体材料形成有机半导体膜。

Description

半导体装置的制造方法及半导体装置
技术领域
本发明涉及一种具有在同一基板上所形成的第一晶体管与第二晶体管的半导体装置的制造方法及半导体装置。
背景技术
就使用有机半导体材料的半导体装置而言，由于可以比硅半导体装置更低成本地制造，且具有能实现在大面积下机械性可挠的半导体装置的可能性，所以根据用途作为硅半导体装置的替代品而被使用的可能性高，且成为受瞩目的一种有用的半导体装置之一。
由互补型晶体管所构成的互补型逻辑电路，由于能源效应高且有利于小型化，故成为在现今的集成电路中不可缺的组件。为了低成本地制造该互补型逻辑电路，已检讨了由使用有机半导体材料的半导体装置来构成互补型晶体管的方案。已提案了一种例如n型晶体管与p型晶体管的各沟道由有机半导体膜构成的互补型晶体管(参照专利文献1)。
现有技术文献
专利文献1：日本专利第3522771号公报
专利文献2：日本专利第3597468号公报
专利文献3：美国专利第5625199号说明书
发明内容
(要解决的技术问题)
然而，为了将n型及p型晶体管中一方的沟道由硅材料形成，需要用于沟道活性化的高温工序，且需要多次的高度真空工序，因此必须进行使用装置构成较大的装置之复杂的工序之问题存在。
因此，本发明的目的在于，提供一种能容易地制造高性能的互补型晶体管的半导体装置的制造方法及半导体装置。
(解决技术课题的手段)
为了解决上述课题以达成目的，本发明的构成如下。
(1)一种半导体装置的制造方法，该半导体装置具备：第一晶体管，其具有第一源极电极、第一漏极电极、第一半导体膜、及第一栅极电极，并形成在基板上；以及第二晶体管，其具有第二源极电极、第二漏极电极、第二半导体膜、及与上述第一栅极电极电连接的第二栅极电极，并形成在上述基板上；该制造方法包含：第一栅极电极形成步骤，其在上述基板上形成上述第一栅极电极；第一源极/漏极电极形成步骤，其形成上述第一源极电极及上述第一漏极电极；第一半导体膜形成步骤，其使用氧化物半导体材料形成上述第一半导体膜；第二栅极电极形成步骤，其在上述基板上形成上述第二栅极电极；第二源极/漏极电极形成步骤，其形成上述第二源极电极及上述第二漏极电极；及第二半导体膜形成步骤，其使用有机半导体材料形成上述第二半导体膜。
(2)如上述(1)所记载的半导体装置的制造方法，其中，在上述第一半导体膜形成步骤中，通过使用上述氧化物半导体材料之溅射法，形成上述第一半导体膜；在上述第二半导体膜形成步骤中，通过将上述有机半导体材料作为涂布液来使用之涂布法，形成上述第二半导体膜。
(3)如上述(1)所记载的半导体装置的制造方法，其中，在上述第一半导体膜形成步骤中，通过将上述氧化物半导体材料作为涂布液来使用之涂布法，形成上述第一半导体膜；在上述第二半导体膜形成步骤中，通过将上述有机半导体材料作为涂布液来使用之涂布法，形成上述第二半导体膜。
(4)如上述(1)至(3)中任一所记载的半导体装置的制造方法，其中，上述第一晶体管是n型晶体管，上述第二晶体管是p型晶体管。
(5)如上述(1)至(4)中任一所记载的半导体装置的制造方法，其中，在上述第一半导体膜形成步骤中，通过使用锌锡氧化物作为上述氧化物半导体材料，形成上述第一半导体膜。
(6)如上述(1)至(5)中任一所记载的半导体装置的制造方法，其中，还包含保护膜形成步骤，在上述第一半导体膜及上述第二半导体膜的任一方或双方的表面上形成保护膜；并且，上述保护膜是由氟系树脂所构成的。
(7)一种半导体装置，具有在同一基板上所形成的第一晶体管及第二晶体管，其中，上述第一晶体管具有第一栅极电极、第一源极电极、第一漏极电极、及在上述第一源极电极与上述第一漏极电极之间所形成且由氧化物半导体所构成之第一半导体膜；上述第二晶体管具有与上述第一栅极电极电连接的第二栅极电极、第二源极电极、第二漏极电极、及在上述第二源极电极与上述第二漏极电极之间所形成且由有机半导体所构成之第二半导体膜。
(8)如上述(7)所记载的半导体装置，其中，上述氧化物半导体是锌锡氧化物。
(9)如上述(8)所记载的半导体装置，其中，还具备保护膜，其在上述第一半导体膜及第二半导体膜的任一方或双方的表面上形成，且由氟系树脂所构成。
(发明效果)
在使用氧化物半导体材料及有机半导体材料中的任一种材料形成第一半导体膜及第二半导体膜的情况下，虽难以按照满足n型与p型晶体管双方的迁移率所期望的值之方式形成各个晶体管，但根据本发明，由于使用氧化物半导体与有机半导体之不同半导体材料来分别构成第一半导体膜及第二半导体膜，因此能适当选择用于形成这些半导体膜之氧化物半导体材料与有机半导体材料之组合，而能制造高性能的互补型晶体管。此外，由于并非使用需要复杂工序的硅材料，而使用可由简单工序形成的氧化物半导体材料与有机半导体材料来分别形成第一晶体管与第二晶体管，因此能容易地制造高性能的互补型晶体管。
附图说明
图1是显示本发明的实施方式一的由互补型晶体管所构成的半导体装置的电气构成之电路图。
图2是本发明的实施方式一的由互补型晶体管所构成的半导体装置之平面图。
图3是本发明的实施方式一的由互补型晶体管所构成的半导体装置的剖面图。
图4-1是显示图3所示的半导体装置的制造方法之剖面图。
图4-2是显示图3所示的半导体装置的制造方法之剖面图。
图4-3是显示图3所示的半导体装置的制造方法之剖面图。
图4-4是显示图3所示的半导体装置的制造方法之剖面图。
图4-5是显示图3所示的半导体装置的制造方法之剖面图。
图4-6是显示图3所示的半导体装置的制造方法之剖面图。
图4-7是显示图3所示的半导体装置的制造方法之剖面图。
图4-8是显示图3所示的半导体装置的制造方法之剖面图。
图4-9是显示图3所示的半导体装置的制造方法之剖面图。
图5是本发明的实施方式二的由互补型晶体管所构成的半导体装置的剖面图。
图6-1是显示图5所示的半导体装置的制造方法之剖面图。
图6-2是显示图5所示的半导体装置的制造方法之剖面图。
图6-3是显示图5所示的半导体装置的制造方法之剖面图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。此外，本实施方式并非用以限定本发明。在附图的记载中，对相同的部分赋予相同的符号。此外，附图为示意性图示，须注意各层的厚度与宽度的关系及各层的比率等与实物有所差距。在各附图之间也含有彼此的尺寸关系和比率有差距的部分。此外，在本发明的各实施方式的制造方法中的各步骤中，用于对形成的膜的膜质进行改善的烘烤(加热处理)步骤等会根据需要而被包含，但以下为了使说明简洁，其说明省略。
(实施方式一)
首先，对实施方式一进行说明。图1是显示本实施方式一的由互补型晶体管所构成的半导体装置的电气构成之电路图。图2是本实施方式一的由互补型晶体管所构成的半导体装置的平面图。
如图1所示，半导体装置具有p型晶体管Q1与n型晶体管Q2。p型晶体管Q1是形成p型(例如将其设为第一导电型)的沟道之晶体管，n型晶体管Q2是形成与p型不同的n型(例如将其设为第二导电型)的沟道之晶体管。
在p型晶体管Q1与n型晶体管Q2中，各自的栅极(相当于图2或图3的栅极电极2)均与作为输入侧的共通配线之接触部C2连接，各自的漏极(相当于图2或图3的漏极电极4d)均与作为输出侧的共通配线之接触部C32连接。如此，在本实施方式中，实现根据输入电压的极性进行驱动之晶体管更替的互补型半导体装置(例如CMOS(Complementary Metal-Oxide Semiconductor；互补式金属氧化物半导体)晶体管)。
此外，p型晶体管Q1的源极(相当于图2或图3的源极电极4ps)经由接触部C31连接至施加有例如电源电压Vdd之电源线，n型晶体管Q2的源极(相当于图2或图3的源极电极4ns)经由接触部C33连接至例如作为接地电位Vss之接地线。
如图2所示，本实施方式的半导体装置的平面构造中，在图2所示的区域分别形成：形成为板状的共通的栅极电极2、p型晶体管Q1的源极电极4ps、n型晶体管Q2的源极电极4ns、p型及n型晶体管Q1与Q2的漏极电极4d、作为p型晶体管的沟道发挥功能之有机半导体膜7、及作为n型晶体管的沟道发挥功能之氧化物半导体膜5。就共通的栅极电极2而言，一部分作为p型晶体管Q1用的栅极发挥功能，一部分作为n型晶体管Q2用的栅极发挥功能。此外，p型晶体管Q1的源极电极4ps包含：第一配线部，其在平面视下在栅极电极2的短边方向的一方沿着该栅极电极2延伸；及两条电极部，其从第一配线部延伸至栅极电极2区域上。n型晶体管Q2的源极电极4ns包含：第二配线部，其在平面视下在栅极电极2的短边方向的另一方沿着该栅极电极2延伸；及一条电极部，其从该第二配线部延伸至栅极电极2区域上。此外，p型及n型晶体管Q1与Q2的漏极电极4d包含：第三配线部，其在平面视下在栅极电极2与第二配线部之间沿着栅极电极2延伸；n型晶体管Q2的电极部，其从该第三配线部延伸至栅极电极2区域上，且与上述n型晶体管Q2的源极电极4ns的电极部相对向地设置；及p型晶体管Q1的三条电极部，其从第三配线部延伸至栅极电极2区域上，并在上述p型晶体管Q1的源极电极4ps的两条电极部之间及夹着该两条电极部之位置被分别设置。此外，与源极电极4ps所连接的接触部C31，被连接在与电源连接的配线，经由该接触部C31向源极电极4ps供给电源电压Vdd。此外，与漏极电极4d连接的接触部C32，被连接在与输出机构连接的配线，经由该接触部C32将各晶体管所输出的输出电压Vout输出至输出机构。此外，与源极电极4ns连接的接触部C33，被连接在与接地连接的配线。与共通栅极电极2连接的接触部C2，被连接在与输入机构连接的配线，经由该接触部C2向共通栅极电极2供给输入电压Vin。即，实施方式一的半导体装置具有：在同一基板上形成p型晶体管及n型晶体管的构成。
接着，说明本实施方式一的由互补型晶体管所构成的半导体装置的构造。图3是本实施方式一的由互补型晶体管所构成的半导体装置的剖面图。图3是示意性地显示沿着图2中的A-A′线的连续性切断端面的层构造。此外，为了进行说明，在图3中也显示与共通栅极电极2连接的接触部C2及与漏极电极4d连接的接触部C32。
如图3所示，本实施方式一的半导体装置100，在玻璃、塑料等基板1上形成有：共通栅极电极2，一体形成有p型晶体管Q1用的栅极及n型晶体管Q2用的栅极；栅极绝缘膜3，覆盖共通栅极电极2；源极电极4ps，形成在栅极绝缘膜3上，并包含有在p型晶体管(Q1)区域pTr内延伸的电极部；源极电极4ns，形成在栅极绝缘膜3上，并包含有在n型晶体管(Q2)区域nTr内延伸的电极部；及漏极电极4d，形成在栅极绝缘膜3上，并包含有在p型晶体管(Q1)区域pTr内与n型晶体管(Q2)区域nTr内分别延伸的电极部。
此外，在n型晶体管(Q2)区域nTr中，至少在由源极电极4ns与漏极电极4d所夹着的栅极绝缘膜3上的区域，形成作为n型晶体管的沟道发挥功能之氧化物半导体膜5。该氧化物半导体膜5由可实现高电子迁移率的氧化物半导体之ZTO所形成。该ZTO是ZnO-SnO2之氧化物，即锌与锡之氧化物。然而，构成氧化物半导体膜5的材料并未限定于ZTO，只要是可实现高电子迁移率之半导体材料，则可应用各种半导体材料。氧化物半导体膜5可为不透明或透明，将氧化物半导体膜5作成透明的膜或不透明的膜可根据半导体装置的用途来适当选择。例如由ZTO等无机氧化物所构成的半导体膜，可以形成为根据组成或制作条件而对可视光透明的膜，并使用这样的透明无机氧化物半导体形成氧化物半导体膜5，故可形成透明的半导体元件。具体而言，在将氧化物半导体膜5由溅射法进行成膜的情况下，通过调整周围环境中的氧浓度或基板温度就能够将氧化物半导体膜5形成为透明或不透明的膜，此外也可通过向溅射靶混入预定的杂质来形成不透明的氧化物半导体膜5。
此外，在p型晶体管(Q1)区域pTr中，至少在由源极电极4ps与漏极电极4d所夹着的栅极绝缘膜3上的区域，形成作为p型晶体管的沟道发挥功能之有机半导体膜7。该有机半导体膜7只要是可实现1cm2/Vs以上的高空穴迁移率之有机半导体，则可使用各种有机半导体来形成，例如由具有并五苯(Pentacene)或四苯朴林(tetrabenzoporphyrin)之前驱体之有机半导体等来形成。此外，有机半导体膜7是可以是例如透明或半透明，也可以使用透明的有机半导体材料形成有机半导体膜7，由此形成透明的半导体元件。
在有机半导体膜7的形成区域以外的区域的、氧化物半导体膜5上，形成由感旋旋光性树脂所形成的层间膜6。此外，在有机半导体膜7上形成使用了相对于有机半导体膜7溶媒选择性高的氟系树脂材料之保护膜8。氟系树脂材料具有：在有机半导体膜7的构成材料不会溶解的氟系溶媒中可溶解之性质。此外，氟系树脂材料几乎不会与有机半导体膜7的构成材料产生反应。因此，保护膜8不会对有机半导体膜7造成损伤，能稳定地保护有机半导体膜7。
此外，在半导体装置100中，为了将漏极电极4d和被连接于输出机构的配线层14a进行连接，在漏极电极4d与配线层14a之间的层间膜6内形成接触部13(相当于图2中的接触部C32)。此外，将用于使源极电极4ns与例如被连接于接地线的未图示的配线层进行连接之接触部(相当于图2中的接触部C33)，形成在源极电极4ns与配线层之间。此外，将用于使源极电极4ps与例如被连接于电源的未图示的配线层进行连接之接触部(相当于图2中的接触部C31)，在源极电极4ps与配线层之间形成。
此外，在半导体装置100中，为了将共通栅极电极2及被连接于输入机构的配线层14b进行连接，将栅极绝缘膜3内的接触部11、在与源极电极4ns、4ps及漏极电极4d相同之层所形成的连接层4a、及层间膜6内的接触部12，在平面视下与配线层14b重叠之位置形成。即，图2所示的接触部C2是由图3中的接触部11、连接层4a、及接触部12所构成。此外，在半导体装置100中，为了保护各个晶体管及配线层14a、14b，形成从基板1的厚度方向的一方覆盖整体之钝化膜(passivation film)15。
如此，在本实施方式一的半导体装置100中，为了形成n型晶体管的沟道，使用由能确保高电子迁移率之氧化物半导体所构成的半导体膜，并且，为了形成p型晶体管的沟道，使用由能确保高空穴迁移率之有机半导体所构成的半导体膜，因此能实现确保n型与p型晶体管的各晶体管所期望的迁移率、且作为互补型逻辑电路稳定地动作之高性能半导体装置。
接着，说明本实施方式的半导体装置100的制造方法。图4-1至图4-9是显示图3所示的半导体装置100的制造方法之剖面图。此外，在图4-1至图4-9中是显示与图3所示的A-A′对应的剖面。
在本实施方式中，首先，在基板1的正上方形成共通栅极电极2，通过使用溅射法、真空蒸镀法、或涂布法等成膜Cr、Mo、AlNb、ITO、ZTO等金属膜、氧化物导电膜等后，如图4-1所示，通过使用光刻法(photolithographic method)(在本说明书中，「光刻法」也有包含蚀刻步骤等的图案化步骤的情形)将共通栅极电极2图案化。此外，也可使用喷墨印刷(inkjet printing)法、印刷法等形成共通栅极电极2，由此谋求减少掩模片数。此外，基板1只要是显示电气绝缘性之基板即可，可由玻璃、塑料等来构成。基板1也可是具有可挠性之所谓的挠性基板。此外，基板1不一定是透明的。
接着，如第4-2图所示，以感旋旋光性树脂等作为材料来形成栅极绝缘膜3。该栅极绝缘膜3由介电常数1.5以上的材料所形成，优先由介电常数3.5以上的材料所形成，且为了实现期望的切换(switching)速度，期望由500nm以下的膜厚形成。此外，期望栅极绝缘膜3经充分地交联、确保1nm以下的平坦性。栅极绝缘膜3是使用例如旋涂(Spin coating)法等的根据材料的方法来形成。
接着，在栅极绝缘膜3中通过使用光刻法在共通栅极电极2上形成接触孔(contact hole)。接着，为了在该接触孔内埋入导电性材料、并且形成源极电极4ns、4ps、漏极电极4d、及连接层4a，首先，使用真空蒸镀法、溅射法、或涂布法等将ITO、ZTO、Au、Mo、Cu、Al、Ag、MoO3、MoN、TiN等导电性和逸出功高的金属膜、氧化物导电膜、或氮化物导电膜等整面地成膜。由此，进一步在接触孔内埋入导电性材料，形成图4-3所示的接触部11。接着，使用光刻法或蚀刻法等将源极电极4ns、4ps、漏极电极4d、及连接层4a进行图案化。如此，一并形成接触部11、源极电极4ns、4ps、漏极电极4d、及连接层4a，而能谋求制造步骤的简略化。此外，也可使用喷墨印刷法或印刷法等形成源极电极4ns、4ps、漏极电极4d、及连接层4a，由此谋求减少掩模片数。此外，也可与形成源极电极4ns、4ps、漏极电极4d、及连接层4a之步骤分开，设置通过在接触孔内埋入导电性材料来形成图4-3所示的接触部11之步骤。
接着，如图4-4所示，在源极电极4ns、4ps、漏极电极4d、连接层4a、以与栅极绝缘膜3上整面形成ZTO等氧化物半导体层5a。该氧化物半导体层5a通过溅射法而形成。接着，对光抗蚀剂进行旋涂、且进行曝光及显像处理，由此在氧化物半导体膜5形成区域上形成光抗蚀剂膜薄16。将该光抗蚀剂薄膜16作为掩模使用，对氧化物半导体层5a进行蚀刻，由此，如图4-5所示，在n型晶体管的源极电极4ns与漏极电极4d之间，将作为n型晶体管的沟道发挥功能之氧化物半导体膜5进行图案化。之后，如图4-6所示，将光抗蚀剂薄膜16去除。
接着，在整面形成感旋旋光性树脂膜后，进行曝光及显像处理，由此，如图4-7所示，形成层间膜6，该层间膜6中形成有使p型晶体管区域pTr露出的开口、使连接层4a的至少一部分露出之接触孔12a、及使漏极电极4d的至少一部分露出之接触孔13a。该层间膜6是以例如1μm的膜厚所形成的。
接着，通过以有机半导体材料作为涂布液来使用之涂布法，形成有机半导体膜7。有机半导体材料是液状、且按照含有成为有机半导体膜7之材料及使该材料溶解或分散之溶媒或分散媒的方式构成。所谓液状是包含溶液的状态、分散液的状态、溶胶状，而在本实施方式中，将溶液状态的有机半导体材料作为涂布液来使用，涂布形成有机半导体膜7。在由涂布法形成有机半导体膜7的情况下，该有机半导体膜7易于形成在亲液性区域。因此，为了仅在p型晶体管区域pTr形成有机半导体膜7，在层间膜6进行疏液处理，并如图4-8所示，在层间膜6的开口区域即在p型晶体管区域pTr供给液状的有机半导体材料。其结果，在p型晶体管的源极电极4ps与漏极电极4d之间，能够适当地形成作为p型晶体管的沟道发挥功能之有机半导体膜7。有机半导体膜7是由具有并五苯或四苯朴林的前驱体之半导体材料等所形成。有机半导体膜7通过使用喷墨印刷法或印刷法等所形成。该有机半导体膜7的膜厚是例如50nm至70nm。此外，在对层间膜6进行疏液处理且对层间膜6的开口区域进行亲液性化处理的情况下，可使用旋涂法选择性地形成有机半导体膜7。
接着，如图4-9所示，使用喷墨印刷法或印刷法等，在有机半导体膜7上由涂布法形成保护膜8。该保护膜8是由例如厚度500nm至1μm的氟系树脂所形成。如上述，由于保护膜8是通过使用含有实质上不会溶解有机半导体膜7之氟系溶媒及氟系树脂的涂布液之涂布法而形成的，因此不会在保护膜8的成膜时对有机半导体膜7造成损伤，且几乎不会与有机半导体膜7产生反应，故能稳定地保护有机半导体膜7。此外，由于保护膜8并非使用光刻法而使用喷墨印刷法或印刷法等涂布法来形成的，因此能减轻在保护膜8的形成时对有机半导体膜7造成的损伤。
接着，在在层间膜6所形成的接触孔12a及13a内埋入导电性材料，由此形成图3所示的接触部12、13。接着，为了形成配线层14a、14b，使用真空蒸镀法、溅射法、或涂布法在保护膜8及接触部12、13上形成金属膜等后，使用光刻法将配线层14a、14b图案化。接着，在整面形成钝化膜15，由此能获得图3所示的半导体装置100。此外，也可以将接触部12、13及配线层14a、14b如上述由同一步骤一并地形成。此外，也可使用喷墨印刷法或印刷法形成配线层14a、14b。
如此，本实施方式一的半导体装置100中，就作为n型晶体管的沟道层之半导体层(相当于氧化物半导体膜5)而言，并非使用硅材料，而通过使用可确保高电子迁移率的且可形成半导体膜之氧化物半导体材料来形成；并且，作为p型晶体管的沟道层之半导体层(相当于有机半导体膜7)，通过使用可确保高空穴迁移率的且可形成半导体膜之有机半导体材料来形成。因此，在实施方式一中，由于无须进行载流子的掺杂处理、且无须为了沟道活性化而进行高温处理、并且不一定需要高度的真空处理，故无须使用装置构成较大的装置，能以简单的工序，制造不仅确保n型及p型的各个晶体管所期望的迁移率且作为互补型逻辑电路稳定地动作之高性能的互补型晶体管。
此外，本实施方式一的半导体装置100由于无须为了沟道活性化而进行高温处理，故无须限定基板1的种类，而可选择各种材料的基板1。
(实施方式二)
接着，对实施方式二进行说明。在实施方式二中，通过将溶胶状的氧化物半导体材料作为涂布液来使用之涂布法形成n型晶体管的沟道，由此进一步简化半导体装置的制造。具体而言，通过在预定位置涂布溶胶状的氧化物半导体材料、且使该氧化物半导体材料进一步凝胶化之所谓溶胶凝胶法(sol-gel method)，形成n型晶体管的沟道。
图5是本实施方式二的由互补型晶体管所构成的半导体装置之剖面图。在图5中，为了进行说明，也显示与共通栅极电极2连接的接触部及与源极电极4ns、4ps与漏极电极4d分别连接的接触部。此外，实施方式二的半导体装置具有例如与图2所示的平面图同样的平面构成。
如图5所示，在本实施方式二的半导体装置200中，n型晶体管的沟道由使用溶胶凝胶法所形成的氧化物半导体膜205构成，以取代图3所示的氧化物半导体膜5。此处所说的溶胶凝胶法是指将分散有微粒子状态的氧化物半导体材料的分散液(溶胶状态)通过加水分解、聚缩合反应(polycondensation reaction)作成无流动性的微粒子之集合体(凝胶状态)，且对其进行加热而获得氧化物半导体之方法。此外，氧化物半导体膜205也可为例如透明或半透明。例如使用使由ZTO所构成的奈米微粒分散于分散媒之氧化物半导体材料来形成氧化物半导体膜205，由此可形成透明的半导体元件。此外，也可在涂布氧化物半导体材料后将所形成的膜进行烘烤处理，由此改善膜的膜质，但在以下的说明中，为了简化而省略此部分的说明。
此外，在氧化物半导体膜205上及有机半导体膜7上，形成由相同材料所形成的保护膜208。该保护膜208是与图3所示的保护膜8同样地、由相对于有机半导体膜7溶媒选择性高之氟系树脂材料所形成。此外，由于氟系树脂材料几乎不会与氧化物半导体膜205的构成材料产生反应，故不会对氧化物半导体膜205造成损伤，能稳定地保护氧化物半导体膜205。
如此，在本实施方式二的半导体装置200中，为了形成作为n型晶体管的沟道层之半导体层(相当于氧化物半导体膜205)，使用可形成能确保高电子迁移率的半导体膜之氧化物半导体材料，此外，为了形成作为p型晶体管的沟道层之半导体层(相当于有机半导体膜7)，使用可形成能确保高空穴迁移率的半导体膜之有机半导体材料，因此能实现可确保n型与p型的各个晶体管所期望的迁移率且作为互补型逻辑电路稳定地动作之高性能的互补型晶体管。
接着，说明图5所示的半导体装置200的制造方法。图6-1至图6-3是显示图5所示的半导体装置200的制造方法之剖面图。首先，与图4-1至图4-3所示的情形同样，在基板1上形成共通栅极电极2、栅极绝缘膜3、源极电极4ns、4ps、漏极电极4d、及连接层4a后，如图6-1所示，使用溶胶凝胶法在n型晶体管区域nTr形成氧化物半导体膜205。该氧化物半导体膜205是通过使用印刷法而被涂布形成的。此外，氧化物半导体膜205在除印刷法外而使用旋涂法或喷墨印刷法等涂布法来成膜由氧化物半导体所构成之膜、由此被形成之情况也存在。
接着，如图6-2所示，使用有机半导体材料在p型晶体管区域pTr形成有机半导体膜7。该有机半导体膜7是使用印刷法所形成的。此外，有机半导体膜7也有通过使用旋涂法或喷墨印刷法等涂布法来成膜由有机半导体所构成之膜、由此被形成之情况。接着，如图6-3所示，在源极电极4ns、4ps、漏极电极4d、连接层4a、氧化物半导体膜205、及有机半导体膜7上将氟系树脂材料涂布、且由光刻法进行图案化，由此在连接层4a上及预定的源极电极4ns、4ps、及漏极电极4d上形成保护膜208，该保护膜208中形成有接触孔12a与13a。之后，与实施方式一的半导体装置100同样地，在该接触孔12a与13a内埋入导电性材料，由此形成图5所示的接触部12、13，并将配线层14a、14b图案化。接着，整面形成钝化膜15，由此能获得图5所示的半导体装置200。
如此，在本实施方式二中，由于并非使用硅材料、而使用可形成能确保高电子迁移率的半导体膜之氧化物半导体材料来形成n型晶体管的沟道，并使用可形成能确保高空穴迁移率的半导体膜之有机半导体材料形成p型晶体管的沟道，因此与实施方式一同样，无须载流子的掺杂处理、沟道活性化的高温处理、及高度的真空处理，无须使用装置构成较大的装置，就能以简单的工序制造不仅确保n型与p型的各个晶体管所期望的迁移率且作为互补型逻辑电路稳定地动作之高性能的互补型晶体管。
此外，在本实施方式二中，将溶凝状态的氧化物半导体材料由印刷法等在预定的位置进行涂布，并在成为凝胶状态后进行加热处理，由此形成氧化物半导体膜205。因此，根据实施方式二，由于能省去实施方式一所必需的、用于形成氧化物半导体膜5的光刻处理及蚀刻处理，因此与实施方式一相比能以更简单的工序制造高性能的互补型晶体管。
此外，在本实施方式二中，成为p型晶体管的沟道之有机半导体膜7及成为n型晶体管的沟道之氧化物半导体膜205由印刷法形成，之后，在基板1上整面地由相同材料形成保护膜208。因此，根据实施方式二，由于无须如实施方式一那样将具有开口区域之层间膜6及保护膜8在各个晶体管区域分开形成，因此与实施方式一相比能以更简单的工序制造高性能的互补型晶体管。
此外，在实施方式二中，由于使用几乎不会与氧化物半导体膜205及有机半导体膜7产生反应之氟系树脂材料来形成保护膜208，因此能稳定地保护氧化物半导体205及有机半导体膜7双方，故可适切地保持互补型晶体管的性能。
此外，在本实施方式二中，在使用喷墨印刷法或印刷法之类的涂布法形成从共通栅极电极2至保护膜208为止的各膜的情况下，达到能以简单的涂布工序形成直至保护膜208为止的所有层、并能谋求减少掩模片数之效果。
此外，在本实施方式一及二中，虽以通过使用氧化物半导体材料形成作为n型晶体管的沟道之半导体层(氧化物半导体膜5或205)，并使用有机半导体材料形成作为p型晶体管的沟道层之半导体层(有机半导体膜7)的情形为例进行说明，但当然也可使用有机半导体材料形成作为n型晶体管的沟道层之半导体层，并使用氧化物半导体材料形成作为p型晶体管的沟道层之半导体层。在此情况下，也与实施方式一及二同样，无须高温处理和高度的真空处理，因此能以简单的工序制造互补型晶体管。
此外，在上述的各实施方式中，虽然p型晶体管Q1与n型晶体管Q2的各个漏极电极由相同材料构成、且在同一个工序中形成，但也可以各个漏极电极由相互不同的材料构成、且分别在不同的工序中形成，此外，p型晶体管Q1与n型晶体管Q2的各个栅极电极也可以同样由相互不同的材料构成、并分别在不同的工序中形成。此外，在上述各实施方式中，虽然将p型晶体管Q1用的栅极与n型晶体管Q2用的栅极一体形成，但也可分别形成p型晶体管Q1用的栅极与n型晶体管Q2用的栅极，并将p型晶体管Q1用的栅极与n型晶体管Q2用的栅极由配线连接，也可以将p型晶体管Q1用的栅极与n型晶体管Q2用的栅极由相互不同的材料构成。
符号说明
1基板
2共通栅极电极
3栅极绝缘膜
4a连接层
4d漏极电极
4ns、4ps源极电极
5氧化物半导体膜
6层间膜
7有机半导体膜
8208保护膜
11、12、13、C2、C32接触部
14a、14b配线层
15钝化膜
16光抗蚀剂膜薄
100、200半导体装置

Claims (9)

1.一种半导体装置的制造方法，
该半导体装置是具有：
第一晶体管，其具有第一源极电极、第一漏极电极、第一半导体膜、及第一栅极电极，并形成在基板上；和
第二晶体管，其具有第二源极电极、第二漏极电极、第二半导体膜、及与上述第一栅极电极电连接的第二栅极电极，并形成在上述基板上；
所述半导体装置的制造方法包含：
第一栅极电极形成步骤，其在上述基板上形成上述第一栅极电极；
第一源极/漏极电极形成步骤，其形成上述第一源极电极及上述第一漏极电极；
第一半导体膜形成步骤，其使用氧化物半导体材料形成上述第一半导体膜；
第二栅极电极形成步骤，其在上述基板上形成上述第二栅极电极；
第二源极/漏极电极形成步骤，其形成上述第二源极电极及上述第二漏极电极；及
第二半导体膜形成步骤，其使用有机半导体材料形成上述第二半导体膜。
2.根据权利要求1所述的半导体装置的制造方法，其中，
在上述第一半导体膜形成步骤中，通过使用上述氧化物半导体材料之溅射法，形成上述第一半导体膜；
在上述第二半导体膜形成步骤中，通过将上述有机半导体材料作为涂布液来使用之涂布法，形成上述第二半导体膜。
3.根据权利要求1所述的半导体装置的制造方法，其中，
在上述第一半导体膜形成步骤中，通过将上述氧化物半导体材料作为涂布液来使用之涂布法，形成上述第一半导体膜；
在上述第二半导体膜形成步骤中，通过将上述有机半导体材料作为涂布液来使用之涂布法，形成上述第二半导体膜。
4.根据权利要求1所述的半导体装置的制造方法，其中，
上述第一晶体管是n型晶体管，上述第二晶体管是p型晶体管。
5.根据权利要求1所述的半导体装置的制造方法，其中，
在上述第一半导体膜形成步骤中，使用锌锡氧化物作为上述氧化物半导体材料，形成上述第一半导体膜。
6.根据权利要求1所述的半导体装置的制造方法，其中，
还包含保护膜形成步骤，在上述第一半导体膜及上述第二半导体膜的任一方或双方的表面上形成保护膜；
上述保护膜是由氟系树脂所构成的。
7.一种半导体装置，具有在同一基板上所形成的第一晶体管及第二晶体管；其中，
上述第一晶体管具有：
第一栅极电极、
第一源极电极、
第一漏极电极、及
在上述第一源极电极与上述第一漏极电极之间所形成且由氧化物半导体所构成之第一半导体膜；
上述第二晶体管具有：
与上述第一栅极电极电连接的第二栅极电极、
第二源极电极、
第二漏极电极、及
在上述第二源极电极与上述第二漏极电极之间所形成且由有机半导体所构成之第二半导体膜。
8.根据权利要求7所述的半导体装置，其中，上述氧化物半导体是锌锡氧化物。
9.根据权利要求8所述的半导体装置，其中，还具备保护膜，其在上述第一半导体膜及第二半导体膜的任一方或双方的表面上形成、且由氟系树脂所构成。
CN2009801291340A 2008-07-30 2009-07-22 半导体装置的制造方法及半导体装置 Pending CN102105988A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008195775A JP2010034343A (ja) 2008-07-30 2008-07-30 半導体装置の製造方法および半導体装置
JP2008-195775 2008-07-30
PCT/JP2009/063096 WO2010013621A1 (ja) 2008-07-30 2009-07-22 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
CN102105988A true CN102105988A (zh) 2011-06-22

Family

ID=41610321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801291340A Pending CN102105988A (zh) 2008-07-30 2009-07-22 半导体装置的制造方法及半导体装置

Country Status (7)

Country Link
US (1) US20110127528A1 (zh)
EP (1) EP2312638A4 (zh)
JP (1) JP2010034343A (zh)
KR (1) KR20110038703A (zh)
CN (1) CN102105988A (zh)
TW (1) TW201013848A (zh)
WO (1) WO2010013621A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118510A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2014200190A1 (ko) * 2013-06-11 2014-12-18 경희대학교 산학협력단 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법
US9696642B2 (en) 2015-12-08 2017-07-04 S-Printing Solution Co., Ltd. Electrophotographic photoreceptor and electrophotographic imaging apparatus employing the same
JP2022130245A (ja) * 2021-02-25 2022-09-06 国立大学法人 東京大学 無機／有機ハイブリッド相補型半導体デバイス及びその製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625199A (en) * 1996-01-16 1997-04-29 Lucent Technologies Inc. Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors
JP2004336058A (ja) * 2003-05-08 2004-11-25 Au Optronics Corp Ｃｍｏｓインバータ
JP2006165533A (ja) * 2004-11-11 2006-06-22 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP2006528843A (ja) * 2003-07-25 2006-12-21 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 三元化合物チャネル層を有する半導体デバイス
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007081362A (ja) * 2005-09-14 2007-03-29 Samsung Sdi Co Ltd 透明薄膜トランジスタ及びその製造方法
JP2007115807A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007123702A (ja) * 2005-10-31 2007-05-17 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法
JP2007142196A (ja) * 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
CN101076893A (zh) * 2004-12-10 2007-11-21 波利Ic有限及两合公司 有机场效应晶体管门

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3522771B2 (ja) 1991-03-22 2004-04-26 三菱電機株式会社 インバータ
US5612228A (en) * 1996-04-24 1997-03-18 Motorola Method of making CMOS with organic and inorganic semiconducting region
WO1999066540A2 (en) * 1998-06-19 1999-12-23 Thin Film Electronics Asa An integrated inorganic/organic complementary thin-film transistor circuit and a method for its production
JP3838806B2 (ja) * 1999-03-26 2006-10-25 株式会社東芝 信号増倍ｘ線撮像装置
US6586791B1 (en) * 2000-07-19 2003-07-01 3M Innovative Properties Company Transistor insulator layer incorporating superfine ceramic particles
US7224118B2 (en) * 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
KR101192615B1 (ko) * 2004-11-11 2012-10-18 미쓰비시 가가꾸 가부시키가이샤 전계 효과 트랜지스터
US7339728B2 (en) * 2005-10-11 2008-03-04 Cardinal Cg Company Low-emissivity coatings having high visible transmission and low solar heat gain coefficient
US7879678B2 (en) * 2008-02-28 2011-02-01 Versatilis Llc Methods of enhancing performance of field-effect transistors and field-effect transistors made thereby

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625199A (en) * 1996-01-16 1997-04-29 Lucent Technologies Inc. Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors
JP2004336058A (ja) * 2003-05-08 2004-11-25 Au Optronics Corp Ｃｍｏｓインバータ
JP2006528843A (ja) * 2003-07-25 2006-12-21 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 三元化合物チャネル層を有する半導体デバイス
JP2006165533A (ja) * 2004-11-11 2006-06-22 Mitsubishi Chemicals Corp 電界効果トランジスタ
CN101076893A (zh) * 2004-12-10 2007-11-21 波利Ic有限及两合公司 有机场效应晶体管门
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007081362A (ja) * 2005-09-14 2007-03-29 Samsung Sdi Co Ltd 透明薄膜トランジスタ及びその製造方法
JP2007115807A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007123702A (ja) * 2005-10-31 2007-05-17 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法
JP2007142196A (ja) * 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ

Also Published As

Publication number Publication date
WO2010013621A1 (ja) 2010-02-04
JP2010034343A (ja) 2010-02-12
EP2312638A1 (en) 2011-04-20
KR20110038703A (ko) 2011-04-14
EP2312638A4 (en) 2012-08-01
US20110127528A1 (en) 2011-06-02
TW201013848A (en) 2010-04-01

Similar Documents

Publication Publication Date Title
Dasgupta et al. Inkjet printed, high mobility inorganic-oxide field effect transistors processed at room temperature
JP4743348B2 (ja) 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
KR100790761B1 (ko) 인버터
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP3246189B2 (ja) 半導体表示装置
JP5365007B2 (ja) 薄膜トランジスタアレイおよびその製造方法
US7619245B2 (en) Flat panel display and manufacturing method of flat panel display
KR20150076405A (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
JP6229658B2 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
CN102105988A (zh) 半导体装置的制造方法及半导体装置
WO2016115824A1 (zh) 薄膜晶体管、阵列基板及其制作方法
JP6323055B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP2007036248A (ja) 薄膜トランジスター基板と薄膜トランジスター基板の製造方法
JP2009033020A (ja) 有機トランジスタ及びアクティブマトリックス基板
TW201316581A (zh) 有機薄膜電晶體，其製造方法，以及顯示器
JP2006286681A (ja) 電界効果型トランジスタ及びその製造方法
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
CN100505186C (zh) 垂直薄膜晶体管的制造方法
JP6135427B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP5375058B2 (ja) 薄膜トランジスタアレイ及びその製造方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
KR20050104513A (ko) 유기 박막 트랜지스터 및 그 제조 방법
JP2009164368A (ja) 有機薄膜トランジスタおよびその製造方法
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
WO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110622