CN102047422A - 电阻变化元件的驱动方法以及非易失性存储装置 - Google Patents

电阻变化元件的驱动方法以及非易失性存储装置 Download PDF

Info

Publication number
CN102047422A
CN102047422A CN2010800016620A CN201080001662A CN102047422A CN 102047422 A CN102047422 A CN 102047422A CN 2010800016620 A CN2010800016620 A CN 2010800016620A CN 201080001662 A CN201080001662 A CN 201080001662A CN 102047422 A CN102047422 A CN 102047422A
Authority
CN
China
Prior art keywords
electrode
voltage
metal oxide
electro
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800016620A
Other languages
English (en)
Other versions
CN102047422B (zh
Inventor
村冈俊作
高木刚
三谷觉
片山幸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102047422A publication Critical patent/CN102047422A/zh
Application granted granted Critical
Publication of CN102047422B publication Critical patent/CN102047422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

具有：写入过程，将第一极性的写入电压脉冲施加到金属氧化物层(3)，从而使金属氧化物层(3)的电阻状态从高向低发生变化，以成为写入状态；消除过程，将与第一极性不同的第二极性的消除电压脉冲施加到金属氧化物层(3)，从而使金属氧化物层(3)的电阻状态从低向高发生变化，以成为消除状态；以及初始过程，在第一次的写入过程之前，将第二极性的初始电压脉冲施加到金属氧化物层(3)，从而使金属氧化物层(3)的初始状态的电阻值发生变化，在金属氧化物层(3)的初始状态的电阻值为R0、写入状态的电阻值为RL、消除状态的电阻值为RH、初始电压脉冲的电压值为V0、写入电压的电压值为Vw、消除电压脉冲的电压值为Ve的情况下，满足R0＞RH＞RL、且满足|V0|＞|Ve|≥|Vw|。

Description

电阻变化元件的驱动方法以及非易失性存储装置
技术领域
本发明涉及电阻变化元件的驱动方法以及执行该方法的非易失性存储装置，该电阻变化元件的电阻值按照提供到的电脉冲发生变化。
背景技术
近些年，随着电子设备的数字技术的进展，为了保存图像等的数据，而对非易失性电阻变化元件的大容量化、写入电力的减少，写入/读出时间的高速化、以及长寿命化等的需求越来越高。针对这些需求，周知的是，由利用了现有的浮动栅的闪存的细微化的对应有限度。
对于有可能满足所述需求的第一以往技术，提出了利用钙钛矿(perovskite)材料(例如，Pr(1-x)CaxMnO3[PCMO]、LaSrMnO3[LSMO]、GdBaCoxOy[GBCO]等)的非易失性电阻变化元件(参照专利文献1)。该技术中，向钙钛矿材料施加极性不同的电压脉冲(继续时间短的波状的电压)，使其电阻值增大或减少，使发生变化的电阻值与数据相对应，从而存储数据。
并且，对于利用极性相同的电压脉冲能够切换电阻值的第二以往技术，也存在利用了通过向过渡金属氧化物(NiO、V2O、ZnO、Nb2O5、TiO2、WO3、或CoO)的膜施加脉冲宽度不同的电压脉冲，从而该过渡金属氧化物膜的电阻值发生变化这事宜的非易失性电阻变化元件(参照专利文献2)。对于利用了过渡金属氧化物膜的电阻变化元件，还实现了由利用了二极管的交叉点型存储阵列层叠而成的结构。
(先行技术文献)
(专利文献)
专利文献1：美国专利第6204139号说明书
专利文献2：日本国特开2004-363604号公报
然而，在所述第一以往技术中，明确存在工作的稳定性或再现性不足够的问题。进而，对于像Pr0.7Ca0.3MnO3那样具有钙钛矿构造的氧化物晶体，通常，为了其晶化而需要650℃至850℃的高温，因此，若导入到半导体制造过程，则导致其它的材料的劣化的问题。
并且，在所述第二以往技术中，使电阻值从低电阻状态向高电阻状态发生变化时的电压的脉冲宽度非常长、即1msec.以上，因此依然存在很难实现高速工作的问题，因此期望能够进行稳定的高速工作的电阻变化元件。
发明内容
鉴于所述情况，本发明的主要目的在于，提供以低温来能够制造的电阻变化元件的驱动方法，并且，提供能够使电阻变化元件稳定且高速地发生电阻变化的电阻变化元件的驱动方法以及执行该方法的非易失性存储装置。
为了解决如上所述的问题，本发明的实施方案之一的电阻变化元件的驱动方法，驱动电阻变化元件，该电阻变化元件包括第一电极、第二电极以及金属氧化物，所述金属氧化物介于所述第一电极与所述第二电极之间，所述金属氧化物的电阻值按照提供的电脉冲增加或减少，其中，所述金属氧化物由第一氧化物层和第二氧化物层层叠而构成，该第一氧化物层与所述第一电极连接，该第二氧化物层的含氧率比该第一氧化物层高，该第二氧化物层与所述第二电极连接，所述驱动方法具有：写入过程，将具有第一极性的写入电压脉冲施加到所述第一电极与所述第二电极之间，从而使该金属氧化物的电阻状态从高向低发生变化，以成为写入状态；消除过程，将具有与所述第一极性不同的第二极性的消除电压脉冲施加到所述第一电极与所述第二电极之间，从而使该金属氧化物的电阻状态从低向高发生变化，以成为消除状态；以及初始过程，在第一次的写入过程之前，将具有所述第二极性的初始电压脉冲施加到所述第一电极与所述第二电极之间，从而使该金属氧化物的初始状态的电阻值发生变化，在所述金属氧化物的初始状态的电阻值为R0、所述写入状态的电阻值为RL、所述消除状态的电阻值为RH、所述初始电压脉冲的电压值为V0、所述写入电压的电压值为Vw、所述消除电压脉冲的电压值为Ve的情况下，满足R0＞RH＞RL、且满足|V0|＞|Ve|≥|Vw|。
在实施方案涉及的电阻变化元件的驱动方法中也可以，在所述初始过程后的所述金属氧化物的电阻值为R1的情况下，满足R0＞R1≥RH＞RL。
并且，在所述实施方案涉及的电阻变化元件的驱动方法中优选的是，所述第一氧化物由具有以TaOx(但是，0.8≤x≤1.9)来表示的组成的钽氧化物构成，所述第二氧化物由具有以TaOy(但是，2.1≤y≤2.5)来表示的组成的钽氧化物构成。
并且，本发明的实施方案之一的非易失性存储装置，所述电阻变化元件包括第一电极、第二电极以及金属氧化物，所述金属氧化物介于所述第一电极与所述第二电极之间，所述金属氧化物的电阻值按照提供到两个电极之间的电脉冲增加或减少，所述脉冲电压施加单元，将规定的脉冲电压施加到所述电阻变化元件，所述金属氧化物由第一氧化物层和第二氧化物层层叠而构成，该第一氧化物层与所述第一电极连接，该第二氧化物层的含氧率比该第一氧化物层高，该第二氧化物层与所述第二电极连接，所述脉冲电压施加单元：将具有第一极性的写入电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述金属氧化物的电阻状态从高向低发生变化；将具有与所述第一极性不同的第二极性的消除电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述金属氧化物的电阻状态从低向高发生变化；以及在第一次的写入过程之前，将具有所述第二极性的初始电压脉冲施加到所述第一电极与所述第二电极之间，从而使该金属氧化物的初始状态的电阻值发生变化，在所述金属氧化物的初始状态的电阻值为R0、所述写入状态的电阻值为RL、所述消除状态的电阻值为RH、所述初始电压脉冲的电压值为V0、所述写入电压的电压值为Vw、所述消除电压脉冲的电压值为Ve的情况下，满足R0＞RH＞RL、且满足|V0|＞|Ve|≥|Vw|。
在实施方案涉及的非易失性存储装置中也可以，在施加所述初始电压脉冲后的所述金属氧化物的电阻值为R1的情况下，满足R0＞R1≥RH＞RL。
并且，在所述实施方案涉及的非易失性存储装置中优选的是，所述第一氧化物由具有以TaOx(但是，0.8≤x≤1.9)来表示的组成的钽氧化物构成，所述第二氧化物由具有以TaOy(但是，2.1≤y≤2.5)来表示的组成的钽氧化物构成。
并且，在所述实施方案涉及的非易失性存储装置中优选的是，还包括电流抑制元件，与所述第一电极或所述第二电极电连接。该电流抑制元件可以是晶体管，也可以是二极管。
根据本发明涉及的电阻变化元件的驱动方法，能够使电阻变化元件稳定且高速地发生电阻变化。并且，根据执行该驱动方法的本发明的非易失性存储装置，能够实现能够稳定且高速地工作的存储装置。
附图说明
图1是示出本发明的实施例1涉及的电阻变化元件的结构的一个例子的模式图。
图2是示出本发明的实施例1涉及的电阻变化元件的工作的流程图。
图3是示出第二钽氧化物层的厚度为5.0nm的金属氧化物层的电阻状态的变化的一个例子的图表。
图4是示出本发明的实施例1的使电阻变化元件工作的电路的结构的一个例子以及向该电阻变化元件写入数据时的工作例的图。
图5是示出本发明的实施例1的向电阻变化元件写入数据时(写入过程)以及消除时(消除过程)以及第一次写入之前进行的初始过程中的金属氧化物层的电阻值的变化的图。
图6是示出本发明的实施例1涉及的使电阻变化元件工作的电路的结构的一个例子以及读出写入到该电阻变化元件的数据时的工作例的图。
图7是示出读出数据时的在包括本发明的实施例1的电阻变化元件的电路流动的电流的电流值和金属氧化物层的电阻值的关系的图。
图8是示出本发明的实施例1的使向电阻变化元件提供的电压脉冲的电压值发生变化时的金属氧化物层的电阻值的变化的图表。
图9是示出第二钽氧化物层的厚度为6.2nm的金属氧化物层的电阻状态的变化的一个例子的图表。
图10是示出比较例1的电阻变化元件包括的金属氧化物层的电阻状态的变化的一个例子的图表。
图11是示出比较例2的电阻变化元件包括的金属氧化物层的电阻状态的变化的一个例子的图表。
图12是示出比较例3的电阻变化元件包括的金属氧化物层的电阻状态的变化的其它的例子的图表。
图13是示出本发明的实施例1涉及的变形例的电阻变化元件包括的金属氧化物层的电阻状态的变化的一个例子的图表。
图14是示出本发明的实施例2涉及的非易失性存储装置的结构的一个例子的方框图。
图15是示出本发明的实施例3涉及的非易失性存储装置的结构的一个例子的方框图。
具体实施方式
以下，参照附图说明本发明的具体实施方式。
(实施例1)
[电阻变化元件的结构]
首先，说明本发明的实施例1涉及的电阻变化元件的结构。
图1是示出本发明的实施例1的电阻变化元件的结构的一个例子的模式图。如图1示出，本实施例的电阻变化元件10包括衬底1、被形成在衬底1上的第一电极2、被形成在第一电极2上的金属氧化物层3、以及被形成在金属氧化物层3上的第二电极4。第一电极2以及第二电极4与金属氧化物层3电连接。
而且，第一电极2和第二电极4的大小可以相同，并且，对于各个电极和各个金属氧化物层的配置，可以上下颠倒配置，也可以横向配置。
例如，衬底1由形成有晶体管等的电路元件的硅衬底构成。并且，例如，第一电极2以及第二电极4是利用Au(金)、Pt(铂)、Ir(铱)、Cu(铜)、W(钨)、以及TaN(氮化钽)之中的一个或多个材料来构成的。
金属氧化物层3由第一钽氧化物层3a和第二钽氧化物层3b层叠而构成。在此，第二钽氧化物层3b的含氧率比第一钽氧化物层3a的含氧率高。
在第一钽氧化物层3a的组成为TaOx时0.8≤x≤1.9，且第二钽氧化物层3b的组成为TaOy时2.1≤y≤2.5的情况下，能够使金属氧化物层3的电阻值稳定且高速地发生变化。因此，优选的是，x以及y在所述的范围内。
对于金属氧化物层3的厚度，若在1μm以下则能够观察电阻值的变化，但优选的是，在200nm以下。这是因为，在图案成形(patterning)过程上使用光刻的情况下，容易加工，而且能够降低使金属氧化物层3的电阻值发生变化所需要的电压脉冲的电压值的缘故。另一方面，从更的确避免施加电压脉冲时的击穿(绝缘破坏)的观点来看，优选的是，金属氧化物层3的厚度在至少5nm以上。
并且，对于第二钽氧化物层3b的厚度，若过大，则存在初始电阻值太高等的问题，若过小，则存在不能得到稳定的电阻变化的问题，因此，优选的是，在1nm以上8nm以下左右。
在使如上构成的电阻变化元件10工作的情况下，第一电极2以及第二电极4与电源5的不同的端子电连接。该电源5被构成为，作为用于驱动电阻变化元件10的电脉冲施加装置来发挥功能，在第一电极2与第二电极4之间能够施加规定的极性、电压以及时间宽度的电脉冲(电压脉冲)。
而且，以下假设，电极间施加的电压脉冲的电压值是，由以第一电极2为基准的第二电极4的电位确定的。
[电阻变化元件的制造方法]
其次，说明利用了钽氧化物的电阻变化元件10的制造方法。
首先，在衬底1上，以溅射法来形成厚度为0.2μm的第一电极2。然后，以在氩气体以及氧气体中对Ta目标进行溅射的所谓反应溅射法，在第一电极2上形成钽氧化物层。在此，通过改变氧气体对氩气体的流量比，从而能够容易调整钽氧化物层中的含氧率。而且，对于衬底温度，不特别加热也能够成为室温。
其次，通过将如上形成的钽氧化物层的最表面氧化，从而使其表面改质。或者，利用具有高浓度的含氧率的钽氧化物(例如Ta2O5)目标，以溅射法来形成含氧率更高的层。据此，在预先形成的钽氧化物层的表面，形成与该钽氧化物层的未被氧化的区域(第一区域)相比含氧率高的区域(第二区域)。
这些第一区域以及第二区域分别相当于第一钽氧化物层3a以及第二钽氧化物层3b，由如此形成的第一钽氧化物层3a以及第二钽氧化物层3b构成金属氧化物层3。
其次，在如上形成的金属氧化物层3上，以溅射法来形成厚度为0.2μm的第二电极4，从而得到电阻变化元件10。
而且，以掩蔽以及光刻来能够调整第一电极2、第二电极4以及金属氧化物层3的大小以及形状。在本实施例中，第二电极4以及金属氧化物层3的大小为0.5μm×0.5μm(面积0.25μm2)，第一电极2与金属氧化物层3相接的部分的大小也为0.5μm×0.5μm(面积0.25μm2)。
并且，在本实施例中，第一钽氧化物层3a的组成为TaOx(x＝1.54)，第二钽氧化物层3b的组成为TaOy(y＝2.47)。进而，金属氧化物层3的厚度为50nm，第一钽氧化物层3a的厚度为45nm，第二钽氧化物层3b的厚度作为5nm。
而且，如上所述，在本实施例中x＝1.54、y＝2.47，但是，x以及y的值不仅限于它们。若0.8≤x≤1.9且2.1≤y≤2.5，则与本实施例中的电阻变化特性相同，能够实现稳定的电阻变化。
[电阻变化元件的工作]
其次，说明由所述的制造方法得到的电阻变化元件10的工作。
以下，将金属氧化物层3的电阻值为规定的高的值(例如，20000Ω)的情况称为高电阻状态，将同样为规定的低的值(例如，700Ω)的情况称为低电阻状态。
利用电源5，将作为负极性的电压脉冲的写入电压脉冲施加到第一电极2与第二电极4之间，从而金属氧化物层3的电阻值减少，金属氧化物层3从高电阻状态向低电阻状态发生变化。以下，将其称为写入过程。
另一方面，利用电源5，将作为正极性的电压脉冲的消除电压脉冲施加到第一电极2与第二电极4之间，从而金属氧化物层3的电阻值增加，金属氧化物层3从低电阻状态向高电阻状态发生变化。以下，将其称为消除过程。
而且，在金属氧化物层3处于低电阻状态的情况下，即使极性与写入电压脉冲相同的负极性的电压脉冲被施加到第一电极2与第二电极4之间，金属氧化物层3也不发生变化而仍然处于低电阻状态。同样，在金属氧化物层3处于高电阻状态的情况下，即使极性与消除电压脉冲相同的正极性的电压脉冲被施加到第一电极2与第二电极4之间，金属氧化物层3也不发生变化而仍然处于高电阻状态。但是，在金属氧化物层3的电阻值为初始电阻值(比在此的“高电阻状态”中的电阻值高的值)的情况下，如后述，通过将极性与消除电压脉冲相同的正极性的电压脉冲施加到两个电极之间，从而能够减少该电阻值。
通过反复进行所述的写入过程以及消除过程，从而电阻变化元件10工作。而且，也存在进行连续执行写入过程或消除过程的所谓盖写(重写)的情况。
在本实施例中，在第一次的所述的写入过程之前执行初始过程。在此，初始过程是指以下的过程，即，通过将极性与消除电压脉冲相同的正极性的电压脉冲、且电压值比消除电压脉冲大的初始电压脉冲施加到第一电极2与第二电极4之间，从而使金属氧化物层3的电阻值从初始电阻值(制造并出货后的初始状态的电阻值)发生变化。
而且，以往，对于电阻变化材料位于上下的电极之间的构造的电阻变化元件，为了发生电阻状态的变化，在制造工序中进行将特殊的电刺激施加到上下电极之间的“习惯”的工序(以下，称为成型工序)。具体而言，例如，为了使具有因大小为2V且具有100ns的宽度的电脉冲而电阻状态发生变化的潜在能力的电阻变化元件工作，而紧在其制造之后多次施加与此不同的大小以及宽度的电脉冲(例如，施加±3V且1μs的电脉冲十次等)的工序相当于成型工序。本实施例中的初始过程与所述成型工序不同，在电阻变化元件被制造并出货后、且第一次的写入过程之前进行。
在本实施例中假设，在初始过程中的初始电压脉冲的电压值为V0、写入过程中的写入电压脉冲的电压值为Vw、消除过程中的消除电压脉冲的电压值为Ve的情况下，满足|V0|＞|Ve|≥|Vw|。通过满足此关系，如后述，能够实现稳定的电阻变化工作。
如图2示出所述的本发明的实施例1的电阻变化元件10的工作的流程图。首先，在金属氧化物层3的电阻值为初始电阻值R0时，即在进行第一次的写入过程之前，由电压值V0的初始电压脉冲执行初始过程(S101)。此时，金属氧化物层3的电阻值，从初始电阻值R0向R1发生变化。
然后，执行反复写入过程以及消除过程的步骤S102。具体而言，反复进行由电压值Vw的写入电压脉冲的写入过程(S102A)、和由电压值Ve的消除电压脉冲的消除过程(S102B)。在此，在执行了步骤S102A时，金属氧化物层3的电阻值从高电阻值RH向低电阻值RL发生变化，在执行了步骤S102B时，金属氧化物层3的电阻值从低电阻值RL向高电阻值RH发生变化。
而且，在第一次的写入过程(S102A)的执行时，由于如上所述金属氧化物层3的电阻值为R1，因此，通过施加写入电压脉冲，从而金属氧化物层3的电阻值从电阻值R1向低电阻值RL发生变化。然后，在第二次以后的写入过程(S102A)中，如上所述，金属氧化物层3的电阻值从高电阻值RH向低电阻值R发生变化。
图3是示出第二钽氧化物层3b的厚度为5.0nm的金属氧化物层3的电阻状态的变化的一个例子的图表。在该例子中，在初始过程中的初始电压脉冲的电压值V0为+2.5V。并且，写入电压脉冲的电压值Vw为-1.2V，消除电压脉冲的电压值Ve为+2.0V。而且，在哪种情况下，脉冲宽度均为100ns。
参照图3得知，金属氧化物层3的电阻状态的变化稳定。如此，将电压脉冲施加到第一电极2与第二电极4之间，以满足|V0|＞|Ve|≥|Vw|，从而能够使电阻变化元件10稳定地工作。
其次，说明电阻变化元件10作为存储器而被使用，且进行1比特数据的写入/读出处理的情况。而且，以下，将金属氧化物层3的电阻值为低电阻值的情况与“1”相对应，将高电阻值的情况与“0”相对应。
图4是示出本发明的实施例1的使电阻变化元件10工作的电路的结构的一个例子以及向该电阻变化元件10写入数据时的工作例的图。如图4示出，该电路包括电阻变化元件10、第一端子11以及第二端子12。电阻变化元件10的第二电极4与第一端子11电连接，第一电极2与第二端子12电连接。
图5是示出本发明的实施例1的向电阻变化元件10写入数据时(写入过程)以及消除时(消除过程)以及第一次写入之前进行的初始过程中的金属氧化物层3的电阻值的变化的图。而且，在这些写入过程、消除过程以及初始过程中，如图4示出，第二端子12接地(GND)，电压脉冲被提供到第一端子11。以第一电极2以及接地点为基准，确定电压脉冲的电压值。
在电阻变化元件10处于初始状态的情况下(金属氧化物层3的电阻值为初始电阻值R0的情况)，在正极性的初始电压脉冲(电压值V0)被提供到第一端子11的情况下，如图5示出，金属氧化物层3的电阻值从初始电阻值R0减少到电阻值R1(初始过程)。其次，在负极性的写入电压脉冲(电压值Vw)被提供到第一端子11的情况下，如图5示出，金属氧化物层3的电阻值从电阻值R1减少到低电阻值RL(第一次的写入过程)。据此，成为表示“1”的1比特数据被写入。其次，在正极性的消除电压脉冲(电压值Ve)被提供到第一端子11的情况下，金属氧化物层3的电阻值从低电阻值RL增加到高电阻值RH(第一次的消除过程)。据此，成为表示“0”的1比特数据被写入。
而且，对于金属氧化物层3的电阻值，初始电阻值R0最高，高电阻值RH比低电阻值RL高，因此成立R0＞RH＞RL的关系。而且，在本实施例中，初始过程后的电阻值R1成为高电阻值RH以上，成为R0＞R1≥RH＞RL的关系。
然后，在金属氧化物层3的电阻值为高电阻值RH的情况下，在负极性的写入电压脉冲(电压值Vw)被提供到第一端子11的情况下，金属氧化物层3的电阻值从高电阻值RH向低电阻值RL发生变化。另一方面，在金属氧化物层3的电阻值为低电阻值RL的情况下，在正极性的消除电压脉冲(电压值Ve)被提供到第一端子11的情况下，金属氧化物层3的电阻值从低电阻值RL向高电阻值RH发生变化。
在该电路中，如上所述，将电压脉冲施加到第一端子11，以满足|V0|＞|Ve|≥|Vw|，从而电阻变化元件10也作为稳定地工作的存储器来发挥功能。
图6是示出本发明的实施例1的使电阻变化元件10工作的电路的结构的一个例子以及读出写入到该电阻变化元件10的数据时的工作例的图。如图6示出，在进行数据的读出的情况下，第二端子12接地(GND)，读出电压被提供到第一端子11，输出电流从第二端子12输出。以第一电极2以及接地点为基准，确定该读出电压，该读出电压是，即使被提供到电阻变化元件10，也不使电阻变化元件10的电阻发生变化的电压。
图7是示出读出数据时的在包括本发明的实施例1的电阻变化元件10的电路流动的电流的电流值和金属氧化物层3的电阻值的关系的图。若读出电压被提供到第一端子11，则与金属氧化物层3的电阻值相对应的输出电流在电路流动。也就是说，如图7示出，在金属氧化物层3为低电阻值RL的情况下，电流值Ia的输出电流在电路流动，在为高电阻值RH的情况下，电流值Ib的输出电流在电路流动。
例如，如图6示出，在第二端子12接地，+0.5V的读出电压提供到第一端子11的情况下，通过检测在第一端子11与第二端子12之间流动的输出电流的电流值，从而能够判断金属氧化物层3的电阻值是高电阻还是低电阻。具体而言，在检测出的电流值为Ia的情况下，判断金属氧化物层3的电阻值为低电阻值RL。其结果为，得知写入到电阻变化元件10的数据为“1”。另一方面，在检测出的电流值为Ib的情况下，判断金属氧化物层3的电阻值为高电阻值RH。其结果为，得知写入到电阻变化元件10的数据为“0”。如此，进行写入到电阻变化元件10的数据的读出。
本实施例的电阻变化元件10，即使断开电源，电阻值也不发生变化。因此，通过利用该电阻变化元件10，从而能够实现非易失性存储装置。
图8是示出本发明的实施例1的使向电阻变化元件10提供的电压脉冲的电压值发生变化时的金属氧化物层3的电阻值的变化的图表。
如图8示出，在电压脉冲的电压值从0至+2.5V左右的期间，金属氧化物层3的电阻值仍然维持初始电阻值，在成为+2.5V左右时，急剧减少，成为电阻值R1。然后，在电压脉冲的电压值从+2.5V左右至-1.0V的期间，金属氧化物层3的电阻值仍然维持高状态(高电阻值RH)，在成为-1.0V左右时，急剧减少，成为低电阻值RL。其次，在电压脉冲的电压值从-1.2V左右至0V的期间，金属氧化物层3的电阻值维持低状态(低电阻值RL)。到此为止是，图8中表示为“第一次”的点的轨迹。
其次，在电压脉冲的电压值从0V左右至+1.0V的期间，金属氧化物层3的电阻值仍然维持低状态，在成为+1.0V左右时，急剧增加。然后，在电压脉冲的电压值从+1.5V左右至-0.8V的期间，金属氧化物层3的电阻值仍然维持高状态，在成为-0.8V左右时，急剧减少，成为低电阻值RL。其次，在电压脉冲的电压值从-0.8V左右至0V的期间，金属氧化物层3的电阻值维持低状态。到此为止是，图8中表示为“第二次”的点的轨迹。而且，表示为“第三次”的点的轨迹，也与该“第二次”的情况相同。
根据以上的结果得知，将初始电压脉冲的电压值V0设定为+2.5V左右，并且，将写入电压脉冲的电压值Vw设定为-1.2V左右，将消除电压脉冲的电压值Ve设定为+1.5V左右，执行初始过程、写入过程以及消除过程，从而能够实现稳定的电阻变化。因此，如参照图3所述，在本实施例中，初始电压脉冲的电压值V0、写入电压脉冲的电压值Vw、以及消除电压脉冲的电压值Ve分别为+2.5V、-1.2V、以及+2.0V。
而且，若将第二钽氧化物层3b更厚，或将第一钽氧化物层3a的电阻提高，则需要也将各个电压脉冲的电压值变大。若将第二钽氧化物层3b的电阻提高，则能够将高电阻值RH和低电阻值RL的差变大，能够将读出容限变大。并且，在将第一钽氧化物层3a提高的情况下，高电阻值RH和低电阻值RL的差不变，但是，能够将低电阻值RL提高，能够减少消耗电流。
图9是示出第二钽氧化物层3b的厚度为6.2nm的金属氧化物层3的电阻状态的变化的一个例子的图表。该例子中，与图3示出的例子相比，针对初始电压脉冲、写入电压脉冲以及消除电压脉冲的全部，电压值均为大。具体而言，初始电压脉冲的电压值V0、写入电压脉冲的电压值Vw、以及消除电压脉冲的电压值Ve分别为+5.0V、-2.0V、以及+3.0V。在此情况下，与图3示出的例子相同，也能够确认金属氧化物层3的电阻状态的变化稳定。
以下，示出三个例子，以作为针对本实施例的比较例。而且，对于以下的比较例1至3的电阻变化元件的结构，与本实施例的电阻变化元件10(第二钽氧化物层3b的厚度为5.0nm)相同，因此，省略说明。
[比较例1]
图10是示出比较例1的电阻变化元件包括的金属氧化物层的电阻状态的变化的一个例子的图表。在该比较例1中，与本实施例的情况不同，不进行将初始电压脉冲施加到两个电极之间的初始过程。也就是说，仅反复执行将电压值为-1.2V且脉冲宽度为100ns的写入电压脉冲施加到第一电极2与第二电极4之间的写入过程、和将电压值为+2.0V且脉冲宽度为100ns的消除电压脉冲施加到第一电极2与第二电极4之间的消除过程。
如图10示出，在比较例1中，金属氧化物层的电阻值仍然为初始电阻值，不发生电阻状态的变化。因此，不能将该比较例1的状态的电阻变化元件作为存储器来利用。
[比较例2]
图11是示出比较例2的电阻变化元件包括的金属氧化物层的电阻状态的变化的一个例子的图表。在该比较例2中，与本实施例的情况不同，初始电压脉冲、写入电压脉冲以及消除电压脉冲的电压值处于|V0|＞|Ve|＜|Vw|的关系。具体而言，将初始电压脉冲的电压值设定为+2.5V，将写入电压脉冲的电压值设定为-2.0V，将消除电压脉冲的电压值设定为+1.2V。而且，哪个电压脉冲的脉冲宽度均为100ns。
如图11示出，在比较例2中，执行将初始电压脉冲施加到两个电极之间的初始过程，金属氧化物层的电阻值从初始电阻值减少，通过此后的第一次的写入过程，该电阻值更减少，但是，然后，即使反复进行写入过程以及消除过程，也不发生电阻状态的变化。因此，也不能将该比较例2的状态的电阻变化元件作为存储器来利用。
[比较例3]
图12是示出比较例3的电阻变化元件包括的金属氧化物层的电阻状态的变化的其它的例子的图表。在该比较例3中，与比较例2相同，各个电压脉冲的电压值也处于|V0|＞|Ve|＜|Vw|。具体而言，将初始电压脉冲的电压值设定为+2.5V，将写入电压脉冲的电压值设定为-1.2V，将消除电压脉冲的电压值设定为+1.1V。而且，哪个电压脉冲的脉冲宽度均为100ns。
如图12示出，在比较例3中，与比较例2的情况相同，执行初始过程，金属氧化物层的电阻值从初始电阻值减少，通过此后的第一次的写入过程，该电阻值更减少，但是，然后，即使反复进行写入过程以及消除过程，也不发生电阻状态的变化。因此，也不能将该比较例3的状态的电阻变化元件作为存储器来利用。
根据这些比较例1至3得知，在不执行初始过程的情况下，并且，在初始电压脉冲、写入电压脉冲以及消除电压脉冲的电压值不处于|V0|＞|Ve|≥|Vw|的关系的情况下，不能实现能够稳定的工作的电阻变化元件。
而且，在参照图3以及图9说明的所述的本实施例中，虽然成立|V0|＞|Ve|＞|Vw|的关系，但是不成立|V0|＞|Ve|＝|Vw|的关系。对于成立|V0|＞|Ve|＝|Vw|的关系的情况下的本实施例的变形例，以下进行说明。
[变形例]
图13是示出本发明的实施例1涉及的变形例的电阻变化元件包括的金属氧化物层的电阻状态的变化的一个例子的图表。在该变形例中，初始电压脉冲、写入电压脉冲以及消除电压脉冲的电压值处于|V0|＞|Ve|＝|Vw|的关系。具体而言，将初始电压脉冲的电压值设定为+2.5V，将写入电压脉冲的电压值设定为-1.2V，将消除电压脉冲的电压值设定为+1.2V。而且，哪个电压脉冲的脉冲宽度均为100ns。
如图13示出，在本变形例中，与图3以及图9示出的情况相比，高电阻状态与低电阻状态之间的差小，而且，高电阻状态的电阻值不均匀，但是，金属氧化物层的电阻状态在高电阻与低电阻之间发生变化。因此，在将该变形例的电阻变化元件作为存储器来利用的情况下，虽然与成立|V0|＞|Ve|＞|Vw|的关系的情况相比稳定度低，但是能够实现在实用上足够进行的工作。
(实施例2)
实施例2是包括实施例1中说明的电阻变化元件的非易失性存储装置。以下，说明实施例2涉及的非易失性存储装置的结构以及工作。
[非易失性存储装置的结构]
图14是示出本发明的实施例2涉及的非易失性存储装置的结构的一个例子的方框图。如图14示出，存储装置200包括存储阵列201、地址缓冲器202、控制部203、行解码器204、字符线驱动器205、列解码器206、以及位线/板极线驱动器207，所述存储阵列201具备电阻变化元件以及存取晶体管(电流抑制元件)。并且，位线/板极线驱动器207包括读出电路，能够测量在位线或板极线流动的电流，或能够测量发生的电压。
如图14示出，存储阵列201具备：两条字符线W1、W2，在纵方向延伸；两条位线B1、B2，交叉于该字符线W1、W2，且在横方向延伸；两条板极线P1、P2，被设置为与该位线B1、B2一一对应，且在横方向延伸；四个存取晶体管T211、T212、T221、T222，被设置为矩阵状，且与字符线W1、W2和位线B1、B2的各个交叉点相对应；以及电阻变化元件MC211、MC212、MC221、MC222，被设置为矩阵状，且与该四个存取晶体管T211、T212、T221、T222一一对应。对于电阻变化元件MC211、MC212、MC221、MC222，能够利用实施例1的图1示出的电阻变化元件10。也就是说，所述电阻变化元件是，由图1示出的第一电极2、金属氧化物层3以及第二电极4构成的电阻变化元件，这些电阻变化元件的第一电极2或第二电极4分别与存取晶体管T211、T212、T221、T222的源极或漏极电连接。而且，字符线驱动器205和位线/板极线驱动器207，相当于在电阻变化元件的第一电极和第二电极之间施加规定的脉冲电压的脉冲电压施加单元。
而且，由于这些各个构成要素的个数或条数是为了容易进行说明而简化的，因此不仅限于所述的个数或条数。例如，如上所述，存储阵列201具备四个电阻变化元件，但是，这是一个例子，也可以构成为具备例如五个以上的电阻变化元件。
所述的电阻变化元件MC211、MC212、MC221、MC222相当于实施例1中参照图4说明的元件。若还参照图4对存储阵列201的结构进一步进行说明，存取晶体管T211以及电阻变化元件MC211被设置在位线B1与板极线P1之间，且串联排列，以使存取晶体管T211的源极与存取晶体管T211的端子11连接。进一步，详细而言，在位线B1与电阻变化元件MC211之间，存取晶体管T211与位线B1以及电阻变化元件MC211连接，在存取晶体管T211与板极线P1之间，电阻变化元件MC211与存取晶体管T211以及板极线P1连接。并且，存取晶体管T211的栅极与字符线W1连接。在图14中，板极线P1被配置为平行于位线B1，且板极线P1与位线/板极线驱动器207连接，但也可以构成为，将板极线P1配置为平行于字符线W1，且板极线P1与取代字符线驱动器205而配置的位线/板极线驱动器连接。板极线P1，可以使电压固定，也可以利用驱动器来使电压发生变化。
而且，对于其它的三个存取晶体管T212、T221、T222以及被配置为串联于这些存取晶体管T212、T221、T222的三个电阻变化元件MMC212、MC221、MC222的连接状态，与存取晶体管T211以及电阻变化元件MC211的情况相同，因此省略说明。
根据以上的结构，在规定的电压(活性化电压)经由字符线W1、W2被提供到存取晶体管T211、T212、T221、T222的各个栅极的情况下，存取晶体管T211、T212、T221、T222的漏极以及源极间成为导通。
地址缓冲器202，从外部电路(图中未示出)接受地址信号ADDRESS，根据该地址信号ADDRESS，将行地址信号ROW输出到行解码器204，并且，将列地址信号COLUMN输出到列解码器206。在此，地址信号ADDRESS是表示从电阻变化元件MC211、MC212、MC221、MC222中选择的电阻变化元件的地址的信号。并且，行地址信号ROW是表示地址信号ADDRESS所示的地址中的行的地址的信号，列地址信号COLUMN是同样表示列的地址的信号。
控制部203，按照从外部电路接受的模式选择信号MODE，选择初始模式、写入模式、复位(消除)模式以及读出模式之中的任一个模式。以下假设，在施加电压的情况下，以板极线的电位为基准施加各个电压。
在初始模式中，控制部203，将指示“施加初始电压”的控制信号CONT输出到位线/板极线驱动器207。该初始模式是，在进行第一次的写入之前选择的模式。
并且，在写入模式中，控制部203，按照从外部电路接受的输入数据Din，将指示“施加写入电压”的控制信号CONT输出到位线/板极线驱动器207。
并且，在读出模式的情况下，控制部203，将指示“施加读出电压”的控制信号CONT输出到位线/板极线驱动器207。在该读出模式中，控制部203，还接受从位线/板极线驱动器207输出的信号IREAD，将表示与该信号IREAD相对应的比特值的输出数据Dout输出到外部电路。该信号IREAD是表示在读出模式时在板极线P1、P2流动的电流的电流值的信号。
进而，在复位模式中，控制部203，确认电阻变化元件MC211、MC212、MC221、MC222的写入状态，按照该写入状态，将指示“施加复位电压”的控制信号CONT输出到位线/板极线驱动器207。
行解码器204，接受从地址缓冲器202输出的行地址信号ROW，按照该行地址信号ROW，选择两条字符线W1、W2之中的任一方。字符线驱动器205，根据行解码器204的输出信号，将活性化电压施加到由行解码器204选择出的字符线。
列解码器206，接受从地址缓冲器202输出的列地址信号COLUMN，按照该列地址信号COLUMN，选择两条位线B1、B2之中的任一方，并且，选择与选择出的位线相对应的两条板极线P1、P2之中的任一方。
位线/板极线驱动器207，在从控制部203接受指示“施加初始电压”的控制信号CONT的情况下，在各个位线与各个板极线之间施加初始电压VINITIAL，以使初始电压脉冲V0被施加到各个电阻变化元件MC211、MC212、MC221、MC222。
并且，位线/板极线驱动器207，在从控制部203接受指示“施加写入电压”的控制信号CONT的情况下，根据列解码器206的输出信号，在由列解码器206选择出的位线与板极线之间施加VWRITE，以使写入电压脉冲Vw被施加到选择出的电阻变化元件MC(例如，MC211)。
并且，位线/板极线驱动器207，在从控制部203接受指示“施加读出电压”的控制信号CONT的情况下，根据列解码器206的输出信号，在由列解码器206选择出的位线与板极线之间施加VREAD，以使写入电压脉冲Vr被施加到选择出的电阻变化元件MC(例如，MC211)。然后，位线/板极线驱动器207，将表示在该板极线流动的电流的电流值的信号IREAD输出到控制部203。
并且，位线/板极线驱动器207，在从控制部203接受指示“施加复位电压”的控制信号CONT的情况下，根据列解码器206的输出信号，在由列解码器206选择出的位线与板极线之间施加VRESET，以使消除电压脉冲Ve被施加到选择出的电阻变化元件MC(例如，MC211)。
在此，例如，初始电压V0的电压值被设定为+2.5V，其脉冲宽度被设定为100ns秒。并且，例如，写入电压Vw的电压值被设定为-1.2V，其脉冲宽度被设定为100纳秒。并且，例如，写读出电压Vr的电压值被设定为+0.5V。进而，例如，复位电压Ve的电压值被设定为+2.0V，其脉冲宽度被设定为100ns。
VINITIAL、VWRITE、VREAD、VRESET，分别是所述V0、Vw、Vr、Ve的电压值加以因存取晶体管的导通电阻而引起的电压降值而得到的电压值，或是比它大的电压值。
[非易失性存储装置的工作]
以下，对于如上构成的存储装置200的工作例，分开为所述的初始模式(在第一次的写入之前选择的模式)、写入模式(向电阻变化元件写入输入数据Din的模式)、复位模式(复位(消除)被写入在电阻变化元件的数据的模式)、以及读出模式(将被写入在电阻变化元件的数据作为输出数据Dout来输出(读出)的模式)这各个模式来进行说明。在此，所述的初始过程相当于初始模式，写入过程相当于写入模式，消除过程相当于复位模式。
而且，为了便于说明而假设，地址信号ADDRESS是表示电阻变化元件MC211的地址的信号。
〔初始模式〕
控制部203，在执行第一次的写入之前，将指示“施加初始电压”的控制信号CONT输出到位线/板极线驱动器207。位线/板极线驱动器207，在从控制部203接受指示“施加复位电压”的控制信号CONT的情况下，在各个位线施加初始电压VINITIAL，并且，使各个板极线成为接地状态。
其结果为，电压值为初始电压VINITIAL且脉冲宽度为100ns的电压脉冲，被施加到所有的电阻变化元件MC。据此，在所有的电阻变化元件MC，金属氧化物层的电阻值从初始电阻值R0减少到电阻值R1。
对于初始模式中的电阻变化元件的选择，按照驱动器的容量，可以一次选择多个电阻变化元件，也可以按顺序选择每一个电阻变化元件。
〔写入模式〕
控制部203，从外部电路接受输入数据Din。在此，控制部203，在该输入数据Din为“1”的情况下，将指示“施加写入电压”的控制信号CONT输出到位线/板极线驱动器207。另一方面，控制部203，在该输入数据Din为“0”的情况下，不输出控制信号CONT。
位线/板极线驱动器207，在从控制部203接受指示“施加写入电压”的控制信号CONT的情况下，在由列解码器206选择出的位线B1与选择出的板极线P1之间施加电压值为写入电压VWRITE且脉冲宽度为100ns的电压脉冲。
此时，在由行解码器204选择出的字符线W1，由字符线驱动器205施加活性化电压。据此，存取晶体管T211的漏极以及源极间成为导通状态。
其结果为，电压值为写入电压VWRITE且脉冲宽度为100纳秒的电压脉冲，被施加到电阻变化元件MC211。据此，电阻变化元件MC211的金属氧化物层的电阻值，从高电阻状态向低电阻状态发生变化。另一方面，非选择的电阻变化元件MC211、MC222不被施加写入电压脉冲，并且，与非选择的电阻变化元件MC212串联连接的存取晶体管T212的栅极不被施加活性化电压，因此，非选择的电阻变化元件MC212、MC211、MC222的电阻状态均不发生变化。
如此，能够仅使选择出的电阻变化元件MC211向低电阻状态发生变化，据此，与低电阻状态相对应的表示“1”的1比特数据被写入到电阻变化元件MC211(1比特数据被存储)。
而且，在向选择出的电阻变化元件MC211的写入完成的情况下，新的地址信号ADDRESS被输入到地址缓冲器202，针对电阻变化元件MC211以外的电阻变化元件，反复进行所述的存储装置200的写入模式中的工作。
〔读出模式〕
控制部203，将指示“施加读出电压”的控制信号CONT输出到位线/板极线驱动器207。
位线/板极线驱动器207，在从控制部203接受指示“施加读出电压”的控制信号CONT的情况下，在由列解码器206选择出的位线B1与选择出的板极线P1之间施加读出电压VREAD。
此时，在由行解码器204选择出的字符线W1，由字符线驱动器205施加活性化电压。据此，存取晶体管T211的漏极以及源极间成为导通状态。
据此，+0.5V的电压被施加到选择出的电阻变化元件MC211，以作为读出电压Vr。据此，与选择出的电阻变化元件MC211的电阻值相对应的读出电流，经由选择出的电阻变化元件MC211，从位线B1流入到板极线P1。
而且，非选择的电阻变化元件MC211、MC222不被施加读出电压，并且，与非选择的电阻变化元件MC212串联连接的存取晶体管T212的栅极不被施加活性化电压，因此，在非选择的电阻变化元件MC212、MC211、MC222的电阻状态均不流动所述读出电流。
其次，位线/板极线驱动器207，测量在位线B1或板极线P1流动的读出电流的电流值，将表示该测量值的信号IREAD输出到控制部203。
控制部203，将与该信号IREAD所示的电流值相对应的输出数据Dout输出到外部。例如，在信号IREAD所示的电流值相当于选择出的电阻变化元件MC211为低电阻状态时流动的电流的电流值的情况下，控制部203，输出表示“1”的输出数据Dout。
如此，仅在选择出的电阻变化元件MC211流动与该电阻变化元件MC211的电阻值相对应的读出电流，该读出电流从位线B1流出到板极线P1。据此，从选择出的电阻变化元件MC211读出表示“1”的1比特数据。
而且，对于电阻变化元件MC211的电阻值的测量，可以测量预先在电阻变化元件MC211预充电的电压以与电阻变化元件MC211的电阻值和附加的电容值相对应的时间常数来衰减的过程中的电压。
在从选择出的电阻变化元件MC211的读出完成的情况下，新的地址信号ADDRESS被输入到地址缓冲器202，针对电阻变化元件MC211以外的电阻变化元件，反复进行所述的存储装置200的读出模式中的工作。
〔复位模式〕
在复位模式中，首先，控制部203执行所述读出模式，从而获得选择出的电阻变化元件MC211的电阻值的状态(存储状态)。而且，在判断为选择出的电阻变化元件MC211存储有表示“1”的比特数据的情况下(在判断为电阻变化元件MC211处于低电阻状态的情况下)，控制部203，将指示“施加复位电压”的控制信号CONT输出到位线/板极线驱动器207。另一方面，在判断为电阻变化元件MC211存储有表示“0”的比特数据的情况下(在判断为电阻变化元件MC211处于高电阻状态的情况下)，控制部203不输出所述控制信号CONT。
位线/板极线驱动器207，在从控制部203接受指示“施加复位电压”的控制信号CONT的情况下，在由列解码器206选择出的位线B1与选择出的板极线P1之间施加复位电压VRESET。
此时，在由行解码器204选择出的字符线W1，由字符线驱动器205施加活性化电压。据此，存取晶体管T211的漏极以及源极间成为导通状态。
其结果为，复位(消除)电压Ve、即电压值+4.0V且脉冲宽度为100ns的消除电压脉冲，被施加到选择出的电阻变化元件MC211。据此，选择出的电阻变化元件MC211，从低电阻状态向高电阻状态发生变化。另一方面，非选择的电阻变化元件MC211、MC222不被施加消除电压脉冲，并且，与非选择的电阻变化元件MC212串联连接的存取晶体管T212的栅极不被施加活性化电压，因此，非选择的电阻变化元件MC212、MC211、MC222的电阻状态均不发生变化。
如此，能够仅使选择出的电阻变化元件MC211向高电阻状态发生变化。据此，在电阻变化元件MC211所存储的与低电阻状态相对应的表示“1”的1比特数据被复位为与高电阻状态相对应“0”。
在选择出的电阻变化元件MC211的复位完成的情况下，新的地址信号ADDRESS被输入到地址缓冲器202，针对电阻变化元件MC211以外的电阻变化元件，反复进行所述的存储装置200的复位模式中的工作。
根据如上工作，存储装置200能够实现稳定的高速工作。并且，在所述中示出了各个模式中的工作或电路的一个例子，但是，只要是能够执行本发明涉及的初始电压施加的工作或电路结构，就可以利用其它的工作或电路。
(实施例3)
实施例3是包括实施例1中说明的非易失性存储元件的交叉点型非易失性存储装置。在此，交叉点型非易失性存储装置是指，在字符线和位线的交点(立体交叉点)存在激活层的实施方案的存储装置。
以下，说明实施例3涉及的非易失性存储装置的结构以及工作。
[非易失性存储装置的结构]
图15是示出本发明的实施例3的非易失性存储装置的结构的一个例子的方框图。如图15示出，交叉点型非易失性存储装置100包括存储阵列101、地址缓冲器102、控制部103、行解码器106、字符线驱动器107、列解码器104、以及位线驱动器105，所述存储阵列101具备电阻变化元件。并且，位线驱动器105包括读出电路，能够测量在位线流动的电流，或能够测量发生的电压。
如图15示出，存储阵列101具备多个字符线W1、W2、W3、…，以及多个位线B1、B2、B3、…，所述多个字符线W1、W2、W3、…被形成为相互平行，且在横方向延伸，所述多个位线B1、B2、B3、…被形成为与所述字符线W1、W2、W3、…交叉，且相互平行，且在纵方向延伸。在此，字符线W1、W2、W3、…被形成在与衬底(图中未示出)的主面平行的第一平面内，位线B1、B2、B3、…被形成在位于该第一平面的上方或下方且实际上与第一平面平行的第二平面内。因此，字符线W1、W2、W3、…与位线B1、B2、B3、…立体交叉，与该立体交叉点相对应，设置有多个存储单元MC11、MC12、MC13、MC21、MC22、MC23、MC31、MC32、MC33、…(以下，表示为“存储单元MC11、MC12、…”)。
各个存储单元MC11、MC12、MC13、MC21、MC22、MC23、MC31、MC32、MC33、…具备：电阻变化元件MC111、MC121、MC131、MC211、MC221、MC231、MC311、MC321、MC331；以及与该电阻变化元件串联地电连接的、例如由双向二极管构成的电流抑制元件D11、D12、D13、D21、D22、D23、D31、D32、D33、…，并且，该电阻变化元件与字符线W1、W2、W3…连接，电流抑制元件与位线B1、B2、B3、…连接。而且，对于该电阻变化元件，能够利用实施例1的电阻变化元件10。并且，对于电流抑制元件，能够利用MIM(Metal Insulator Metal：金属-绝缘-金属)二极管、MSM(Metal Semiconductor Metal：金属-半导体-金属)二极管、或变阻器等。
地址缓冲器102，从外部电路(图中未示出)接受地址信号ADDRESS，根据该地址信号ADDRESS，将行地址信号ROW输出到行解码器106，并且，将列地址信号COLUMN输出到列解码器104。在此，地址信号ADDRESS是表示从存储单元MC12、MC21、…中选择的存储单元的地址的信号。并且，行地址信号ROW是表示地址信号ADDRESS所示的地址中的行的地址的信号，列地址信号COLUMN是同样表示列的地址的信号。而且，字符线驱动器107和位线驱动器105相当于在电阻变化元件的第一电极与第二电极之间施加规定的脉冲电压的脉冲电压施加单元。规定的脉冲电压是，电流抑制元件的电流导通时的电压降值与向电阻变化元件的写入或读出时的电阻变化元件的电压降值的和，或是比它大的电压。
以下假设，在施加电压的情况下，以位线为基准施加各个电压。
控制部103，按照从外部电路接受的模式选择信号MODE，选择初始模式(在第一次的写入过程之前选择的模式)、写入模式(相当于所述的写入过程以及消除过程)、以及读出模式之中的任一个模式。
在初始模式中，控制部103，将初始电压脉冲输出到字符线驱动器107或位线驱动器，或输出到这两者。
并且，在写入模式中，控制部103，按照从外部电路接受的输入数据Din，将写入电压脉冲或消除电压脉冲输出到字符线驱动器107或位线驱动器，或输出到这两者。
进而，在读出模式的情况下，控制部103，将读出电压输出到例如字符线驱动器107。在该读出模式中，控制部103，还接受从位线驱动器105输出的信号IREAD，将表示与该信号IREAD相对应的比特值的输出数据Dout输出到外部电路。该信号IREAD是，表示在读出模式时在字符线W1、W2、W3、…流动的电流的电流值的信号。
行解码器106，接受从地址缓冲器102输出的行地址信号ROW，按照该行地址信号ROW，选择字符线W1、W2、W3、…之中的任一个。字符线驱动器107，根据行解码器106的输出信号，将活性化电压施加到由行解码器106选择出的字符线。
列解码器104，接受从地址缓冲器102输出的列地址信号COLUMN，按照该列地址信号COLUMN，选择位线B1、B2、B3、…之中的任一个。
位线驱动器105也可以，根据列解码器104的输出信号，使由列解码器104选择出的位线成为接地状态。
而且，本实施例是单层型的交叉点型存储装置，但也可以是由存储阵列层叠而成的多层型的交叉点型存储装置。
并且，对于电阻变化元件和电流抑制元件，也可以替换此位置关系。也就是说，可以位线与电阻变化元件连接，字符线与电流抑制元件连接。
进而，也可以是位线以及字符线之中的任一方或两者兼备电阻变化元件中的电极的结构。
[非易失性存储装置的工作]
以下，对于如上构成的非易失性存储装置100的工作例，分开为所述的初始模式、写入模式以及读出模式这各个模式来进行说明。而且，对于选择位线以及字符线的方法，以及施加电压脉冲的方法等，能够利用周知的方法，因此省略详细说明。
以下，以对存储单元MC22进行写入/读出的情况为例子来进行说明。
〔初始模式〕
在初始模式中，一次向多个电阻变化元件提供初始电压脉冲V0，或者，按顺序向所有的电阻变化元件的每一个提供初始电压脉冲V0。也就是说，例如，通过位线驱动器105，各个字符线接地，并且，通过字符线驱动器107，各个字符线与控制部103电连接。而且，通过控制部103，初始电压VINITIAL施加到各个字符线。在此，例如，被施加到电阻变化元件的初始电压脉冲V0的电压值被设定为+2.5V，脉冲宽度被设定为100ns。
根据以上的工作，在所有的电阻变化元件中，金属氧化物层的电阻值，从初始电阻值R0减少到电阻值R1。
〔写入模式〕
在向电阻变化元件MC221写入(存储)表示“1”的1比特数据的情况下，例如，通过位线驱动器105，位线B2接地，通过字符线驱动器107，字符线W2与控制部103电连接。而且，通过控制部103，写入电压脉冲VWRITE施加到字符线W2。在此，例如，被施加到选择出的电阻变化元件的写入电压脉冲Vw的电压值被设定为-1.2V，脉冲宽度被设定为100ns。
根据以上的工作，写入电压脉冲Vw被施加到选择出的电阻变化元件MC221，因此，电阻变化元件MC221成为与“1”相对应的低电阻状态。
另一方面，在向选择出的电阻变化元件MC221写入(复位，消除)表示“0”的1比特数据的情况下，例如，通过位线驱动器105，位线B2接地，通过字符线驱动器107，字符线W2与控制部103电连接。而且，通过控制部103，复位(消除)电压脉冲VRESET施加到字符线W2。在此，例如，被施加到选择出的电阻变化元件的消除电压脉冲Ve的电压值被设定为+2.0V，脉冲宽度被设定为100ns。
根据以上的工作，消除电压脉冲Ve被施加到选择出的电阻变化元件MC221的电阻变化元件，因此，电阻变化元件MC221的金属氧化物层成为与“0”相对应的高电阻状态。
〔读出模式〕
在读出被写入在选择出的电阻变化元件MC221的数据的情况下，例如，通过位线驱动器105，位线B2接地，通过字符线驱动器107，字符线W2与控制部103电连接。而且，通过控制部103，读出电压脉冲VREAD施加到字符线W2。在此，被施加到选择出的电阻变化元件MC221的读出电压Vr的电压值被设定为+0.5V。
在读出电压Vr被施加到电阻变化元件MC221的情况下，具有与电阻变化元件MC221的金属氧化物层的电阻值相对应的电流值的读出电流IREAD，在位线B2与字符线W2之间流动。控制部103，检测该读出电流IREAD的电流值，根据该电流值和读出电压Vr，检测电阻变化元件MC22的电阻状态。
在选择出的电阻变化元件MC221的金属氧化物层为低电阻状态的情况下，得知被写入在电阻变化元件MC221的数据为“1”。另一方面，在高电阻状态的情况下，得知被写入在电阻变化元件MC221的数据为“0”。
根据如上工作，非易失性存储装置100能够实现稳定的高速工作。
而且，在所述的说明的结构为，使位线接地，向字符线施加规定的电压脉冲，但也可以构成为，向位线接、字符线的每一个施加不同的电压脉冲，以使其电位差成为规定的电压。
并且，在所述中示出了各个模式中的工作或电路的一个例子，但是，只要是能够执行本发明涉及的初始电压施加的工作或电路结构，就可以利用其它的工作或电路。
(其它的实施例)
在所述各个实施例中，金属氧化物层被构成为钽氧化物的层叠构造，但是，本发明不仅限于此。例如，也可以是铪(Hf)氧化物的层叠构造或锆(Zr)氧化物的层叠构造。
在采用铪氧化物的层叠构造的情况下，若第一铪氧化物的组成为HfOx、第二铪氧化物的组成为HfOy，则优选的是，0.9≤x≤1.6左右，y为1.8＜y＜2.0左右，第二铪氧化物的膜厚在3nm以上且4nm以下。
并且，在采用锆氧化物的层叠构造的情况下，若第一锆氧化物的组成为ZrOx、第二锆氧化物的组成为ZrOy，则优选的是，0.9≤x≤1.4左右，y为1.9＜y＜2.0左右，第二锆氧化物的膜厚为1nm以上且5nm以下。
并且，在铪氧化物的情况下，利用Hf目标，通过在氩气体以及氧气体中进行溅射的所谓反应溅射法，在第一电极2上形成第一铪氧化物层。通过向氩气体和氧气体的等离子体露出第一铪氧化物层的表面，从而能够形成第二铪氧化物层。通过改变反应溅射中的氧气体对氩气体的流量比，从而能够容易调整第一铪氧化物层的含氧率。而且，对于衬底温度，不特别加热也能够成为室温。
并且，根据向氩气体和氧气体的等离子体的露出时间，能够容易调整第二铪氧化物层的膜厚。在第一铪氧化物层的组成表示为HfOx、第二铪氧化物层的组成表示为HfOy的情况下，在0.9≤x≤1.6、1.8＜y＜2.0、第二铪氧化物层的膜厚在3nm以上且4nm以下的范围内能够实现稳定的电阻变化特性。
并且，在锆氧化物的情况下，利用Zr目标，通过在氩气体以及氧气体中进行溅射的所谓反应溅射法，在第一电极2上形成第一锆氧化物层。通过向Ar气体和O2气体的等离子体露出第一锆氧化物层的表面，从而能够形成第二锆氧化物层。通过改变反应溅射中的氧气体对氩气体的流量比，从而能够容易调整第一锆氧化物层的含氧率。而且，对于衬底温度，不特别加热也能够成为室温。
并且，根据向氩气体和氧气体的等离子体的露出时间，能够容易调整第二锆氧化物层的膜厚。在第一锆氧化物层的组成表示为ZrOx、第二锆氧化物层的组成表示为ZrOy的情况下，在0.9≤x≤1.4、1.9＜y＜2.0、第二锆氧化物层的膜厚在1nm以上且5nm以下的范围内能够实现稳定的电阻变化特性。
而且，在所述各个实施例中，如上所述能够实现稳定的电阻变化工作，但是，很少有在写入过程或消除过程中失败写入的情况。在如此写入失败的情况下，执行在两电极间施加初始电压脉冲的初始过程，然后，反复进行写入过程以及消除过程，从而能够长期实现稳定的工作。
本发明的电阻变化元件的驱动方法以及非易失性存储装置的每一个有用于，为了个人电脑或移动电话等各种电子设备而使用的电阻变化元件的驱动方法以及存储装置等。
符号说明
1衬底
2第一电极
3金属氧化物层
3a第一钽氧化物层
3b第二钽氧化物层
4第二电极
5电源
10电阻变化元件
11第一端子
12第二端子
100非易失性存储装置
101存储阵列
102地址缓冲器
103控制部
104列解码器
105位线驱动器
106行解码器
107字符线驱动器
200非易失性存储装置
201存储阵列
202地址缓冲器
203控制部
204行解码机
205字符线驱动器
206列解码器
207位线/板极线驱动器
W1，W2，W3字符线
B1，B2，B3位线
MC111，MC121，MC131，MC211，MC221，MC231，MC311，MC321，MC331，MC211，MC212，MC213，MC214电阻变化元件
MC11，MC12，MC13，MC21，MC22，MC23，MC31，MC32，MC33存储单元
D11，D12，D13，D21，D22，D23，D31，D32，D33电流抑制元件
T211，T212，T221，T222存取晶体管

Claims (9)

1.一种电阻变化元件的驱动方法，驱动电阻变化元件，该电阻变化元件包括第一电极、第二电极以及金属氧化物，所述金属氧化物介于所述第一电极与所述第二电极之间，所述金属氧化物的电阻值按照提供到两个电极之间的电脉冲增加或减少，所述驱动方法的特征在于，
所述金属氧化物由第一氧化物层和第二氧化物层层叠而构成，该第一氧化物层与所述第一电极连接，该第二氧化物层的含氧率比该第一氧化物层高，该第二氧化物层与所述第二电极连接，
所述驱动方法具有：
写入过程，将具有第一极性的写入电压脉冲施加到所述第一电极与所述第二电极之间，从而使该金属氧化物的电阻状态从高向低发生变化，以成为写入状态；
消除过程，将具有与所述第一极性不同的第二极性的消除电压脉冲施加到所述第一电极与所述第二电极之间，从而使该金属氧化物的电阻状态从低向高发生变化，以成为消除状态；以及
初始过程，在第一次的写入过程之前，将具有所述第二极性的初始电压脉冲施加到所述第一电极与所述第二电极之间，从而使该金属氧化物的初始状态的电阻值发生变化，
在所述金属氧化物的初始状态的电阻值为R0、所述写入状态的电阻值为RL、所述消除状态的电阻值为RH、所述初始电压脉冲的电压值为V0、所述写入电压的电压值为Vw、所述消除电压脉冲的电压值为Ve的情况下，
满足R0＞RH＞RL、且满足|V0|＞|Ve|≥|Vw|。
2.如权利要求1所述的电阻变化元件的驱动方法，
在所述初始过程后的所述金属氧化物的电阻值为R1的情况下，
满足R0＞R1≥RH＞RL。
3.如权利要求1或2所述的电阻变化元件的驱动方法，
所述第一氧化物由具有以TaOx来表示的组成的钽氧化物构成，其中，0.8≤x≤1.9，
所述第二氧化物由具有以TaOy来表示的组成的钽氧化物构成，其中，2.1≤y≤2.5。
4.一种非易失性存储装置，包括电阻变化元件以及脉冲电压施加单元，所述电阻变化元件包括第一电极、第二电极以及金属氧化物，所述金属氧化物介于所述第一电极与所述第二电极之间，所述金属氧化物的电阻值按照提供到两个电极之间的电脉冲增加或减少，
所述脉冲电压施加单元，将规定的脉冲电压施加到所述电阻变化元件，
所述金属氧化物由第一氧化物层和第二氧化物层层叠而构成，该第一氧化物层与所述第一电极连接，该第二氧化物层的含氧率比该第一氧化物层高，该第二氧化物层与所述第二电极连接，
所述脉冲电压施加单元：
将具有第一极性的写入电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述金属氧化物的电阻状态从高向低发生变化；
将具有与所述第一极性不同的第二极性的消除电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述金属氧化物的电阻状态从低向高发生变化；以及
在第一次的写入过程之前，将具有所述第二极性的初始电压脉冲施加到所述第一电极与所述第二电极之间，从而使该金属氧化物的初始状态的电阻值发生变化，
在所述金属氧化物的初始状态的电阻值为R0、所述写入状态的电阻值为RL、所述消除状态的电阻值为RH、所述初始电压脉冲的电压值为V0、所述写入电压的电压值为Vw、所述消除电压脉冲的电压值为Ve的情况下，
满足R0＞RH＞RL、且满足|V0|＞|Ve|≥|Vw|。
5.如权利要求4所述的非易失性存储装置，
在施加所述初始电压脉冲后的所述金属氧化物的电阻值为R1的情况下，
满足R0＞R1≥RH＞RL。
6.如权利要求4或5所述的非易失性存储装置，
所述第一氧化物由具有以TaOx来表示的组成的钽氧化物构成，其中，0.8≤x≤1.9，
所述第二氧化物由具有以TaOy来表示的组成的钽氧化物构成，其中，2.1≤y≤2.5。
7.如权利要求4至6中的任一项所述的非易失性存储装置，
还包括电流抑制元件，与所述第一电极或所述第二电极电连接。
8.如权利要求7所述的非易失性存储装置，
所述电流抑制元件是晶体管。
9.如权利要求7所述的非易失性存储装置，
所述电流抑制元件是二极管。
CN2010800016620A 2009-03-25 2010-03-25 电阻变化元件的驱动方法以及非易失性存储装置 Active CN102047422B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009073296 2009-03-25
JP2009-073296 2009-03-25
PCT/JP2010/002125 WO2010109876A1 (ja) 2009-03-25 2010-03-25 抵抗変化素子の駆動方法及び不揮発性記憶装置

Publications (2)

Publication Number Publication Date
CN102047422A true CN102047422A (zh) 2011-05-04
CN102047422B CN102047422B (zh) 2013-04-24

Family

ID=42780572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800016620A Active CN102047422B (zh) 2009-03-25 2010-03-25 电阻变化元件的驱动方法以及非易失性存储装置

Country Status (4)

Country Link
US (2) US8279658B2 (zh)
JP (1) JP4628501B2 (zh)
CN (1) CN102047422B (zh)
WO (1) WO2010109876A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366816A (zh) * 2012-03-26 2013-10-23 株式会社东芝 非易失性半导体存储器器件
CN112086118A (zh) * 2019-06-14 2020-12-15 旺宏电子股份有限公司 可变电阻式存储器、其编程方法及电压编程方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009107370A1 (ja) * 2008-02-25 2009-09-03 パナソニック株式会社 抵抗変化素子の駆動方法およびそれを用いた抵抗変化型記憶装置
JP4485605B2 (ja) * 2008-09-30 2010-06-23 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
WO2011096194A1 (ja) 2010-02-02 2011-08-11 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
JP5121864B2 (ja) * 2010-03-02 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
JP5431267B2 (ja) * 2010-08-04 2014-03-05 パナソニック株式会社 抵抗変化素子の駆動方法及び不揮発性記憶装置
JP5369071B2 (ja) * 2010-09-30 2013-12-18 シャープ株式会社 可変抵抗素子のフォーミング処理方法、及び、不揮発性半導体記憶装置
EP2626902B1 (en) * 2010-10-08 2016-05-04 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile storage element and method for manufacturing same
CN102568582A (zh) * 2010-12-24 2012-07-11 三星电子株式会社 可变电阻器件、包括可变电阻器件的半导体器件及操作方法
US8927331B2 (en) 2011-03-10 2015-01-06 Panasonic Corporation Method of manufacturing nonvolatile memory device
US9153319B2 (en) * 2011-03-14 2015-10-06 Panasonic Intellectual Property Management Co., Ltd. Method for driving nonvolatile memory element, and nonvolatile memory device having a variable resistance element
JP5270809B2 (ja) * 2011-06-10 2013-08-21 パナソニック株式会社 不揮発性記憶素子、及び不揮発性記憶装置
US9390797B2 (en) 2011-12-13 2016-07-12 Panasonic Intellectual Property Management Co., Ltd. Driving method of variable resistance element and non-volatile memory device
JP2014211937A (ja) * 2013-04-03 2014-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP6509037B2 (ja) * 2015-05-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた半導体システム及び半導体装置の制御方法
TWI774436B (zh) * 2016-09-21 2022-08-11 中國大陸商合肥睿科微電子有限公司 用於初始化電阻式記憶體裝置之技術

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515026A (ja) * 2003-12-18 2007-06-07 松下電器産業株式会社 抵抗変化材料の初期化方法、抵抗変化材料を用いた記憶素子、可変抵抗体を用いた不揮発性メモリ回路を初期化する方法
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2009001534A1 (ja) * 2007-06-22 2008-12-31 Panasonic Corporation 抵抗変化型不揮発性記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP4313372B2 (ja) * 2005-05-11 2009-08-12 シャープ株式会社 不揮発性半導体記憶装置
JP4594878B2 (ja) * 2006-02-23 2010-12-08 シャープ株式会社 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
WO2008047711A1 (fr) 2006-10-16 2008-04-24 Panasonic Corporation Réseau d'élément de stockage non-volatile et son procédé de fabrication
US7525786B1 (en) 2006-10-18 2009-04-28 Douglas Stephen C Extendable electronic immobilization staff
CN101828262B (zh) * 2007-10-15 2012-06-06 松下电器产业株式会社 非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置
JP2009141225A (ja) * 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
JP5170107B2 (ja) * 2007-12-07 2013-03-27 富士通株式会社 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
WO2009107370A1 (ja) 2008-02-25 2009-09-03 パナソニック株式会社 抵抗変化素子の駆動方法およびそれを用いた抵抗変化型記憶装置
JP5488463B2 (ja) * 2008-06-20 2014-05-14 日本電気株式会社 半導体記憶装置及びその動作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515026A (ja) * 2003-12-18 2007-06-07 松下電器産業株式会社 抵抗変化材料の初期化方法、抵抗変化材料を用いた記憶素子、可変抵抗体を用いた不揮発性メモリ回路を初期化する方法
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2009001534A1 (ja) * 2007-06-22 2008-12-31 Panasonic Corporation 抵抗変化型不揮発性記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366816A (zh) * 2012-03-26 2013-10-23 株式会社东芝 非易失性半导体存储器器件
CN112086118A (zh) * 2019-06-14 2020-12-15 旺宏电子股份有限公司 可变电阻式存储器、其编程方法及电压编程方法

Also Published As

Publication number Publication date
WO2010109876A1 (ja) 2010-09-30
JP4628501B2 (ja) 2011-02-09
US8395930B2 (en) 2013-03-12
US8279658B2 (en) 2012-10-02
CN102047422B (zh) 2013-04-24
US20120320661A1 (en) 2012-12-20
JPWO2010109876A1 (ja) 2012-09-27
US20110080770A1 (en) 2011-04-07

Similar Documents

Publication Publication Date Title
CN102047422B (zh) 电阻变化元件的驱动方法以及非易失性存储装置
CN101952893B (zh) 电阻变化元件的驱动方法及使用它的电阻变化型存储装置
US10109679B2 (en) Wordline sidewall recess for integrating planar selector device
CN101878507B (zh) 电阻变化元件的驱动方法、初始处理方法及非易失性存储装置
JP4202411B2 (ja) 抵抗変化型素子および抵抗変化型記憶装置
JP4607256B2 (ja) 不揮発性記憶装置及びその書き込み方法
CN102301425B (zh) 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
JP4252110B2 (ja) 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
JP4252624B2 (ja) 抵抗変化型記憶装置
US8120944B2 (en) Control circuit for forming process on nonvolatile variable resistive element and control method for forming process
US20130193396A1 (en) Variable resistive element, and non-volatile semiconductor memory device
CN102648522A (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
US9036398B2 (en) Vertical resistance memory device and a read method thereof
US8451647B2 (en) Resistance control method for nonvolatile variable resistive element
JP2011034637A (ja) 不揮発性半導体記憶装置
TW201535617A (zh) 非揮發性記憶體裝置
CN102612716B (zh) 非易失性存储装置
JP2011066363A (ja) 半導体装置及びその製造方法
JP4903919B1 (ja) 抵抗変化型不揮発性記憶装置
CN103339681B (zh) 电阻变化元件的驱动方法和非易失性存储装置
JP5431267B2 (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置
JP2011233211A (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置
JP2012169000A (ja) 抵抗変化素子の駆動方法、不揮発性記憶装置、抵抗変化素子および多値記憶方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200603

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.