CN101930847A - 陶瓷电子部件 - Google Patents

Abstract

本发明提供一种绝缘电阻的恶化被充分抑制的陶瓷电子部件(1)。陶瓷电子部件(1)具备：长方体状的陶瓷坯料(10)和一对内部电极(11、12)。一对内部电极(11、12)分别配置在陶瓷坯料(10)内部并在第一端面(10e)或第二端面(10f)露出。一对内部电极(11、12)分别与第一和第二主面(10a、10b)平行。一对内部电极(11、12)在高度方向相互对置。电子部品(1)中，内部电极(11、12)的宽度方向的两端部(11b、11c、12b、12c)形成有异相区域。在形成有异相区域的内部电极(11、12)的两端部的沿长度方向及高度方向的截面上，异相区域的占有率为85％以上。

Description

陶瓷电子部件

技术领域

本发明涉及一种陶瓷电子部件，具体而言，涉及一种在陶瓷坯料的内部形成有内部电极的陶瓷电子部件。

背景技术

近年，随着移动电话和便携式音乐播放器等电子设备的小型化，被搭载在电子设备上的电容器等陶瓷电子产品的小型化进程也被迅速推进。例如，对于以层叠陶瓷电容器为代表的层叠陶瓷电子部件，为了将芯片做小的同时还能确保规定的特征，尝试了对位于一对内部电极间的陶瓷层进行薄层化处理。

如果陶瓷层被薄层化，则施加在每层陶瓷层的电场强度变高。另外，随着陶瓷层的薄层化，由于每层陶瓷层的颗粒数变少，所以绝缘电阻的高晶界的数量也变少。从而，陶瓷层的绝缘电阻的恶化变得明显。通常，并非在整个陶瓷层上所产生的绝缘电阻的恶化都是一样的，在陶瓷层中，在局部薄的部分、位于内部电极的端部近傍的部分等的电场集中的部分容易产生绝缘电阻的恶化。

鉴于上述问题，例如，在下述专利文献1中，作为抑制陶瓷电子部件的绝缘电阻恶化的方法，在电介质层以及内部电极层中的至少一方形成包含Mg以及Mn元素的异相的方法被提出。

【专利文献1】日本特开2006-73623号公报

然而，如专利文献1中所记载的那样，作为抑制陶瓷电子部件的绝缘电阻的恶化的方法，即使在电介质层以及内部电极层中的至少一方形成包含Mg以及Mn元素的异相的情况下，也出现了难以充分抑制陶瓷电子部件的绝缘电阻恶化的情况。

发明内容

本发明是鉴于上述相关问题而作出的，其目的在于提供一种绝缘电阻的恶化被充分抑制的陶瓷电子部件。也就是说，其目的在于提供绝缘电阻高的陶瓷电子部件。

本发明的陶瓷电子部件具备长方体状的陶瓷坯料和一对内部电极。陶瓷坯料具有第一和第二主面、第一和第二侧面以及第一和第二端面。第一和第二主面沿长度方向以及宽度方向延伸。第一和第二侧面沿长度方向以及高度方向延伸。第一和第二端面沿宽度方向以及高度方向延伸。一对内部电极分别被配置在陶瓷坯料的内部。一对内部电极分别从第一端面或第二端面露出。一对内部电极分别与第一和第二主面平行。一对内部电极在高度方向上相互对置。在本发明的第二陶瓷电子部件中，在内部电极的宽度方向两端部形成有异相区域，该异相区域是构成陶瓷坯料的陶瓷中所含的金属氧化物固溶到构成内部电极的金属氧化物中而形成的。在形成有异相区域的内部电极两端部的沿长度方向以及高度方向的截面上，异相区域的占有率为85％以上。

在本发明的陶瓷电子部件的某个特定方面中，一对内部电极包括以在第一端面露出的方式形成在陶瓷坯料内部的第一内部电极、以在第二端面露出的方式形成在陶瓷坯料内部的第二内部电极，陶瓷电子部件还具备与第一内部电极连接的第一外部电极和与第二内部电极连接的第二外部电极，第一和第二外部电极的一部分位于陶瓷坯料的第一和第二侧面上。

在本发明的陶瓷电子部件的其他特定方面中，内部电极含有Ni、Cu、Ag、Pd以及Au中的至少一种金属。

在本发明的陶瓷电子部件的其他特定方面中，内部电极含有Ni。

在本发明的陶瓷电子部件的其他特定方面中，异相区域中含有Mg、Mn、Ni、Li、Si、Ti以及Ba中的至少一种。

在本发明的陶瓷电子部件的其他特定方面中，异相区域包含Mg。

在本发明的陶瓷电子部件的其他特定方面中，内部电极含有作为主成分的Ni，异相区域包含NiO和MgO的固溶体。

在本发明的陶瓷电子部件的其他特定方面中，异相区域的电阻率比内部电极的电阻率高，比陶瓷坯料的电阻率低。

发明效果

在本发明的陶瓷电子部件中，在内部电极的宽度方向的两端部形成有异相区域，该异相区域是构成陶瓷坯料的陶瓷所包含的金属氧化物固溶到构成内部电极的金属氧化物而形成的，在形成有异相区域的内部电极的两端部的沿长度方向以及高度方向的截面，异相区域的占有率为85％以上，能够充分抑制绝缘电阻的恶化。

附图说明

图1是陶瓷电子部件的概略立体图。

图2是沿图1中II-II线剖开的部分的概略剖面图。

图3是沿图1中III-III线剖开的部分的概略剖面图。

图4是沿图3中IV-IV线剖开的部分的概略剖面图。

图5是沿图3中V-V线剖开的部分的概略剖面图。

图6是原始陶瓷层叠体的立体图。

图7是沿图6的VII-VII线剖开的部分的剖面图。

图8是沿图6的VIII-VIII线剖开的部分的剖面图。

图9是用于说明形成间隙(gap)的工序的示意性立体图。

图10是用于说明将集合体截断为各个芯片的工序的示意性立体图。

图11是用于固定原始陶瓷层叠体的夹具的概略立体图。

图12是内部电极的截面的电子显微镜照片。

图13示出了将内部电极的截面的电子显微镜照片二值化后的状态。

图14是用于说明测定异相率的工序的概略剖面图。

图15是位于高度方向上的最外侧的内部电极的概略剖面图。

图16是沿内部电极的宽度方向以及长度方向的概略剖面图。

图17是形成有异相区域的陶瓷电子部件的一部分的沿高度方向H以及宽度方向W的截面的电子显微镜照片。

图18是未形成异相区域的陶瓷电子部件的一部分的沿高度方向H以及宽度方向W的截面的电子显微镜照片。

图19是陶瓷电子部件的一部分的沿长度方向L以及宽度方向W的截面的电子显微镜照片。

附图标记说明

1…陶瓷电子部件

10…陶瓷坯料

10a…陶瓷坯料的第一主面

10b…陶瓷坯料的第二主面

10c…陶瓷坯料的第一侧面

10d…陶瓷坯料的第二侧面

10e…陶瓷坯料的第一端面

10f…陶瓷坯料的第二端面

10g…陶瓷层

10h…间隙

11…第一内部电极

11b、11c…第一内部电极的端部

12…第二内部电极

12b、12c…第二内部电极的端部

13…第一外部电极

13a…第一外部电极的第一部分

13b…第一外部电极的第二部分

13c…第一外部电极的第三部分

13d…第一外部电极的第四部分

13e…第一外部电极的第五部分

14…第二外部电极

14a…第二外部电极的第一部分

14b…第二外部电极的第二部分

14c…第二外部电极的第三部分

14d…第二外部电极的第四部分

14e…第二外部电极的第五部分

20…陶瓷层叠体

21…层叠体主体

21c…层叠体主体的第一侧面

21d…层叠体主体的第二侧面

22…集合体

23…框体

24…用于形成间隙的膏剂

25…涂刷器

26…截断辊

30…夹具

具体实施方式

以下，以图1示出的陶瓷电子部件为例对实施了本发明的优选方式进行说明。

图1是本实施方式的陶瓷电子部件的概略立体图。图2是沿图1中II-II线剖开的部分的概略剖面图。图3是沿图1中III-III线剖开的部分的概略剖面图。图4是沿图3中IV-IV线剖开的部分的概略剖面图。图5是沿图3中V-V线剖开的部分的概略剖面图。

如图1～图3所示，陶瓷电子部件1具备长方体状的陶瓷坯料10。如图1以及图2所示，陶瓷坯料10具有沿长度方向L以及宽度方向W延伸的第一和第二主面10a、10b。如图1以及图3所示，陶瓷坯料10具有沿高度方向H以及长度方向L延伸的第一和第二侧面10c、10d。另外，如图2所示，陶瓷坯料10还具有沿高度方向H以及宽度方向W延伸的第一和第二端面10e、10f。

并且，在本说明书中，“长方体状”为包括角部、棱线部为倒角状或者圆弧倒角状的长方体在内的形状。也就是说，“长方体状”的构件是指具有第一和第二主面、第一和第二侧面以及第一和第二端面的全部构件。并且，也可以在主面、侧面、端面的一部分或者整体上形成有凹凸等。

对于陶瓷坯料10的尺寸没有特别限定，例如，陶瓷坯料10的高度尺寸、长度尺寸以及宽度尺寸可以分别为0.1mm～10mm左右。

对于陶瓷坯料10由具有某种程度以上的绝缘性的材料形成这一点，没有特别的限制。本实施方式中，陶瓷坯料10由陶瓷形成。具体而言，陶瓷坯料10由在高度方向H上层叠了多个陶瓷层的陶瓷层层叠体构成。

对于形成陶瓷坯料10的陶瓷电子的种类没有特殊限制，能够根据所期望的陶瓷电子部件1的特性来进行适当的选择。

例如，陶瓷电子部件1为电容器的情况下，能够利用电介质陶瓷来形成陶瓷坯料10。作为电介质陶瓷的具体例子，例如，可以列举出BaTiO₃、CaTiO₃、SrTiO₃、CaZrO₃等。

例如，陶瓷电子部件1为压电部件的情况下，能够以压电陶瓷来形成陶瓷坯料10。作为压电陶瓷的具体例子，例如可以列举出PZT(锆钛酸铅)系陶瓷等。

例如，陶瓷电子部件1为热敏电阻的情况下，能够以半导体陶瓷来形成陶瓷坯料10。作为半导体陶瓷的具体例，例如可以列举出尖晶石系陶瓷等。

例如，陶瓷电子部件1为电感器的情况下，能够以磁性体陶瓷来形成陶瓷坯料10。作为磁性体陶瓷的具体例子，例如，可以列举出铁素体陶瓷等。

如图2以及图3所示，在陶瓷坯料10的内部，大致为矩形形状的多个第一和第二内部电极11、12沿高度方向以等间距交替配置。第一和第二内部电极11、12分别与第一和第二主面10a、10b平行。第一和第二内部电极11、12在高度方向H上隔着陶瓷层10g相互对置。并且，对于陶瓷层10g的厚度没有特殊限制，例如可以将其设为0.5～10μm左右。对于第一和第二内部电极11、12的各自的厚度也没有特殊限制，例如可以设为0.5μm～2.0μm左右。另外，第一和第二内部电极11、12的各自的厚度例如也可以不足0.5μm。

第一和第二内部电极11、12各自只在第一端面10e以及第二端面10f中的一方露出。具体而言，如图2所示，第一内部电极11在第一端面10e露出。如图2以及图3所示，第一内部电极11未在第二端面10f、第一和第二主面10a、10b以及第一和第二侧面10c、10d露出。如图2所示，第二内部电极12在第二端面10f露出，并且如图2以及图3所示，第二内部电极12并未在第一端面10e、第一和第二主面10a、10b以及第一和第二侧面10c、10d露出。因此，如图3所示，陶瓷坯料10的宽度方向W的两端部形成有未配置第一和第二内部电极11、12的间隙10h。并且，对于间隙10h沿宽度方向W的尺寸没有特殊限制，例如可以设为0.02mm～0.5mm左右。

第一和第二内部电极11、12含有合适的导电材料。第一和第二内部电极11、12优选含有例如Ni、Cu、Ag、Pd以及Au中的1种以上的金属。第一和第二内部电极11、12例如也可以由Ag-Pd等的合金来形成。

如图1所示，陶瓷电子部件1具备第一和第二外部电极13、14。如图2以及图4所示，第一外部电极13与第一内部电极11连接。另外，如图2以及图5所示，第二外部电极14与第二内部电极12连接。

如图1、图2、图4以及图5所示，第一和第二外部电极13、14分别以从两端面10e、10f到达第一和第二主面10a、10b以及第一和第二侧面10c、10d的形式形成。换句话说，第一和第二外部电极13、14的各自的一部分位于第一和第二主面10a、10b以及第一和第二侧面10c、10d上。

具体而言，第一外部电极13具有：在第一端面10e上形成的第一部分13a、在第一主面10a上形成的第二部分13b、在第二主面10b上形成的第三部分13c、在第一侧面10c上形成的第四部分13d以及在第二侧面10d上形成的第五部分13e。第二外部电极14具有：在第二端面10f上形成的第一部分14a、在第一主面10a上形成的第二部分14b、在第二主面10b上形成的第三部分14c、在第一侧面10c上形成的第四部分14d、在第二侧面10d上形成的第五部分14e。

第一和第二外部电极13、14由包含适当的导电材料的导电膜或者包含导电膜的层叠膜形成。具体而言，在本实施方式中，第一和第二外部电极13、14分别具有在第一、第二端面10e、10f上形成的一个或者多个基底层以及在基底层上方形成的一个或者多个镀敷层。

基底层例如通过烧结金属层来形成，也可以通过镀敷层、由向热硬化性树脂或者光硬化性树脂添加了导电性填充料的导电性树脂构成的导电性树脂层来构成基底层。烧结金属层可以是与第一和第二内部电极11、12同时烧成的基于同时烧成法的产物，也可以是涂布导电性膏剂后进行烧结的基于逐次烧成法的产物。

对于基底层所包含的导电材料没有特殊限制，作为基底层所包含的导电材料的具体例子，例如可以列举出Cu、Ni、Ag、Pd、Au等金属以及Ag-Pd等的含有上述金属中的1种以上的合金等。

基底层的最大厚度例如可设为20μm～100μm。

镀敷层例如由Cu、Ni、Sn、Ag、Pd、Au等金属以及Ag-Pd等包含上述金属中的1种以上的合金等来形成。

镀敷层1每层最大厚度例如可设为1μm～10μm。

并且，基底层和镀敷层之间也可以配有用于减缓应力的树脂层。

(异相区域)

如图3～图5所示，在本实施方式中，第一和第二内部电极11、12的宽度方向W的两端部11b、11c、12b、12c上形成有异相区域，该异相区域是构成陶瓷坯料10的陶瓷中所包含的金属氧化物固溶于构成内部电极11、12的金属氧化物而形成的。如图4以及图5示意性所示，异相区域从第一和第二内部电极11、12的长度方向L的一侧的端部横跨另一侧的端部而连续分布。在第一和第二内部电极11、12的宽度方向W的两端部11b、11c、12b、12c的沿长度方向L以及高度方向H的截面上，第一和第二内部电极11、12的异相区域的占有率为85％以上。具体而言，在两端部11b、11c、12b、12c沿长度方向L以及高度方向H的各个截面上，第一和第二内部电极11、12的异相区域的占有率为85％以上。

图17是形成有异相区域的陶瓷电子部件的一部分的沿高度方向H以及宽度方向W的截面的电子显微镜照片。图18是未形成有异相区域的陶瓷电子部件的一部分的沿高度方向H以及宽度方向W的截面的电子显微镜照片。图19是沿陶瓷电子部件的一部分的长度方向L以及宽度方向W的截面的电子显微镜照片。

在图18中没有观察到内部电极上色调不同的部分，与此相对，在图17中可观察到内部电极的宽度方向W的端部上的色调不同的部分。另外，如图19所示，内部电极宽度方向W的端部沿长度方向L其色调连续不同。这样，在内部电极形成有异相区域的情况下，产生色调与内部电极的其他部分不同的部分。因此，基于电子显微镜的观察能够确认异相区域是否存在。

在异相区域，以将包含在陶瓷内的金属氧化物(主要为陶瓷的副成分)引入到构成内部电极的金属氧化物的形式，来推断出发生固溶物。作为其根据可例举如下事实：发明人用TEM(透射电子显微镜)进行解析之际，得到了异相区域的结晶晶格型与构成内部电极的金属的氧化物相同(例如，若为NiO则是NaCl型)，而与陶瓷的结晶晶格型(例如，陶瓷若为BaTiO₃则是钙钛矿型)不同的结果。异相区域是在陶瓷坯料10的烧成工序、退火工序中通过构成陶瓷坯料10的陶瓷与构成第一和第二内部电极11、12的金属发生反应而形成的。

另外，异相区域的电阻率比第一和第二内部电极11、12的电阻率高，但比陶瓷坯料10的电阻率低。通常，在邻接的第一和第二内部电极11、12的端部之间，具有电场容易集中的趋势，但是，如本实施方式所公开的那样，通过在内部电极的端部形成电阻率比内部电极高的异相区域，从而在异相区域内电流的流动变得较难，进而可以推断出电场的集中得到缓解。因此，可以推断出在内部电极间难以产生绝缘破坏，从而能够抑制绝缘电阻的恶化。

作为从陶瓷坯料向异相区域固溶的金属氧化物的具体例子，例如可以列举出Mg、Mn、Ni、Li、Si、Ti以及Ba等氧化物。当然，也可以将这些氧化物的2种以上固溶于异相区域。

例如，第一和第二内部电极11、12含有Ni、而在陶瓷坯料10混杂有Mg的情况下，烧成时在第一和第二内部电极11、12发生Ni氧化，进一步，通过从陶瓷坯料10来固溶Mg，以形成由于NiO和MgO的固溶体构成的异相区域。

如上所述，在本实施方式中，异相区域从第一和第二内部电极11、12的宽度方向W的两端部11b、11c、12b、12c的长度方向L的一侧端部横跨另一侧端部连续分布。换句话说，在第一和第二内部电极11、12的宽度方向W的两端部11b、11c、12b、12c的沿长度方向L以及高度方向H的截面上，第一和第二内部电极11、12的异相区域的占有率为85％以上。因此，如下述的实施例所证实的那样，能够抑制绝缘电阻的恶化，从而得到具有高绝缘电阻的陶瓷电子部件1。

并且，在本实施方式中，异相区域至少形成在第一和第二内部电极11、12的宽度方向W的两端部11b、11c、12b、12c即可，例如，异相区域也可以形成在例如第一和第二内部电极11、12的两端部11b、11c、12b、12c以外的部分的端部、表面。

例如，如图15所示，在高度方向的最外侧的内部电极11、12(也就是说，离第一和第二主面10a、10b最近的内部电极11、12)中，异相区域不仅是形成在内部电极11、12的宽度方向的两端部，也可以形成在内部电极11、12的主面侧表层的整体。

另外，例如，如图16所示，在内部电极11、12的长度方向L的端部也可以形成异相区域。并且，在图3、4、5、13、15以及16中，内部电极11、12中填充有与其他部分不同的剖面线的部分即为异相区域。

(陶瓷电子部件1的制造方法)

对于陶瓷电子部件1的制造方法没有特殊的限制，例如，能够以公知的制造方法制造陶瓷电子部件1。但是，从高效地在两端部11b、11c、12b、12c形成异相方面来看，优选在烧成时将两端部11b、11c、12b、12c和陶瓷坯料10密接。因此，在此列举下述的制造方法作为本实施方式的陶瓷电子部件1优选的制造方法。

首先，准备陶瓷印制电路基板、用于形成内部电极的导电性膏剂以及用于形成外部电极的导电性膏剂。陶瓷印制电路基板和各导电性膏剂中含有粘合剂和溶剂。作为粘合剂和溶剂能够适用公知的粘合剂与溶剂。用于形成外部电极的导电性膏剂也可以含有玻璃。

接下来，通过利用网板印刷法等的公知的印刷法在陶瓷印制电路基板上塗布用于形成内部电极的导电性膏剂，从而形成用于形成内部电极的图案。

接下来，层叠多个未形成有用于形成内部电极的图案的陶瓷印制电路基板，并在其上方层叠多个形成有用于形成内部电极的图案的陶瓷印制电路基板，然后在其上方，层叠多个未形成有用于形成内部电极的图案的陶瓷印制电路基板，从而形成原始的母层叠体。根据需要，可以通过静水压挤压等在层叠方向上对母层叠体进行挤压，使得被层叠的陶瓷电子印制电路基板压合。

接下来，将原始母层叠体切成规定的大小，以形成原始陶瓷层叠体。图6是该原始陶瓷层叠体的立体图。图7是沿图6的VII-VII线剖开的部分的剖面图，图8是沿图6的VIII-VIII线剖开的部分的剖面图。如图6～图8所示，原始陶瓷层叠体20具有在内部形成有第一和第二内部电极11、12的层叠体主体21。第一和第二内部电极11、12在层叠体主体21的两侧面21c、21d露出。也就是说，原始陶瓷层叠体20没有间隙。这样，在通过切离使得第一和第二内部电极11、12的端部露出的情况下，内部电极11、12的端面成为竖立的状态(相对于内部电极面接近垂直的状态)。相反，通过切离使得第一和第二内部电极11、12的端部不露出的情况下，内部电极11、12的端面成为倾斜的状态。也就是说，印刷时的导电性膏剂的形状原封不动地被保留。

接下来，在原始陶瓷层叠体20上形成间隙。具体而言，如图9所示，以第一侧面21c朝上的方式，将原始陶瓷层叠体20呈矩阵状排列的集合体22嵌入框体23内。此时，预先设定间隙的厚度量，以使集合体22的表面位于比框体23的表面低的位置。然后，通过使用涂刷器25涂布用于形成间隙的膏剂24并使其干燥，从而在第一侧面21c上形成间隙。用于形成间隙的膏剂24优选为不会从第一侧面21c滴落的高粘度物质。需要说明的是，用于形成间隙的膏剂24的组成可以与原始陶瓷层叠体20的组成相同，当然也可以不同。优选的是，至少在用于形成间隙的膏剂24内含有固溶于异相区域的成分。作为进一步优选的方案，用于形成间隙的膏剂24与原始陶瓷层叠体20两方都含有固溶于异相区域的成分。这种情况下，间隙10h与内部电极11、12在高度方向H上对置的间隙10h以外的部分两方都含有例如Mg等固溶于异相区域的成分。并且，优选用于形成间隙的膏剂24与原始陶瓷层叠体20上的固溶于异相区域的成分的含有量相等。

接下来，采用同样方法，在第二侧面21d上也形成间隙。

这样，通过分别地形成间隙，能够使原始陶瓷层叠体20及间隙与第一及第二内部电极11、12相密接。因此，能够在后面的烧成工序来形成合适的异相区域。

接下来，将形成了间隙的集合体22截断成各个芯片。对于截断的方法没有特殊限制，例如，如图10所示，可以使用截断辊26以辊子切断(rollerbreak)方式将集合体22截断成各个芯片。

接下来，烧成各个芯片。由此，在形成内部形成有第一和第二内部电极11、12的陶瓷坯料10的同时，还在第一和第二内部电极11、12形成异相区域。烧成温度能够根据第一和第二内部电极11、12的材料以及所使用的陶瓷的种类来进行适当的设定。烧成温度例如可以设为900℃～1300℃左右。烧成时的氛围可以是大气氛围，也可以是氮气氛围、含有水蒸汽的氮气氛围等。尤其优选的是，烧成时的氛围为氮气氛围等惰性气体氛围或者还原性氛围。对于烧成时的氛围，氧分压优选在1.05×10^-9MPa～1.83×10^-9MPa的范围内。

接下来，对陶瓷坯料10的两端面10e、10f涂布用于形成外部电极的导电性膏剂，进行烧结。烧结的温度例如优选为700～900℃左右。烧结时的氛围可以为大气氛围，也可以是氮气氛围、含有水蒸气的氮气氛围等。

进一步，通过根据需要来形成镀敷层，从而形成第一和第二外部电极13、14。

并且，对于间隙的形成工序，可以不形成集合体22，例如，如图11所示，可以将原始陶瓷层叠体20固定在形成有与原始陶瓷层叠体20的形状尺寸实质上相同的开口或者凹部的夹具30内来进行该工序。

(实施例)

以下述条件，并基于上述制造方法制作了陶瓷电子部件的样品1～6。

陶瓷电子部件尺寸：长度1.6mm×宽度0.8mm×高度0.5mm；陶瓷印制电路基板以及陶瓷膏剂所包含的陶瓷材料：以BaTiO₃为主成分的陶瓷。但是，在样品2～6中按照下述的表1中示出的比率添加了Mg。

陶瓷层的厚度：2.0μm

内部电极的材料：Ni

内部电极的厚度：1.0μm

内部电极的总数：140个

外部电极的材料：Cu

外部电极的厚度：40μm

烧成温度：1200℃(最高温度)

烧成时间：24小时

烧成氛围：还原性氛围(1200℃下氧分压为1.05×10^-9MPa)

外部电极的烧结温度：800℃(最高温度)

外部电极的烧结时间：1小时

外部电极的烧结氛围：还原性氛围

接下来，从所得到各个的样品1～6到所观察到异相区域，削掉间隙，用显微镜观察截面。然后，基于显微镜的观察结果，通过以下的要领来算出内部电极的两端部的沿长度方向L以及高度方向H的截面上的异相区域的占有率(异相率)。

首先，对于观察异相的部位，共观察到了下列五个部位，即：从第一主面开始的第10层的内部电极；从第二主面开始的第10层的内部电极；与第二主面相比其陶瓷坯料的高度尺寸为1/4左右的、位于第一主面侧的部分的内部电极；与第二主面相比其陶瓷坯料的高度尺寸为1/2左右的、位于第一主面侧的部分的内部电极；与第二主面相比其陶瓷坯料的高度尺寸为3/4左右的、位于第一主面侧的部分的内部电极。

另外，如图14所示，由于烧成时产生的收缩等原因，在实际所获得的样品中，存在内部电极的宽度方向W的端部的位置不固定的情况。因此，首先，到内部电极11、12露出为止切削陶瓷电子部件1的样品的端面，并通过电子显微镜观察该样品，从而确认出内部电极11、12中产生异相的端部11c、12c的位置。接下来，根据该确认结果，对样品的侧面进行切削，以使成为上述观察对象的5个部位的产生异相的部分露出。具体而言，对于图14所示出的样品，通过将样品的侧面切削到点划线C，而使发生内部电极的异相的部分露出。并且，通过一次磨削无法一次性观察到成为上述观察对象的5个部位的情况下，进行分阶段的磨削，并且每次磨削都通过上述的电子显微镜来观察产生异相的部分所露出的部位。

然后，拍摄成为上述观察对象的五个部位的电子显微镜照片，并将其图像进行二值化。图12示出了所拍摄的电子显微镜照片的一个例子，图13示出了二值化后的电子显微镜照片。在图13中，白色的部分为金属Ni，黑色的部分为异相区域。然后根据二值化后的电子显微镜照片算出异相区域的占有率。其结果如下述的表1所示。并且，异相率成为5个部位的平均值。但是，在各个样品所观察到的5个部位的异相率基本上没有偏差。

另外，对于样品1～6，使用直流电源以50V/s对绝缘破坏电压(BDV：BreakDown Voltage)升压，并通过测定破坏电压来测定绝缘破坏电压，在温度为150℃、施加电压为12.6V的条件下进行高温负荷试验(HALT：HighAccelerated Life Test)，通过威布尔曲线算出平均故障寿命(MTTF：MeanTime To Failure)。结果如下述表1所示。

【表1】

	Mg的添加量(Mol％)	异相率(％)	BDV(V)	MTTF(小时)
					样品1	0	42	86	8
样品2	1.0	85	132	34

样品3	1.5	93	146	40
					样品4	1.8	97	148	41
样品5	2.0	100	153	41
					样品6	0.5	73	112	25

如表1所示，可以得知在内部电极的两端部的异相率不足85％的情况下，绝缘破坏电压低且平均故障寿命短，而在内部电极的两端部的异相率为85％以上的情况下，绝缘破坏电压高且平均故障寿命长。从该结果可知，通过将内部电极的两端部的异相率设为85％以上，也就是说，使得长度方向连续生成异相区域，能够提高绝缘电阻，从而，能够取得抑制绝缘破坏的发生的效果。另外还可以得知，通过将内部电极的两端部的异相率设为93％以上，能够进一步提高绝缘电阻。

Claims (8)

1.一种陶瓷电子部件，具备：

陶瓷坯料，其为具有沿长度方向以及宽度方向延伸的第一和第二主面、沿长度方向以及高度方向延伸的第一和第二侧面、沿宽度方向以及高度方向延伸的第一和第二端面的长方体状；

一对内部电极，分别以在所述第一端面或所述第二端面露出的方式，与所述第一和第二主面平行地配置在所述陶瓷坯料的内部，并且在高度方向上相互对置；

在所述内部电极的宽度方向两端部形成有异相区域，该异相区域是构成所述陶瓷坯料的陶瓷中所含的金属氧化物固溶到构成所述内部电极的金属氧化物中而形成的；

在形成有所述异相区域的所述内部电极的两端部的沿长度方向以及高度方向的截面上，所述异相区域的占有率为85％以上。

2.如权利要求1所述的陶瓷电子部件，其中，

在所述一对内部电极上包括第一内部电极和第二内部电极，所述第一内部电极以在所述第一端面露出的方式形成在所述陶瓷坯料内部，所述第二内部电极以在所述第二端面露出的方式形成在所述陶瓷坯料内部，

所述陶瓷电子部件还具备与所述第一内部电极连接的第一外部电极和与所述第二内部电极连接的第二外部电极，

所述第一和第二外部电极的一部分位于所述陶瓷坯料的第一和第二侧面上。

3.如权利要求1或2所述的陶瓷电子部件，其中，

所述内部电极含有Ni、Cu、Ag、Pd以及Au中的至少一种金属。

4.如权利要求3所述的陶瓷电子部件，其中，

所述内部电极含有Ni。

5.如权利要求1、2或4所述的陶瓷电子部件，其中，

所述异相区域中含有Mg、Mn、Ni、Li、Si、Ti以及Ba中的至少一种。

6.如权利要求5所述的陶瓷电子部件，其中，

所述异相区域中含有Mg。

7.如权利要求1、2、4或6所述的陶瓷电子部件，其中，

所述内部电极含有Ni，所述异相区域包含NiO和MgO的固溶体。

8.如权利要求1、2、4或6所述的陶瓷电子部件，其中，

所述异相区域的电阻率比所述内部电极的电阻率高，比所述陶瓷坯料的电阻率低。

Images