CN101866684B - 半导体存储器装置及其刷新控制方法 - Google Patents

半导体存储器装置及其刷新控制方法 Download PDF

Info

Publication number
CN101866684B
CN101866684B CN200910171086.3A CN200910171086A CN101866684B CN 101866684 B CN101866684 B CN 101866684B CN 200910171086 A CN200910171086 A CN 200910171086A CN 101866684 B CN101866684 B CN 101866684B
Authority
CN
China
Prior art keywords
signal
refresh
source
line
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910171086.3A
Other languages
English (en)
Other versions
CN101866684A (zh
Inventor
吴荣训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101866684A publication Critical patent/CN101866684A/zh
Application granted granted Critical
Publication of CN101866684B publication Critical patent/CN101866684B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

公开了一种半导体存储器装置及其刷新控制方法。半导体存储器装置包括存储单元区块，所述存储单元区块包括多个浮动体单元(FBC)晶体管。每个FBC晶体管具有连接至字线的栅极、连接至位线的漏极和连接至源线的源极。通过在多个浮动体单元晶体管中共享源线来形成FBC晶体管对。半导体存储器装置还包括刷新控制器。刷新控制器被配置成响应于刷新信号来产生刷新使能信号，顺序地使能刷新读取信号和刷新写入信号，以及通过使能刷新读取信号来读取存储在存储单元区块中的数据，并通过使能刷新写入信号来将读取数据重写到存储单元区块中。

Description

半导体存储器装置及其刷新控制方法
技术领域
本发明涉及一种半导体存储器装置，更具体而言，涉及一种半导体存储器装置的存储单元及其控制电路。
背景技术
常规的动态随机存取存储器(DRAM)包括许多存储单元，每个存储单元包括一个晶体管和一个电容器以便存储数据。但是，具有这些存储单元的普通结构并不适合降低存储核心区域的面积，使得在提高半导体存储器装置的集成度时存在技术上的限制。因此，已经开发了一种用于将存储单元的晶体管和电容器实施为一个晶体管的浮动体单元(FBC，Floatingbody cell)技术。
以下将参照附图更为详细地描述FBC技术。
图1为实施FBC的晶体管的横截面图，并图示出N型晶体管作为示例。在此应理解所述附图未必是成比例地绘制，在某些情况下比例会被放大以便更为清楚地描述本发明的某些特征。
如图1所示，类似于普通的N型MOS晶体管，实施FBC的晶体管具有以下结构：掺杂有N型杂质的源极1与漏极2被配置在半导体衬底上，而栅极电极3与栅极氧化层4形成在源极1与漏极2的顶部部分的预定区域处。但是，绝缘层5设置在本体区域的中间部分中。因此，该本体区域被分成浮动体部分6和衬底部分7。并且，浮动体部分6和衬底部分7掺杂有P型杂质。
绝缘层5介于浮动体部分6与衬底部分7之间，因此，利用分别施加于源极1、漏极2与栅极电极3的电压而将空穴累积在浮动体部分6中。因此，虚拟电容器(virtual capacitor)形成在FBC中。由于以上产生的电容器的特性，晶体管可作为存储单元，该存储单元具有切换晶体管与存储单元彼此组合的结构。
为了实施FBC技术，预定的电压必须在读取操作或写入操作中准确地施加于晶体管的源极、漏极与栅极中的每一个。另外，在FBC技术中，需要支持保持操作以及读取和写入操作，并且即使在写入操作期间，输入逻辑值1的操作和输入逻辑值0的操作也需要不同。
另外，根据每个操作而要施加于源极、漏极与栅极的电压电平显示于表1。
[表1]
写入1操作 写入0操作 读取操作 保持操作
源极电压 2.5V 2.5V 2.5V 0V
漏极电压 0V 0.5V 0V 0V
栅极电压 0.5V 0.5V -1.0V -1.5V
如表1所示，FBC技术中的单元晶体管在执行四种不同操作时，应在其源极、漏极与栅极处施加所设定的电压。为此，应提供一种可以针对每种操作来供应电压到单元晶体管的源极、漏极和栅极中的每一个的电路。
到目前为止，因为尚未开发出用于供应电压到每个单元晶体管的源极、漏极与栅极的电路，FBC技术难以用于半导体存储器装置的存储单元。而且，与DRAM类似，采用FBC技术的半导体存储器装置的数据也是易失性的。因此，即使在本文的方案中，也需要执行刷新操作，并且应提供相关的技术配置。因此，非常需要相关电路的开发以便采用FBC技术来提高半导体存储器装置的集成度。
发明内容
本发明提供一种半导体存储器装置及其刷新控制方法，其能够在存储核心区域的单元晶体管中实施FBC技术。
在第一实施例中，半导体存储器装置包括存储单元区块，该存储单元区块包括多个浮动体单元(FBC)晶体管，每个FBC晶体管具有连接至字线的栅极、连接至位线的漏极和连接至源线的源极，其中通过共享FBC晶体管中的源线而形成FBC晶体管对。半导体存储器装置还包括刷新控制器。刷新控制器被配置成响应于刷新信号来产生刷新使能信号，顺序地使能刷新读取信号和刷新写入信号，以及响应于使能的刷新读取信号来读取存储在存储单元区块中的数据，并响应于使能的刷新写入信号来将读取数据重写到存储单元区块中。
在第二实施例中，半导体存储器装置包括：刷新控制器，被配置成响应于刷新信号来产生刷新使能信号、刷新读取信号、刷新写入信号和刷新感测放大使能信号；行操作控制器，被配置成当刷新使能信号被使能时响应于刷新读取信号和刷新写入信号来供应电压到存储单元区块的字线和源线；列操作控制器，被配置成当刷新使能信号被使能时响应于刷新读取信号、刷新感测放大使能信号和刷新写入信号来放大从存储单元区块的位线传来的数据，并被配置成供应对应于放大的数据的电压到位线；以及数据总线开关，被配置成当刷新使能信号被使能时，中断放大的数据到数据输入/输出总线的输出。
在第三实施例中，半导体存储器装置包括：行刷新计数器，被配置成当刷新使能信号被使能时通过执计数操作来产生行计数信号和源计数信号；行地址解码器，被配置成通过解码行计数信号而产生行选择信号；源地址解码器，被配置成通过解码源计数信号而产生源选择信号；行操作控制器，被配置成当刷新使能信号被使能时响应于行选择信号和源选择信号顺序地供应电压到存储单元区块的多个字线和多个源线；列刷新计数器，被配置成当刷新使能信号被使能时通过执行计数操作来产生列计数信号；列地址解码器，被配置成通过解码列计数信号来产生列选择信号；以及列操作控制器，被配置成当刷新使能信号被使能时响应于列选择信号顺序地重写存储单元区块的多个位线的数据。
在第四实施例中，提供一种半导体存储器装置的刷新控制方法，该半导体存储器装置包括存储单元区块，该存储单元区块具有多个浮动体单元(FBC)晶体管，FBC晶体管具有连接至字线的栅极、连接至位线的漏极和连接至源线的源极，其中通过共享FBC晶体管中的源线而形成FBC晶体管对，该刷新控制方法包括：当刷新信号被使能时使能刷新读取信号；响应于刷新读取信号通过供应电压到字线、源线和位线而从任意一个存储单元输出数据；禁止刷新读取信号和使能刷新写入信号；以及，响应于刷新写入信号通过供应具有与从存储单元输出的数据的逻辑值对应的电平的电压而重写位线中的数据。
在第五实施例中，提供一种半导体存储器装置的刷新控制方法，该半导体存储器装置包括存储单元区块，该存储单元区块包括多个浮动体单元(FBC)晶体管，每个FBC晶体管具有连接至字线的栅极、连接至位线的漏极和连接至源线的源极，其中通过共享多个浮动体单元晶体管中的源线而形成FBC晶体管对，该刷新控制方法包括：当刷新使能信号被使能时供应用于读取操作或写入操作的电压到第一字线和第一源线；顺序地执行所述多个位线中的数据的重写操作；停用第一字线，并供应用于读取或写入操作的电压到第二字线；顺序地再次执行所述多个位线的数据的重写操作；以及，停用第二字线和第一源线，并激活第三字线和第二源线。
这些及其它的特征、方面及实施例在以下的“具体实施方式”中进行说明。
附图说明
结合附图说明特征、方面及实施例，其中：
图1为实施FBC的晶体管的横截面图；
图2为示出根据一个实施例的半导体存储器装置的存储核心区域的配置的框图；
图3为示出图2的刷新控制器的操作的波形图；
图4为根据一个实施例的图2的示例性存储单元区块的配置图；
图5为根据一个实施例的图2的示例性字线驱动器的配置图；
图6为根据一个实施例的图2的示例性源线驱动器的配置图；
图7为根据一个实施例的图2的示例性位线复用器的配置图；以及
图8为根据一个实施例的图2的示例性感测放大器和位线驱动器的配置图。
具体实施方式
图2为示出根据一个实施例的半导体存储器装置的存储核心区域的配置的框图。
如图2所示，半导体存储器装置可以包括刷新控制器10、行刷新计数器11、行地址解码器12、源地址解码器13、行操作控制器14、列刷新计数器15、列地址解码器16、列操作控制器17、数据总线开关18以及存储单元区块19。
刷新控制器10可响应于刷新信号rfsh来产生刷新使能信号rfen、刷新读取信号rfrd、刷新写入信号rfwt以及刷新感测放大使能信号rfsaen。行刷新计数器11可响应于刷新使能信号rfen通过执行计数操作来产生多位行计数信号rcnt和多位源计数信号scnt。行地址解码器12可响应于刷新使能信号rfen通过解码行计数信号rcnt来产生多位行选择信号xs。源地址解码器13可响应于刷新使能信号rfen通过解码源计数信号scnt来产生多位源选择信号ss。行操作控制器14可响应于刷新使能信号rfen、正常行读取信号nrrd、刷新读取信号rfrd、正常行写入信号nrwt、刷新写入信号rfwt、多位行选择信号xs和多位源选择信号ss来供应电压到多个字线WL和多个源线SL。
列刷新计数器15可响应于刷新使能信号rfen通过执行计数操作来产生多位列计数信号ccnt。列地址解码器16可响应于刷新使能信号rfen通过解码多位列计数信号ccnt来产生多位列选择信号ys。列操作控制器17可响应于刷新使能信号rfen、正常列读取信号ncrd、刷新读取信号rfrd、正常列写入信号ncwt、刷新写入信号rfwt、正常感测放大使能信号nsaen、刷新感测放大使能信号rfsaen以及多位列选择信号ys而驱动和转移输入数据d_in到多个位线BL中的任意一个或者放大和输出自多个位线BL中的任意一个传送的数据作为放大数据d_amp。数据总线开关18可响应于刷新使能信号rfen来中断放大数据d_amp到数据输入/输出总线IOBUS的输出和将从数据输入/输出总线IOBUS传来的数据输入到列操作控制器17中。存储单元区块19连接至所述多个字线WL、所述多个源线SL和所述多个位线BL。存储单元区块19包括多个存储单元。
如上所述，刷新控制器10可响应于刷新信号rfsh来产生刷新使能信号rfen、刷新读取信号rfrd、刷新写入信号rfwt和刷新感测放大使能信号rfsaen。所述信号的波形示于图3。
图3为示出图2的刷新控制器的操作的波形图。
参照图3，刷新使能信号rfen具有预定的使能间隔。在此间隔中，在刷新读取信号rfrd被使能且然后被禁止之后，刷新写入信号rfwt被使能且然后被禁止。刷新感测放大使能信号rfsaen具有类似于刷新读取信号rfrd的波形。
仅针对包括在存储单元区块19中的一个存储单元的刷新操作示出此波形。该操作在执行刷新操作期间重复与存储单元一样多的次数。产生具有该波形的信号的刷新控制器10的配置可由本领域技术人员容易地实现。因此，将省略刷新控制器10的详细配置。
存储单元区块19包括通过FBC晶体管实施的多个存储单元。字线WL被设置成与所述多个存储单元的行数目一样多，源线SL被设置为字线WL数目的一半，而位线BL被设置成与所述多个存储单元的列数目一样多。
因此，为了执行每个存储单元的刷新操作，行刷新计数器11对于多位行计数信号rcnt执行计数操作，该计数操作的速度比对于多位源计数信号scnt的计数操作的速度要快，且该计数操作的速度是对于多位源计数信号scnt的计数操作的速度的两倍。另外，列刷新计数器15对于多位列计数信号ccnt执行计数操作，该计数操作比行刷新计数器11对于所述多位行计数信号rcnt的计数操作要快，且倍数与所有位线BL的数目相同。因此，从列地址解码器16产生的多位列选择信号ys的逻辑值的改变速度比由行地址解码器12产生的多位行选择信号xs的改变速度快，且倍数与所有位线BL的数目相同，而多位源选择信号ss的逻辑值的改变速度比由行地址解码器12产生的多位行选择信号xs要慢，且多位源选择信号ss的逻辑值的改变速度是由行地址解码器12产生的多位行选择信号xs的改变速度的二分之一。
也就是说，在预定字线WL和预定源线SL被激活的状态中，半导体存储器装置顺序地对于所述多个位线BL执行刷新操作。此后，半导体存储器装置停用字线WL而激活另一字线WL，接着重复上述操作。预定源线SL被激活同时两个字线WL被顺序地激活。此后，当另一字线WL被激活时，另一源线SL也被激活。半导体存储器装置重复地执行该操作，以便对于包括在存储单元区块19中多个存储单元中的每一个执行刷新操作。
行地址解码器12与源地址解码器13在刷新使能信号rfen未被使能的情况下，也就是说在正常模式中接收多位行地址add_row，并对多位行地址add_row执行解码操作。进一步，列地址解码器16在正常模式下接收多位列地址add_clm，并对多位列地址add_clm执行解码操作。相反地，当刷新使能信号rfen被使能时，行地址解码器12和源地址解码器13响应于多位行计数信号rcnt来执行解码操作，而列地址解码器16响应于多位列计数信号ccnt来执行解码操作。
行操作控制器14可响应于正常模式下的正常行读取信号nrrd、正常行写入信号nrwt、多位行选择信号xs和多位源选择信号ss来供应电压到存储单元区块19的所述多个字线WL和所述多个源线SL。但是，当刷新使能信号rfen被使能时，行操作控制器14可响应于刷新读取信号rfrd、刷新写入信号rfwt、多位行选择信号xs和多位源选择信号ss来供应电压到存储单元区块19的所述多个字线WL和所述多个源线SL。此时，行操作控制器14可根据多位行选择信号xs和多位源选择信号ss的逻辑值的变化，顺序地供应预定的电压到所述多个字线WL和所述多个源线SL。
这里，当行命令解码器(未示出)解码从外部传送的行命令时，产生正常行读取信号nrrd和正常行写入信号nrwt。类似地，当列命令解码器(未示出)解码从外部传送的列命令时，产生正常列读取信号nerd、正常列写入信号newt和正常感测放大使能信号nsaen。
行操作控制器14可包括字线驱动器142和源线驱动器144。
字线驱动器142可以响应于刷新使能信号rfen、正常行读取信号nrrd、刷新读取信号rfrd、正常行写入信号nrwt、刷新写入信号rfwt和多位行选择信号xs来分别供应电压到所述多个字线WL。源线驱动器144可以响应于刷新使能信号rfen、正常行读取信号nrrd、刷新读取信号rfrd、正常行写入信号nrwt、刷新写入信号rfwt和多位源选择信号ss来分别供应电压到所述多个源线SL。
列操作控制器17可以响应于正常模式下的正常列读取信号nerd、正常列写入信号newt、正常感测放大使能信号rfsaen和多位列选择信号ys来放大和输出所述多个位线BL中的任意一个的数据，或是驱动和传送从数据输入/输出总线IOBUS经由数据总线开关18传送的输入数据d_in到所述多个位线BL中的任意一个。但是，当刷新使能信号rfen被使能时，列操作控制器17响应于刷新读取信号rfrd和刷新感测放大使能信号rfsaen来放大从所述多个位线BL中的任意一个传来的数据并输出该数据作为放大数据d_amp，然后响应于多位列选择信号ys以在响应于刷新写入信号rfwt输出数据的位线BL中重写放大数据d_amp。这里，通过供应预定电平的电压到对应位线BL来重写放大数据d_amp。多位列选择信号ys控制要被顺序地从所述多个位线BL中输出和重写到所述多个位线BL中的数据。
类似地，为了支持在刷新操作期间重写从位线BL输出的数据的操作，数据总线开关18被关断，以中断列操作控制器17和数据输入/输出总线IOBUS之间的连接。但是，数据总线开关18在正常操作期间接通，以连接数据输入/输出总线IOBUS与列操作控制器17。
列操作控制器17可以包括感测放大器172、位线驱动器174和位线复用器176。
感测放大器172响应于刷新使能信号rfen、正常列读取信号ncrd、刷新读取信号rfrd、正常感测放大使能信号nasen和刷新感测放大使能信号rfsaen，通过放大输出数据d_out来输出放大数据d_amp。位线驱动器174可响应于刷新使能信号rfen、正常列写入信号ncwt和刷新写入信号rfwt，通过驱动输入数据d_in来输出驱动数据d_drv。位线复用器176可以传送驱动数据d_drv到所述多个位线BL中的任意一个，或传送由所述多个位线BL中的任意一个传来的数据到感测放大器172作为输出数据d_out。
字线驱动器142可在正常操作期间响应于正常行读取信号nrrd和正常行写入信号nrwt，根据所分成的读取操作模式、写入操作模式和保持操作模式中的每一个，来供应读取栅极电压、写入栅极电压和保持栅极电压中的任意一个到激活的字线WL。另一方面，字线驱动器142可在刷新操作期间响应于被顺序地使能的刷新读取信号rfrd和刷新写入信号rfwt，来供应电压到激活的字线WL。此时，考虑到FBC晶体管的特性，字线驱动器142可在刷新读取信号rfrd被使能时供应-1.0V的读取栅极电压，在刷新写入信号rfwt被使能时供应0.5V的写入栅极电压，而在其它情况下供应-1.5V的保持栅极电压。
另外，源线驱动器144可在正常操作期间响应于正常行读取信号nrrd和正常行写入信号nrwt，根据所分成的保持操作模式和激活操作模式(激活操作模式包括读取操作模式和写入操作模式)中的每一个，来供应保持源极电压或激活源极电压到激活的源线SL。另一方面，源线驱动器144可在刷新操作期间响应于被顺序地使能的刷新读取信号rfrd和刷新写入信号rfwt而供应电压到激活的源线SL。此时，考虑到FBC晶体管的特性，源线驱动器144可在刷新读取信号rfrd和刷新写入信号rfwt被使能时供应2.5V的激活源极电压，而在其它情况下供应0V的保持源极电压。
位线驱动器174可在正常操作期间响应于正常列写入信号newt来识别是否要进入写入操作模式，并在写入操作期间确定输入数据d_in的逻辑值是0还是1之后供应写入漏极电压到驱动数据d_drv的输出线。另一方面，位线驱动器174在刷新操作期间响应于刷新写入信号rfwt来供应电压到经由位线复用器176连接的位线BL。在这种情况下，在刷新读取信号rfrd被使能时所产生的放大数据d_amp被输入，作为输入数据d_in。此时，考虑到FBC晶体管的特性，根据输入数据d_in的逻辑值来供应0V或0.5V的写入漏极电压到所连接的位线BL。
由于字线WL连接到存储单元区块19中的单元晶体管的栅极，源线SL连接到单元晶体管的源极，而位线BL连接到单元晶体管的漏极，所以给出了栅极电压、源极电压和漏极电压这样的命名。通过使用根据操作模式而设置在半导体存储器装置中的多种电压产生器，可以实施用于改变栅极电压、源极电压和漏极电压的电压电平的电压产生器。显然，对于本领域技术人员而言这在技术上并非是独特的。
图4为根据一个实施例的图2的示例性存储单元区块的配置图，为了方便说明仅例示16个单元晶体管的配置关系。
如图4所示，存储单元区块19可包括四个字线WL<1∶4>、四个位线BL<1∶4>、两个源线SL<1∶2>和十六个单元晶体管CTR<1∶16>。
两个源线SL<1∶2>中的每一个设置在两个字线WL<1∶2>之间和在两个字线WL<3∶4>之间。十六个单元晶体管CTR<1∶16>中的每一个包括连接至对应字线WL的栅极、连接至对应源线SL的源极和连接至对应位线BL的漏极。单元晶体管CTR<1∶16>包括晶体管对，其中晶体管对包括共享对应源线SL的两个晶体管。
如上所述，因为根据一个实施例的单元晶体管是通过实施FBC技术来制造的，所以每个存储单元不需要具有切换晶体管和单元电容器，并且每个单元晶体管可作为存储单元来操作。在此，施加于每个晶体管的栅极、源极和漏极的电压应具有根据操作模式来设定的电压电平，使得每个晶体管可执行读取、写入和保持操作。因此，每个单元晶体管可以根据经由字线WL供应的电压、经由源线SL供应的电压和经由位线BL供应的电压来实现每个操作模式。
在刷新模式中，四个字线WL<1∶4>、两个源线SL<1∶2>和四个位线BL<1∶4>按照其顺序而被激活，使得可以针对单元晶体管CTR<1∶16>中的每一个进行刷新操作。例如，在四个字线WL<1∶4>中的第一字线WL<1>和两个源线SL<1∶2>中的第一源线SL<1>被激活的状态下，四个位线BL<1∶4>被顺序地激活，使得四个单元晶体管CTR<1,5,9,13>的刷新操作被顺序地执行。然后，第一字线WL<1>被停用，第二字线WL<2>被激活，并再次执行上述的操作，使得另外四个单元晶体管cTR<2,6,10,14>的刷新操作被顺序地执行。然后，第二字线WL<2>和第一源线SL<1>都被停用，而第三字线WL<3>和第二源线SL<2>被激活。在此状态下，四个位线BL<1∶4>被顺序地激活，使得另外四个单元晶体管CTR<3,7,11,15>的刷新操作被顺序地执行。半导体存储器装置通过执行上述的操作可以执行所有十六个单元晶体管CTR<1∶16>的刷新操作。
图5为根据一个实施例的图2的示例性字线驱动器的配置图，为了方便说明仅例示电压被供应到多个字线中的任一字线WL<i>的配置。本领域技术人员能够容易地认识到：图5所示的部件被提供成与字线WL一样多。
如图5所示，字线驱动器142可包括第一操作模式确定单元1422、第一操作模式设定单元1424和第一切换单元1426。
第一操作模式确定单元1422可以响应于刷新使能信号rfen来选择性地输出正常行写入信号nrwt或刷新写入信号rfwt作为第一行写入信号wt_r1，并选择性地输出正常行读取信号nrrd或刷新读取信号rfrd作为第一行读取信号rd_r1。第一操作模式确定单元1422可以包括第一复用器MUX1和第二复用器MUX2。
第一操作模式设定单元1424可响应于所述多个行选择信号xs中的对应行选择信号xs<i>、第一行写入信号wt_r1和第一行读取信号rd_r1来产生写入模式信号wtmd、读取模式信号rdmd和第一保持模式信号hdmd1。第一操作模式设定单元1424可包括第一NAND门ND1、第二NAND门ND2、第一反向器IV1、第二反向器IV2和第一NOR门NR1。
第一NAND门ND1可接收行选择信号xs<i>和第一行写入信号wt_r1。第一反向器IV1可接收第一NAND门ND1的输出信号并输出写入模式信号wtmd。第二NAND门ND2可接收行选择信号xs<i>和第一行读取信号rd_r1。第二反向器IV2可接收第二NAND门ND2的输出信号，并输出读取模式信号rdmd。第一NOR门NR1可接收第一行写入信号wr_r1和第一行读取信号rd_r1，并输出第一保持模式信号hdmd1。
第一切换单元1426响应于写入模式信号wtmd、读取模式信号rdmd和第一保持模式信号hdmd1来供应写入栅极电压Vgwt、读取栅极电压Vgrd和保持栅极电压Vghd中的任意一个到对应字线WL<i>。第一切换单元1426可包括第三反向器IV3、第四反向器IV4、第五反向器IV5、第一路径门PG1、第二路径门PG2和第三路径门PG3。
第三反向器IV3可接收写入模式信号wtmd。第一路径门PG1响应于写入模式信号wtmd和第三反向器IV3的输出信号来传送写入栅极电压vgwt到字线WL<i>。第四反向器IV4可接收读取模式信号rdmd。第二路径门PG2响应于读取模式信号rdmd和第四反向器IV4的输出信号来传送读取栅极电压Vgrd到字线WL<i>。第五反向器IV5可接收第一保持模式信号hdmd1。第三路径门PG3可响应于第一保持模式信号hdmd1和第五反向器IV5的输出信号来传送保持栅极电压Vghd到字线WL<i>。
这里，写入栅极电压Vgwt、读取栅极电压Vgrd和保持栅极电压Vghd的电平可根据单元晶体管的特性而改变，但优选地是分别为0.5V、-1.0V和-1.5V。
第一操作模式确定单元1422在刷新使能信号rfen被禁止时，可分别输出正常行读取信号nrrd和正常行写入信号nrwt作为第一行读取信号rd_r1和第一行写入信号wt_r1。另一方面，第一操作模式确定单元1422在当刷新使能信号rfen被使能时，可分别输出刷新读取信号rfrrd和刷新写入信号rfwt作为第一行读取信号rd_r1和第一行写入信号wt_r1。
当行选择信号xs<i>在第一行写入信号wt_r1被使能的状态下被使能时，第一操作模式设定单元1424可以使能写入模式信号wtmd。第一切换单元1426可以响应于写入模式信号wtmd被使能的情况来供应写入栅极电压Vgwt到字线WL<i>。
另一方面，当行选择信号xs<i>在第一行读取信号rd_r1被使能的状态下被使能时，第一操作模式设定单元1424可以使能读取模式信号rdmd。第一切换单元1426响应于读取模式信号rdmd被使能的情况来供应读取栅极电压Vgrd到字线WL<i>。
另外，当第一行写入信号wt_r1和第一行读取信号rd_r1都未被使能时，第一操作模式设定单元1424可使能第一保持模式信号hdmd1。第一切换单元1426响应于第一保持模式信号hdmd1被使能的情况来供应保持栅极电压Vghd到字线WL<i>。
因此，刷新读取信号rfrd和刷新写入信号rfwt在刷新模式下被顺序地使能，这些信号分别用作第一行读取信号rd_r1和第一行写入信号wt_r1，使得读取栅极电压Vgrd和写入栅极电压Vgwt被顺序地施加到字线WL<i>。在刷新读取信号rfrd和刷新写入信号rfwt都被禁止的间隔期间，保持栅极电压Vghd被施加到字线WL<i>。
图6为根据一个实施例的图2的示例性源线驱动器的配置图，为了方便说明，仅例示电压被供应到多个源线中的任一SL<i>的配置。本领域技术人员能够容易地认识到：图6所示的部件被提供成与源线SL一样多。
如图6所示，源线驱动器144可包括第二操作模式确定单元1442、第二操作模式设定单元1444和第二切换单元1446。
第二操作模式确定单元1442可以响应于刷新使能信号rfen选择性地输出正常行写入信号nrwt或刷新写入信号rfwt作为第二行写入信号wt_r2，和选择性地输出正常行读取信号nrrd或刷新读取信号rfrd作为第二行读取信号rd_r2。第二操作模式确定单元1442可以包括第三复用器MUX3和第四复用器MUX4。
第二操作模式设定单元1444可以响应于第二行写入信号wt_r2和第二行读取信号rd_r2来产生第二保持模式信号hdmd2。第二操作模式设定单元1444可包括第二NOR门NR2，第二NOR门NR2可接收第二行写入信号wt_r和第二行读取信号rd_r并输出第二保持模式信号hdmd2。
第二切换单元1446响应于第二保持模式信号hdmd2和多位源选择信号ss中的对应源选择信号ss<i>来供应激活源极电压Vsac或保持源极电压Vshd到对应源线SL<i>。第二切换单元1446可包括第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和第四晶体管TR4。
第一晶体管TR1包括接收源选择信号ss<i>的栅极和被施加激活源极电压Vsac的源极。第二晶体管TR2包括接收第二保持模式信号hdmd2的栅极、连接至第一晶体管TR1的漏极端子的源极以及连接至源线SL<i>的漏极。第三晶体管TR3包括接收第二保持模式信号hdmd2的栅极和连接至源线SL<i>的源极。第四晶体管TR4包括接收源选择信号ss<i>的栅极、连接至第三晶体管TR3的源极端子的漏极以及被施加保持源极电压Vshd的源极。
这里，激活源极电压Vsac和保持源极电压Vshd的电平可根据单元晶体管的特性而改变，但优选地分别为2.5V和0V。
根据上述的配置，应理解当第二行写入信号wt_r2和第二行读取信号rd_r2都被禁止时，第二保持模式信号hdmd2被使能。
因此，当源选择信号ss<i>被使能并执行激活操作模式即写入操作模式或读取操作模式时，激活源极电压Vsac被供应到源线SL<i>。另一方面，当源线激活信号slact被使能且执行保持操作模式时，保持源极电压Vshd被施加到源线SL<i>。
刷新读取信号rfrd和刷新写入信号rfwt在刷新模式下被顺序地使能，这些信号分别用作第二行读取信号rd_r2和第二行写入信号wt_r2，使得激活源极电压Vsac被施加到源线SL<i>两次。另一方面，在刷新读取信号rfrd和刷新写入信号rfwt都被禁止的间隔期间，施加保持源极电压Vshd。
图7为根据一个实施例的图2的示例性位线复用器的配置图，为了方便说明，仅例示出位线复用器被连接至多个位线中的四个位线BL<1∶4>的配置。因此，四个列选择信号ys<1∶4>也被标出在该配置中。
如图7所示，位线复用器176可包括输入/输出节点Nio、第五晶体管TR5、第六晶体管TR6、第七晶体管TR7和第八晶体管TR8。
向输入/输出节点Nio传递来自位线驱动器174的驱动数据d_drv，并且输入/输出节点Nio传送输出数据d_out到感测放大器172。第五晶体管TR5包括接收第一列选择信号ys<1>的栅极并被设置在第一位线BL<1>和输入/输出节点Nio之间。第六晶体管TR6包括接收第二列选择信号ys<2>的栅极并被设置在第二位线BL<2>和输入/输出节点Nio之间。第七晶体管TR7包括接收第三列选择信号ys<3>的栅极并被设置在第三位线BL<3>和输入/输出节点Nio之间。第八晶体管TR8包括接收第四列选择信号ys<4>的栅极并被设置在第四位线BL<4>和输入/输出节点Nio之间。
按照上述的配置，位线复用器176根据从列地址解码器16输出的多位列选择信号ys的控制来连接输入/输出节点Nio到多个位线BL中的任意一个，而没有区分读取操作模式、写入操作模式和保持操作模式。因为在写入操作模式下感测放大器172被停用而位线驱动器174被激活，所以驱动数据d_drv可经由任何一个位线BL被传送到存储单元。另一方面，因为在读取操作模式下位线驱动器174被停用而感测放大器172被激活，所以经由预定位线BL从任何一个存储单元输出的输出数据d_out可经由感测放大器172输出。
图8为根据一个实施例的图2的示例性感测放大器和位线驱动器的配置图。
如图8所示，感测放大器172可包括第三操作模式确定单元1722、第三操作模式设定单元1724和放大单元1726。
第三操作模式确定单元1722可响应于刷新使能信号rfen选择性地输出正常感测放大使能信号nsaen或刷新感测放大使能信号rfsaen作为感测放大使能信号saen，并响应于刷新使能信号rfen输出正常列读取信号ncrd或刷新读取信号rfrd作为列读取信号rd_c。第三操作模式确定单元1722可以包括第五复用器MUX5和第六复用器MUX6。
第三操作模式设定单元1724可响应于列读取信号rd_c来设定读取操作模式，并传送输出数据d_out。第三操作模式设定单元1724可包括第九晶体管TR9。
放大单元1726可响应于感测放大使能信号saen，通过放大经由第三操作模式设定单元1724传送的输出数据d_out来输出放大数据d_amp。可以使用通过接收刷新电压Vref而操作的普通差动放大器电路来简单地实施放大单元1726。
另外，位线驱动器174可包括第四操作模式确定单元1742、驱动单元1744和第四操作模式设定单元1746。
第四操作模式确定单元1742可响应于刷新使能信号rfen，选择性地输出正常列写入信号ncwt或刷新写入信号rfwt作为列写入信号wt_c。第四操作模式确定单元1742可包括第七复用器MUX7。
驱动单元1744可响应于输入数据d_in来输出第一写入漏极电压Vdwt1或第二写入漏极电压Vdwt2。驱动单元1744可包括第十晶体管TR10和第十一晶体管TR11。
第十晶体管TR10包括接收输入数据d_in的栅极、被施加以第一写入漏极电压Vdwt1的源极以及连接至第一节点N1的漏极。第十一晶体管TR11包括接收输入数据d_in的栅极、连接至第一节点N1的漏极以及被施加以第二写入漏极电压Vdwt2的源极。
第四操作模式设定单元1746响应于列写入信号wt_c来设定写入操作模式，并响应于从驱动单元1744传送的电压来输出驱动数据d_drv。第四操作模式设定单元1746可包括通过列写入信号wt_c来控制的第十二晶体管TR2，第四操作模式设定单元1746在其一端连接至第一节点N1并通过其另一端来输出驱动数据d_drv。
此处，被传送到感测放大器172的输出数据d_out的传输线和从位线驱动器174输出的驱动数据d_drv的传输线被连接至位线复用器176。另外，从感测放大器172输出的放大数据d_amp的传输线和被传送到位线驱动器174的输入数据d_in的传输线为同一线，并连接至数据总线开关18。
在正常操作期间，正常感测放大使能信号nsaen和正常列读取信号nerd分别用作感测放大使能信号saen和列读取信号rd_c，且正常列写入信号newt用作列写入信号wt_c。因此，感测放大器172和位线驱动器174分别响应于正常列读取信号nerd和正常列写入信号ncwt来操作。
但是，在刷新操作期间，刷新感测放大使能信号rfsaen和刷新读取信号rfrd分别用作感测放大使能信号saen和列读取信号rd_c，且刷新写入信号rfwt用作列写入信号wt_c。如上所述，在这种情况中，刷新感测放大使能信号rfsaen和刷新读取信号rfrd被使能，此后刷新写入信号rfwt被使能。
因此，当刷新操作开始时，位线驱动器174的操作在感测放大器172输出放大数据d_amp之后开始。此时，因为数据总线开关18被关闭，放大数据d_amp被输入到位线驱动器174作为输入数据d_in。当刷新写入信号rfwt被使能时，位线驱动器174根据输入数据d_in的逻辑值施加第一写入漏极电压Vdwt1或第二写入漏极电压Vdwt2到数据输出线，使得输出驱动数据d_drv。
在此，第一写入漏极电压Vdwt1和第二写入漏极电压Vdwt2的电平可根据单元晶体管的特性而改变，但优选地是分别为0.5V和0V。
如上所述，半导体存储器装置可以通过使用实施FBC技术的晶体管来实施存储单元区块。为此，半导体存储器装置包括连接至存储单元区块的多个单元晶体管的栅极的多个字线、连接至存储单元区块的多个单元晶体管的源极的多个源线以及连接至存储单元区块的多个单元晶体管的漏极的多个位线，并施加根据操作模式而设定的电压。通过将操作模式分成读取操作、写入操作和保持操作，按照上述配置实施FBC的单元晶体管可根据操作模式来执列操作。象这样，可以显著地降低存储核心区域的占用面积，并通过实施使用FBC技术的存储单元来明显地提高半导体存储器装置的集成度。
此外，由于数据可能会因FBC晶体管的特性而丢失，所以应实施刷新操作。为此，当刷新信号被使能时，半导体存储器装置使能刷新读取信号，并通过供应电压到字线、源线和位线来从任意一个存储单元输出数据。然后，半导体存储器装置禁止刷新读取信号，并使能刷新写入信号，然后通过供应具有与从存储单元输出的数据的逻辑值对应的电平的电压到位线，来将数据重写到位线中。
半导体存储器装置在字线和源线被激活的状态下，顺序地执行多个位线的刷新操作，并在再次激活其它字线后执行上述的操作。然后，半导体存储器装置在激活其它字线和另一源线之后再次地执行上述的操作。半导体存储器装置通过重复地执行所述操作来针对存储单元区块中所有存储单元执行刷新操作。半导体存储器装置可通过执行刷新操作来稳定地存储数据。
尽管上文描述了某些实施例，但本领域技术人员应理解所描述的实施例仅作为示例。因此，不应基于所描述的实施例来限定这里所描述的装置。相反，只能结合以上描述和附图，依据所附权利要求来限定这里所描述的装置。

Claims (44)

1.一种半导体存储器装置，包括：
存储单元区块，包括多个浮动体单元晶体管，每个浮动体单元晶体管具有连接至字线的栅极、连接至位线的漏极和连接至源线的源极，其中浮动体单元晶体管对通过共享所述浮动体单元晶体管中的所述源线而形成，以及
刷新控制器，被配置成响应于刷新信号来产生刷新使能信号，顺序地使能刷新读取信号和刷新写入信号，以及响应于使能的所述刷新读取信号来读取存储在所述存储单元区块中的数据，并响应于使能的所述刷新写入信号将读取数据重写到所述存储单元区块中。
2.如权利要求1的半导体存储器装置，其中，所述刷新控制器被配置成产生具有与所述刷新读取信号相同的使能间隔的刷新感测放大使能信号。
3.如权利要求2的半导体存储器装置，进一步包括：
行刷新计数器，被配置成通过在所述刷新使能信号被使能时执行计数操作来产生行计数信号和源计数信号；
行地址解码器，被配置成通过解码所述行计数信号来产生行选择信号；
源地址解码器，被配置成通过解码所述源计数信号来产生源选择信号；以及
行操作控制器，被配置成在所述刷新使能信号被使能时响应于所述行选择信号和所述源选择信号来供应电压到所述字线和所述源线。
4.如权利要求3的半导体存储器装置，其中所述行操作控制器包括：
字线驱动器，被配置成响应于所述刷新使能信号、所述刷新读取信号、所述刷新写入信号和所述行选择信号来供应所述电压到所述字线；以及
源线驱动器，被配置成响应于所述刷新使能信号、所述刷新读取信号、所述刷新写入信号和所述源选择信号来供应所述电压到所述源线。
5.如权利要求4的半导体存储器装置，其中所述字线驱动器被配置成当所述刷新使能信号被使能时，响应于所述刷新读取信号和所述刷新写入信号，根据被分成读取操作模式、写入操作模式和保持操作模式的对应操作模式，来供应写入栅极电压、读取栅极电压和保持栅极电压中的任意一个到所述字线。
6.如权利要求4的半导体存储器装置，其中所述源线驱动器被配置成在刷新操作期间响应于所述刷新读取信号和所述刷新写入信号，根据被分成保持操作模式和激活操作模式的对应操作模式，供应激活源极电压或保持源极电压到所述源线。
7.如权利要求2的半导体存储器装置，进一步包括：
列刷新计数器，被配置成当所述刷新使能信号被使能时通过执行计数操作来产生列计数信号；
列地址解码器，被配置成通过解码所述列计数信号来产生列选择信号；
列操作控制器，被配置成当所述刷新使能信号被使能时响应于所述列选择信号来顺序地重写所述位线的数据；以及
数据总线开关，被配置成当所述刷新使能信号被使能时中断所述列操作控制器和数据输入/输出总线的连接。
8.如权利要求7的半导体存储器装置，其中所述列操作控制器包括：
感测放大器，被配置成通过响应于所述刷新使能信号、所述刷新读取信号和所述刷新感测放大使能信号来对输出数据进行放大而输出放大数据；
位线驱动器，被配置成通过响应于所述刷新使能信号和所述刷新写入信号来驱动所述放大数据而输出驱动数据；以及
位线复用器，被配置成响应于多位列选择信号来传送所述驱动数据到所述多个位线中的任意一个，或将从所述多个位线中的任意一个传送来的数据传送到所述感测放大器作为所述输出数据。
9.如权利要求8的半导体存储器装置，其中所述位线驱动器被配置成在刷新操作期间响应于所述刷新写入信号来判断是否要进入写入操作模式，并在所述写入操作期间通过确定所述放大数据的逻辑值来供应写入漏极电压到所述驱动数据的输出线。
10.一种半导体存储器装置，包括：
刷新控制器，被配置成响应于刷新信号来产生刷新使能信号、刷新读取信号、刷新写入信号和刷新感测放大使能信号；
行操作控制器，被配置成当所述刷新使能信号被使能时，响应于所述刷新读取信号和所述刷新写入信号来供应电压到存储单元区块的字线和源线；
列操作控制器，被配置成当所述刷新使能信号被使能时，响应于所述刷新读取信号、所述刷新感测放大使能信号和所述刷新写入信号来放大从所述存储单元区块的位线传来的数据，并被配置成供应对应于放大的数据的电压到所述位线；以及
数据总线开关，被配置成当所述刷新使能信号被使能时，中断所述放大的数据到数据输入/输出总线的输出。
11.如权利要求10的半导体存储器装置，其中所述刷新控制器被配置成产生在第一间隔期间被使能的所述刷新使能信号，产生在所述第一间隔开始后被使能并在所述第一间隔结束前被禁止的所述刷新读取信号，和产生在所述刷新读取信号被禁止后被使能并在所述第一间隔结束前被禁止的所述刷新写入信号。
12.如权利要求10的半导体存储器装置，其中多个字线和多个源线设置在所述存储单元区块中，以及
其中所述行操作控制器被配置成根据多位行选择信号和多位源选择信号的逻辑值的变化来顺序地供应预定的电压到所述多个字线和所述多个源线。
13.如权利要求12的半导体存储器装置，其中所述行操作控制器包括：
字线驱动器，被配置成响应于所述刷新使能信号、所述刷新读取信号、所述刷新写入信号和所述多位行选择信号来供应电压到所述多个字线；以及
源线驱动器，被配置成响应于所述刷新使能信号、所述刷新读取信号、所述刷新写入信号和所述多位源选择信号来供应电压到所述多个源线。
14.如权利要求13的半导体存储器装置，其中所述字线驱动器被配置成在所述刷新使能信号被使能的状态中，响应于所述刷新读取信号和所述刷新写入信号，根据被分成读取操作模式、写入操作模式和保持操作模式的对应操作模式，来供应写入栅极电压、读取栅极电压和保持栅极电压中的任意一个到激活的字线。
15.如权利要求14的半导体存储器装置，其中所述字线驱动器包括：
操作模式设定单元，被配置成当所述刷新使能信号被使能时响应于多个行选择信号中的对应行选择信号、所述刷新写入信号和所述刷新行信号来产生写入模式信号、读取模式信号和保持模式信号；以及
切换单元，被配置成响应于所述写入模式信号、所述读取模式信号和所述保持模式信号来供应所述写入栅极电压、所述读取栅极电压和所述保持栅极电压中的任意一个到激活的字线。
16.如权利要求13的半导体存储器装置，其中所述源线驱动器被配置成：在刷新操作期间，响应于所述刷新读取信号和所述刷新写入信号，根据被分成保持操作模式和激活操作模式的对应操作模式，供应激活源极电压或保持源极电压到激活的源线。
17.如权利要求16的半导体存储器装置，其中所述源线驱动器包括：
操作模式设定单元，被配置成当所述刷新使能信号被使能时响应于所述刷新写入信号和所述刷新读取信号来产生所述保持模式信号；以及
切换单元，被配置成响应于所述多位源选择信号中的对应源选择信号和所述保持模式信号来供应所述激活源极电压或所述保持源极电压到对应源线。
18.如权利要求10的半导体存储器装置，其中多个位线设置在所述存储单元区块中，以及
其中所述列操作控制器被配置成根据多位列选择信号的逻辑值的变化来顺序地激活所述多个位线。
19.如权利要求18的半导体存储器装置，其中所述列操作控制器包括：
感测放大器，被配置成通过响应于所述刷新使能信号、所述刷新读取信号和所述刷新感测放大使能信号来对输出数据进行放大而输出放大数据；
位线驱动器，被配置成通过响应于所述刷新使能信号和所述刷新写入信号来驱动所述放大数据而输出驱动数据；以及
位线复用器，被配置成响应于所述多位列选择信号来传送所述驱动数据到所述多个位线中的任意一个，或将从所述多个位线中的任意一个传来的数据传送到所述感测放大器作为所述输出数据。
20.如权利要求19的半导体存储器装置，其中所述感测放大器包括：
操作模式设定单元，被配置成响应于所述刷新读取信号来设定读取操作模式，且当所述刷新使能信号被使能时来传送所述输出数据；以及
放大单元，被配置成当所述刷新使能信号被使能时响应于所述刷新感测放大使能信号，通过放大经由所述操作模式设定单元传送的所述输出数据来输出所述放大数据。
21.如权利要求19的半导体存储器装置，其中所述位线驱动器被配置成在所述刷新操作期间响应于所述刷新写入信号来判断是否要进入写入操作模式，并在所述写入操作期间通过确定输入数据的逻辑值来供应写入漏极电压到所述驱动数据的输出线。
22.如权利要求21的半导体存储器装置，其中所述位线驱动器包括：
驱动单元，被配置成响应于所述输入数据来输出第一写入漏极电压或第二写入漏极电压；以及
操作模式设定单元，被配置成响应于所述刷新写入信号来设定写入操作模式，并在所述刷新使能信号被使能期间响应于从所述驱动单元传送的电压来输出所述驱动数据。
23.如权利要求10的半导体存储器装置，其中所述存储单元区块包括多个存储单元，每个所述存储单元包括浮动体单元晶体管，所述浮动体单元晶体管具有连接至所述字线的栅极、连接至所述源线的源极以及连接至所述位线的漏极。
24.一种半导体存储器装置，包括：
行刷新计数器，被配置成当刷新使能信号被使能时，通过执计数操作来产生行计数信号和源计数信号；
行地址解码器，被配置成通过解码所述行计数信号来产生行选择信号；
源地址解码器，被配置成通过解码所述源计数信号来产生源选择信号；
行操作控制器，被配置成当所述刷新使能信号被使能时，响应于所述行选择信号和所述源选择信号，来顺序地供应电压到存储单元区块的多个源线和多个字线；
列刷新计数器，被配置成当所述刷新使能信号被使能时，通过执行所述计数操作来产生列计数信号；
列地址解码器，被配置成通过解码所述列计数信号来产生列选择信号；以及
列操作控制器，被配置成当所述刷新使能信号被使能时，响应于所述列选择信号来顺序地重写所述存储单元区块的多个位线的数据。
25.如权利要求24的半导体存储器装置，其中所述行刷新计数器被配置成执行所述行计数信号的计数操作，所述行计数信号的计数操作的速度比所述源计数信号的计数操作更快，且所述行计数信号的计数操作的速度是所述源计数信号的计数操作的两倍，以及
其中所述列刷新计数器被配置成：执行所述列计数信号的计数操作，所述列计数信号的计数操作比所述行刷新计数器的所述行计数信号的计数操作更快，且倍数与所述多个位线的数目相同。
26.如权利要求25的半导体存储器装置，其中所述列操作控制器被配置成，当所述多个字线中的任意一个和所述多个源线的任意一个被激活时，顺序地执行所述多个位线的刷新操作。
27.如权利要求26的半导体存储器装置，其中所述行操作控制器被配置成，当所述列操作单元完成所述多个位线中的每一个的所述刷新操作时，仅改变激活的字线或者改变所述激活的字线和激活的源线。
28.如权利要求24的半导体存储器装置，进一步包括：
刷新控制器，被配置成响应于刷新信号来产生具有预定使能间隔的所述刷新使能信号，并当所述刷新使能信号使能时产生被顺序地使能的刷新读取信号和刷新写入信号。
29.如权利要求28的半导体存储器装置，其中所述行操作控制器包括：
字线驱动器，被配置成响应于所述刷新使能信号、所述刷新读取信号、所述刷新写入信号和所述行选择信号来供应电压到所述多个字线；以及
源线驱动器，被配置成响应于所述刷新使能信号、所述刷新读取信号、所述刷新写入信号和所述源选择信号来供应电压到所述多个源线。
30.如权利要求29的半导体存储器装置，其中所述字线驱动器被配置成：当所述刷新使能信号被使能时，响应于所述刷新写入信号和所述刷新读取信号，根据分成读取操作模式、写入操作模式和保持操作模式的操作模式，供应写入栅极电压、读取栅极电压和保持栅极电压中的任意一个到所述多个字线中的激活的字线。
31.如权利要求28的半导体存储器装置，其中所述源线驱动器被配置成在刷新操作期间响应于所述刷新读取信号和所述刷新写入信号，根据被分成保持操作模式和激活操作模式的对应操作模式，供应激活源极电压或保持源极电压到所述多个源线中的激活的源线。
32.如权利要求28的半导体存储器装置，其中所述刷新控制器进一步产生具有与所述刷新读取信号相同波形的刷新感测放大使能信号，
其中所述列操作控制器包括：
感测放大器，被配置成通过响应于所述刷新使能信号、所述刷新读取信号和所述刷新感测放大使能信号来对输出数据进行放大而输出放大数据；
位线驱动器，被配置成通过响应于所述刷新使能信号和所述刷新写入信号来驱动所述放大数据而输出驱动数据；以及
位线复用器，被配置成响应于多位列选择信号来传送所述驱动数据到所述多个位线中的任意一个，或将从所述多个位线中的任意一个传来的数据传送到所述感测放大器作为所述输出数据。
33.如权利要求32的半导体存储器装置，其中所述位线驱动器被配置成在刷新操作期间响应于所述刷新写入信号来判断是否要进入写入操作模式，并在写入操作期间通过确定输入数据的逻辑值来供应写入漏极电压到所述驱动数据的输出线。
34.如权利要求32的半导体存储器装置，进一步包括数据总线开关，所述数据总线开关被配置成当所述刷新使能信号被使能时中断所述放大数据到数据输入/输出总线的输出。
35.如权利要求24的半导体存储器装置，其中所述存储单元区块包括多个存储单元，每个所述存储单元包括浮动体单元晶体管，所述浮动体单元晶体管具有连接至所述字线的栅极、连接至所述源线的源极以及连接至所述位线的漏极。
36.一种半导体存储器装置的刷新控制方法，所述半导体存储器装置包括存储单元区块，所述存储单元区块具有多个浮动体单元晶体管，所述浮动体单元晶体管具有连接至字线的栅极、连接至位线的漏极和连接至源线的源极，其中通过共享所述浮动体单元晶体管中的所述源线而形成浮动体单元晶体管对，所述刷新控制方法包括：
当刷新信号被使能时使能刷新读取信号；
响应于所述刷新读取信号，通过供应电压到所述字线、所述源线和所述位线来从任意一个存储单元中输出数据；
禁止所述刷新读取信号和使能刷新写入信号；以及
响应于所述刷新写入信号，通过供应具有与从所述存储单元输出的数据的逻辑值对应的电平的电压至所述位线，来将所述数据重写到所述位线中。
37.如权利要求36的刷新控制方法，其中输出所述数据包括：
响应于行选择信号、源选择信号和列选择信号来选择所述字线、所述源线和所述位线；
供应读取栅极电压到所述字线和供应激活源极电压到所述源线；以及
对从所述存储单元经由所述位线而输出的数据进行放大。
38.如权利要求37的刷新控制方法，其中输出所述数据的步骤放大并输出从所述存储单元输出的数据，并中断所述放大数据到数据输入/输出总线的传输。
39.如权利要求36的刷新控制方法，其中重写所述数据的步骤中断来自数据输入/输出总线的所述数据的输入，并通过确定从所述存储单元输出的所述数据的逻辑值来使用第一写入漏极电压或第二写入漏极电压来驱动所述位线。
40.一种半导体存储器装置的刷新控制方法，所述半导体存储器装置包括存储单元区块，所述存储单元区块包括多个浮动体单元晶体管，每个浮动体单元晶体管具有连接至字线的栅极、连接至位线的漏极和连接至源线的源极，其中通过共享所述多个浮动体单元晶体管中的所述源线而形成浮动体单元晶体管对，所述刷新控制方法包括：
当刷新使能信号被使能时，供应用于读取操作或写入操作的电压到第一字线和第一源线；
针对所述多个位线顺序地执行数据的重写操作；
停用所述第一字线，并供应用于所述读取操作或所述写入操作的电压到第二字线；
顺序地再次执行所述多个位线中的所述数据的所述重写操作；以及
停用所述第二字线和所述第一源线，并激活第三字线和第二源线。
41.如权利要求40的刷新控制方法，其中供应用于所述读取操作或所述写入操作的电压到所述第一字线和所述第一源线包括：
供应读取栅极电压到所述第一字线和供应激活源极电压到所述第一源线；
供应保持栅极电压到所述第一字线和供应保持源极电压到所述第一源线；以及
供应写入栅极电压到所述第一字线和供应所述激活源极电压到所述第一源线。
42.如权利要求40的刷新控制方法，其中针对所述多个位线执行所述数据的所述重写操作包括：
输出和放大来自所述多个位线中的任意一个的数据；
中断从数据输入/输出总线的数据输入和确定放大的数据的逻辑值；以及
根据所述放大的数据的逻辑值，供应第一写入漏极电压或第二写入漏极电压到任意一个位线。
43.如权利要求40的刷新控制方法，其中供应用于所述读取操作或所述写入操作的电压到所述第二字线包括：
供应读取栅极电压到所述第二字线和供应激活源极电压到所述第一源线；
供应保持栅极电压到所述第二字线和供应保持源极电压到所述第一源线；以及
供应写入栅极电压到所述第二字线和供应所述激活源极电压到所述第一源线。
44.如权利要求40的刷新控制方法，其中激活所述第三字线和所述第二源线包括：
供应读取栅极电压到所述第三字线和供应激活源极电压到所述第二源线；
供应保持栅极电压到所述第三字线和供应保持源极电压到所述第二源线；以及
供应写入栅极电压到所述第三字线和供应所述激活源极电压到所述第二源线。
CN200910171086.3A 2009-04-14 2009-09-04 半导体存储器装置及其刷新控制方法 Expired - Fee Related CN101866684B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090032364A KR101080200B1 (ko) 2009-04-14 2009-04-14 반도체 메모리 장치 및 그 리프레쉬 제어 방법
KR10-2009-0032364 2009-04-14

Publications (2)

Publication Number Publication Date
CN101866684A CN101866684A (zh) 2010-10-20
CN101866684B true CN101866684B (zh) 2014-07-23

Family

ID=42934283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910171086.3A Expired - Fee Related CN101866684B (zh) 2009-04-14 2009-09-04 半导体存储器装置及其刷新控制方法

Country Status (5)

Country Link
US (1) US8169847B2 (zh)
JP (1) JP2010250921A (zh)
KR (1) KR101080200B1 (zh)
CN (1) CN101866684B (zh)
TW (1) TWI494920B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093807B (zh) * 2011-11-02 2015-08-26 华邦电子股份有限公司 随机存取存储器及其刷新控制器
CN104217746B (zh) * 2013-05-30 2017-04-12 华邦电子股份有限公司 参考存储胞的偏压产生器及偏压提供方法
US9123414B2 (en) 2013-11-22 2015-09-01 Micron Technology, Inc. Memory systems and memory programming methods
US9336875B2 (en) 2013-12-16 2016-05-10 Micron Technology, Inc. Memory systems and memory programming methods
KR102381046B1 (ko) * 2015-10-26 2022-03-31 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US10714166B2 (en) * 2018-08-13 2020-07-14 Micron Technology, Inc. Apparatus and methods for decoding memory access addresses for access operations
US11069424B2 (en) * 2018-11-07 2021-07-20 Arm Limited Sensor for performance variation of memory read and write characteristics
US10885967B2 (en) * 2019-01-14 2021-01-05 Micron Technology, Inc. Systems and methods for improving power efficiency in refreshing memory banks
US10770127B2 (en) * 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10950290B2 (en) * 2019-07-05 2021-03-16 Macronix International Co., Ltd. Memory device and operating method thereof that reduce off current to reduce errors in reading and writing data which have plurality of memory cell blocks and a source voltage generator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633500B1 (en) * 2002-04-26 2003-10-14 Macronix International Co., Ltd. Systems and methods for refreshing a non-volatile memory using a token
US6856568B1 (en) * 2000-04-25 2005-02-15 Multi Level Memory Technology Refresh operations that change address mappings in a non-volatile memory
US7016246B2 (en) * 2000-10-31 2006-03-21 Hitachi Ltd. Three-transistor refresh-free pipelined dynamic random access memory
CN101017703A (zh) * 2006-02-10 2007-08-15 海力士半导体有限公司 用于半导体存储器设备的激活周期控制电路及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002260381A (ja) * 2001-02-28 2002-09-13 Toshiba Corp 半導体メモリ装置
JP4354663B2 (ja) * 2001-03-15 2009-10-28 株式会社東芝 半導体メモリ装置
EP1355316B1 (en) 2002-04-18 2007-02-21 Innovative Silicon SA Data storage device and refreshing method for use with such device
JP2004111643A (ja) * 2002-09-18 2004-04-08 Toshiba Corp 半導体記憶装置、及び、その制御方法
TW200416921A (en) * 2003-02-25 2004-09-01 Tanaka Junichi Control method for semiconductor processing device
JP3913709B2 (ja) * 2003-05-09 2007-05-09 株式会社東芝 半導体記憶装置
US20040228168A1 (en) * 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
JP4195427B2 (ja) * 2004-08-31 2008-12-10 株式会社東芝 半導体記憶装置
WO2006065698A2 (en) 2004-12-13 2006-06-22 William Kenneth Waller Sense amplifier circuitry and architecture to write data into and/or read data from memory cells
JP4641817B2 (ja) * 2005-02-09 2011-03-02 株式会社神戸製鋼所 半導体装置用積層基板の製造方法及び半導体装置
JP2006295025A (ja) * 2005-04-14 2006-10-26 Sharp Corp 半導体装置およびその製造方法
US7355916B2 (en) 2005-09-19 2008-04-08 Innovative Silicon S.A. Method and circuitry to generate a reference current for reading a memory cell, and device implementing same
JP2007207358A (ja) 2006-02-02 2007-08-16 Toshiba Corp 半導体記憶装置
US7492632B2 (en) 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
TWI308390B (en) * 2006-08-07 2009-04-01 Univ Nat Sun Yat Sen Mos device with ritds and method for making the same
KR100861301B1 (ko) 2007-05-10 2008-10-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP2009004010A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体記憶装置およびその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856568B1 (en) * 2000-04-25 2005-02-15 Multi Level Memory Technology Refresh operations that change address mappings in a non-volatile memory
US7016246B2 (en) * 2000-10-31 2006-03-21 Hitachi Ltd. Three-transistor refresh-free pipelined dynamic random access memory
US6633500B1 (en) * 2002-04-26 2003-10-14 Macronix International Co., Ltd. Systems and methods for refreshing a non-volatile memory using a token
CN101017703A (zh) * 2006-02-10 2007-08-15 海力士半导体有限公司 用于半导体存储器设备的激活周期控制电路及方法

Also Published As

Publication number Publication date
KR101080200B1 (ko) 2011-11-07
TWI494920B (zh) 2015-08-01
US20100260003A1 (en) 2010-10-14
TW201037705A (en) 2010-10-16
US8169847B2 (en) 2012-05-01
JP2010250921A (ja) 2010-11-04
CN101866684A (zh) 2010-10-20
KR20100113842A (ko) 2010-10-22

Similar Documents

Publication Publication Date Title
CN101866684B (zh) 半导体存储器装置及其刷新控制方法
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
CN101256833B (zh) 半导体存储器件
CN104252878A (zh) 存储器和包括存储器的存储系统
JP2007234133A (ja) 半導体記憶装置及び半導体集積回路システム
KR19980046291A (ko) 반도체 기억 장치
CN101656102A (zh) 半导体存储装置及其驱动方法
TWI474336B (zh) 可雙向追蹤時序參數之記憶裝置
JP2014096191A (ja) 半導体記憶装置
US6891769B2 (en) Flash/dynamic random access memory field programmable gate array
CN108255751A (zh) 用于控制刷新操作的存储器装置及包括其的自刷新控制器
US7924644B2 (en) Semiconductor memory device including floating body transistor memory cell array and method of operating the same
US20150332740A1 (en) Apparatuses and methods for accessing memory including sense amplifier sections and coupled sources
CN115810372A (zh) 用于单端感测放大器的设备及方法
KR100245179B1 (ko) 반도체 기억 장치
US7221611B2 (en) Semiconductor memory device for low power consumption
KR20120101838A (ko) 계층적 비트라인 구조를 갖는 반도체 메모리 장치
US20150243346A1 (en) Semiconductor device having hierarchically structured word lines
KR20220056022A (ko) 정적 램 메모리 장치 및 이의 동작 방법
KR100742203B1 (ko) 메모리 셀 선택 회로를 포함하는 반도체 메모리 장치와그것의 동작 방법
JP2011204358A (ja) 半導体記憶装置
JP2013206529A (ja) 半導体記憶装置
KR930004624B1 (ko) 반도체 메모리
JP3646683B2 (ja) 表示用ドライバｉｃ
JP2013008419A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140723

Termination date: 20160904