CN108255751A - 用于控制刷新操作的存储器装置及包括其的自刷新控制器 - Google Patents

用于控制刷新操作的存储器装置及包括其的自刷新控制器 Download PDF

Info

Publication number
CN108255751A
CN108255751A CN201711394125.7A CN201711394125A CN108255751A CN 108255751 A CN108255751 A CN 108255751A CN 201711394125 A CN201711394125 A CN 201711394125A CN 108255751 A CN108255751 A CN 108255751A
Authority
CN
China
Prior art keywords
refresh
time interval
controller
voltage
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711394125.7A
Other languages
English (en)
Other versions
CN108255751B (zh
Inventor
都成根
李宗浩
李灿勇
张敏洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108255751A publication Critical patent/CN108255751A/zh
Application granted granted Critical
Publication of CN108255751B publication Critical patent/CN108255751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Abstract

提供了用于控制刷新操作的存储器装置及自刷新控制器。所述存储器装置能够降低功耗。所述存储器装置包括：多个存储器单元；以及自刷新控制器，被配置为多次执行刷新循环，所述刷新循环包括第一时间间隔和第二时间间隔，第二时间间隔比第一时间间隔长，其中，自刷新控制器被配置为在第一时间间隔期间执行突发刷新操作，并且在第二时间间隔期间执行供电控制操作。

Description

用于控制刷新操作的存储器装置及包括其的自刷新控制器
本申请要求于2016年12月29日在韩国知识产权局提交的第10-2016-0182886号韩国专利申请的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
发明构思的示例实施例涉及一种存储器装置。例如，至少一些示例实施例涉及一种控制诸如自刷新操作的刷新操作的存储器装置。
背景技术
诸如动态随机存取存储器(DRAM)的易失性存储器装置可以执行刷新操作以保持存储的数据。同时，随着移动装置的发展，正在提出用于降低易失性存储器装置的功耗的各种技术。例如，可以期望减小由于刷新操作而消耗的功率。
发明内容
发明构思的一些示例实施例提供了一种存储器装置，该存储器装置能够降低因刷新操作而导致的功耗。
根据发明构思的示例实施例，一种存储器装置可以包括：多个存储器单元和配置为执行多次刷新循环的自刷新控制器，所述刷新循环包括：突发刷新操作，在第一时间间隔期间执行；以及供电控制操作，在第二时间间隔期间执行，第二时间间隔比第一时间间隔长。
根据发明构思的另一示例实施例，一种存储器装置可以包括：多个存储器单元；至少一个驱动器，被配置为驱动所述多个存储器单元；以及自刷新控制器，被配置为执行多次刷新循环，所述刷新循环包括：在第一时间间隔期间向所述至少一个驱动器施加第一电压并且对与多个地址信号对应的存储器单元执行突发刷新操作，在第二时间间隔期间向所述至少一个驱动器施加第二电压，第二电压比第一电压低，第二时间间隔比第一时间间隔长。
根据发明构思的另一示例实施例，一种自刷新控制器可以被配置为控制存储器单元阵列，所述自刷新控制器可以包括：存储器；以及处理电路，被配置为迭代地进行：在第一时间间隔期间对存储器单元阵列执行突发刷新操作，并在第二时间间隔期间对存储器单元阵列执行供电控制操作，第二时间间隔在第一时间间隔之后且比第一时间间隔长。
附图说明
通过下面结合附图进行的详细描述，将会更清楚地理解发明构思的示例实施例，在附图中：
图1是示出根据发明构思的示例实施例的存储器装置的框图；
图2和图3是更详细地示出根据发明构思的示例实施例的存储器装置的刷新控制器的框图；
图4是示出根据发明构思的另一示例实施例的存储器装置的示意图；
图5和图6是更详细地示出通过图4的第一开关向在行解码器中的驱动器施加第一电压或第二电压的配置的图；
图7和图8是更详细地示出根据发明构思的示例实施例的存储器装置的刷新控制器的框图；
图9和图10是示出根据发明构思的示例实施例的存储器装置的刷新操作的流程图；
图11和图12是示出根据发明构思的示例实施例的存储器装置的刷新操作的时序图；
图13是示出根据发明构思的示例实施例的存储器装置的框图；
图14是图13的存储器装置的刷新操作的时序图；
图15是示出装配有根据发明构思的示例实施例的存储器装置的计算系统的框图。
具体实施方式
图1是示出根据发明构思的示例实施例的存储器装置的框图。
参照图1，半导体存储器装置1000可以包括命令解码器(CMD DEC)1100、刷新控制器(REFRESH CTR)1200、地址寄存器(ADDR REG)1300、行解码器(RD)1400、感测放大器(SA)1500、存储器单元阵列(CELL ARRAY)1600和列解码器(CD)1700。
命令解码器1100将从外部装置(例如，存储器控制器)接收的命令CMD解码。命令CMD可以是一条或更多条指令的组合，半导体存储器装置1000可以根据指令的组合进入刷新模式。为了方便解释，下面将与自刷新操作相关地来描述发明构思的示例实施例。然而，示例实施例不限于此。
命令解码器1100将命令CMD解码并产生第一自刷新信号SELF1或第二自刷新信号SELF2，并将第一自刷新信号SELF1或第二自刷新信号SELF2提供给刷新控制器1200。刷新控制器1200响应于第一自刷新信号SELF1和/或第二自刷新信号SELF2来控制关于存储器单元阵列1600的刷新操作。例如，刷新控制器1200包括类似计数器的组件，以产生用于执行刷新操作的内部地址XADD，并将产生的内部地址XADD作为行地址输出到行解码器1400。
地址寄存器1300存储从外部接收的地址信号ADD，存储的地址信号ADD被传送到行解码器1400和列解码器1700。地址信号ADD可以包括行地址和列地址。在半导体存储器装置1000的正常操作期间，接收用于访问存储器单元的行地址和列地址。可选地，可以从外部提供用于选择要被刷新的区域的行地址。在这种情况下，用于执行刷新操作的行地址可以从地址寄存器1300提供到行解码器1400。尽管未示出，但是在半导体存储器装置1000中还可以包括用于选择性地输出存储在地址寄存器1300中的地址信号ADD或来自刷新控制器1200的内部地址XADD的选择电路(未示出)。
在自刷新操作期间，内部地址XADD由刷新控制器1200产生并被传输到行解码器1400。刷新控制器1200还可以在自刷新操作期间产生驱动感测放大器1500的信号。
行解码器1400激活对应于行地址的字线，列解码器1700激活对应于列地址的位线。
在自刷新操作期间，当字线被行解码器1400激活时，连接到被激活的字线的存储器单元的数据通过对应的位线被感测放大器1500感测并放大，被放大的数据再次存储在原来的存储器单元中。
存储器单元阵列1600根据行解码器1400和列解码器1700的解码结果来接收写入数据，或者将读取的数据输出到感测放大器/写入驱动器1500。存储器单元阵列1600可以包括多个存储体(未示出)，多个存储体(bank)中的每个可以包括多条字线、多条位线以及设置在多个字线与多个位线相交的点处的存储器单元。
图2和图3是更详细地示出根据发明构思的示例实施例的存储器装置的刷新控制器的框图。
参照图2，刷新控制器1200可以是例如自刷新控制器，刷新控制器1200可以包括自模式控制器110、操作控制器120、泄漏控制器130、第一供电控制器140和第二供电控制器150。
自模式控制器110可以被配置为响应于第一自刷新信号SELF1和/或第二自刷新信号SELF2来激活操作控制器120、泄漏控制器130、第一供电控制器140和/或第二供电控制器150。例如，自模式控制器110可以被配置为响应于第一自刷新信号SELF1来激活操作控制器120、泄漏控制器130和第一供电控制器140。自模式控制器110还可以被配置为响应于第二自刷新信号SELF2来激活操作控制器120、泄漏控制器130、第一供电控制器140和第二供电控制器150。
操作控制器120被配置为执行刷新操作。更具体地，如图3所示，操作控制器120可以被配置为执行多次包括第一时间间隔T1和第二时间间隔T2的刷新循环，第二时间间隔T2比第一时间间隔T1长。操作控制器120可以被配置为接收振荡信号并产生多个地址信号。
如图3所示，操作控制器120可以在第一时间间隔T1期间集中地执行刷新操作，并在第二时间间隔T2期间执行供电控制操作以降低功耗。在第一时间间隔T1期间执行的刷新操作的时间段P1可以是tRFCmin(给定行的单元的刷新循环之间的最小时间)的一倍到十倍长。然而，本发明构思的示例实施例不限于以上所述的数字(即，tRFCmin的1倍至10倍长)，并且可以应用于根据tRFCmin的若干倍长的时间段来执行突发刷新操作的任何操作。
根据目前的技术水平，tRFCmin为从约90纳秒至约350纳秒，而通常采用的刷新操作时间段tREFi(刷新时间间隔)为从约4微秒至约8微秒，这是tRFCmin的至少数十倍至数百倍长的时间段。根据本发明构思的示例实施例，在现有技术中以传统的长时间段(tREFi)来执行的刷新操作被在短时间段内集中地执行所替代，并且在剩余的时间段内通过泄漏控制器和供电控制器来执行低功率操作模式，从而降低功耗。
更具体地，例如，当标准刷新时间StREFi为8微秒并且在一个时间段期间要刷新的行的数量为8192时，对所有行执行的刷新操作会花费大约64毫秒。另一方面，根据发明构思的示例实施例的刷新操作可以通过以下步骤来进行：i)当在BtREFi＝90纳秒内执行刷新操作时，对所有行执行刷新操作约740微秒；或者ii)当在BtREFi＝350纳秒内执行刷新操作时，对所有行执行刷新操作约2.9毫秒。因此，低功率操作可以执行i)约63毫秒到ii)约61毫秒。
以上所述的示例是基于一个块的所有行来计算的，根据发明构思的示例实施例的刷新操作还可以对一个块的某些行来执行。例如，当在一个块中的行数为8192时，可以在第一时间间隔期间对3000行执行刷新操作，可以在第二时间间隔期间执行低功率操作，然后可以在第一时间隔期间再次对3000行执行刷新操作。
换言之，根据发明构思的示例实施例，在刷新过程的初始阶段在几毫秒的短时间段内集中地执行刷新操作(在下文中，称为“突发刷新”)，并且在剩余时间段中通过开关操作来对栅极诱导的漏极泄漏(GIDL)、电源门控(PG)和直流(DC)控制进行优化。
在现有技术中，由于在恒定且足够的时间段StREFi下执行刷新操作，所以会期望在相应的时间段期间保持对包括相关开关的装置的供电。此外，在现有技术中，即使执行电力控制操作，每次在长时间内执行刷新操作时，也会期望执行用于控制电力的开关操作，因此由于开关操作而发生功率损耗。
另一方面，根据本发明构思的示例实施例，仅在初始的第一时间间隔T1的短时间段BtREFi内执行刷新操作并且在突发刷新之后与突发的数量对应的第二时间间隔T2期间可以不执行(或替代地，可以跳过)刷新操作。因此，可以在第二时间间隔T2期间降低功耗。例如，当StREFi＝8微秒、BtREFi＝160纳秒且对1000行执行突发刷新时，功耗可降低(StREFi－BtREFi)×1000＝7.84毫秒。由于划分了时间间隔且仅在突发刷新之后的特定时间点执行一次用于控制电力的开关操作，所以也可以减小由于开关操作导致的功率损失。
返回参照图2，泄漏控制器130可以被配置为控制驱动存储器单元的开关单元(图5中的SU)以在第二时间间隔T2期间执行栅极诱导的漏极泄漏(GIDL)控制操作。例如，泄漏控制器130可以在第一时间间隔T1期间向开关单元施加第一电压，并在第二时间间隔T2期间向开关单元施加第二电压，第二电压低于第一电压。
第一供电控制器140可以被配置为执行与布置在多个存储器单元中的已选择的块(即，刷新目标块)和/或未选择的块(即，不被刷新的块)中的存储器单元有关的供电控制操作。例如，第一供电控制器140可以被配置为在第一时间间隔T1和第二时间间隔T2期间执行电源门控(PG)控制操作。
PG控制操作可以被定义为使与执行刷新操作的驱动电路有关的开关器件激活/去激活的操作。例如，可以控制在PG控制操作期间向开关器件的栅极施加的电压。更具体地，在PG控制操作期间，可以控制向连接到行解码器的开关器件(在下文中，称为行开关器件)的栅极施加的电压，所述行解码器与已选择的块和/或未选择的块的存储器单元连接。下面将描述与PG控制操作相关的附加示例实施例。
第二供电控制器150可以被配置为执行与布置在已选择的块和/或未选择的块中的存储器单元有关的额外的供电控制操作。例如，第二供电控制器150可以被配置为在第一时间间隔T1和/或第二时间间隔T2期间执行用于控制直流(DC)电压施加器160的直流(DC)控制操作。
DC控制操作可以被定义为使产生向与刷新操作无关的开关器件(例如，输入/输出开关电路)供应的DC电压的电路激活/去激活的操作。PG控制操作是用于控制是否通过开关操作传输从电源提供的电压的操作，而DC控制操作是用于使电源本身激活/去激活的操作。下面将描述与DC控制操作有关的附加示例实施例。
当将第一自刷新信号SELF1施加到自模式控制器110时，可以在第一时间间隔T1期间执行突发刷新，并且可以在第二时间间隔T2期间执行GIDL控制操作和PG控制操作。当将第二自刷新信号SELF2施加到自模式控制器110时，半导体存储器装置1000进入深度睡眠模式，其中，在深度睡眠模式期间，可以在第二时间间隔T2期间执行GIDL控制操作和PG控制操作以及DC控制操作。
根据另一示例实施例，当将第二自刷新信号SELF2施加到自模式控制器110时，自模式控制器110可以产生深度睡眠信号，并且响应于深度睡眠信号操作控制器120可以将第二时间间隔T2增加到第二时间间隔T2'。根据另一示例实施例，第二自刷新信号SELF2可以用作深度睡眠信号。
图4是示出根据发明构思的另一示例实施例的存储器装置的示意图。根据其它示例实施例的存储器装置可以是根据以上描述的示例实施例的存储器装置的变型。以下省略其冗余描述。
参照图4，布置在已选择的块SB中的存储器单元可以连接到第一行解码器RD<0>和列解码器CD。此外，布置在未选择的块NB中的存储器单元可以连接到第二行解码器RD<1>和列解码器CD。
存储器装置可以包括第一开关S1、第二开关S2、第三开关S3和DC电压发生器DG1。泄漏控制器130可以被配置为产生用于控制第一开关S1的第一控制信号C1，供电控制器145可以被配置为产生用于控制第二开关S2和第三开关S3的第二控制信号C2和第三控制信号C3。本示例实施例的供电控制器145可以具有包括图2的示例实施例的第一供电控制器140和第二供电控制器150的配置。
第一开关S1可以被配置为从泄漏控制器130接收第一控制信号C1，并且基于第一控制信号C1向行解码器之内的驱动器施加第一电压VDD_H或第二电压VDD_L，第二电压VDD_L低于第一电压VDD_H。经由第一开关S1，可以在第一时间间隔T1期间向驱动器施加第一电压VDD_H，并可以在第二时间间隔T2期间向驱动器施加第二电压VDD_L(参照图13的SW0和SW1)，第二电压VDD_L低于第一电压VDD_H。
第二开关S2可以被配置为从供电控制器145接收第二控制信号C2，并且基于第二控制信号C2将用于刷新操作的电源电压VDD_REF传输到第一行解码器RD<0>和第二行解码器RD<1>。第一行解码器RD<0>和第二行解码器RD<1>可以被配置为通过使用电源电压VDD_REF来执行刷新操作。供电控制器145(具体地说，图2的第一供电控制器140)可以经由第二开关S2(参照图13的SW2)来执行使连接到行解码器RD<0>和RD<1>的开关器件激活/去激活的操作。
第三开关S3可以被配置为从供电控制器145接收第三控制信号C3，并且基于第三控制信号C3将列解码器CD使用的电源电压VDD_NOR传输到列解码器CD。列解码器CD可以被配置为通过使用电源电压VDD_NOR来执行输入/输出操作。供电控制器145(具体地说，图2的第一供电控制器140)可以经由第三开关S3(参照图13的SW3)来执行使连接到列解码器CD的开关器件激活/去激活的操作。
DC电压发生器DG1可以被配置为产生电源电压VDD_NOR。DC电压发生器DG1可以从供电控制器145接收使能信号EN并且可以基于使能信号EN而被启用或禁用。换言之，当使能信号EN处于第一状态时，DC电压发生器DG1可以被激活，当使能信号EN处于第二状态时，DC电压发生器DG1可以被去激活。可以响应于第二自刷新信号SELF2产生使能信号EN，从而可以通过第二自刷新信号SELF2(参照图13的VDD_NOR DC_GEN)来执行使DC电压发生器DG1激活或去激活的操作。
图5和图6是更详细地示出通过图4的第一开关S1向行解码器之内的驱动器DR施加第一电压VDD_H或第二电压VDD_L的配置的图。
根据本示例实施例，半导体器件还可以包括第一开关器件SW0和第二开关器件SW1。第一开关器件SW0可以被配置为在刷新循环的第一时间间隔T1期间被激活，并且向连接到存储器单元的驱动器DR施加第一电压VDD_H。第二开关器件SW1可以被配置为在刷新循环的第二时间间隔T2期间被激活，并且向驱动器DR施加第二电压VDD_L。如上所述，第二电压VDD_L可以比第一电压VDD_H低。
参照图5，在第一时间间隔T1期间，驱动器DR可以接收第一电压VDD_H并且将第一电压VDD_H传输到开关单元SU的栅极。因此，可以使开关单元SU激活，并且可以对开关单元SU所连接的字线的存储器单元执行突发刷新操作。
参照图6，在第二时间间隔T2期间，驱动器DR可以接收第二电压VDD_L并将第二电压VDD_L传输到开关单元SU的栅极。第二电压VDD_L具有用于保持开关单元SU的待机状态的幅值，但是可以小于第一电压VDD_H。由于第二电压VDD_L的幅值减小，所以开关单元SU的漏电流(即，GIDL电流)可被减小。
下面的表格示出了当采用根据发明构思的示例实施例的刷新方法时预期的漏电流减小效果。具体地讲，对于图5和图6中使用的开关单元SU的晶体管中的p型晶体管，仅测量根据施加到栅极的电压的幅值产生的漏电流。
如表所示，由于施加到栅极的电压的幅值减小，所以漏电流的幅值减小。
根据本发明构思的示例实施例，为了实现这种漏电流的减小，可以在第一时间间隔T1期间集中地执行刷新操作，使得可以同时控制与基本上所有行有关的开关单元SU的电力，在长的、随后的第二时间间隔T2中保持待机状态，并且通过供电控制器145控制向行解码器供应的DC电压电平。
图7和图8是更详细地示出根据发明构思的示例实施例的存储器装置的刷新控制器的框图。以下省略其冗余描述。
参照图7，存储器装置的刷新控制器可以包括第一振荡器O1、第二振荡器O2、第一计数器CN1、第二计数器CN2、刷新命令发生器RC、内部地址生成计数器XACN、延迟D、行解码器控制器RDC和电压供应VS。
参照图7和图8，第一振荡器O1可以被配置为产生第一振荡信号POSC1。可以基于第一振荡信号POSC1来确定在第一时间间隔T1期间执行的突发刷新操作的时间段。例如，第一振荡信号POSC1的时间段可以是tRFCmin(从大约90纳秒至大约350纳秒)的1倍至10倍长。在这种情况下，可以在从tRFCmin到10×tRFCmin的时间段期间执行突发刷新操作。此外，第一振荡信号POSC1可以用于终止突发刷新操作。例如，第一计数器CN1可以基于第一振荡信号POSC1产生突发结束信号。
第二振荡器O2可以被配置为产生第二振荡信号POSC2。第二振荡信号POSC2是执行传统的刷新操作的信号并且可以是具有约4毫秒至约8微秒的时间段的信号。第二振荡信号POSC2可用于启动突发刷新操作。例如，第二计数器CN2可以基于第二振荡信号POSC2产生突发开始信号。此外，第二振荡信号POSC2可以用于从一个刷新循环切换到另一个刷新循环。
第一计数器CN1可以被配置为接收第一振荡信号POSC1并执行计数操作。例如，当存储器装置对8192行执行刷新操作时，第一计数器CN1可被配置为对行的数量(例如，8192)进行计数。更具体地，当第一振荡信号POSC1的时间段为90纳秒时，第一计数器CN1可以被配置为接收具有90纳秒的时间段的第一振荡信号POSC1并在7372.7微秒期间计数到8192。
第二计数器CN2可以被配置为接收第二振荡信号POSC2并执行计数操作。例如，当存储器装置对8192行执行刷新操作时，第二计数器CN2可被配置为对行的数量(例如，8192)进行计数。更具体地，当第二振荡信号POSC2的时间段为7.8微秒时，第二计数器CN2可以被配置为接收具有7.8微秒的时间段的第二振荡信号POSC2并在大约63897.6微秒(即，大约64毫秒)期间计数到8192。
刷新命令发生器RC可以被配置为接收第一振荡信号POSC1并产生刷新命令信号REF CMD。
例如，参照图8，刷新命令信号REF CMD包括在第一时间间隔T1期间响应于突发开始信号(基于第二振荡信号POSC2产生)而产生的突发刷新信号，并且该突发刷新信号的产生可以响应于突发结束信号(基于第一振荡信号POSC1产生)而终止。此后，刷新命令信号REF CMD在第二时间间隔T2期间不包括单独的突发刷新信号。
内部地址发生计数器XACN可以被配置为响应于刷新命令信号REF CMD来产生内部地址信号。产生的内部地址信号可以被传输到行解码器控制器RDC。延迟D可以使刷新命令信号REF CMD延迟并将延迟的刷新命令信号REF CMD传输到行解码器RD。
行解码器控制器RDC可以被配置为基于内部地址信号来产生用于控制行解码器RD的驱动器的信号。行解码器控制器RDC还可以被配置为控制向行解码器RD提供电压的电压供应VS。
根据示例实施例，电压供应VS可以被配置为向列解码器(未示出)提供电压。例如，电压供应VS可以包括向列解码器施加电压的DC电压发生器，并且DC电压发生器可以响应于第二自刷新信号SELF2而被启用/禁用。
图9是示出根据发明构思的一些示例实施例的存储器装置的刷新操作的流程图。在下文中，为了便于说明，将给出与自刷新操作有关的描述，并且省略其冗余描述。
参照图4、图7和图9，在操作S310中，自模式控制器110可以接收第一自刷新信号SELF1和/或第二自刷新信号SELF2并进入自刷新模式。
接下来，在操作S320中，自模式控制器110可以确定是否接收到第二自刷新信号SELF2。如果接收到第二自刷新信号SELF2(即，处于深度睡眠模式)，则在操作S330中，可以使DC电压发生器DG1去激活。
DC电压发生器DG1可以被配置为产生DC电压以向列解码器CD和/或写入控制器施加DC电压。可以针对DC电压发生器DG1的去激活而切换相关信号VDD_NOR的状态。因此，可以在仅保持用于确保单元数据的最小供电的同时执行刷新操作。
接下来，在操作S340中，使第一振荡器O1和第二振荡器O2激活，因此产生第一振荡信号POSC1和第二振荡信号POSC2。
在操作S350中，第二计数器CN2可以接收第二振荡信号POSC2并使N2值(N2值是根据实际刷新时间段StREFi的计数)增大。第二计数器CN2可以被配置为基于特定的值B执行计数操作。换言之，例如，第二计数器CN2可以按照0->1->2->……->B->0->1->……的顺序执行计数操作。
在操作S500中，确定N2值是否达到特定的值(步骤S500)。如果N2值达到特定的值(例如，经过了64毫秒)，那么可以将一个刷新循环切换到另一刷新循环，因此，在操作S380中，可以再次执行突发刷新操作。
在激活振荡器之后，在操作S360中，第一行解码器RD<0>和列解码器CD可以选择已选择的块SB。
关于未选择的块NB，在操作S370中，将字线驱动器的驱动电压从VDD_H降低到VDD_L，并且执行用于使为关于未选择块NB的刷新操作而提供的电源去激活的电源门控操作。可以为进行电源门控操作而切换相关信号的状态(例如，图11的PG_ON)。
接下来，在操作S380中，在第一时间间隔T1期间执行突发刷新操作。基于刷新命令信号REF CMD产生内部地址，并且执行对该内部地址所对应的行进行寻址的操作。在突发刷新操作期间产生的突发刷新信号可以具有从tRFCmin到10×tRFCmin的时间段。
在操作S390中，第一计数器CN1接收第一振荡信号POSC1以使N1值(N1值是根据突发刷新循环BtREFi的计数)增大。第一计数器CN1可以被配置为基于特定的值B执行计数操作。换言之，例如，第一计数器CN1可以按照0->1->2->……->B->0->1->……的顺序执行计数操作。
接下来，在操作S400中，确定N1值是否达到特定的值(例如，B＝8192)。如果N1值达到特定的值，那么在操作S410中，降低与要刷新的块相关的驱动电压，并且执行用于使为关于对应块的刷新操作而提供的电源去激活的电源门控操作。
另外，如果N1值未达到特定的值B，那么在操作S420中，确定是否终止自刷新操作。如果终止自刷新操作，那么在操作S430中，对于正常的输入/输出操作，升高所有块的驱动电压，并且使刷新控制器的第一振荡器O1和第二振荡器O2去激活。
根据一些示例实施例，存储器装置可以包括存储装置，并且如果自刷新操作被终止，那么N1值可以存储在单独的存储装置(未示出)中。当执行下一个自刷新操作时，可以加载N1值，并且可以从与N1值对应的第一地址紧邻的第二地址起执行自刷新操作。换言之，当计数器产生地址信号，对与第一地址对应的存储器单元执行突发刷新操作并且在该突发刷新操作期间结束刷新循环时，可以执行关于与紧邻第一地址的第二地址对应的存储单元的突发刷新操作。结果，可以防止存储器单元的过驱动。
否则，如果自刷新操作没有终止，那么继续进行与增大的N1值对应的行有关的突发刷新操作。因此，可以随着N1值增大而在第一时间间隔T1期间执行与要刷新的块有关的突发刷新操作。
根据一些示例实施例，在第一时间间隔T1期间的突发刷新操作期间，可以完成与要刷新的一个块有关的行刷新，并且可以执行与要刷新的另一个块有关的行刷新。换言之，在操作S510中，可以将已选择的块SB切换成未选择的块，并且将未选择的块NB切换成已选择的块。
在这种情况下，在操作S520中，可以升高与新切换的已选择的块的存储器单元连接的字线的驱动器的驱动电压VDD_H，并且可以执行用于使关于对应块的刷新操作而提供的电源激活的电源门控操作。
例如，在一个块的总行数为8192的示例实施例中，一次产生的突发刷新信号的数量可以不是8192，而是小于或大于8192的数字。换言之，作为在操作(例如，操作S400)中进行确定的标准，特定的值B可以与块的实际的行数量不同。在这种情况下，由于突发刷新信号的数量与要刷新的块的行数量不相同，因此可以在突发刷新操作期间改变已选择的块。在这种情况下可以执行如上所述的提高驱动电压和电源门控操作。
在N1值达到特定的值(例如，8192)之后，在操作S440中，降低驱动电压并执行电源门控操作，并确定自刷新操作是否已经结束。如果自刷新操作尚未结束，那么在第二时间间隔T2期间，可以通过泄漏控制器130和供电控制器145的开关操作来执行GIDL、PG和DC优化，直到N2值达到特定的值B(例如，直到在突发刷新操作开始之后经过64毫秒)。
当N2值达到特定的值B时，在操作S380中，将一个刷新循环切换到另一刷新循环，并可以执行与下一个选择区域有关的突发刷新操作。换言之，可以保持与普通(common)刷新循环相符合的休息状态(rest state)直到下一次自刷新操作，然后可以执行突发刷新操作。如上所述，作为在操作(例如，操作S500)中进行确定的标准，特定的值B可以与块的行的实际数量不同。
如果自刷新操作已经结束，那么在操作S450中，为了正常的输入/输出操作，提高所有块的驱动电压，并且使刷新控制器的第一振荡器O1和第二振荡器O2去激活。此外，当进入深度睡眠模式时，在操作S460中，可以使被去激活的DC电压发生器DG1激活。此外，在操作S470中，可以执行使为刷新操作而提供的电源去激活的电源门控操作。
图10是示出图7的存储器装置的变型示例实施例的图。
参照图7和图10，图7的存储器装置通过使用两个振荡器产生第一振荡信号和第二振荡信号，而图10的存储器装置使用单个振荡器O和时钟分频器DIV来产生第一振荡信号POSC1和第二振荡信号POSC2。
图11和图12是示出根据发明构思的示例实施例的存储器装置的刷新操作的时序图。省略其冗余描述。
图11示出了当施加第一自刷新信号SELF1时的刷新操作。
参照图4、图7和图11，当施加第一自刷新信号SELF1时，激活第一振荡器O1和第二振荡器O2，并且产生刷新命令信号REF CMD。施加用于刷新过程的电源电压VDD_REF和由列解码器CD使用的电源电压VDD_NOR并且执行第一时间间隔T1和第二时间间隔T2的刷新循环。
在刷新循环的第一时间间隔T1期间，向已选择的块SB的行开关器件(即，连接到已选择的块SB的第一行解码器RD<0>的开关器件)施加的信号PG_ON1保持低的状态。因此，可以向第一行解码器RD<0>施加用于刷新过程的电源电压VDD_REF。
另一方面，在第一时间间隔T1期间，向未选择的块NB的行开关器件(即，与已选择的块SB的第二行解码器RD<1>连接的开关器件)施加的信号PG_ON2保持高的状态。因此，由于电源门控，所以可以不向第二行解码器RD<1>施加用于刷新过程的电源电压VDD_REF。结果，由于仅向执行刷新操作的第一行解码器RD<0>和相应的刷新电路施加电源电压VDD_REF，所以可以降低功耗。
在刷新循环的第二时间间隔T2期间，不执行突发刷新操作，因此执行电源门控操作。例如，可以将向已选择的块SB的行开关器件(即，与已选择的块SB的第一行解码器RD<0>连接的开关器件)施加的信号PG_ON1切换到高状态。此外，在第一时间间隔T1期间，向未选择的块NB的行开关器件(即，与已选择的块SB的第二行解码器RD<1>连接的开关器件)施加的信号PG_ON2可以连续地保持高状态。因此，由于电源门控，所以可以不向第一行解码器RD<0>和第二行解码器RD<1>施加用于刷新过程的电源电压VDD_REF，因此可以在第二时间间隔T2期间降低功耗。
在刷新循环的第一时间间隔T1期间，已选择的块SB的存储器单元的驱动器接收驱动电压VDD_H，从而输出电压NWEIB1可以变为驱动电压VDD_H。另一方面，在第一时间间隔T1期间，未选择块NB的存储器单元的驱动器接收电压VDD_L，电压VDD_L比驱动电压VDD_H低，因此输出电压NWEIB2可以变为比驱动电压VDD_H低的驱动电压VDD_L。
接下来，在第二时间间隔T2期间，已选择的块SB的存储器单元的驱动器的输出电压NWEIB1切换到比驱动电压VDD_H低的电压VDD_L，未选择的块NB的存储器单元的输出电压NWEIB2可以保持在比驱动电压VDD_H低的电压VDD_L。因此，在第二时间间隔T2期间施加到开关单元(图5的SU)的驱动电压可以从VDD_H降低到VDD_L，因此在第二时间间隔T2期间可以减小GILD电流。
图12示出了当施加第二自刷新信号SELF2时的刷新操作。除了供电控制器145(具体来说，图2的第二供电控制器150)响应于第二自刷新信号SELF2产生使能信号EN并进入深度睡眠模式之外，图12的刷新操作大体上与图11的刷新操作类似。
在深度睡眠模式中，可以使向列开关器件提供DC电压的DC电压发生器DG1去激活。因此，可以进一步降低由于DC电压发生器DG1的驱动导致的功率消耗。另一方面，DC电压发生器DG1在去激活后再次被激活需要一些时间，这段时间会影响存储器装置的操作。因此，仅当存在单独的命令信号时(即，仅当产生第二自刷新信号SELF2时)，才可以进入深度睡眠模式。
根据示例实施例，可以在深度睡眠模式中使第二时间间隔T2延长。例如，刷新控制器可以产生保持信号以延长刷新循环，并且执行一种像使感测放大器过驱动那样的操作，以允许第二时间间隔T2保持得比先前限定的第二时间间隔长。
图13是示出根据发明构思的示例实施例的存储器装置的框图。图14是图13的存储器装置的刷新操作的时序图。省略其冗余描述。
参照图13，存储器装置可以包括VDD_NOR DC电压发生器DG1、VDD_REF DC电压发生器DG2和VDD_L/VDD_H DC电压发生器DG3。此外，存储器装置可以包括将DC电压传输到行解码器的行开关器件SW0、SW1和SW2以及将DC电压传输到列解码器CD和/或写/读控制电路RW的列开关器件SW3。
行开关器件SW0、SW1和SW2可以包括用于将电压VDD_L传输到行解码器的第一行开关器件SW0a、SW0b、SW0c和SW0d；用于将电压VDD_H传输到行解码器的第二行开关器件SW1a、SW1b、SW1c和SW1d；以及用于将电压VDD_REF传输到行解码器的第三行开关器件SW2a、SW2b、SW2c和SW2d。
第一行开关器件SW0a、SW0b、SW0c和SW0d可以包括向已选择的块施加电压VDD_L的开关器件SW0a以及用于向未选择的块施加电压VDD_L的开关器件SW0b、SW0c和SW0d。第二行开关器件SW1a、SW1b、SW1c和SW1d可以包括向已选择的块施加电压VDD_H的开关器件SW1a以及向未选择的块施加电压VDD_H的开关器件SW1b、SW1c和SW1d。第三行开关器件SW2a、SW2b、SW2c和SW2d可以包括用于向已选择的块施加电压VDD_REF的开关器件SW2a以及向未选择的块施加电压VDD_REF的开关器件SW2b、SW2c和SW2d。
刷新控制器可以产生控制第一行开关器件SW0a、SW0b、SW0c和SW0d的控制信号SW0<0:N>，控制第二行开关器件SW1a、SW1b、SW1c、SW1d的控制信号SW1<0:N>以及控制第三行开关器件SW2a、SW2b、SW2c和SW2d的控制信号SW2<0:N>，刷新控制器可以将这些控制信号传输到第一行开关器件SW0a、SW0b、SW0c和SW0d至第三行开关器件SW2a、SW2b、SW2c和SW2d。此外，刷新控制器的供电控制器(例如，图2的第一供电控制器140)可以向列开关器件SW3施加控制信号PG_ON3。
尽管仅示出了第一至第四行解码器RD<0>、RD<1>、RD<2>和RD<3>，但是发明构思的示例实施例不限于此。行解码器的数量可以是K+1个。在这种情况下，刷新控制器可以相对于K+1个行解码器来产生控制信号SW0<0:N>、SW1<0:N>、……和SWK<0:N>。
参照图7和图14，当施加第二自刷新信号SELF2时，激活第一振荡器O1和第二振荡器O2，并且产生刷新命令信号REF CMD。施加用于刷新操作的电源电压VDD_REF，并执行在第一时间间隔T1和第二时间间隔T2期间的刷新循环。
同时，当施加第二自刷新信号SELF2时，切换使能信号EN的状态并且可以使VDD_NOR DC电压发生器DG1去激活。因此，VDD_NOR DC电压发生器DG1的输出电压VDD_NOR可以从高状态切换到低状态。
在刷新循环的第一时间间隔T1期间，施加到已选择的块的第一行开关器件SW0a的信号SW0<0>保持在低状态，因此使第一行开关器件SW0a去激活。此外，施加到已选择的块的第二行开关器件SW1a的信号SW1<0>保持在高状态，因此使第二行开关器件SW1a激活。因此，在由VDD_L/VDD_H DC电压发生器DG3产生的第一电压VDD_H和第二电压VDD_L中，第一电压VDD_H被施加到第一行解码器RD<0>，第二电压VDD_L比第一电压VDD_H低。
同时，在刷新循环的第一时间间隔T1期间，施加到未选择块的第一行开关器件SW0b的信号SW0<1>保持在高状态，因此使第一行开关器件SW0b激活。此外，施加到未选择块的第二行开关器件SW1b的信号SW1<1>保持在低状态，因此使第二行开关器件SW1b去激活。因此，在由VDD_L/VDD_H DC电压发生器DG3产生的第一电压VDD_H和第二电压VDD_L中，第二电压VDD_L比第一电压VDD_H低，第二电压VDD_L可以被施加到第二行解码器RD<1>。与第二行开关器件SW1b类似，也可以使第二行开关器件SW1c和SW1d去激活，并且可以向第三行解码器RD<2>和第四行解码器RD<3>施加第二电压VDD_L。
同时，在第一时间间隔T1期间，施加到已选择的块的第三行开关器件SW2a的信号SW2<0>保持在高状态，因此使第三行开关器件SW2a激活。因此，由于电源门控，所以可以向第一行解码器RD<0>施加用于刷新过程的电源电压VDD_REF。
另一方面，在第一时间间隔T1期间，施加到未选择块的第三行开关器件SW2b的信号SW2<1>保持在低状态，因此使第三行开关器件SW2b去激活。因此，由于电源门控，所以可以不向第二行解码器RD<1>施加用于刷新过程的电源电压VDD_REF。也可以使第三行开关器件SW2c和SW2d去激活，因此可以不向第三行解码器RD<2>和第四行解码器RD<3>施加电源电压VDD_REF。因此，由于仅向执行突发刷新操作的第一行解码器RD<0>施加电源电压VDD_REF，所以可以降低功耗。
在刷新循环的第二时间间隔T2期间，不执行突发刷新操作，因此可以执行漏电流控制操作和电源门控操作。
具体地，在第二时间间隔T2期间，向已选择的块的第一行开关器件SW0a施加的信号SW0<0>从低状态切换到高状态，因此可以激活第一行开关器件SW0a。此外，向已选择的块的第二行开关器件SW1a施加的信号SW1<0>从高状态切换到低状态，因此可以使第二行开关器件SW1a去激活。此外，向未选择的块的第二行开关器件SW1b施加的信号SW1<1>保持在低状态，因此可以保持住第二行开关器件SW1b的去激活状态。因此，在第二时间间隔T2期间，在第一电压VDD_H和比第一电压VDD_H低的第二电压VDD_L之中，第二电压VDD_L可以被施加到第一行解码器RD<0>和第二行解码器RD<1>。类似地，第二电压VDD_L可以被施加到第三行解码器RD<2>和第四行解码器RD<3>。
此外，在第二时间间隔T2期间，向已选择的块的第三行开关器件SW2a施加的信号SW2<0>从高状态切换到低状态，因此可以去激活第三行开关器件SW2a。此外，向未选择块的第三行开关器件SW2a、SW2b、SW2c和SW2d施加的信号SW2<1>可以保持在低状态。因此，由于电源门控，所以可以不向第一行解码器RD<0>和第二行解码器RD<1>施加用于刷新操作的电源电压VDD_REF。类似地，可以不向第三行解码器RD<2>和第四行解码器RD<3>施加电源电压VDD_REF。
如上参照图11所述，在刷新循环的第一时间间隔T1期间，已选择的块的存储器单元的驱动器接收驱动电压VDD_H，因此可以将驱动电压VDD_H作为输出电压NWEIB1来输出。另一方面，在第一时间间隔T1期间，未选择的块的存储器单元的驱动器接收比驱动电压VDD_H低的驱动电压VDD_L，因此可以将比驱动电压VDD_H低的驱动电压VDD_L作为输出电压NWEIB2来输出。
在第二时间间隔T2期间，将已选择的块的存储器单元的驱动器的输出电压NWEIB1切换到比驱动电压VDD_H低的驱动电压VDD_L，并且未选择的块的存储器单元的驱动器的输出电压NWEIB2可以保持在比驱动电压VDD_H低的驱动电压VDD_L。因此，通过GIDL控制，可以减小在第二时间间隔T2期间向开关单元SU施加的驱动电压(VDD_H->VDD_L)，从而在第二时间间隔T2期间控制漏电流。结果，可以降低功耗。
同时，参照图13和14，刷新控制器的供电控制器(具体地说，第一供电控制器(图2的140))可以被配置为在第一时间间隔T1和第二时间间隔T2期间使列开关器件SW3去激活，而不管装置是否处于深度睡眠模式。为此，刷新控制器可以产生控制信号PG_ON3并将该控制信号PG_ON3施加到列开关器件SW3。
更具体地，参照图14，当刷新循环开始时，控制信号PG_ON3可以在第一时间间隔T1和第二时间间隔T2期间切换到高状态，因此可以使开关器件SW3去激活。由于列解码器CD在刷新操作期间不执行任何其它功能，所以可以通过使用控制信号PG_ON3的电源门控来降低功耗。
图15是示出装配有根据发明构思的示例实施例的存储器装置的计算系统的框图。
参照图15，根据发明构思的示例实施例的存储器装置可以作为RAM 720安装在诸如移动装置或台式计算机的计算系统700中。作为RAM 720安装的存储器装置可以是上述任何示例实施例的存储器装置。此外，根据发明构思的示例实施例的存储器控制器可以设置在RAM 720中或者可以作为存储器控制模块在CPU 710中实现。
根据发明构思的示例实施例的计算系统700包括CPU 710、RAM 720、用户接口730和非易失性存储器740，这些组件电连接到总线750。非易失性存储器740可以是诸如SSD或HDD的大容量存储装置。
根据发明构思的示例实施例的存储器装置(或存储器系统)被应用于计算系统700，设置在RAM 720中的存储器控制器和/或可包括在CPU 710中的存储器控制模块可以执行根据上述实施例的刷新操作。换言之，RAM 720包括多个存储器区(例如，存储体)，可以对各个存储体管理刷新操作。
尽管已经参照发明构思的一些示例实施例具体示出并描述了发明构思的示例实施例，但是将理解，在不脱离权利要求的精神和范围的情况下，这里可以在形式和细节上的进行各种改变。

Claims (20)

1.一种存储器装置，所述存储器装置包括：
多个存储器单元；
自刷新控制器，被配置为执行多次刷新循环，所述刷新循环包括在第一时间间隔期间执行的突发刷新操作以及在第二时间间隔期间执行的供电控制操作，第二时间间隔比第一时间间隔长。
2.如权利要求1所述的存储器装置，所述存储器装置还包括：
至少一个驱动器，被配置为驱动所述多个存储器单元，
其中，自刷新控制器包括被配置为控制所述至少一个驱动器的泄漏控制器，所述泄漏控制器被配置为在第一时间间隔期间向所述至少一个驱动器施加第一电压，并且在第二时间间隔期间向所述至少一个驱动器施加第二电压，第二电压比第一电压低。
3.如权利要求2所述的存储器装置，所述存储器装置还包括：
第一开关装置，被配置为在第一时间间隔期间被激活以向所述至少一个驱动器施加第一电压；
第二开关装置，被配置为在第二时间间隔期间被激活以向所述至少一个驱动器施加第二电压。
4.如权利要求1所述的存储器装置，其中，所述存储器装置被配置为在第二时间间隔期间不执行突发刷新操作。
5.如权利要求1所述的存储器装置，其中，
所述多个存储器单元包括布置在已选择的块中的存储器单元和布置在未选择的块中的存储器单元，
自刷新控制器包括被配置为对已选择的块和未选择的块中的至少一个执行供电控制操作的第一供电控制器。
6.如权利要求5所述的存储器装置，所述存储器装置还包括：
第一行解码器，连接到已选择的块的存储器单元；
第二行解码器，连接到未选择的块的存储器单元；
第一行开关装置，被配置为将电源电压传输到第一行解码器；
第二行开关装置，被配置为将电源电压传输到第二行解码器，
其中，第一供电控制器被配置为：
在刷新循环的第一时间间隔期间，使第一行开关装置激活并且使第二行开关装置去激活，
在刷新循环的第二时间间隔期间，使第一行开关装置和第二行开关装置去激活。
7.如权利要求5所述的存储器装置，所述存储器装置还包括：
列解码器，连接到已选择的块和未选择的块的存储器单元；
列开关装置，连接到列解码器，
其中，第一供电控制器被配置为在刷新循环的第一时间间隔和第二时间间隔期间使列开关装置去激活。
8.如权利要求7所述的存储器装置，其中，所述存储器装置还包括：
直流电压发生器，被配置为向列开关装置提供直流电压，
其中，自刷新控制器还包括被配置为响应于深度睡眠信号使直流电压发生器去激活的第二供电控制器。
9.如权利要求1所述的存储器装置，其中，所述自刷新控制器还包括：
计数器，被配置为接收振荡信号并产生多个地址信号。
10.如权利要求9所述的存储器装置，其中，所述多个地址信号包括第一地址和与第一地址紧邻的第二地址，当刷新循环在与第一地址所对应的存储器单元有关的突发刷新操作期间终止并且刷新循环被恢复时，自刷新控制器被配置为执行与第二地址所对应的存储器单元有关的突发刷新操作。
11.如权利要求1所述的存储器装置，其中，自刷新控制器被配置为响应于深度睡眠信号增加第二时间间隔。
12.一种存储器装置，所述存储器装置包括：
多个存储器单元；
至少一个驱动器，被配置为驱动所述多个存储器单元；
自刷新控制器，被配置为执行多次刷新循环，所述刷新循环包括：
在第一时间间隔期间，向所述至少一个驱动器施加第一电压并且对与多个地址信号对应的存储器单元执行突发刷新操作，
在第二时间间隔期间，向所述至少一个驱动器施加第二电压，第二电压比第一电压低，第二时间间隔比第一时间间隔长。
13.如权利要求12所述的存储器装置，其中，自刷新控制器被配置为以tRFCmin的一倍至十倍的间隔执行突发刷新操作。
14.如权利要求12所述的存储器装置，其中，自刷新控制器被配置为：
基于第一振荡信号终止突发刷新操作，
基于第二振荡信号启动突发刷新操作，第二振荡信号的时间段比第一振荡信号的时间段长。
15.如权利要求14所述的存储器装置，其中，自刷新控制器被配置为基于第二振荡信号将一个刷新循环切换至另一个刷新循环。
16.一种被配置为控制存储器单元阵列的自刷新控制器，所述自刷新控制器包括：
存储器；
处理电路，被配置为迭代地执行下列步骤，
在第一时间间隔期间对存储器单元阵列执行突发刷新操作，
在第二时间间隔期间对存储器单元阵列执行供电控制操作，第二时间间隔在第一时间间隔之后且比第一时间间隔长。
17.如权利要求16所述的自刷新控制器，其中，处理电路包括：
第一供电控制器，被配置为对存储器单元阵列的已选择的块和未选择的块中的至少一个执行供电控制操作；
第二供电控制器，被配置为在供电控制操作期间，通过阻止向行解码器提供直流电压来选择性地将自刷新控制器设定为深度睡眠模式，行解码器被配置为选择性地激活存储器单元阵列的字线。
18.如权利要求17所述的自刷新控制器，其中，第一供电控制器被配置为在供电控制操作期间，通过阻止向行解码器中的第一行解码器和行解码器中的第二行解码器施加电源电压来执行电源门控操作，行解码器中的第一行解码器连接到已选择的块，行解码器中的第二行解码器连接到未选择的块。
19.如权利要求16所述的自刷新控制器，其中，处理电路包括：
在第一时间间隔期间，向至少一个驱动器施加第一电压并且对存储器单元阵列的与多个地址信号对应的存储器单元执行突发刷新操作，
在第二时间间隔期间，向所述至少一个驱动器施加第二电压，第二电压比第一电压低。
20.如权力要求19所述的自刷新控制器，其中，处理电路被配置为将第二电压的幅值设定为在第二时间间隔期间保持被配置为驱动所述存储器单元的开关单元的待机状态的值。
CN201711394125.7A 2016-12-29 2017-12-21 用于控制刷新操作的存储器装置及包括其的自刷新控制器 Active CN108255751B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160182886A KR20180077973A (ko) 2016-12-29 2016-12-29 리프레쉬 동작을 제어하는 메모리 장치
KR10-2016-0182886 2016-12-29

Publications (2)

Publication Number Publication Date
CN108255751A true CN108255751A (zh) 2018-07-06
CN108255751B CN108255751B (zh) 2023-08-08

Family

ID=62711986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711394125.7A Active CN108255751B (zh) 2016-12-29 2017-12-21 用于控制刷新操作的存储器装置及包括其的自刷新控制器

Country Status (3)

Country Link
US (1) US10339995B2 (zh)
KR (1) KR20180077973A (zh)
CN (1) CN108255751B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797061A (zh) * 2018-08-03 2020-02-14 华邦电子股份有限公司 存储器装置及其控制方法
CN112823389A (zh) * 2018-10-17 2021-05-18 美光科技公司 半导体装置在深睡模式中执行刷新操作

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054812A (ko) * 2017-11-14 2019-05-22 삼성전자주식회사 메모리 장치의 구동 방법 및 이를 수행하는 메모리 장치
US10739839B2 (en) * 2018-09-24 2020-08-11 Western Digital Technologies, Inc. Efficient power management stand-by modes for multiple dies in a storage device
JP6970769B2 (ja) * 2020-02-18 2021-11-24 ウィンボンド エレクトロニクス コーポレーション 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654913A (en) * 1995-02-08 1997-08-05 Matsushita Electric Industrial Co., Ltd Apparatus and method for extending data retention time of semiconductor storage circuit
US5966725A (en) * 1996-05-13 1999-10-12 International Business Machines Corporation Memory refreshing system having selective execution of self and normal refresh operations for a plurality of memory banks
CN1783338A (zh) * 2004-07-21 2006-06-07 三星电子株式会社 在自刷新模式下进行自动刷新的半导体存储器件
CN101211653A (zh) * 2006-12-26 2008-07-02 尔必达存储器株式会社 半导体存储器件、半导体器件、存储系统和刷新控制方法
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法
CN102479543A (zh) * 2010-11-30 2012-05-30 三星电子株式会社 验证半导体存储器器件的多周期自刷新操作及其测试
CN102902345A (zh) * 2011-07-26 2013-01-30 辉达公司 图形子系统中用于进入和退出睡眠模式的系统和方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06282985A (ja) * 1993-03-30 1994-10-07 Hitachi Ltd ダイナミック型ｒａｍ
JPH09167488A (ja) * 1995-12-18 1997-06-24 Mitsubishi Electric Corp 半導体記憶装置
US6075744A (en) 1997-10-10 2000-06-13 Rambus Inc. Dram core refresh with reduced spike current
US20050088894A1 (en) 2003-10-23 2005-04-28 Brucke Paul E. Auto-refresh multiple row activation
US7206245B2 (en) 2005-04-28 2007-04-17 Infineon Technologies Ag Methods and apparatus for implementing standby mode in a random access memory
US7362640B2 (en) 2005-12-29 2008-04-22 Mosaid Technologies Incorporated Apparatus and method for self-refreshing dynamic random access memory cells
US8004920B2 (en) * 2007-05-29 2011-08-23 Micron Technology, Inc. Power saving memory apparatus, systems, and methods
US8005995B2 (en) 2007-08-16 2011-08-23 Micron Technology, Inc. Command interface systems and methods
KR20130081472A (ko) 2012-01-09 2013-07-17 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 리프레쉬 방법
US9147461B1 (en) 2012-11-28 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor memory device performing a refresh operation, and memory system including the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654913A (en) * 1995-02-08 1997-08-05 Matsushita Electric Industrial Co., Ltd Apparatus and method for extending data retention time of semiconductor storage circuit
US5966725A (en) * 1996-05-13 1999-10-12 International Business Machines Corporation Memory refreshing system having selective execution of self and normal refresh operations for a plurality of memory banks
CN1783338A (zh) * 2004-07-21 2006-06-07 三星电子株式会社 在自刷新模式下进行自动刷新的半导体存储器件
CN101211653A (zh) * 2006-12-26 2008-07-02 尔必达存储器株式会社 半导体存储器件、半导体器件、存储系统和刷新控制方法
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法
CN102479543A (zh) * 2010-11-30 2012-05-30 三星电子株式会社 验证半导体存储器器件的多周期自刷新操作及其测试
CN102902345A (zh) * 2011-07-26 2013-01-30 辉达公司 图形子系统中用于进入和退出睡眠模式的系统和方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797061A (zh) * 2018-08-03 2020-02-14 华邦电子股份有限公司 存储器装置及其控制方法
CN110797061B (zh) * 2018-08-03 2021-03-23 华邦电子股份有限公司 存储器装置及其控制方法
CN112823389A (zh) * 2018-10-17 2021-05-18 美光科技公司 半导体装置在深睡模式中执行刷新操作

Also Published As

Publication number Publication date
US10339995B2 (en) 2019-07-02
US20180190341A1 (en) 2018-07-05
CN108255751B (zh) 2023-08-08
KR20180077973A (ko) 2018-07-09

Similar Documents

Publication Publication Date Title
CN108255751A (zh) 用于控制刷新操作的存储器装置及包括其的自刷新控制器
US20190051344A1 (en) Apparatuses and methods for selective row refreshes
JP4824952B2 (ja) メモリ装置のパワーノイズを防止する直列ウェークアップ回路
KR100492102B1 (ko) 반도체 기억 장치의 전력 제어 방법 및 이를 이용하는반도체 기억 장치
CN1975926B (zh) 静态随机存取存储器和静态随机存取存储器电压控制方法
US10553272B2 (en) Method of operating a semiconductor device having CAL latency function
US6711093B1 (en) Reducing digit equilibrate current during self-refresh mode
KR20180026958A (ko) 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
TWI494920B (zh) 半導體記憶體裝置及其更新控制方法
US10847208B2 (en) Memory device system-on-chip including the same and method of operating the same
KR100695524B1 (ko) 반도체메모리소자 및 그의 구동방법
TW201818406A (zh) 字元線致能脈衝產生電路
JP6192209B2 (ja) ワードレベルのパワーゲーティングを有するメモリ
US8934317B2 (en) Semiconductor memory devices having internal clock signals and memory systems including such memory devices
US9299414B1 (en) Devices for self-refreshing memories, and methods thereof
WO2005088641A1 (ja) 半導体メモリおよび半導体メモリの動作方法
JP4703010B2 (ja) 半導体メモリディバイス
JP2002197871A (ja) Ｓｒａｍデバイスのワードライン制御回路
JP2004185686A (ja) 半導体記憶装置
KR100672127B1 (ko) 리프레쉬 동작시 감소된 소비 전류를 가지는 반도체 메모리장치 및 그 리프레쉬 동작 방법
Kumar et al. Design and power analysis of 16× 16 SRAM Array Employing 7T I-LSVL
KR100640786B1 (ko) 반도체 기억 소자의 워드 라인 인에이블 회로 및 방법
TWI528360B (zh) 記憶體自我刷新裝置以及方法
US20230221871A1 (en) Memory device and operating method thereof
KR20140116649A (ko) 동적 랜덤 액세스 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant