CN101814526A - 半导体装置以及其制造方法 - Google Patents

半导体装置以及其制造方法 Download PDF

Info

Publication number
CN101814526A
CN101814526A CN201010124800A CN201010124800A CN101814526A CN 101814526 A CN101814526 A CN 101814526A CN 201010124800 A CN201010124800 A CN 201010124800A CN 201010124800 A CN201010124800 A CN 201010124800A CN 101814526 A CN101814526 A CN 101814526A
Authority
CN
China
Prior art keywords
extrinsic region
semiconductor
conductivity type
zone
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010124800A
Other languages
English (en)
Other versions
CN101814526B (zh
Inventor
山崎舜平
荒井康行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101814526A publication Critical patent/CN101814526A/zh
Application granted granted Critical
Publication of CN101814526B publication Critical patent/CN101814526B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明名称为半导体装置以及其制造方法。本发明的目的在于提供一种包括碳化硅半导体的半导体装置，并且，本发明的目的还在于提高包括碳化硅半导体的半导体装置的生产性。使用能隙大的半导体区域构成半导体层或半导体衬底的至少一部分。该能隙大的半导体区域优选由碳化硅形成，并设置为至少重叠于隔着绝缘层设置的栅电极。通过使半导体装置的结构为该半导体区域包含在沟道形成区域中，来提高半导体装置的耐绝缘击穿力。

Description

半导体装置以及其制造方法
技术领域
在此公开的本发明之一涉及一种半导体装置以及其制造方法，并且，其中的一个方式涉及控制较大功率的半导体装置。
背景技术
碳化硅半导体的能隙为3.02eV(4H-SiC)，比硅半导体的1.2eV大大约3倍。并且硅半导体的绝缘击穿场强为0.3MV/cm，而碳化硅半导体的绝缘击穿场强为3.5MV/cm，具有远远超过硅半导体的10倍以上的值。因此，碳化硅半导体被期待用于以反相器和转换器为代表的电子器具中。
然而，虽然碳化硅半导体具有上述优势，但是使用了碳化硅半导体的晶体管却不能实现实用化的原因在于碳化硅半导体衬底的品质低劣以及实现衬底的大口径化难度大。
具体来说，已知需要减少碳化硅半导体衬底的缺陷。碳化硅半导体衬底有被称为晶间缩孔(micro pipe)的空洞穿通的缺陷，如果在晶体管中有一个这样的缺陷，就有会使晶体管失去功能的问题。而且，碳化硅半导体衬底除了有上述的空洞穿通的缺陷以外，还有移位等其他很多缺陷。因此，为了制造高品质的碳化硅半导体衬底，例如，正在尝试通过同质外延生长以及异质外延生长使碳化硅半导体层在半导体衬底上生长。
但是，即使尝试了碳化硅半导体衬底的品质改善，衬底尺寸小的问题仍然不能得到解决。单晶硅衬底的尺寸为12英寸，而碳化硅半导体衬底的尺寸还是以3英寸为主流。这是因为碳化硅半导体衬底很难控制结晶成长的缘故。结果是，使用了碳化硅半导体衬底的装置虽然在理想上被期待有高性能，然而实际情况是，由于结晶品质的低劣和生产性的低下，其实用化迟迟不能得到实现。
[专利文献]
[专利文献1]日本专利申请公开2006-032655号公报
[专利文献2]日本专利申请公开2006-036613号公报
发明内容
鉴于上述问题，本发明的目的之一在于提供一种包括碳化硅半导体的半导体装置，并且，本发明的目的之一在于提高包括碳化硅半导体的半导体装置的生产性。
本发明的一个方式是通过不将碳化硅半导体衬底作为半导体衬底的全部，而在半导体衬底的至少一部分中包括碳化硅半导体层，来解决上述问题。如果使用硅半导体衬底作为半导体衬底，可以实现衬底的大口径化，并通过使其一个表面碳化硅化，来可以获得大面积的具有碳化硅半导体层的半导体衬底。通过使用这样的半导体衬底可以获得使用碳化硅半导体形成晶体管等的元件的激活区域的一部分或全部的半导体装置。
本发明的一个方式的半导体装置是包括设置在绝缘表面的半导体层，并且半导体层的至少一部分由比半导体层的能隙大的半导体区域构成的半导体装置。该能隙大的半导体区域至少设置在与隔着绝缘层而设置的栅电极重叠的位置。通过使该半导体装置为将比半导体层的能隙大的半导体区域包括在其沟道形成区域中的结构，可以提高耐绝缘击穿力。半导体层优选为单晶或多晶，并且优选比半导体层的能隙大的半导体区域也具有结晶结构。构成半导体层的材料之一为硅半导体，相应地，作为能隙大的半导体材料，适合组合使用碳化物半导体。作为碳化物半导体，优选使用碳化硅。作为硅半导体，优选使用单晶硅，并且也可以应用多晶硅。
本发明的一个方式的半导体装置是包括如下的半导体装置：设置在绝缘表面上的一导电型的半导体层；至少设置在半导体层的一部分的碳化物半导体区域；设置在半导体区域上的栅绝缘层和设置在该栅绝缘层上的栅电极；其导电型与上述一导电型相反的至少与栅电极的一部分重叠并至少包括该碳化物半导体区域的第一杂质区域；设置在第一杂质区域的内侧且栅电极的略外侧并且至少包括该碳化物半导体区域的一导电型的第二杂质区域；与第一杂质区域以及第二杂质区域接触的源电极；与半导体层接触的漏电极。
本发明的一个方式的半导体装置是包括如下的半导体装置：设置在绝缘表面上的一导电型的半导体层；至少设置在半导体层的一部分的碳化物半导体区域；设置在半导体区域上的栅绝缘层和设置在该栅绝缘层上的栅电极；其导电型与上述一导电型相反的至少与栅电极的一部分重叠且至少包括碳化物半导体区域的第一杂质区域；设置在第一杂质区域的内侧且栅电极的略外侧并且至少包括碳化物半导体区域的一导电型的第二杂质区域；与第一杂质区域以及第二杂质区域接触的发射极；与其导电型与设置在半导体层的一导电型相反的第三杂质区域接触的集电极。
在上述半导体装置的一个方式中，半导体层优选为单晶，但是也可以应用多晶。另外，还可以应用半导体衬底来代替设置在绝缘表面上的半导体层。
半导体装置的制造方法是，在包含碳化物气体的气氛中将半导体加热，来使半导体的表层部分碳化而形成碳化物半导体区域，以使沟道形成区域形成在碳化物半导体区域的方式隔着绝缘层形成栅电极。该碳化处理除了适用于半导体衬底以外，还适用于设置在具有绝缘表面的衬底上的半导体层。碳化物气体适合使用甲烷、丙烷等的碳化氢气体。
在碳化处理中的加热处理中，除了衬底的加热以外，还可以对半导体照射激光。至于激光，除了可以一次性地对半导体的整个面进行照射以外，还可以适当使用脉冲激光或连续振荡激光逐次进行照射。
另外，附有“第一”、“第二”等的序数词是为了方便而使用的，该用词不是用来限制步骤或层叠的顺序。附有“第一”、“第二”的序数词的名称是为了特定发明的事项，而不是用来表示固定名称。
通过使用碳化物半导体区域构成晶体管的沟道形成区域的一部分或全部，可以获得耐压性高的半导体装置。通过在包含碳化物气体的气氛中对设置有半导体层的衬底或半导体衬底进行加热处理，可以形成碳化硅半导体层。这样，即使半导体层或半导体衬底是大面积化了的，也只要使进行加热处理的装置大型化即可。其结果是可以在不使生产性受到影响的情况下制造包括碳化硅半导体层的半导体装置。
[附图说明]
图1A和1B是表示具有在支撑衬底上隔着绝缘层设置有半导体层的SOI结构的半导体装置的一个方式的图，其中图1A是平面图，图1B是截面图；
图2A和2B是表示具有在支撑衬底上隔着绝缘层设置有半导体层的SOI结构的半导体装置的一个方式的图，其中图2A是平面图，图2B是截面图；
图3A和3B是说明具有SOI结构的半导体装置的制造工序的一个例子的图；
图4A和4B是说明具有SOI结构的半导体装置的制造工序的一个例子的图；
图5A和5B是说明具有SOI结构的半导体装置的制造工序的一个例子的图；
图6A和6B是说明具有SOI结构的半导体装置的制造工序的一个例子的图，其中图6A是平面图，图6B是截面图；
图7A和7B是表示具有在支撑衬底上隔着绝缘层设置有半导体层的SOI结构的半导体装置的一个方式的图，其中图7A是平面图，图7B是截面图；
图8A至8C是说明具有SOI结构的衬底的制造方法的图；
图9A和9B是表示在半导体衬底上构成的半导体装置的一个方式的图，其中图9A是平面图，图9B是截面图；
图10A和10B是表示在半导体衬底上构成的半导体装置的一个方式的图，其中图10A是平面图，图10B是截面图；
图11是表示具备反相器的太阳光发电系统的一个例子。
选择图是图1A和1B。
实施方式
以下对公开的发明的实施方式使用附图来详细地说明。但是，公开的发明不局限于以下的说明，只要是本领域的技术人员就容易理解一个事实就是其形态和细节可以在不脱离本发明的宗旨及其范围的情况下被变换各种各样的形式。因此，公开的发明不应该被解释为仅限于以下所示的实施方式的记载内容。在以下所说明的实施方式中，有时在不同附图之间共同使用相同的参考符号来表示相同的部分。
实施方式1
在本实施方式中示出具有在支撑衬底上隔着绝缘层设置有半导体层的SOI结构的半导体装置的一个例子。本实施方式例示出用于提供包括碳化硅半导体的半导体装置的结构。
图1A是半导体装置的平面图，图1B是沿着该平面图的A-B线切割的截面图。
图1A示出了在栅电极114的周围设置有源电极118的半导体装置的平面图。漏电极120设置在源电极118的外侧。以下参考图1A以及1B的截面图对本实施方式的半导体装置的结构进行说明。
<支撑衬底>
支撑衬底100可以适当地使用绝缘衬底、半导体衬底、金属衬底等具有平坦表面的衬底。但是，优选支撑衬底100为能够耐500℃以上的热度的耐热性衬底。
半导体衬底的典型例子是硅衬底(硅片)。硅衬底只要是表面被研磨的平坦化的衬底即可，即可以适当地使用如所谓的太阳能电池级的硅衬底那样的廉价衬底。例如，作为支撑衬底可以适当地使用纯度6N(99.9999％)～7N(99.9999％)左右的硅衬底。在此情况下，优选将硅衬底的表面在将氯化氢以0.5至10体积％(优选为0.3体积％)的比例包含的氧化气氛中加热到700℃至1150℃、优选为800℃至1050℃来形成氧化膜。在使用金属衬底的情况下，将其表面研磨为平坦。接着说明形成绝缘层。
<支撑衬底上的绝缘层>
设置在支撑衬底上的绝缘层102优选具有平坦性。所以作为绝缘层102适合使用氧化硅、氧氮化硅、氮化硅等。包含这些硅成分的绝缘层可以通过溅射法、气相成长法形成。
当作为支撑衬底使用硅衬底时，可以通过热氧化法在其表面形成绝缘层。当硅衬底是太阳能电池级时，通过在包含HCL的氧化气氛中对硅衬底进行热氧化处理，可以减少金属等的杂质。
<半导体层>
在支撑衬底100上隔着绝缘层102设置的半导体层104优选由单晶半导体形成，但是也可以用多晶半导体来代替单晶半导体。典型的是，使用单晶硅半导体形成半导体层104。半导体层104具有n型和p型中的任一方的导电型。半导体层104的厚度有50nm至500nm左右即可。
<碳化物半导体区域>
半导体层104的表面设置有碳化物半导体区域106。该碳化物半导体区域106是能隙比硅半导体大的半导体区域。该碳化物半导体区域106与半导体层104同样，优选使用包含硅成分的半导体材料。适合的材料是碳化硅半导体。碳化物半导体区域106从半导体层104的表面以至少5nm至15nm的左右的深度形成。在半导体层104是硅半导体时，碳化物半导体区域106由碳化硅形成。
碳化物半导体区域106可以设置在半导体层104的整个表面上，也可以如在后面说明的那样选择性地设置在相当于形成晶体管的沟道形成区域的区域。像这样，不是通过制造碳化硅衬底本身，而是通过在晶化了的半导体层形成碳化硅半导体层来获得结晶性高的碳化硅半导体区域。并且，使用该碳化硅半导体区域制造晶体管等的半导体元件。
<第一杂质区域>
第一杂质区域108是具有与半导体层104相反导电型的区域。例如，如果半导体层104是n型，则第一杂质区域108是p型。
第一杂质区域108被设置为与栅电极114和源电极118重叠。至于第一杂质区域108的厚度，只要为与碳化物半导体区域106相同程度的厚度即可。因为电流经过沟道形成区域(与栅电极114重叠的第一杂质区域108)在源电极118和漏电极120之间流过，所以需要在第一杂质区域108的下侧残留有半导体层104。
<第二杂质区域>
第二杂质区域110设置在第一杂质区域108的内侧。第二杂质区域110具有与半导体层104相同的导电型。第二杂质区域110被设置为从栅电极114的边缘部分与栅电极118重叠。第二杂质区域110用作所谓的源区。
使第二杂质区域110的厚度形成为不到达第一杂质区域108的底部的厚度。由于第二杂质区域110具有与半导体层104相同的导电型，所以如果第二杂质区域110贯通第一杂质区域108，则会导致源电极118和漏电极120实质上短路。
<栅绝缘层>
栅绝缘层112是使用将半导体层104(包括碳化物半导体区域106)氧化而形成的绝缘膜形成的。也可以通过在半导体层104上堆叠绝缘膜而形成栅绝缘层112。
半导体层104(包括碳化物半导体区域106)的氧化可以通过干氧氧化法、燃烧氢和氧制作水蒸气并使该水蒸气和氧氧化的加热合成氧化技术(pyrogenic technique of oxidation，湿氧化法)、将氯化氢混合到氧来进行热氧化的方法等实现。另外，也可以通过对半导体层104(包括碳化物半导体区域106)的表面进行等离子体处理来形成栅绝缘膜112。在此情况下的等离子体处理是将在等离子体中产生的氧基作用于半导体表面而进行氧化的方法，有即使是低温也使氧化反应进行的特性。
当在半导体层104(包括碳化物半导体区域106)上堆叠栅绝缘膜112时，可以适用热CVD方法或等离子体CVD法，据此，可以形成氧化硅膜或氧氮化硅膜。
<栅电极>
栅电极114设置在栅绝缘膜112之上。通过将栅电极114设置在栅绝缘膜112之上可以使栅电极114与半导体层104(包括碳化物半导体区域106)绝缘。栅电极114的上层侧优选由绝缘层116覆盖。通过绝缘层116使栅电极114完全与栅电极118绝缘。
<源电极以及漏电极>
源电极118被设置为与第二杂质区域110接触。另外，源电极118不但被设置为与第二杂质区域110接触，而且被设置为在其外侧区域与第一杂质区域108接触。通过这样的配置，可以在源电极118和邻接的漏电极120之间实质上形成pn键。
在通常工作时，源电极118被施加负偏压而漏电极120被施加正偏压，所以在源电极118和漏电极120之间形成的pn键在相反方向上被施加偏压。据此，源电极118和漏电极120之间的漏电流减少。
漏电极120设置在源电极118的外侧区域。漏电极120与其导电型相同于第二杂质区域110的第三杂质区域122接触。从电流流动的路径来看，源电极118和漏电极120之间存在有第二杂质区域110、第一杂质区域108、碳化物半导体区域106、半导体层104、第三杂质区域122。在此，由于由碳化物半导体形成的第一杂质区域108、碳化物半导体区域106存在于电流路径，所以可以提高耐压力。
<变形例>
图2A和2B是表示相对于一个漏电极120在其两侧配置有一对栅电极114和一对源电极118的半导体装置的一个例子。在支撑衬底100上设置有两个沟道形成区域，通过采用将漏电极120用两个源电极118夹持的结构，不但可以实现装置的小型化，而且可以使大电流流过。这样的半导体装置适合用于电流额定大的用途。
<半导体装置的工作>
如果使半导体层104为n型，第一杂质区域108为p型，第二杂质区域110为n型，则npn键形成于源电极118和漏电极之间，当不向栅电极118施加偏压时，仅有少量的电流流过。
当向栅电极118施加正偏压时，负电荷(电子)在和栅电极114重叠的第一杂质区域108的栅绝缘膜112的界面侧被感应，所以在栅电极118和漏电极120之间流过电流。沟道形成区域形成于碳化物半导体区域106中的第一杂质区域108的与栅电极114重叠的区域。
沟道形成区域如果形成于在碳化物半导体区域106区域中形成的第一杂质区域108，则可以使绝缘击穿电压得到提高。这是因为Si-C键的原子间距离短为0.18nm，键能高，碳化硅半导体的能隙是硅半导体的能隙的3倍的缘故。
因此，如果用碳化物半导体形成沟道形成区域，与用硅半导体形成沟道形成区域的情况相比，固有导通电阻可以小大约2位数。另外，热导率是硅的3倍，所以散热性好。据此，可以使半导体装置的每单位面积的电流密度增大。
实施方式2
在本实施方式中，参考图3A和3B、图4A和4B、图5A和5B示出实施方式1所说明的半导体装置的制造方法的一个例子。本实施方式的目的之一在于提供一种包括碳化硅半导体的半导体装置，并且，本实施方式的目的之一在于提高包括碳化硅半导体的半导体装置的生产性。
<支撑衬底的制作或准备(参考图3A)>
在支撑衬底100上隔着绝缘层102设置半导体层104。该结构是在绝缘表面上设置有半导体层的所谓的SOI结构。因此，可以适当地使用贴合的SOI衬底、SIMOX(Separation by Implanted OXygen，注氧割离)衬底等市场上出售的SOI衬底。作为半导体层104的材料，优选使用单晶硅，但是也可以使用其他半导体材料。半导体层104例如具有n型导电型。
<碳化物半导体区域的形成(参考图3B)>
在半导体层104表面中形成碳化物半导体区域106。使半导体层104包含具有使半导体层104的母体材料的能隙扩大的作用的元素，来使碳化物半导体区域106的能隙大于半导体层104。例如，对半导体层104进行浸渗在特定的元素中的处理。
作为具体例子，当半导体层104是单晶硅半导体时，在以氢为载气体的混合有甲烷、丙烷等的碳化氢气体的混合气体气氛中以1000℃至1300℃、优选为1100℃至1250℃进行加热处理。通过该处理，在从半导体层104的表面到5nm至20nm的深度中浸渗碳，来形成碳化物半导体区域106。
通过在氢和碳化氢气体的混合气体中对半导体层104照射激光，来将碳浸渗到半导体层中。在此情况下，优选激光的照射能至少使半导体层104的表层部分熔化。如果在将半导体层104加热至500℃至1000℃时进行该激光照射处理，则更容易形成碳化物半导体区域106，并且还能促进激光照射后的再单晶化。
单晶硅的能隙为1.2eV，而碳化硅的能隙为2.2eV至3.1eV左右(例如4H-SiC的能隙为3.02eV)。通过将碳导入到单晶硅中，可以获得2倍至3倍的能隙增大效果。另外，如要进一步加大该能隙被增大了的区域的厚度，可以在碳化物半导体区域106上使碳化硅层外延生长。
<第一杂质区域的形成(参考图4A)>
在半导体层104上形成第一掩模层124。该第一掩模层124在将要形成第一杂质区域108的位置上设置有开口部。对第一杂质区域108添加其导电型与半导体层104相反的杂质元素。如果半导体层104是n型，则添加赋予p型导电型的硼。
<第二杂质区域的形成(参考图4B)>
在半导体层104上形成第二掩模层126。该第二掩模层126在将要形成第二杂质区域110的位置上设置有开口部。也就是说，以在第一杂质区域108的内侧区域中配置开口部的方式设置第二掩模层126。
对第二杂质区域110添加其导电型与半导体层104相同的杂质元素。如果半导体层104是n型，则添加赋予n型导电型的磷或砷。此时，也可以同时形成其导电型与第二杂质区域110相同的第三杂质区域122。注意，第三杂质区域122不是必须要设置的，但是为了获得与漏电极120的良好的欧姆接触，优选设置第三杂质区域122。
<绝缘栅极的形成(参考图5A)>
栅绝缘层112通过对半导体层104(包括碳化物半导体区域106)的表面进行氧化而形成。或者，也可以通过在半导体层104上堆叠绝缘膜而形成栅绝缘层112。至于半导体层104(包括碳化物半导体区域106)的氧化，可以适当地采用干氧氧化法、燃烧氢制作水蒸气并使该水蒸气和氧氧化的加热合成氧化技术(pyrogenic technique of oxidation，湿氧化法)、将氯化氢混合到氧来进行氧化的HCl氧化法等。另外，作为氧化法的其它形式，也可以通过等离子体氧化法来形成栅绝缘膜。等离子体氧化法是将在等离子体中产生的氧基作用于半导体表面而进行氧化的方法，有即使是低温也使氧化反应进行的特性。
在栅绝缘层112上形成栅电极114。栅电极114由多晶硅或金属材料形成。作为金属材料，使用钼、钨、钛等金属或这些高熔点金属的合金，即可。栅电极114以隔着栅绝缘层112重叠于碳化物半导体区域106以及第一杂质区域108的方式而设置。在该结构中，栅电极114与第一杂质区域108重叠的区域成为沟道形成区。另外，在图1A的平面图中，栅电极114被配置为被源电极118包围。
<保护膜的形成(参考图5B)>
在栅电极114上形成绝缘层116。并且在绝缘层116中形成接触孔。之后，按照形成在绝缘层116中的接触孔的位置，形成源电极以及漏电极，即可获得图1A和图1B所示的半导体装置。
根据上述工序，可以获得包括碳化物半导体区域106的半导体装置。该制作方法包括将碳浸渗到半导体层104中的处理，所以即使支撑衬底100大面积化，也可以容易地设置对应于支撑衬底100的面积的半导体层104，所以，容易获得大面积的碳化物半导体区域106。就是说，即使不制造大口径的碳化物衬底，也可以形成具有碳化物半导体区域的半导体层的表面，因此，可以获得具有高耐压性且低损失的特性的半导体装置。而且，根据本实施方式的制造方法，可以提高包括碳化硅半导体的半导体装置的生产性。
<选择性地形成变形层的变形例(参考图6A以及图6B)>
当在半导体层104中形成碳化物半导体区域106时，如设置具有开口部的第三掩模层128，可以选择性地形成碳化物半导体区域106。由于形成碳化物半导体区域106的处理温度是高温，所以第三掩模128优选由氧化硅或氮化硅等形成。
第一杂质区域108的与栅电极重叠的区域成为沟道形成区，所以，如果将第一杂质区域108形成在碳化物半导体区域106中，可以获得与图1的半导体装置相同的效果。
实施方式3
本实施方式示出具有在支撑衬底上隔着绝缘层设置有半导体层的SOI结构，并进行双极工作的半导体装置的一例。图7A示出半导体装置的平面图，图7B示出沿着该平面图中的A-B线切割的截面图。
根据本实施方式的半导体装置具有与图1所说明的半导体装置基本相同的结构，不同点在于第三杂质区域122与第一杂质区域具有相同的导电型。另外，发射极130与第一杂质区域108以及第二杂质区域110接触，集电极与第三杂质区域122接触。
与实施方式1相同，根据本实施方式的半导体装置当对栅电极114施加正偏压时，在第一杂质区域108形成沟道区域。在此，通过使第三杂质区域122为p型，在导通状态下空穴从第三杂质区域注入到半导体层104。据此，成为导通状态的电压变低。也就是说，可以获得耐压性高的大容量的半导体装置。
根据本实施方式的半导体装置具有在输入侧设有绝缘栅极型场效应晶体管，并在输出侧设有双极场效应晶体管的结构。该半导体装置由栅电极114和发射极130之间的电压驱动，并根据输入到栅电极114的输入信号进行ON/OFF工作。该半导体装置可以实现开关工作的高速化。而且，该半导体装置由于导通电阻低，可以抑制自身的发热，所以适合用于大功率的控制。
实施方式4
本实施方式示出实施方式1至实施方式3所示的在支撑衬底上设置半导体层104的方法的一例。
<在半导体衬底中形成分离层的步骤(参考图8A)>
通过对半导体衬底134导入离子而形成损坏层136。半导体衬底134是单晶半导体或多晶半导体。作为半导体衬底134，典型地使用单晶硅半导体衬底。设置在半导体衬底134上的绝缘膜使用氧化硅、氧氮化硅、氮化硅等形成。当在半导体衬底134中形成损坏层时，由于离子照射会损伤半导体衬底134的表面的平坦性，所以优选在半导体衬底134上设置绝缘层102。
通过对半导体衬底134照射包含氢离子的离子束来在半导体衬底134的离其表面有一定深度的位置上形成损坏层136。例如，通过在氢离子中混合氢离子簇，来在离表面有一定深度的位置上形成损坏层136。作为氢离子簇，例如适合使用H3 +离子。通过适用氢簇离子，即使剂量不变，也可以向半导体衬底134导入大量的氢。而可以容易地形成损坏层。
从半导体衬底134的表面到损坏层136的深度由氢离子的加速能控制。根据损坏层136的深度决定从衬底134分离半导体层104的厚度。以在离半导体衬底134的表面有小于1μm的深度，即50nm至500nm的深度的区域中存在有氢浓度高峰位置的方式形成损坏层136。
<在支撑衬底上贴合半导体衬底的步骤(参考图8B)>
使半导体衬底134的形成有绝缘层102的面紧贴于支撑衬底100。通过将绝缘层102紧贴到支撑衬底100，氢键或范德华力起作用，而使半导体衬底134固定在支撑衬底100上。
当支撑衬底100及绝缘层102的表面有亲水性时，羟基或水分子有效地起作用，而容易形成氢键。进而，通过进行热处理，使水分子分解而形成硅烷醇基(Si-OH)，来促进形成氢键。进而，通过以高温进行热处理，使氢脱离来形成硅氧烷键(O-Si-O)，并使其成为共价键，而提高半导体衬底134和支撑衬底100的结合强度。
<分离半导体衬底而在支撑衬底上形成半导体层的步骤(参考图8C)>
在将半导体衬底134贴合在支撑衬底100的状态下进行热处理。热处理的温度范围是400℃至700℃。通过该热处理，使形成损坏层136脆弱化，以在使半导体层104残留在支撑衬底100上的状态下分离半导体衬底134。使用这样的衬底可以制造实施方式1以及实施方式2的半导体装置。
实施方式5
本实施方式示出使用了半导体衬底的半导体装置的一例。本实施方式例示出用于提供包括碳化硅半导体的半导体装置的结构。图9A是表示半导体装置的平面图，图9B是沿着该平面图中的A-B线切割的截面图。
图9A和9B是表示在半导体衬底138的表面设置有碳化物半导体区域106，并且在该碳化物半导体区域106形成沟道区域的全部或一部分的半导体装置的一例。
栅电极114、第一杂质区域108、第二杂质区域110、源电极118的结构与实施方式1相同。漏电极120设置在半导体衬底138的背面(与设置有栅电极的面相反的面)。注意，也可以在漏电极120与半导体衬底138接触的区域中设置其导电型与第二杂质区域110相同的第三杂质区域122。
半导体衬底138的表面一侧设置有碳化物半导体区域106。与构成半导体衬底138的半导体材料相比，碳化物半导体区域106的能隙的值大。半导体衬底138如果是单晶硅，则碳化物半导体区域优选使用碳化硅半导体。
碳化物半导体区域106在从半导体衬底138的表面到至少5nm至15nm的左右的深度区域中形成。第一杂质区域108的(从半导体衬底的表面的)深度可以比碳化物半导体区域106浅，也可以与碳化物半导体区域106一样深，或者比碳化物半导体区域106深。因此，可以认为沟道形成区域至少在其一部分包括碳化物半导体区域106。
如果使半导体衬底138为n型，第一杂质区域108为p型，第二杂质区域110为n型，则npn键存在于源电极118和漏电极120之间，当不向栅电极114施加偏压时，仅有少量的电流流过。
当向栅电极114施加正偏压时，负电荷(电子)在和栅电极114重叠的第一杂质区域108的栅绝缘膜112的界面侧被感应，于是电流在栅电极118和漏电极120之间流过。沟道形成区域形成于第一杂质区域108。
沟道形成区域如果形成于碳化物半导体区域106区域，则可以使绝缘击穿电压得到提高。这是因为Si-C键的原子间距离短为0.18nm，键能高，碳化硅半导体的能隙是硅半导体的能隙的3倍的缘故。
因此，如果用碳化物半导体106形成沟道形成区域，与在硅半导体衬底上形成沟道形成区域的情况相比，固有导通电阻可以小大约2位数。另外，碳化物半导体的热导率是硅的3倍，所以散热性好。据此，可以使半导体装置的每单位面积的电流密度增大。
实施方式6
本实施方式示出使用了半导体衬底并进行双极工作的半导体装置的一例。本实施方式例示出用于提供包括碳化硅半导体的半导体装置的结构。图10A是表示半导体装置的平面图，图9B是沿着该平面图中的A-B线切割的截面图。
图10A和10B是表示在半导体衬底138的表面设置有碳化物半导体区域106，沟道形成区域包含于该碳化物半导体区域106中并进行双极工作的半导体装置的一例。本实施方式的半导体装置的结构以及工作原理与实施方式3中的半导体装置相同。
在半导体衬底138的表面一侧设置有碳化物半导体区域106。与实施方式3中的半导体装置相同，本实施方式的半导体装置也同样是当对栅电极114施加正偏压时，沟道区域形成在第一杂质区域108。在此，通过使第三杂质区域122为p型，在导通状态下使空穴从第三杂质区域注入到半导体层104。据此，成为导通状态的电压变低。
根据本实施方式的半导体装置具有在输入侧设有绝缘栅型场效应晶体管，并在输出侧设有双极场效应晶体管的结构。该半导体装置由栅电极114和发射极130之间的电压驱动，并根据输入到栅电极114的输入信号进行ON/OFF工作。该半导体装置可以实现开关工作的高速化。而且，该半导体装置由于导通电阻低而可以抑制自身的发热，所以可以使大功率的控制变得容易。
实施方式7
在本实施方式中参考图11示出具备反相器的太阳光发电系统的一个例子。该太阳光发电系统具有配备到住宅等的结构。
该住宅用太阳光发电系统可以将发的电用于住宅内，并可以将剩余的电力返回到配电线154。另外，当是太阳光发电系统不能发电的晚上以及发电量小的雨天时，可以接受来自配电线154的供电。
将太阳光能转换为电能的太阳能电池面板140产生直流电。反相器144将该直流电转换为交流电。反相器144输出的交流电用作使各种电器设备150工作的电力。
住宅内消费不完的电力可以通过配电线出售给电力公司。直流开关器142是为了控制太阳能电池面板140和反相器144之间的连接或者切断而设置的。另外，交流开关器148是为了通过变压器152控制配电线和配电盘146之间的连接或切断而设置的。
通过使用实施方式1至实施方式6的半导体装置作为反相器，可以使反相器小型化，而可以实现功率损失小的高效率的太阳光发电系统。
本说明书根据2009年2月20日在日本专利局受理的日本专利申请编号2009-037717而制作，所述申请内容包括在本说明书中。

Claims (30)

1.一种半导体装置，包括：
设置在绝缘表面上的具有一导电型的半导体层；
至少设置在所述半导体层的一部分的碳化物半导体区域；
设置在所述碳化物半导体区域上方的栅绝缘层；
设置在所述栅绝缘层上方的栅电极；
其导电型与所述一导电型相反的第一杂质区域，所述第一杂质区域与所述栅电极的一部分重叠且至少包括所述碳化物半导体区域；
具有所述一导电型的第二杂质区域，所述第二杂质区域位于所述第一杂质区域中并且至少包括所述碳化物半导体区域；
与所述第一杂质区域以及所述第二杂质区域接触的源极；以及
与所述半导体层接触的漏极。
2.根据权利要求1的半导体装置，其中所述半导体层包括单晶硅，并且所述碳化物半导体区域包括碳化硅。
3.根据权利要求1的半导体装置，其中所述漏极与所述碳化物半导体区域接触。
4.根据权利要求1的半导体装置，其中所述第二杂质区域位于所述栅电极下的区域的略外侧。
5.一种半导体装置，包括：
设置在绝缘表面上的具有一导电型的半导体层；
至少设置在所述半导体层的一部分的碳化物半导体区域；
设置在所述碳化物半导体区域上方的栅绝缘层；
设置在所述栅绝缘层上方的栅电极；
其导电型与所述一导电型相反的第一杂质区域，所述第一杂质区域与所述栅电极的一部分重叠且至少包括所述碳化物半导体区域；
具有所述一导电型的第二杂质区域，所述第二杂质区域位于所述第一杂质区域中并且至少包括所述碳化物半导体区域；
其导电型与所述一导电型相反的第三杂质区域，所述第三杂质区域位于所述半导体层中的所述第一杂质区域的外侧；
与所述第一杂质区域以及所述第二杂质区域接触的发射极；以及
与所述第三杂质区域接触的集电极。
6.根据权利要求5的半导体装置，其中所述半导体层包括单晶硅，并且所述碳化物半导体区域包括碳化硅。
7.根据权利要求5的半导体装置，其中所述第二杂质区域位于所述栅电极下的区域的略外侧。
8.一种半导体装置，包括：
设置在具有一导电型的半导体衬底的一个表面的一部分的碳化物半导体区域；
设置在所述碳化物半导体区域上方的栅绝缘层；
设置在所述栅绝缘层上方的栅电极；
其导电型与所述一导电型相反的第一杂质区域，所述第一杂质区域与所述栅电极的一部分重叠且至少包括所述碳化物半导体区域；
具有所述一导电型的第二杂质区域，所述第二杂质区域位于所述第一杂质区域中并且至少包括所述碳化物半导体区域；
与所述第一杂质区域以及所述第二杂质区域接触的源极；以及
位于所述半导体衬底的所述表面的相反表面上的漏极。
9.根据权利要求8的半导体装置，其中所述碳化物半导体区域包括碳化硅。
10.根据权利要求8的半导体装置，其中所述第二杂质区域位于所述栅电极下的区域的略外侧。
11.一种半导体装置，包括：
至少设置在具有一导电型的半导体衬底的一个表面的一部分的碳化物半导体区域；
设置在所述碳化物半导体区域上方的栅绝缘层；
设置在所述栅绝缘层上方的栅电极；
其导电型与所述一导电型相反的第一杂质区域，所述第一杂质区域与所述栅电极的一部分重叠且至少包括所述碳化物半导体区域；
具有所述一导电型的第二杂质区域，所述第二杂质区域位于所述第一杂质区域中并且至少包括所述碳化物半导体区域；
其导电型与所述一导电型相反的第三杂质区域，所述第三杂质区域位于所述半导体衬底的所述表面的相反面上；
与所述第一杂质区域以及所述第二杂质区域接触的发射极；以及
与所述第三杂质区域接触的集电极。
12.根据权利要求11的半导体装置，其中所述碳化物半导体区域包括碳化硅。
13.根据权利要求11的半导体装置，其中所述第二杂质区域位于所述栅电极下的区域的略外侧。
14.一种半导体装置的制造方法，包括以下步骤：
在包含碳化物气体的气氛中对具有一导电型的半导体层进行加热来使该半导体层的表面部分碳化而形成碳化物半导体区域；
在所述半导体层中形成其导电型与所述一导电型相反的第一杂质区域，所述第一杂质区域包括所述碳化物半导体区域；
在所述第一杂质区域中形成具有所述一导电型的第二杂质区域，所述第二杂质区域至少包括所述碳化物半导体区域；
在所述半导体层上隔着栅绝缘层形成栅电极，所述栅绝缘层夹在所述栅电极和所述半导体层之间，所述栅电极至少重叠于所述第一杂质区域的一部分；以及
形成源极以及漏极，所述源极与所述第二杂质区域以及所述第一杂质区域的一部分接触，并且所述漏极与所述半导体层接触。
15.根据权利要求14的半导体装置的制造方法，其中通过一边在包含碳化氢气体的气氛中对所述半导体层进行加热一边照射激光来形成所述碳化物半导体区域。
16.根据权利要求14的半导体装置的制造方法，其中所述半导体层包括单晶硅，并且所述碳化物半导体区域包括碳化硅。
17.根据权利要求14的半导体装置的制造方法，其中所述漏极与所述碳化物半导体区域接触。
18.根据权利要求14的半导体装置的制造方法，其中所述第二杂质区域位于所述栅电极下的区域的略外侧。
19.一种半导体装置的制造方法，包括以下步骤：
在包含碳化物气体的气氛中对具有一导电型的半导体层进行加热来使该半导体层的表面部分碳化而形成碳化物半导体区域；
在所述半导体层中形成其导电型与所述一导电型相反的第一杂质区域，所述第一杂质区域包括所述碳化物半导体区域；
在所述第一杂质区域中形成具有所述一导电型的第二杂质区域，所述第二杂质区域至少包括所述碳化物半导体区域；
在所述半导体层中的所述第一杂质区域外侧形成其导电型与所述一导电型相反的第三杂质区域，；
在所述半导体层上隔着栅绝缘层形成栅电极，所述栅绝缘层夹在所述栅电极和所述半导体层之间，所述栅电极至少重叠于所述第一杂质区域的一部分；以及
形成源极以及漏极，所述源极与所述第二杂质区域以及所述第一杂质区域的一部分接触，并且所述漏极与所述第三杂质区域接触。
20.根据权利要求19的半导体装置的制造方法，其中通过一边在包含碳化氢气体的气氛中对所述半导体层进行加热一边照射激光来形成所述碳化物半导体区域。
21.根据权利要求19的半导体装置的制造方法，其中所述半导体层包括单晶硅，并且所述碳化物半导体区域包括碳化硅。
22.根据权利要求19的半导体装置的制造方法，其中所述第二杂质区域位于所述栅电极下的区域的略外侧。
23.一种半导体装置的制造方法，包括以下步骤：
在包含碳化物气体的气氛中对具有一导电型的半导体衬底进行加热来使该半导体衬底的一个表面的表层部分碳化而形成碳化物半导体区域；
在所述半导体衬底中形成其导电型与所述一导电型相反的第一杂质区域，所述第一杂质区域包括所述碳化物半导体区域；
在所述第一杂质区域中形成具有所述一导电型的第二杂质区域，所述第二区域至少包括所述碳化物半导体区域；
在所述半导体衬底上隔着栅绝缘层形成栅电极，所述栅绝缘层夹在所述栅电极和所述半导体衬底之间，所述栅电极至少重叠于所述第一杂质区域的一部分；以及
形成源极以及漏极，所述源极与所述第二杂质区域以及所述第一杂质区域的一部分接触，并且所述漏极与所述半导体衬底的所述表面的相反面接触。
24.根据权利要求23的半导体装置的制造方法，其中通过一边在包含碳化氢气体的气氛中对所述半导体衬底进行加热一边照射激光来形成所述碳化物半导体区域。
25.根据权利要求23的半导体装置的制造方法，其中所述半导体衬底包括单晶硅，并且所述碳化物半导体区域包括碳化硅。
26.根据权利要求23的半导体装置的制造方法，其中所述第二杂质区域位于所述栅电极下的区域的略外侧。
27.一种半导体装置的制造方法，包括以下步骤：
在包含碳化物气体的气氛中对具有一导电型的半导体衬底进行加热来使该半导体衬底的一个表面的表层部分碳化而形成碳化物半导体区域；
在所述半导体衬底中形成其导电型与所述一导电型相反的第一杂质区域，所述第一杂质区域包括所述碳化物半导体区域；
在所述第一杂质区域中形成具有所述一导电型的第二杂质区域，所述第二杂质区域至少包括所述碳化物半导体区域；
在所述半导体衬底的所述表面的相反面上形成其导电型与所述一导电型相反的第三杂质区域；
在所述半导体衬底上隔着栅绝缘层形成栅电极，所述栅绝缘层夹在所述栅电极和所述半导体衬底之间，所述栅电极至少重叠于所述第一杂质区域的一部分；以及
形成源极以及漏极，所述源极与所述第二杂质区域以及所述第一杂质区域的一部分接触，并且，所述漏极与所述第三杂质区域接触。
28.根据权利要求27的半导体装置的制造方法，其中通过一边在包含碳化氢气体的气氛中对所述半导体衬底进行加热一边照射激光来形成所述碳化物半导体区域。
29.根据权利要求27的半导体装置的制造方法，其中所述半导体衬底包括单晶硅，并且所述碳化物半导体区域包括碳化硅。
30.根据权利要求27的半导体装置的制造方法，其中所述第二杂质区域位于所述栅电极下的区域的略外侧。
CN201010124800.6A 2009-02-20 2010-02-05 半导体装置以及其制造方法 Expired - Fee Related CN101814526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-037717 2009-02-20
JP2009037717 2009-02-20

Publications (2)

Publication Number Publication Date
CN101814526A true CN101814526A (zh) 2010-08-25
CN101814526B CN101814526B (zh) 2016-02-03

Family

ID=42621710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010124800.6A Expired - Fee Related CN101814526B (zh) 2009-02-20 2010-02-05 半导体装置以及其制造方法

Country Status (4)

Country Link
US (2) US8368083B2 (zh)
JP (1) JP2010219515A (zh)
CN (1) CN101814526B (zh)
SG (3) SG10201600407SA (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116646401A (zh) * 2023-07-19 2023-08-25 成都蓉矽半导体有限公司 一种碳化硅异质结的共源共栅mosfet器件
CN117727838A (zh) * 2024-02-07 2024-03-19 晶科能源(海宁)有限公司 太阳能电池及其制备方法、光伏组件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
JP2013030618A (ja) 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
JP5884585B2 (ja) * 2012-03-21 2016-03-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US8653600B2 (en) * 2012-06-01 2014-02-18 Power Integrations, Inc. High-voltage monolithic schottky device structure
JP6136573B2 (ja) * 2013-05-27 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
JP2020092282A (ja) * 2020-02-25 2020-06-11 ローム株式会社 ショットキーバリアダイオード
CN116741639A (zh) * 2023-06-20 2023-09-12 中国科学院上海微系统与信息技术研究所 半导体器件的制备方法及半导体器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6233422A (ja) * 1985-08-06 1987-02-13 Fujitsu Ltd シリコンカ−バイドのエピタキシヤル成長方法
US6054352A (en) * 1997-02-20 2000-04-25 Fuji Electric Co., Ltd. Method of manufacturing a silicon carbide vertical MOSFET
JP2000349282A (ja) * 1999-06-02 2000-12-15 Fuji Electric Co Ltd ｐ−チャンネル絶縁ゲートバイポーラートランジスタ
JP2001127287A (ja) * 1999-10-27 2001-05-11 Toshiba Corp 絶縁ゲート型半導体装置
CN1391289A (zh) * 2001-06-12 2003-01-15 富士电机株式会社 半导体器件
CN1395746A (zh) * 2000-11-21 2003-02-05 松下电器产业株式会社 半导体器件及其制造方法
US20060231841A1 (en) * 2005-04-19 2006-10-19 Denso Corporation Silicon carbide semiconductor device
US20080090383A1 (en) * 2006-04-03 2008-04-17 Denso Corporation Method for manufacturing SiC semiconductor device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204519A (ja) * 1986-03-04 1987-09-09 Agency Of Ind Science & Technol 炭化シリコンデバイスの基板構造
JP3061406B2 (ja) * 1990-09-28 2000-07-10 株式会社東芝 半導体装置
JP2979964B2 (ja) * 1994-07-25 1999-11-22 株式会社日立製作所 半導体装置及びそれを用いたインバータ装置
JPH08213607A (ja) * 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JPH08274108A (ja) * 1995-03-31 1996-10-18 Toshiba Corp 半導体装置及びその製造方法
US5877515A (en) * 1995-10-10 1999-03-02 International Rectifier Corporation SiC semiconductor device
EP1710842B1 (en) * 1999-03-15 2008-11-12 Matsushita Electric Industrial Co., Ltd. Method for fabricating a bipolar transistor and a MISFET semiconductor device
JP2003224428A (ja) 2002-01-29 2003-08-08 Kenwood Corp 増幅装置
US20040227197A1 (en) * 2003-02-28 2004-11-18 Shinji Maekawa Composition of carbon nitride, thin film transistor with the composition of carbon nitride, display device with the thin film transistor, and manufacturing method thereof
JP4439358B2 (ja) * 2003-09-05 2010-03-24 株式会社東芝 電界効果トランジスタ及びその製造方法
JP4713089B2 (ja) 2004-03-18 2011-06-29 エア・ウォーター株式会社 単結晶ＳｉＣ基板の製造方法
JP2006032655A (ja) 2004-07-16 2006-02-02 Kyoto Univ 炭化珪素基板の製造方法
JP2006036613A (ja) 2004-07-30 2006-02-09 Nagaoka Univ Of Technology ケイ素基板上に立方晶炭化ケイ素結晶膜を形成する方法
JP4561247B2 (ja) * 2004-08-31 2010-10-13 株式会社デンソー 半導体装置およびその製造方法
JP4511378B2 (ja) 2005-02-15 2010-07-28 エア・ウォーター株式会社 ＳＯＩ基板を用いた単結晶ＳｉＣ層を形成する方法
JP4903439B2 (ja) * 2005-05-31 2012-03-28 株式会社東芝 電界効果トランジスタ
JP4563918B2 (ja) 2005-10-31 2010-10-20 エア・ウォーター株式会社 単結晶ＳｉＣ基板の製造方法
US7714352B2 (en) * 2006-02-09 2010-05-11 Nissan Motor Co., Ltd. Hetero junction semiconductor device
JP4412335B2 (ja) * 2007-02-23 2010-02-10 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5141227B2 (ja) * 2007-12-12 2013-02-13 住友電気工業株式会社 半導体装置の製造方法
WO2010131573A1 (ja) * 2009-05-11 2010-11-18 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ
JP5742712B2 (ja) * 2011-12-29 2015-07-01 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6233422A (ja) * 1985-08-06 1987-02-13 Fujitsu Ltd シリコンカ−バイドのエピタキシヤル成長方法
US6054352A (en) * 1997-02-20 2000-04-25 Fuji Electric Co., Ltd. Method of manufacturing a silicon carbide vertical MOSFET
JP2000349282A (ja) * 1999-06-02 2000-12-15 Fuji Electric Co Ltd ｐ−チャンネル絶縁ゲートバイポーラートランジスタ
JP2001127287A (ja) * 1999-10-27 2001-05-11 Toshiba Corp 絶縁ゲート型半導体装置
CN1395746A (zh) * 2000-11-21 2003-02-05 松下电器产业株式会社 半导体器件及其制造方法
CN1391289A (zh) * 2001-06-12 2003-01-15 富士电机株式会社 半导体器件
US20060231841A1 (en) * 2005-04-19 2006-10-19 Denso Corporation Silicon carbide semiconductor device
US20080090383A1 (en) * 2006-04-03 2008-04-17 Denso Corporation Method for manufacturing SiC semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116646401A (zh) * 2023-07-19 2023-08-25 成都蓉矽半导体有限公司 一种碳化硅异质结的共源共栅mosfet器件
CN116646401B (zh) * 2023-07-19 2024-01-23 成都蓉矽半导体有限公司 一种碳化硅异质结的共源共栅mosfet器件
CN117727838A (zh) * 2024-02-07 2024-03-19 晶科能源(海宁)有限公司 太阳能电池及其制备方法、光伏组件
CN117727838B (zh) * 2024-02-07 2024-05-10 晶科能源(海宁)有限公司 太阳能电池及其制备方法、光伏组件

Also Published As

Publication number Publication date
US20100213470A1 (en) 2010-08-26
US8592267B2 (en) 2013-11-26
US20130130447A1 (en) 2013-05-23
SG164324A1 (en) 2010-09-29
CN101814526B (zh) 2016-02-03
JP2010219515A (ja) 2010-09-30
SG10201600407SA (en) 2016-02-26
SG183740A1 (en) 2012-09-27
US8368083B2 (en) 2013-02-05

Similar Documents

Publication Publication Date Title
CN101814526B (zh) 半导体装置以及其制造方法
CN102194885B (zh) N型隐埋沟道的碳化硅demosfet器件及制备方法
JP6008145B2 (ja) 電力用半導体装置
EP3667736B1 (en) Semiconductor device and manufacturing method for same
US8513090B2 (en) Method for manufacturing semiconductor substrate, and semiconductor device
US20120205669A1 (en) Power semiconductor device
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN103959472B (zh) 半导体器件及其制造方法
CN106711207A (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
JP7054853B2 (ja) 炭化珪素半導体素子およびその製造方法
JPH0527276B2 (zh)
JPH04283914A (ja) 貼り合わせ半導体基板とその製造方法
CN106783987A (zh) 一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法
US9048103B2 (en) Method for producing semiconductor device
US8198146B2 (en) Semiconductor device and manufacturing method thereof
US20230369412A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
CN205564760U (zh) 碳化硅功率半导体器件
CN116504833A (zh) N型埋沟碳化硅ldmos器件及其制作方法
JPS58132973A (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
CN116504834A (zh) SiC衬底高速LDMOS开关器件及其制作方法
JP2010129628A (ja) 炭化珪素半導体装置の製造方法
CN101093797A (zh) 半导体装置的制造方法
JPS58132974A (ja) 絶縁ゲイト型電界効果半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160203

Termination date: 20220205