JP4561247B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4561247B2 JP4561247B2 JP2004252737A JP2004252737A JP4561247B2 JP 4561247 B2 JP4561247 B2 JP 4561247B2 JP 2004252737 A JP2004252737 A JP 2004252737A JP 2004252737 A JP2004252737 A JP 2004252737A JP 4561247 B2 JP4561247 B2 JP 4561247B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- drain
- element region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
置されるドレイン層やソース層の占める面積の割合よりも小さくなっている条件の下、前記素子領域の内部に配置されるソース層とドレイン層との間の電流電圧特性の最大電圧値をV1、前記素子領域の最も外側に配置されるドレイン層に隣接するソース層と該素子領域の最も外側に配置されるドレイン層との間の電流電圧特性の最大電圧値をV2とするとき、これら電圧値が「V1<V2」なる関係式を満足するような構造とする。
プルアップ電圧)にも差が生じることとなり、上述の「V1<V2」なる関係式が好適に満足されるようになる。しかも、こうした抵抗差をつけることによって、前記素子領域の外周部への電流集中の緩和も期待できるようになる。
境として、前記電圧値V1およびV2の関係が「V1>V2」から「V1<V2」に変わることを見出した。すなわち、上記請求項3に記載の構造に関しては、具体的には、例えば請求項4に記載のように、前記半導体基板が、所定の導電型からなる半導体層を有して構成され、前記ソース層および前記ドレイン層が、該半導体層よりも高濃度な同一の導電型からなって当該半導体層内に形成されるとするときには、前記素子領域の内部に配置されるソース層の下方における前記半導体層の深さ方向の幅を、前記電圧値V1およびV2の関係が「V1>V2」から「V1<V2」に変わる境目となる所定の幅よりも大きな幅に設定した構造とすることで、例えば前記半導体基板として十分に厚い基板を採用する等してより容易にこれを実現することができるようになり、ひいては上述の「V1<V2」なる関係式もより容易に満足することができるようになる。
・前記ドレイン層は、同ドレイン層および前記半導体層と同一の導電型からなって前記ドレイン層よりは不純物濃度が低く、前記半導体層よりは不純物濃度が高いドリフト層によって周囲を囲繞されるかたちで前記半導体層内に形成されるとするときに、前記素子領域の最も外側に配置されるドレイン層を囲繞するドリフト層の有する導電型不純物の濃度を、前記素子領域の内部に配置されるドレイン層を囲繞するドリフト層の有する導電型不純物の濃度よりも低濃度に設定した構造。
あるいは、請求項7に記載の発明によるように、
・前記ドレイン層が、同ドレイン層および前記半導体層と同一の導電型からなって前記ドレイン層よりは不純物濃度が低く、前記半導体層よりは不純物濃度が高いドリフト層によって周囲を囲繞されるかたちで前記半導体層内に形成されるとするときに、前記素子領域の最も外側に配置されるドレイン層を囲繞するドリフト層の深さ方向の幅を、前記素子領域の内部に配置されるドレイン層を囲繞するドリフト層の深さ方向の幅よりも小さな幅に
設定した構造。
等々の構造や、これらを適宜組み合わせた構造を採用することで、より容易且つ好適に上記構造が実現されることとなる。
またこの場合、具体的には、例えば請求項9に記載の発明によるように、前記半導体層の表面に、前記素子領域の最も外側に配置されるドレイン層と前記素子領域の内部に配置されるドレイン層との間に段差がつけられた構造を採用することで、より容易且つ好適に上記構造が実現されることとなる。
さらに、上記請求項8に記載の構造は、例えば請求項10に記載の発明によるように、前記半導体層の下地に、前記素子領域の最も外側に配置されるドレイン層と前記素子領域の内部に配置されるドレイン層との間に段差がつけられた構造を採用することで、より容易且つ好適に上記構造が実現されることとなる。
・前記素子領域の最も外側に配置されるドレイン層の前記半導体層の表面における面積が、前記素子領域の内部に配置されるドレイン層の前記半導体層の表面における面積よりも小さく設定される構造。
あるいは、請求項12に記載の発明によるように、
・前記素子領域の最も外側に配置されるドレイン層の有する導電型不純物の濃度を、前記素子領域の内部に配置されるドレイン層の有する導電型不純物の濃度よりも低濃度に設定した構造。
あるいは、請求項13に記載の発明によるように、
・前記素子領域の最も外側に配置されるドレイン層の深さ方向の幅を、前記素子領域の内部に配置されるドレイン層の深さ方向の幅よりも小さな幅に設定した構造。
等々の構造や、これらを適宜組み合わせた構造を採用することとしても、より容易且つ好適に上記構造が実現されることとなる。
続される配線とのコンタクト面積を、前記素子領域の内部に配置されるドレイン層とこれに電気的に接続される配線とのコンタクト面積よりも小さな面積に設定した構造とすることによっても同様に、前記素子領域の最も外側に配置されるドレイン層と前記素子領域の内部に配置されるドレイン層との間には、前記素子領域内の各ソース層の下方に形成されるダイオードの降伏(ブレーク)によるプルアップ量(プルアップ電圧)に差が生じることとなり、上述の「V1<V2」なる関係式がより確実に満足されるようになる。
・前記ソース層および前記ドレイン層についてこれらを、それらの一方が多角形状もしくは円形状の平面構造を有し、その各々が、メッシュ形状の平面構造を有する他方に囲繞されるようにした構造。
あるいは請求項16に記載の発明によるように、
・前記ソース層および前記ドレイン層についてこれらを、それぞれストライプ形状の平面構造を有して交互に並設されるようにした構造。
あるいは請求項17に記載の発明によるように、
・前記素子領域が格子状に区画され、それら格子状に区画された各領域に、前記ソース層を形成するための領域であるソースセルと前記ドレイン層を形成するための領域であるドレインセルとが、当該格子の縦列および横列についてそれぞれ交互に割り当てられた構造。
等々の構造を有する半導体装置に対して適用することができる。
に配置されるドレイン層との間の電流電圧特性の最大電圧値をV2とするとき、これら電圧値が「V1<V2」なる関係式を満たすようにする方法を採用することが有効である。
以下、この発明に係る半導体装置およびその製造方法についてその第1の実施の形態を示す。
(1)半導体基板内の素子領域の内部に配置されるソース層の電流電圧特性の最大電圧値Vmax1と、同素子領域の最も外側に配置されるドレイン層に隣接するソース層の電流電圧特性の最大電圧値Vmax2とが、「Vmax1<Vmax2」なる関係式を満足するような構造とした。これにより、いわゆる負特性、すなわち電流が増加しているにもかかわらず電圧が減少するような特性となることも抑制されるようになり、ひいては当該半導体装置のESD耐量が高められることとなる。しかも、こうした構造によれば、高いサージ耐性を安定して得ることが容易となるため、たとえ大量生産した場合であっても、同一ウェハ内やウェハ間でのESD耐量等のばらつきは大きく抑制されるようになり、より高い信頼性をもって製造することができるようになる。
(3)素子領域の内部に配置されるドレイン層N12を含めたこれよりも下方の抵抗をR1、素子領域の最も外側に配置されるドレイン層N22を含めたこれよりも下方の抵抗をR2とするとき、これら抵抗値の間に「R1<R2」なる関係式を満たすような抵抗差がつけられた構造とした。これにより、上記「Vmax1<Vmax2」なる関係式がより確実に満足されるようになる。しかも、こうした抵抗差をつけることによって、素子領域の外周部への電流集中の緩和も期待できるようになる。
以下、この発明に係る半導体装置の第2の実施の形態を示す。
はじめに、図11を参照しつつ、先の第1の実施の形態との相違点を中心に、この実施の形態に係る半導体装置の構造について説明する。なお、この図11の断面図は先の図4(b)の断面図に対応するものであり、同図4(b)に示した要素と同一の要素には各々同一の符号を付して示し、それら要素についての重複する説明は割愛する。
まず、図14(a)および(b)に、幅d3(図11)を「13μm」とする半導体基板(SOI基板)を採用した半導体装置の電流電圧特性(サステイン特性)と、幅d3(図11)を「10μm」とする半導体基板(SOI基板)を採用した半導体装置の電流電圧特性(サステイン特性)とについて、両者を対比して示す。なお、これら図14(a)および(b)において、特性線L1は素子領域の内部に配置されるソース層の電流電圧特性を、特性線L2は素子領域の最も外側に配置されるドレイン層に隣接するソース層の電流電圧特性をそれぞれ示している。
以下、この発明に係る半導体装置の第3の実施の形態を示す。
はじめに、図17を参照しつつ、先の第2の実施の形態との相違点を中心に、この実施の形態に係る半導体装置の構造について説明する。なお、この図17の断面図も先の図4(b)の断面図に対応するものであり、同図4(b)に示した要素と同一の要素には各々同一の符号を付して示し、それら要素についての重複する説明は割愛する。
なお、上記各実施の形態は、以下の態様をもって実施することもできる。
・上記第1の実施の形態においては、半導体層14の表面の、素子領域の最も外側に配置されるドレイン層N22と素子領域の内部に配置されるドレイン層N12との間に段差をつけることとした。そしてこれにより、上記ドレイン層N22の下方における半導体層14の深さ方向の幅d2が、上記ドレイン層N12の下方における半導体層14の深さ方向の幅d1よりも大きな幅に設定されるようにした。しかし、これに限られることなく、例えば図19〜図22に示すように、半導体層14の下地の、素子領域の最も外側に配置されるドレイン層N22と素子領域の内部に配置されるドレイン層N12との間に段差をつけることで、上記幅d2が上記幅d1よりも大きな幅に設定される構造としてもよい。詳しくは、例えば図19に示す半導体装置では、半導体層14の下地にあたる埋込層13に段差をつけるようにしている。また、図20に示す半導体装置では、埋込層13の下地にあたる絶縁層12にも段差をつけるようにしている。また、図21に示す半導体装置では、絶縁層12の下地にあたる半導体11にもさらに段差をつけるようにしている。またさらに、図22に示す半導体装置では、半導体層14の下地にあたる埋込層13に段差がつけられて、素子領域の最も外側に配置されるドレイン層N22の下方においては、同埋込層13が形成されず半導体層14が絶縁層12の上に直に形成されるようになっている。また、例えば図23に示すように、素子領域の最も外側に配置されるドレイン層N22を囲繞するドリフト層N21の深さ方向の幅d7を、素子領域の内部に配置されるドレイン層N12を囲繞するドリフト層N11の深さ方向の幅d8よりも小さな幅に設定することにより、上記幅d2が上記幅d1よりも大きな幅に設定される構造としてもよい。また、ここでは図示を割愛しているが、例えば上記ドリフト層を有していない構造の半導体装置等においては、素子領域の最も外側に配置されるドレイン層の深さ方向の幅を、素子領域の内部に配置されるドレイン層の深さ方向の幅よりも小さな幅に設定することにより、上記幅d2が上記幅d1よりも大きな幅に設定される構造としてもよい。さらには、これらを適宜組み合わせた構造、例えば半導体層14の表面と半導体層14の下地との双方に段差のつけられた構造等も適宜採用することができる。
・また、この発明の所期の目的は、ESD(静電気放電)等のサージに対する耐性をより安定して高く確保することのできる構造を有し、大量生産した場合にもより高い信頼性をもって製造することのできる半導体装置を提供するということにある。この目的を達成するという意味では、半導体基板内の素子領域の内部に配置されるソース層の電流電圧特性の最大電圧値V1と、同素子領域の最も外側に配置されるドレイン層に隣接するソース層の電流電圧特性の最大電圧値V2とが、「V1<V2」なる関係式を満足するような構造であれば足りる。
Claims (20)
- 半導体基板内の素子領域にソース層とドレイン層とが交互に形成されるとともに、それら交互に形成されたソース層とドレイン層との間にはそれぞれチャネルが形成されてなり、それらチャネルの上にそれぞれゲート絶縁膜を介して配設されたゲート電極へ印加される駆動電圧に基づいて前記ソース層と前記ドレイン層との間に流れる電流の量を調節する半導体装置において、
前記素子領域の最も外側に配置されるドレイン層やソース層の占める面積の割合が、同素子領域の内部に配置されるドレイン層やソース層の占める面積の割合よりも小さくなっている条件の下、前記素子領域の内部に配置されるソース層とドレイン層との間の電流電圧特性の最大電圧値をV1、前記素子領域の最も外側に配置されるドレイン層に隣接するソース層と該素子領域の最も外側に配置されるドレイン層との間の電流電圧特性の最大電圧値をV2とするとき、これら電圧値が
V1<V2
なる関係式を満足する
ことを特徴とする半導体装置。 - 前記半導体基板は、所定の導電型からなるとともに内部に前記素子領域が形成される半導体層(14)と、当該半導体層(14)の表面に形成され同半導体層(14)の導電型と同一の導電型からなって前記半導体層(14)よりも不純物濃度が高いソース層(N13)およびドレイン層(N12,N22)と、前記ソース層によって周囲を囲繞されるかたちで前記半導体層(14)の表面に形成され前記半導体層(14)の導電型とは異なる導電型からなるコンタクト層(P12)と、前記コンタクト層の導電型と同一の導電型からなって前記コンタクト層よりも不純物濃度が低くかつ前記ソース層および前記コンタクト層を囲繞するかたちで前記半導体層(14)内に形成されるチャネル層(P11)とを有する横型拡散MOSトランジスタとして構成されてなり、
前記素子領域の内部に配置されるドレイン層(N12)を含めたこれよりも下方の抵抗
をR1、前記素子領域の最も外側に配置されるドレイン層(N22)を含めたこれよりも下方の抵抗をR2とするとき、これら抵抗値の間には、
R1<R2
なる関係式を満たすような抵抗差がつけられてなる
請求項1に記載の半導体装置。 - 前記半導体基板は、前記半導体層(14)と、該半導体層(14)の前記ソース層およびドレイン層が形成された面の裏面側に同半導体層(14)と同一の導電型からなって不純物濃度が半導体層(14)よりも高い層として設けられた埋め込み層(13)との積層構造からなるものであり、
前記素子領域内の各ソース層とドレイン層との間に前記埋め込み層(13)を介して形成されるダイオードの降伏電圧をV3、同じく前記素子領域内のソース層とこれに隣接す
るドレイン層との間で前記埋め込み層(13)を介さずに形成されるダイオードの電流電圧特性の最大電圧値をV4とするとき、これら電圧値が
V3>V4
なる関係式を満足する
請求項2に記載の半導体装置。 - 前記素子領域の内部に配置されるソース層(N13)の下方における前記半導体層(14)の深さ方向の幅は、前記電圧値V1およびV2の関係がV1>V2からV1<V2に変わる境目となる所定の幅よりも大きな幅に設定されてなる
請求項2または3に記載の半導体装置。 - 前記ドレイン層(N12、N22)は、同ドレイン層(N12、N22)および前記半導体層(14)と同一の導電型からなって前記ドレイン層(N12、N22)よりは不純物濃度が低く、前記半導体層(14)よりは不純物濃度が高いドリフト層(N11、N21)によって周囲を囲繞されるかたちで前記半導体層(14)内に形成されてなり、前記素子領域の最も外側に配置されるドレイン層(N22)を囲繞するドリフト層(N21)の幅は、前記素子領域の内部に配置されるドレイン層(N12)を囲繞するドリフト層(N11)の幅よりも小さな幅に設定されてなる
請求項2〜4のいずれか一項に記載の半導体装置。 - 前記ドレイン層(N12、N22)は、同ドレイン層(N12、N22)および前記半導体層(14)と同一の導電型からなって前記ドレイン層(N12、N22)よりは不純物濃度が低く、前記半導体層(14)よりは不純物濃度が高いドリフト層(N11、N21)によって周囲を囲繞されるかたちで前記半導体層(14)内に形成されてなり、前記素子領域の最も外側に配置されるドレイン層(N22)を囲繞するドリフト層(N21)の有する導電型不純物の濃度は、前記素子領域の内部に配置されるドレイン層(N12)を囲繞するドリフト層(N11)の有する導電型不純物の濃度よりも低濃度に設定されてなる
請求項2〜4のいずれか一項に記載の半導体装置。 - 前記ドレイン層(N12、N22)は、同ドレイン層(N12、N22)および前記半導体層(14)と同一の導電型からなって前記ドレイン層(N12、N22)よりは不純物濃度が低く、前記半導体層(14)よりは不純物濃度が高いドリフト層(N11、N21)によって周囲を囲繞されるかたちで前記半導体層(14)内に形成されてなり、前記素子領域の最も外側に配置されるドレイン層(N22)を囲繞するドリフト層(N21)の深さ方向の幅は、前記素子領域の内部に配置されるドレイン層(N12)を囲繞するドリフト層(N11)の深さ方向の幅よりも小さな幅に設定されてなる
請求項2〜4のいずれか一項に記載の半導体装置。 - 前記素子領域の最も外側に配置されるドレイン層(N22)の下方における前記半導体層(14)およびドリフト層(N21)の深さ方向の幅が前記素子領域の内部に配置されるドレイン層(N12)の下方における前記半導体層(14)およびドリフト層(N11)の深さ方向の幅よりも大きな幅に設定されてなる
請求項2〜7のいずれか一項に記載の半導体装置。 - 前記半導体層(14)の表面には、前記素子領域の最も外側に配置されるドレイン層(N22)と前記素子領域の内部に配置されるドレイン層(N12)との間に段差がつけられてなる
請求項8に記載の半導体装置。 - 前記半導体層(14)の下地には、前記素子領域の最も外側に配置されるドレイン層(N22)と前記素子領域の内部に配置されるドレイン層(N12)との間に段差がつけられてなる
請求項8に記載の半導体装置。 - 前記素子領域の最も外側に配置されるドレイン層(N22)の前記半導体層(14)の表面における面積は、前記素子領域の内部に配置されるドレイン層(N12)の前記半導体層(14)の表面における面積よりも小さく設定されてなる
請求項2〜4のいずれか一項に記載の半導体装置。 - 前記素子領域の最も外側に配置されるドレイン層(N22)の有する導電型不純物の濃度は、前記素子領域の内部に配置されるドレイン層(N12)の有する導電型不純物の濃度よりも低濃度に設定されてなる
請求項2〜4のいずれか一項に記載の半導体装置。 - 前記素子領域の最も外側に配置されるドレイン層(N22)の深さ方向の幅は、前記素子領域の内部に配置されるドレイン層(N12)の深さ方向の幅よりも小さな幅に設定されてなる
請求項2〜4のいずれか一項に記載の半導体装置。 - 前記素子領域の最も外側に配置されるドレイン層(N22)とこれに電気的に接続される配線とのコンタクト面積は、前記素子領域の内部に配置されるドレイン層(N12)とこれに電気的に接続される配線とのコンタクト面積よりも小さな面積に設定されてなる
請求項1〜13のいずれか一項に記載の半導体装置。 - 前記ソース層および前記ドレイン層は、それらの一方が多角形状もしくは円形状の平面構造を有し、その各々が、メッシュ形状の平面構造を有する他方に囲繞されてなる
請求項1〜14のいずれか一項に記載の半導体装置。 - 前記ソース層および前記ドレイン層は、それぞれストライプ形状の平面構造を有して交互に並設されてなる
請求項1〜14のいずれか一項に記載の半導体装置。 - 前記素子領域が格子状に区画され、それら格子状に区画された各領域には、前記ソース層を形成するための領域であるソースセルと前記ドレイン層を形成するための領域であるドレインセルとが、当該格子の縦列および横列についてそれぞれ交互に割り当てられてなる
請求項1〜14のいずれか一項に記載の半導体装置。 - 前記素子領域の外周部には、前記格子状に区画された領域の1つとして、前記ソース層および前記ドレイン層のいずれも形成されない領域である空セルが設けられてなる
請求項17に記載の半導体装置。 - 前記半導体基板は、SOI基板からなる
請求項1〜18のいずれか一項に記載の半導体装置。 - シリコン系半導体からなる半導体基板内の素子領域にソース層とドレイン層とが交互に形成されるとともに、それら交互に形成されたソース層とドレイン層との間にはそれぞれチャネルが形成されてなり、それらチャネルの上にそれぞれゲート絶縁膜を介して配設されたゲート電極へ印加される駆動電圧に基づいて前記ソース層と前記ドレイン層との間に流れる電流の量を調節する半導体装置の製造方法であって、
前記半導体装置を構成する半導体基板として、所定の導電型からなるとともに内部に前記素子領域が形成される半導体層(14)と、当該半導体層(14)の表面に形成され同半導体層(14)の導電型と同一の導電型からなって前記半導体層(14)よりも不純物濃度が高いソース層(N13)およびドレイン層(N12,N22)と、前記ソース層によって周囲を囲繞されるかたちで前記半導体層(14)の表面に形成され前記半導体層(14)の導電型とは異なる導電型からなるコンタクト層(P12)と、前記コンタクト層の導電型と同一の導電型からなって前記コンタクト層よりも不純物濃度が低くかつ前記ソース層および前記コンタクト層を囲繞するかたちで前記半導体層(14)内に形成されるチャネル層(P11)とを有する横型拡散MOSトランジスタが形成された基板を対象とし、
前記半導体層の表面を選択的に酸化させてLOCOS膜を形成した後、このLOCOS膜を除去することによって、前記素子領域の最も外側に配置されるドレイン層の配設領域が前記半導体層の表面にて凸部をなす態様で段差をつけ、
前記素子領域の最も外側に配置されるドレイン層やソース層の占める面積の割合が、同素子領域の内部に配置されるドレイン層やソース層の占める面積の割合よりも小さくなっている条件の下、前記素子領域の内部に配置されるソース層とドレイン層との間の電流電圧特性の最大電圧値をV1、前記素子領域の最も外側に配置されるドレイン層に隣接するソース層と該素子領域の最も外側に配置されるドレイン層との間の電流電圧特性の最大電圧値をV2とするとき、これら電圧値が
V1<V2
なる関係式を満たすようにする
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004252737A JP4561247B2 (ja) | 2004-08-31 | 2004-08-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004252737A JP4561247B2 (ja) | 2004-08-31 | 2004-08-31 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006073626A JP2006073626A (ja) | 2006-03-16 |
JP4561247B2 true JP4561247B2 (ja) | 2010-10-13 |
Family
ID=36153955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004252737A Expired - Fee Related JP4561247B2 (ja) | 2004-08-31 | 2004-08-31 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4561247B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5186729B2 (ja) * | 2006-05-11 | 2013-04-24 | 株式会社デンソー | 半導体装置 |
SG10201600407SA (en) * | 2009-02-20 | 2016-02-26 | Semiconductor Energy Lab | Semiconductor device and manufacturing method of the same |
JP5121976B2 (ja) * | 2011-05-27 | 2013-01-16 | 株式会社東芝 | 半導体装置 |
JP5949486B2 (ja) * | 2012-11-16 | 2016-07-06 | トヨタ自動車株式会社 | 半導体装置 |
JP5537683B2 (ja) * | 2013-01-21 | 2014-07-02 | 株式会社東芝 | 半導体装置 |
JP6319151B2 (ja) | 2015-03-23 | 2018-05-09 | 豊田合成株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270693A (ja) * | 2001-03-06 | 2002-09-20 | Sanyo Electric Co Ltd | 半導体装置とそのパターンレイアウト方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2953416B2 (ja) * | 1996-12-27 | 1999-09-27 | 日本電気株式会社 | 半導体装置 |
JP3298455B2 (ja) * | 1997-05-13 | 2002-07-02 | 株式会社デンソー | 半導体装置 |
-
2004
- 2004-08-31 JP JP2004252737A patent/JP4561247B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270693A (ja) * | 2001-03-06 | 2002-09-20 | Sanyo Electric Co Ltd | 半導体装置とそのパターンレイアウト方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006073626A (ja) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10763359B2 (en) | Semiconductor device | |
US9576841B2 (en) | Semiconductor device and manufacturing method | |
US10204987B2 (en) | Semiconductor device and manufacturing method for the semiconductor device | |
US6885061B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP5585593B2 (ja) | 半導体装置 | |
WO2014168171A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US7638385B2 (en) | Method of forming a semiconductor device and structure therefor | |
KR100683102B1 (ko) | 반도체 장치 | |
JP2008078654A (ja) | 半導体素子及びその製造方法 | |
US9929259B2 (en) | Semiconductor device and manufacturing method for semiconductor device | |
TWI384621B (zh) | 高耐壓電晶體、及使用其之半導體裝置、以及高耐壓電晶體之製造方法 | |
JP7289258B2 (ja) | 半導体装置 | |
JP4561247B2 (ja) | 半導体装置およびその製造方法 | |
JPH0133954B2 (ja) | ||
JP2019140239A (ja) | 半導体装置 | |
US10770357B2 (en) | Integrated circuit with improved resistive region | |
JP4682533B2 (ja) | 半導体装置 | |
JP2007067249A (ja) | 半導体装置およびその製造方法 | |
EP2317555A2 (en) | Production method of a semiconductor device | |
JP5228287B2 (ja) | 半導体装置およびその製造方法 | |
CN107799594B (zh) | 半导体元件 | |
JP2000252463A (ja) | 横型mos素子を含む半導体装置 | |
JP2023032332A (ja) | 半導体装置 | |
JP2022161434A (ja) | 半導体装置 | |
JP2006134947A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4561247 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |