JP5949486B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5949486B2
JP5949486B2 JP2012252457A JP2012252457A JP5949486B2 JP 5949486 B2 JP5949486 B2 JP 5949486B2 JP 2012252457 A JP2012252457 A JP 2012252457A JP 2012252457 A JP2012252457 A JP 2012252457A JP 5949486 B2 JP5949486 B2 JP 5949486B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
layer
semiconductor device
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012252457A
Other languages
English (en)
Other versions
JP2014103159A (ja
Inventor
博臣 江口
博臣 江口
峰司 大川
峰司 大川
慎弥 木島
慎弥 木島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2012252457A priority Critical patent/JP5949486B2/ja
Publication of JP2014103159A publication Critical patent/JP2014103159A/ja
Application granted granted Critical
Publication of JP5949486B2 publication Critical patent/JP5949486B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、例えば乗用車、トラック、バス等の車両や家庭用機器又は産業用機器に適用されて好適な半導体装置に関する。
パワーMOSFETやIGBT(Insulated Gate Bipolar Transistor)等の半導体素子が実装される半導体装置でLD(Laterally Diffused)と呼ばれる主電極を同一面に配置してドレイン近傍の不純物を横方向に拡散する構造の半導体装置では、放熱性を高めることと外部からの高いサージ耐性(ESD耐量:Electro Static Discharge)が求められる。特にモータ等の負荷への出力を制御する出力素子の用途に使用される素子は出力特性の改善の観点から低損失が求められるため低抵抗となり、ESD耐量とはトレードオフの関係にある。
放熱性を高める観点では以下の特許文献1に記載されるように、最外側のトランジスタのコレクタコンタクトへの接触面積を内側の接触面積よりも小さくすることが提案されており、ESD耐量を高める観点では、以下の特許文献2に記載されるように、別途不純物拡散埋込層を追加してソース領域近傍にブレーク電流が流れにくくすることが提案されている。
特開2005−353843号公報 特開2002−353441号公報
ところが特許文献1では、内側の接触面積が大きくなる分チップ全体の面積が増大することを招き、特許文献2では、放熱性が悪い中央部と外周部でトランジスタの動作が同一で中央部の発熱が最大となって、ESD耐量の向上が困難となる。つまり、従来技術においては、放熱性を高めつつESD耐量を十分に向上できないという問題がある。
本発明は、上記問題に鑑み、放熱性を高めつつESD耐量を十分に向上することができる半導体装置を提供することを目的とする。
上記の課題を解決するため、本発明による半導体装置は、第一半導体素子と、当該第一半導体素子よりも主電極間のブレークダウン耐圧の低い第二半導体素子とをそれぞれ複数並列接続して構成される半導体装置であって、前記第一半導体素子は、第1導電型の半導体層と、前記半導体層の表面部に形成されるソース領域と、前記ソース領域とは離間して前記半導体層の表面部に形成されるドレイン領域と、前記半導体層の表面部に熱酸化処理によって形成されるLOCOS酸化膜と、前記LOCOS酸化膜と隣接する前記半導体層内に形成される第1導電型の拡散層と、を含む横型MOSFETであり、前記第二半導体素子は、前記第一半導体素子と同一の構造を有し、前記拡散層の左端から前記LOCOS酸化膜の右端までの長さと、前記拡散層の不純物濃度と、を異ならせた横型MOSFETであり、前記第一半導体素子を複数並列する領域の外側に前記第二半導体素子を複数配置することを特徴とする。ここで、前記第一半導体素子の制御電極と前記第二半導体素子の制御電極は相互に接続されていないこととし、前記第二半導体素子の制御電極と接地側の主電極とが短絡されていることとしてもよい。
本発明によれば、ESDにより第一半導体素子と第二半導体素子に高電圧が印加される場合、外側の第二半導体素子のブレークダウン耐圧(電圧)が低いことから先にブレークダウンして放熱するため、第一半導体素子が分布する放熱性が悪い中央部の発熱を抑制することができ、かつ、第一半導体素子は保護される。また本発明では、ブレークダウン耐圧は素子の大きさに影響を与えず内部の構成要素の長さや不純物濃度により調節できるため、半導体装置の面積を増大させることも抑制できる。つまり本発明では放熱性を高めてESD耐量を高めることができる。
本発明に係る実施例の半導体装置1の一実施形態についての外観を正面側から視て示す模式図である。 実施例の半導体装置1の積層構造と半導体素子2、3のブレークダウン電圧の調整態様について示す模式図である。 従来の半導体装置51の発熱態様を示す模式図である。 実施例の半導体装置1の放熱態様を示す模式図である。
以下、本発明を実施するための形態について、添付図面を参照しながら説明する。
図1に示すように、本実施例の半導体装置1は、支持基盤100上に後述する図2に示す構造の横型MOSFETである第一半導体素子2を例えば四行四列のマトリクス状に配列して、その外周側の図1に示す網掛けの外周領域に同じく図2に示す構造である第二半導体素子3を例えば二十個を一周だけ配列して、全体として半導体素子2、3を六行六列のマトリクス状に配列する。
さらに、本実施例の半導体装置1では、通常のパターニング等の配線処理を施して、それぞれの半導体素子2、3の主極のドレイン側及びソース側を並列接続して、ドレイン端子D及びソース端子Sに接続されるものとしている。
本実施例において第二半導体素子3は第一半導体素子2に比べて主極間のブレークダウン電圧(耐圧)が低く設定される。以下ブレークダウン電圧についての設定態様について図2を用いて述べる。図2に示すように第一半導体素子2、第二半導体素子3の基本構成や積層構造は同一であり、詳細な構造及び製造方法、動作等については、例えば特開2009−130021号公報に示されるように公知であるため、本発明に関連する部分について主に説明する。
本実施例の半導体素子2、3は、図2に示すように、支持基板100、活性層N−101、ゲート酸化膜102、ゲートポリサイド電極103、ボディP層104、LOCOS酸化膜105(LOCOS: Local Oxidation of Silicon)、ドリフトN−拡散層106、n+ドレイン領域107、n+ソース領域108、p+基板電極109を含んで構成される。
支持基板100及び活性層N−101は、シリコンウェハで構成される。このうち、活性層N−101は、シリコンウェハに不純物(典型的にはホスフィン(P))を注入することにより、導電型がn−型にされるシリコン半導体層である。なお、ドリフトN−拡散層106は、LOCOS酸化膜105の下で、活性層N−101内に形成される。このドリフトN−層106のドーズ量により、第一半導体素子2、第二半導体素子3のオン抵抗が調整される。
LOCOS酸化膜105は、ゲート酸化膜102が形成される前に、例えばシリコン窒化膜(SiN)をマスクとして熱酸化処理によって形成されるシリコン酸化膜である。
ボディP層104は、ゲート酸化膜102及びゲートポリサイド電極103が形成される前に、活性層N+101の表面から不純物(典型的には、ボロン(B))を注入することにより、導電型がp−型にされている拡散層である。このp−型は、p+型よりも不純物濃度が低い領域である。不純物濃度は、所望の耐圧強度を実現できる程度の不純物濃度に設定される。
ゲート酸化膜102は、ボディP層104を形成した後に、熱酸化処理によって形成される酸化層である。このゲート酸化膜102の下に位置するボディP層104には、第一半導体素子2、第二半導体素子3のMOSFETとしてのチャネル領域が形成される。
ゲートポリサイド電極103は、シリサイドとポリシリコンを積層構造にしたゲート電極である。シリサイドは、高融点金属あるいは遷移金属とシリコンを熱処理で合金化したものであり、例えば、WSi又はMoSiシリサイドを用いることができる。
n+ドレイン領域107は、LOCOS酸化膜105の図2中右端に隣接する領域でn−活性層101の表面から不純物(典型的にはホスフィン(P))を注入することにより、n−活性層101内に形成されるドレイン領域である。このn+ドレイン領域107は、n+ソース領域108と同様に、n−型よりも不純物濃度が高いn+型に設定される領域である。
n+ソース領域108は、ボディP層104の一部の領域(図2中ゲートポリサイド電極103の左端近傍の領域)に不純物(典型的にはホスフィン(P))を注入することにより、導電型がn+型にされている。なお、n+型は、n−型よりも不純物濃度が高い領域である。
p+基板電極109は、ボディP層104の表面から不純物(典型的には、ボロン(B))を注入することにより、導電型がp型にされている領域であり、ボディP層104を接地電位に保持するためのp+型の拡散層である。このp+基板電極109は接地されており、ボディP層104は、p+基板電極109を介して接地されるとともにソース端子Sに上述した配線により並列接続され、ゲートポリサイド電極103からはゲート端子(制御電極)が引き出され、n+ドレイン領域107はドレイン端子Dに上述した配線により並列接続される。
図2中において、ボディP層104の右端又はドリフトN−拡散層106の左端からLOCOS酸化膜105の右端までの長さがドリフト長L1であり、ゲートポリサイド電極103の右端までの長さがフィールとプレート長L2である。半導体素子2よりも半導体素子3のブレークダウン電圧を低くするにあたっては、ドリフト長L1とドリフトN−拡散層106の不純物濃度を最適値となるように調節する。例えば、半導体素子2よりも半導体素子3においてドリフト長L1を長くし、ドリフトN−拡散層106の不純物濃度を高くする。
また、本実施例においては、第一半導体素子2のゲート端子(制御電極)と第二半導体素子3のゲート端子(制御電極)は相互に接続しないものとし、第二半導体素子3のゲート端子は、設置されているものとしている。
上述した本実施例の半導体装置1によれば以下のような作用効果を得ることができる。つまり、主に半導体装置1の設置時の作業中に作業員により発生するESDにより通常の図3に示すような半導体装置51においては、半導体素子52に高電圧が印加される場合において、並列接続される半導体素子52が全て同じブレークダウン電圧であることから、中央部Cの放熱性の悪い領域において発熱が最大となる不都合が生じるが、本実施例では、外周側に位置する外側の第二半導体素子3のブレークダウン耐圧(電圧)が低いことから第一半導体素子2よりも先にブレークダウンして放熱するものとすることができる。
このため、図4に示すように、第一半導体素子3が分布する放熱性が悪い中央部Cの発熱を抑制することができ、かつ、第一半導体素子2にはESD起因の電流は流れずに保護され、特にゲート酸化膜102の破壊を防止することができる。さらに、外周側の第二半導体素子3の発熱を外周側の四方向により効率的に発散させ放熱効果も高めることができる。また本実施例では、ブレークダウン耐圧は半導体素子の大きさに影響を与えず内部の構成要素の長さや不純物濃度により調節できるため、半導体装置1の面積を増大させることも抑制できる。
また、ESDが印加される状況では第一半導体素子2、第二半導体素子3ともにゲート端子には制御電圧がかからない半導体装置1の設置や交換の作業中にほぼ限られる。ここでゲート端子は、このような作業中においてフローティング状態となり、電位が安定していない状態になることが多い。そこで本実施例ではゲート端子とソース端子を短絡し接地しているので、ブレークダウン電圧はドレインとソースの間の電圧でのみ定まるため、第二半導体素子3を第一半導体素子2よりもブレークダウン電圧が低く設定するにあたっての設計をより容易なものとすることができる。
また第二半導体素子3を例えばダイオード等の逆方向性素子により構成することも本発明には含まれるが、第二半導体素子3を実施例のように第一半導体素子2と同様の構造とし、ドリフト長L1とドリフトN−拡散層106の不純物濃度によりブレークダウン電圧を相違させることにより、第二半導体素子3を第一半導体素子2よりもブレークダウン電圧が低く設定するにあたっての設計をより容易なものとすることができる。
つまり、上述した二つのパラメータであるドリフト長L1とドリフトN−拡散層106の不純物濃度以外の他パラメータは同じとすることができるので、他パラメータの製造上のバラツキに起因する設計上の誤差を極力なくし、第二半導体素子3のブレークダウン電圧を確実に第一半導体素子2より低くして、ESDによる電流をより確実に外側の第二半導体素子3に流すことができる。
なお、本実施例の半導体装置1において四行四列のマトリクス状にアレイ状に配列された半導体素子2は例えばモータ等の負荷を駆動制御するインバータ等に用いることができる。外側の半導体素子3についてはダミー素子として用いることもでき、その他のスイッチングを行う素子として用いることができる。
以上本発明の好ましい実施例について詳細に説明したが、本発明は上述した実施例に制限されることなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形および置換を加えることができる。
例えばマトリクス配列される第一半導体素子2の数や、第一半導体素子2の外周に第二半導体素子3を何周配列するかについては、半導体装置1に要求される耐圧と放熱性能に基づいて適宜設定される値であり、上述した数値に限定されるものではない。
また本発明の半導体装置1は半導体素子がMOSFETに限られるものではなく、IGBT等の他種の半導体素子を用いる場合においても同様に適用することができ、他種の半導体素子を混合して用いる形態にも適用することができ、接地態様についても上述した態様に限られるものではない。
本発明は、アレイ状に半導体素子が配置される半導体装置において、半導体素子のブレークダウン耐圧を高め出力特性も劣化させることもなくかつ放熱性を高めることができるため、種々の半導体関連装置に適用して有益なものである。もちろん、乗用車、トラック、バス等の様々な車両のインバータ等に適用される半導体モジュールに適用しても有益なものである。
1 半導体装置
2 第一半導体素子
3 第二半導体素子
100 支持基板
101 活性層N−
102 ゲート酸化膜
103 ゲートポリサイド電極
104 ボディP層
105 LOCOS酸化膜
106 ドリフトN−拡散層
107 n+ドレイン領域
108 n+ソース領域
109 p+基板電極
L1 ドリフト長
L2 フィールドプレート長

Claims (3)

  1. 第一半導体素子と、当該第一半導体素子よりも主電極間のブレークダウン耐圧の低い第二半導体素子とをそれぞれ複数並列接続して構成される半導体装置であって、
    前記第一半導体素子は、
    第1導電型の半導体層と、
    前記半導体層の表面部に形成されるソース領域と、
    前記ソース領域とは離間して前記半導体層の表面部に形成されるドレイン領域と、
    前記半導体層の表面部に熱酸化処理によって形成されるLOCOS酸化膜と、
    前記LOCOS酸化膜と隣接する前記半導体層内に形成される第1導電型の拡散層と、
    を含む横型MOSFETであり、
    前記第二半導体素子は、前記第一半導体素子と同一の構造を有し、前記拡散層の左端から前記LOCOS酸化膜の右端までの長さと、前記拡散層の不純物濃度と、を異ならせた横型MOSFETであり、
    前記第一半導体素子を複数並列する領域の外側に前記第二半導体素子を複数配置することを特徴とする半導体装置。
  2. 前記第一半導体素子の制御電極と前記第二半導体素子の制御電極は相互に接続されていないことを特徴とする請求項1に記載の半導体装置。
  3. 前記第二半導体素子の制御電極と接地側の主電極とが短絡されていることを特徴とする請求項2に記載の半導体装置。
JP2012252457A 2012-11-16 2012-11-16 半導体装置 Expired - Fee Related JP5949486B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012252457A JP5949486B2 (ja) 2012-11-16 2012-11-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012252457A JP5949486B2 (ja) 2012-11-16 2012-11-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2014103159A JP2014103159A (ja) 2014-06-05
JP5949486B2 true JP5949486B2 (ja) 2016-07-06

Family

ID=51025442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012252457A Expired - Fee Related JP5949486B2 (ja) 2012-11-16 2012-11-16 半導体装置

Country Status (1)

Country Link
JP (1) JP5949486B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7024277B2 (ja) 2017-09-20 2022-02-24 株式会社デンソー 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03203363A (ja) * 1989-12-29 1991-09-05 Nec Corp 半導体装置
JP3298455B2 (ja) * 1997-05-13 2002-07-02 株式会社デンソー 半導体装置
JP2002246475A (ja) * 2000-12-15 2002-08-30 Fujitsu Ltd 半導体装置
JP3713490B2 (ja) * 2003-02-18 2005-11-09 株式会社東芝 半導体装置
JP2005294691A (ja) * 2004-04-02 2005-10-20 Canon Inc 半導体集積回路における静電気保護装置
JP4561247B2 (ja) * 2004-08-31 2010-10-13 株式会社デンソー 半導体装置およびその製造方法
JP4703196B2 (ja) * 2005-01-18 2011-06-15 株式会社東芝 半導体装置
JP4959140B2 (ja) * 2005-02-04 2012-06-20 株式会社日立超エル・エス・アイ・システムズ 半導体装置
JP5567437B2 (ja) * 2010-09-17 2014-08-06 新日本無線株式会社 半導体装置および集積回路
JP2012094797A (ja) * 2010-10-29 2012-05-17 On Semiconductor Trading Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2014103159A (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
US8692330B2 (en) Semiconductor device
JP5190913B2 (ja) 半導体集積回路装置
US20130328105A1 (en) Narrow active cell ie type trench gate igbt and a method for manufacturing a narrow active cell ie type trench gate igbt
US9236459B2 (en) Insulated gate bipolar transistor (IGBT) electrostatic discharge (ESD) protection devices
JP6218462B2 (ja) ワイドギャップ半導体装置
CN108110001B (zh) 半导体器件
JP2006237224A (ja) 半導体装置
WO2015040662A1 (ja) 半導体装置
JP2015032767A (ja) 半導体装置
JP5361419B2 (ja) 半導体装置
JP6011136B2 (ja) 半導体装置
CN110120392B (zh) 碳化硅半导体装置
US9691752B1 (en) Semiconductor device for electrostatic discharge protection and method of forming the same
JP2011228505A (ja) 半導体集積回路
JP2009032968A (ja) 半導体装置及びその製造方法
JP4292595B2 (ja) 半導体装置
JP5949486B2 (ja) 半導体装置
CN109427762B (zh) 静电放电晶体管阵列装置
JP2009218307A (ja) Mos型半導体装置
US8159033B2 (en) ESD protection device and manufacturing method thereof
JP2004363477A (ja) 絶縁ゲート型半導体装置
JP3539368B2 (ja) 半導体装置
CN108352359B (zh) 半导体装置
JP6678615B2 (ja) 半導体装置
JP5228287B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R151 Written notification of patent or utility model registration

Ref document number: 5949486

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees