CN101779248B - 存储装置的驱动方法 - Google Patents

存储装置的驱动方法 Download PDF

Info

Publication number
CN101779248B
CN101779248B CN200880102793.0A CN200880102793A CN101779248B CN 101779248 B CN101779248 B CN 101779248B CN 200880102793 A CN200880102793 A CN 200880102793A CN 101779248 B CN101779248 B CN 101779248B
Authority
CN
China
Prior art keywords
voltage
pulse
variable resistor
resistor element
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880102793.0A
Other languages
English (en)
Other versions
CN101779248A (zh
Inventor
椎本恒则
冈崎信道
対马朋人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101779248A publication Critical patent/CN101779248A/zh
Application granted granted Critical
Publication of CN101779248B publication Critical patent/CN101779248B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

本发明提供一种存储装置的驱动方法，本驱动方法能够提高包含可变电阻元件的存储装置中的数据写入可靠性。在数据写入动作时，在可变电阻元件(2)的电极(21)与电极(24)之间施加多次形状相互不同的写入脉冲。由于可以避免因可变电阻元件(2)的自身发热(焦耳热的产生)而造成的导电路径的扩散消失，所以能够使写入后的数据保持动作稳定化。此外，由于可以避免当想要充分地进行写入动作时对可变电阻元件(2)的破坏，所以能够使数据写入动作稳定化。

Description

存储装置的驱动方法
技术领域
本发明涉及在用非易失性可变电阻元件构成存储单元的存储装置中，当使可变电阻元件从高电阻状态向低电阻状态变化(写入动作)时对该存储装置进行驱动的方法。
背景技术
以往的存储装置，特别是使用闪存的存储装置，由于不需要用于保持存储数据的电力，所以近年来得到了广泛的使用。特别是在包含移动电话单元的便携式终端装置中，普遍地使用了闪存作为存储器。但是，在使用这种闪存的存储装置中，存在着数据写入速度慢的问题(例如，参照非专利文献1)。
因此，本申请人曾经提出一种使用了比上述闪存具有更优异特性的非易失性可变电阻元件的存储装置(例如，专利文献1)。该可变电阻元件是层叠结构，该层叠结构包括一对电极且在这对电极之间具有导电膜和绝缘膜。此外，如果在上述一对电极之间施加电压使得电流从导电膜流向绝缘膜，则可变电阻元件转变到低电阻状态，且数据被写入。另一方面，如果在上述一对电极之间施加电压使得电流反过来从绝缘膜流向导电膜，则可变电阻元件转变到高电阻状态，且数据被擦去。
由于与上述的闪存等相比，这种结构的可变电阻元件能够以简单的结构构成存储单元，所以不依赖于该元件的尺寸就能够得到大信号。因此，该可变电阻元件具有可微缩性(scaling)强的特性。此外，该可变电阻元件具有下述优点，即：能够使利用电阻变化的数据写入速度加快到例如大约5纳秒，而且能够在低电压(例如大约1V)和低电流(例如大约20μA)下工作。
非专利文献1：“Nikkei Electronics”，2002.11.18，p.130(《日经电子》，2002年11月18日出版，第130页)
专利文献1：日本专利申请公开公报特开第2005-197634号
然而，在上述可变电阻元件中，取决于绝缘膜和导电膜的结构或制造方法，在写入后的低电阻状态下，有时存在着电阻的波动较大的情况。如果就像这样电阻的波动大时，则难以稳定地保持所写入的数据。
此外，为了充分地进行写入而不发生写入出错等，需要增大向该可变电阻元件施加的电压，或增大流过该可变电阻元件的电流，或者使电压的施加时间变长。但是，如果向该可变电阻元件施加必要值以上的高电压或流过过量的大电流，则绝缘膜有可能引起介电击穿，并使得该可变电阻元件自身被破坏。
这样，在以往的存储装置中，难以稳定地进行数据的写入和保持，且因此所以难以提高可靠性。上述装置存在着改善的余地。
发明内容
本发明就是鉴于上述的问题而做出的，目的是提供一种存储装置的驱动方法，该驱动方法能够提高包含可变电阻元件的存储装置中的数据写入可靠性。
本发明的存储装置的驱动方法用于包含可变电阻元件的存储装置，所述可变电阻元件具有一对电极，并且在所述可变电阻元件中，能够通过在所述一对电极之间施加不同极性的电压来使电阻值可逆地变化。当使所述可变电阻元件从电阻值高的高电阻状态向电阻值低的低电阻状态变化时，在所述一对电极之间施加多次形状相互不同的脉冲状电压。
此处，“脉冲状电压”不限于字面含义上的具有脉冲状波形的电压，也可以是具有斜坡状波形的电压。
在本发明的存储装置的驱动方法中，当在可变电阻元件的一对电极之间施加电压时，在这一对电极之间形成导电路径，因而有电流流过。因此，可变电阻元件从高电阻状态向低电阻状态变化，且数据被写入。此处，由于在这样的数据写入动作时(从高电阻状态向低电阻状态变化时)，在上述一对电极之间施加了多次形状相互不同的脉冲状电压，所以能够避免由于可变电阻元件的自身发热而造成的导电路径的扩散消失。此外，也能够避免当想要充分地进行写入动作时可变电阻元件受到破坏。
在本发明的存储装置的驱动方法中，当使所述可变电阻元件从高电阻状态向低电阻状态变化时，可以在上述一对电极之间施加两次形状相互不同的脉冲状电压。在该情况下，在所述两次脉冲状电压中，可以把第二次脉冲状电压的电压值设定成低于第一次脉冲状电压的电压值。在这种配置的情况下，在利用第一次脉冲状电压进行数据写入动作之后，利用具有较低电压值的第二次脉冲状电压来抑制了可变电阻元件的自身发热，并可以避免由于上述一对电极之间的无偏压状态而造成的导电路径的扩散消失。因此，能够使写入动作之后处于低电阻状态的可变电阻元件的电阻值稳定化，并能够稳定地保持所写入的数据。
此外，在如上所述施加两次形状相互不同的脉冲状电压的情况下，在该两次脉冲状电压中，可以把第二次脉冲状电压的电压值设定成高于第一次脉冲状电压的电压值。在这样配置的情况下，在利用具有较低电压值的第一次脉冲状电压使可变电阻元件成为软击穿(soft-breakdown)状态之后，利用具有较高电压值的第二次脉冲状电压形成了足够量的导电路径。因而，可以充分地进行写入动作。因此，能够避免可变电阻元件的破坏和劣化，并能够抑制在写入动作时发生出错(写入出错)，所以能够稳定地进行写入动作。
按照本发明的存储装置的驱动方法，由于在数据写入动作时(从高电阻状态向低电阻状态变化时)，在一对电极之间施加了多次形状相互不同的脉冲状电压，所以能够避免由于可变电阻元件的自身发热而造成的导电路径的扩散消失，并能够避免当想要充分地进行写入动作时可变电阻元件受到的破坏。因此，能够使数据写入动作和数据保持动作稳定化，并且能够提高数据写入动作的可靠性。
附图说明
图1是示出了应用本发明第一实施方式的存储装置驱动方法的存储单元结构示例的电路图。
图2是示出了图1中所示的可变电阻元件的详细结构示例的剖面图。
图3是用于对在写入动作时和擦去动作时的可变电阻元件的作用进行说明的剖面图。
图4是用于对比较例的存储装置驱动方法进行说明的时序波形图。
图5是示出了比较例的可变电阻元件的电阻值与写入次数之间关系的一个例子的特性图。
图6是用于对本发明第一实施方式的存储装置驱动方法进行说明的时序波形图。
图7是示出了本发明实施例的可变电阻元件的电阻值与写入次数之间关系的特性图。
图8是用于对本发明第二实施方式的存储装置驱动方法进行说明的时序波形图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。
第一实施方式
图1示出了在应用本发明第一实施方式的存储装置驱动方法的存储装置中的存储单元1的电路结构示例。该存储单元1包括：可变电阻元件2；选择晶体管Tr；栅极电压电源31；开关SW；写入电压电源32；以及擦去电压电源(未图示)。此外，通过将多个这种结构的存储单元1例如配置成矩阵形，来构成存储装置(存储器)。
可变电阻元件2具有稍后说明的一对电极，并且能够通过在这一对电极之间施加不同极性的电压(稍后说明的写入电压和擦去电压)来使电阻值可逆地变化。此外，稍后会对该可变电阻元件2的详细结构进行描述。
选择晶体管Tr的栅极与选择字线(selection word line)WL连接，选择晶体管Tr的源极与公共电压端子Vcommon连接，选择晶体管Tr的漏极与可变电阻元件2的一端(稍后说明的电极24侧)连接。此外，选择字线WL的一端连接在栅极电压电源31上。通过这样的结构，在数据写入时或数据擦去时，从栅极电压电源31向选择晶体管Tr提供栅极电压，使选择晶体管Tr成为接通的状态。
开关SW被配置成插入到连接在可变电阻元件2的另一端(稍后说明的电极21侧)与写入电压电源32之间的位线(bit line)BL中。此外，从写入信号发生部4向开关SW提供写入信号S1。按照这样的结构，如果开关SW响应于写入信号S1而成为接通状态，则从写入电压电源32向可变电阻元件2提供写入电压。由此，在可变电阻元件2的一对电极之间施加了写入电压，并且稍后说明的写入电流Iw在这一对电极之间流过。
接着，参照图2，对可变电阻元件2的详细结构进行说明。图2示出了可变电阻元件2的具体结构示例。
该可变电阻元件2为层叠结构，在该层叠结构中，在一对电极21、24之间从电极21侧按顺序层叠有导电膜22和绝缘膜23。
电极21、24是这样的电极：极性相互不同的写入电压及擦去电压通过位线BL被施加到电极21、24上，并且电极21、24例如由铝(Al)、铜(Cu)或钨(W)等材料构成。
导电膜22包含容易离子化的金属元素，且相当于本发明中“金属含有层”的一个具体例子。这样的金属元素的示例可以是铜(Cu)、银(Ag)以及锌(Zn)中的至少一种元素。按照这种结构，导电膜22具有下述性质，即：在电极21、24之间施加写入电压时，该结构中的金属元素被离子化并被拉向阴极侧(电极24侧)。此外，也可以使用上述Cu、Ag、Zn以外的金属元素，只要该金属元素容易离子化即可。此外，导电膜22的一个例子可以是以大约20nm的厚度形成的CuTe(碲)膜。
绝缘膜23起到了作为用于存储并保持所写入的数据的存储层的作用，并且例如由诸如非晶态氧化钆(Gd2O3)或氧化硅(SiO2)等绝缘材料构成。此外，这样的绝缘膜23的一个例子可以是以大约5nm的厚度形成的非晶态Gd2O3膜。
接着，在图1、图2的基础上再参照图3～图7，对本实施方式的存储装置的驱动方法(特别是数据写入方法)进行详细说明。
首先，参照图1～图3，对存储装置的驱动方法的基本动作(数据写入方法和数据擦去方法的基本动作)进行说明。
首先，在数据写入时，如图3A所示，通过开关SW和位线BL从写入电压电源32向电极21、24之间施加写入电压，使得绝缘膜23侧的电极24具有低电位。因此，如该图中的箭头P1所示，导电膜22中的金属元素的离子被拉向电极24侧，且进入绝缘膜23内。当该离子到达电极24时，在电极21、24之间形成了未图示的导电路径(导电通路)，电极21、24之间变成电导通。如该图中所示，写入电流Iw从电极21向电极24流动，因而可变电阻元件2的电阻值下降(从高电阻状态变化到低电阻状态)。这样，将数据(信息)写入到可变电阻元件2中。
另一方面，在擦去所写入的数据时，如图3B所示，通过位线BL从未图示的擦去电压电源向电极21、24之间施加擦去电压，使得导电膜22侧的电极21具有低电位。因而，如该图中的箭头P2所示，绝缘膜23中的金属元素被离子化且被拉向电极21侧，从绝缘膜23脱离。所以，在电极21、24之间形成的导电路径变小。如该图中所示，擦去电流Ie从电极24向电极21流动，因而电极21、24之间的绝缘特性增强，可变电阻元件2的电阻值上升(从低电阻状态变化到高电阻状态)。这样，把数据(信息)从可变电阻元件2中擦去。
此外，如上所述，通过反复地在电极21、24之间施加极性相互不同的电压，可以使可变电阻元件2的电阻值在高电阻状态和低电阻状态之间可逆地变化。此外，由于绝缘膜23的电阻值根据该绝缘膜23中金属元素的离子的量的不同而不同，所以如上所述，该绝缘膜23起到了作为存储层的作用。
接着，参照图1、图2以及图4～图7，在与比较例进行比较的情况下，对与本发明的特征部分对应的存储装置驱动方法(数据写入方法)进行详细说明。此处，图4和图5示出了比较例的现有的数据写入方法，图4示出了数据写入动作时的时序波形(其中，图4A示出了写入电流Iw；图4B示出了未图示的导电路径的温度Tp；图4C示出了可变电阻元件2的电阻值Rvo)，图5示出了数据重写次数(数据写入和擦去的重复次数)与可变电阻元件2的电阻值(写入后的电阻值Rw和擦去后的电阻值Re)之间关系的一个例子。此外，图6和图7示出了本发明实施方式的数据写入方法的一个例子(本发明实施例的数据写入方法)，图6示出了数据写入动作时的时序波形(其中，图6A示出了写入电流Iw；图6B示出了未图示的导电路径的温度Tp；图6C示出了可变电阻元件2的电阻值Rvo)，图7示出了数据重写次数(数据写入和擦去的重复次数)与可变电阻元件2的电阻值(写入后的电阻值Rw和擦去后的电阻值Re)之间关系的一个例子。
此外，在图4和图5所示的比较例中，作为写入脉冲(脉冲状电流或脉冲状电压)使用了脉冲宽度为100ns(纳秒)的200μA电流和3V电压，并且作为擦去脉冲(脉冲状电流或脉冲状电压)使用了脉冲宽度为100ns的2V电压。
首先，在比较例的数据写入方法中，例如如图4所示，在从时刻t101到时刻t102的期间，在电极21、24之间施加脉冲状写入电压并且因而有脉冲状写入电流Iw(图4A)在电极21、24之间流过。因此，在电极21、24之间形成了导电路径，使得可变电阻元件2的电阻值Rv(图4C)从电阻值RH(擦去后的电阻值Re)下降到电阻值RL(写入后的电阻值Rw)，并且由于该写入电流Iw而在导电路径中产生了焦耳热，使得导电路径的温度Tp上升(图4B)。这里，即使在时刻t102处结束了写入脉冲(脉冲状写入电压和脉冲状写入电流)的施加之后，由于导电路径的温度Tp不会立刻下降(如该图中的附图标记P3所示，温度Tp在时刻t103处下降到温度TL)，所以在结束了写入脉冲的施加之后的某个期间ΔT内，导电路径处于无偏压状态(unbiased state)且处于高温(温度TH)状态。因此，形成该导电路径的金属离子和原子进行热扩散。所以，如图5所示，擦去后的电阻值Re比较稳定，而写入后的电阻值Rw发生很大的变动且变得不稳定。于是，如果就像这样可变电阻元件2的电阻值的波动大时，则难以稳定地保持所写入的数据。
与此相对比，在本发明实施例的数据写入方法中，例如如图6所示，在数据写入动作时(时刻t11～t14之间的期间)，响应于从写入信号发生部4提供过来的写入信号S1在电极21、24之间施加多次(在此为两次)相互不同的脉冲状写入电压，并有多次(在此为两次)相互不同的脉冲状写入电流Iw(图6A)流过(施加了脉冲宽度分别为Δt11、Δt12的两次写入脉冲PLS11、PLS12)。此外，在这样的两次写入脉冲PLS11、PLS12中，把第二次写入脉冲PLS12的电压值和电流值(电流值I12)设定成低于第一次写入脉冲PLS11的电压值和电流值(电流值I11)。此外，在这样的数据写入动作时，在电极21、24之间形成的导电路径的温度Tp下降到预定的阈值(例如温度TL)(这里为时刻t13)以下的温度，之后(这里为时刻t14)，使第二次写入脉冲PLS12的电压值和电流值变成断开。这样，利用第一次写入脉冲PLS11进行数据写入动作之后，利用具有较低电压值和较低电流值(电流值I12)的第二次写入脉冲PLS12能够抑制可变电阻元件2的自身发热(焦耳热的产生)，并且能够避免由于电极21、24之间的无偏压状态而造成的导电路径的扩散消失。因此，在写入动作之后处于低电阻状态的可变电阻元件2的电阻值被稳定化，并能够稳定地保持所写入的数据。
作为一个例子，在图7(也包含比较例)所示的实施例中，第一次写入电流Iw为200μA，并且第二次写入电流Iw为25μA，数据重写每过1000次就改变脉冲宽度Δt12。具体而言，当数据重写次数在1～1000次之间(比较例)时，第一次写入脉冲PLS11的脉冲宽度Δt11为100ns，并且第二次写入脉冲PLS12的脉冲宽度Δt12为0，其结果是只有一次写入脉冲。此外，当数据重写次数在1001～2000次之间(实施例)时，第一次写入脉冲PLS11的脉冲宽度Δt11为100ns，并且第二次写入脉冲PLS12的脉冲宽度Δt12为100μs。当数据重写次数在2001～3000次之间(实施例)时，第一次写入脉冲PLS11脉冲宽度Δt11为100ns，并且第二次写入脉冲PLS12的脉冲宽度Δt12为1ms。当数据重写次数在3001～4000次之间(实施例)时，第一次写入脉冲PLS11的脉冲宽度Δt11为100ns，并且第二次写入脉冲PLS12的脉冲宽度Δt12为10ms。当数据重写次数在4001～5000次之间(实施例)时时，第一次写入脉冲PLS11的脉冲宽度Δt11为100ns，并且第二次写入脉冲PLS12的脉冲宽度Δt12为100ms。当数据重写次数在5001～6000次之间(实施例)时，第一次写入脉冲PLS11的脉冲宽度Δt11为100ns，并且第二次写入脉冲PLS12的脉冲宽度Δt12为1s。当数据重写次数在6001～7000次之间(实施例)时，第一次写入脉冲PLS11的脉冲宽度Δt11为100ns，并且第二次写入脉冲PLS12的脉冲宽度Δt12为10s。此外，当数据重写次数在7001～8000次之间(比较例)时，第一次写入脉冲PLS11的脉冲宽度Δt11为100ns，并且第二次写入脉冲PLS12的脉冲宽度Δt12为0，其结果是只有一次写入脉冲。此外，当数据重写次数在8001～9000次之间(比较例)时，第一次写入脉冲PLS11的脉冲宽度Δt11为0，并且第二次写入脉冲PLS12的脉冲宽度Δt12为100ms，其结果是只有一次写入脉冲。此外，作为擦去脉冲，使用了脉冲宽度为100ns的2V电压。
在施加了两次相互不同的写入脉冲PLS11、PLS12的实施例(数据写入次数在1001～7000次之间)中，从图7可以得知的是，由于抑制了可变电阻元件2的自身发热(焦耳热的产生)，并且避免了由于电极21、24之间的无偏压状态而造成的导电路径的扩散消失，所以写入后的电阻值Rw被稳定化。另一方面，在仅施加一次写入脉冲的比较例中，当数据写入次数在1～1000次之间和当数据写入次数在7001～8000次之间时，由于因可变电阻元件2的自身发热而造成的导电路径的扩散消失，因此写入后的电阻值Rw变得不稳定。此外，在比较例中，当数据写入次数在8001～9000次之间时，没有第一次写入脉冲而仅有第二次写入脉冲。所以，写入并没有被充分地进行。
如上所述，在本实施方式中，由于在数据写入动作时(从高电阻状态向低电阻状态变化时)，在可变电阻元件2的电极21、24之间施加了多次形状相互不同的写入脉冲，所以能够避免因可变电阻元件2的自身发热(焦耳热的产生)而造成的导电路径的扩散消失。因此，能够使写入后的数据保持动作稳定化，并能够提高数据写入动作的可靠性。
具体而言，在数据写入动作时，在电极21、24之间施加两次形状相互不同的写入脉冲PLS11、PLS12，并且在该两次写入脉冲PLS11、PSL12中，把第二次写入脉冲PLS12的电压值和电流值设定成低于第一次写入脉冲的电压值和电流值。所以，在利用第一次写入脉冲PLS11进行数据写入动作之后，利用具有较低电压值和较低电流值(电流值I12)的第二次写入脉冲PLS12能够抑制可变电阻元件2的自身发热(焦耳热的产生)，并且能够避免因电极21、24之间处于无偏压状态而造成的导电路径的扩散消失。因此，能够使写入动作之后处于低电阻状态的可变电阻元件2的电阻值稳定化，并能够稳定地保持所写入的数据。
此外，在数据写入动作时，当在电极21、24之间形成的导电路径的温度Tp下降到预定的阈值(例如温度TL)以下的温度之后，使第二次写入脉冲PLS12的电压值和电流值断开。所以，如上所述，能够可靠地避免因可变电阻元件2的自身发热(焦耳热的产生)而造成的导电路径的扩散消失。
第二实施方式
接着，对本发明的第二实施方式进行说明。此外，与第一实施方式中的元件相同的元件用相同的附图标记来表示，并因而适当地省略说明。
图8示出了本实施方式的数据写入方法的一个例子，具体而言，示出了数据写入动作时的时序波形。此外，由于应用本实施方式的数据写入方法的存储装置与在第一实施方式中说明的相同，因此省略说明。
在此，首先，在对本实施方式的数据写入方法进行说明之前，对数据写入动作的细节进行研究。可以认为，该数据写入动作由两个阶段构成。首先，在第一阶段中，在绝缘特性的高电阻状态下，在电极21、24之间施加写入电压，在绝缘膜23中的某个较弱的部分处发生软击穿，因此有漏电流流过。在第二阶段中，因该漏电流而产生的焦耳热促进了导电膜22中的金属原子的离子化，并且写入电压使得金属离子运动，于是在电极21、24之间形成了低电阻的导电路径。
这里，如果在第一阶段中施加的写入电压过大，则发生硬击穿(hard-breakdown)，可变电阻元件2变成半破坏的状态。此外，即使未实质上达到硬击穿状态，如果在第一阶段中所施加的电压过高从而漏电流过度地增大，则会加速可变电阻元件2的劣化。另一方面，为了在电极21、24之间形成充分稳定的导电路径，需要让较大的电流流过或施加较高的电压，以使足够量的金属离子在绝缘膜23中运动，从而形成充分的导电路径。
因此，在本实施方式的数据写入方法中，例如如图8所示，在数据写入动作时(时刻t21～t24之间的期间)，首先，与第一实施方式相同，响应于从写入信号发生部4提供的写入信号S1，在电极21、24之间施加多次(在此为两次)相互不同的脉冲状写入电压，并让多次(在此为两次)相互不同的脉冲状写入电流Iw(施加脉冲宽度分别为Δt21、Δt22的两次写入脉冲PLS21、PLS22)流过。此外，在这样的两次写入脉冲PLS21、PLS22中，把第二次写入脉冲PLS22的电压值和电流值(电流值I22)设定成高于第一次写入脉冲PLS21的电压值和电流值(电流值I21)，并且将第二次写入脉冲PLS22的脉冲宽度Δt22设定成大于第一次写入脉冲PLS21的脉冲宽度Δt21。
按照该配置，在利用具有较低电压值和较低电流值(电流值I21)的第一次写入脉冲PLS21使可变电阻元件2成为软击穿状态之后，利用具有较高电压值和较高电流值(电流值I22)的第二次写入脉冲PLS22来形成足够量的导电路径。所以，能够充分地进行写入动作。因此，能够避免可变电阻元件2的破坏和劣化，并且能够抑制在写入动作时产生出错(写入出错)，因而能稳定地进行写入动作。
如上所述，在本实施方式中，在数据写入动作时(从高电阻状态向低电阻状态变化时)，由于在可变电阻元件2的电极21、24之间施加多次形状相互不同的写入脉冲，所以能够避免当想要充分地进行写入动作时所导致的对可变电阻元件2的破坏。因此，能够使数据写入动作稳定化，并能够提高数据写入动作的可靠性。
具体而言，在数据写入动作时，在电极21、24之间施加两次形状相互不同的写入脉冲PLS21、PLS22，并且在该两次写入脉冲PLS21、PLS22中，把第二次写入脉冲PLS22的电压值和电流值设定比第一次写入脉冲PLS21的电压值和电流值高。因此，在利用具有较低电压值和较低电流值的第一次写入脉冲PLS21使可变电阻元件2成为软击穿状态之后，利用具有较高电压值和较高电流值的第二次写入脉冲PLS22来形成足够量的导电路径。所以，能够充分地进行写入动作。因此，能够避免可变电阻元件2的破坏和劣化，并且能够抑制在写入动作时产生出错(写入出错)，因而能稳定地进行写入动作。
此外，在两次写入脉冲PLS21、PLS22中，把第二次写入脉冲PLS22的脉冲宽度Δt22设定成比第一次写入脉冲PLS21的脉冲宽度Δt21大。因此，能够避免可变电阻元件的破坏和劣化，并且能够抑制在写入动作时产生出错，因而能够更稳定地进行写入动作。
以上，虽然用第一实施方式和第二实施方式对本发明进行了说明，但本发明不限于这些实施方式，可以进行各种各样的变形。
例如，在上述各实施方式中，对于两次写入脉冲PLS11、PLS12和两次写入脉冲PLS21、PLS22中的写入脉冲之间的时间时间间隔为0(零)的情况进行了说明。但是，也可以在上述两次写入脉冲之间设有某种长度的时间间隔。
此外，在上述各实施方式中，对在数据写入动作时(当从高电阻状态向低电阻状态变化时)在电极21、24之间施加两次形状相互不同的写入脉冲的情况进行了说明。但是，本发明不限于所要施加的写入脉冲的次数是两次的情况，该次数也可以是三次以上。
此外，在上述各实施方式中，作为写入电压和写入电流的控制方法，说明了对从写入电压电源32提供的写入电压进行控制的方法。但是例如也可以是：从写入电压电源32提供的写入电压是固定的，而对从栅极电压电源31提供的选择晶体管Tr的栅极电压进行控制。或者还可以是组合使用对写入电压的控制和对栅极电压的控制这二者。
此外，在上述各实施方式中，说明了其中让一个非易失性可变电阻元件2与一个选择晶体管Tr连接的存储单元1(所谓的1T-1R型存储单元)。但是，能够应用本发明的驱动方法(写入方法)的存储装置不限于具有这样的1T-1R型存储单元的存储装置。例如，本发明的驱动方法也可以应用于具有如下存储单元的存储装置：其中让多个非易失性可变电阻元件与一个选择晶体管连接的存储单元，其中未设置有选择晶体管的存储单元，等等。
此外，本发明的驱动方法(写入方法)也可以应用于包含如下可变电阻元件的存储装置，该可变电阻元件的结构与上述各实施方式中所说明的可变电阻元件2(图1和图2)的结构不同。例如，本发明的驱动方法可以应用于包含下列可变电阻元件之一的存储装置：在图2的剖面结构中让导电膜22与绝缘膜23的层叠顺序颠倒过来而构成的可变电阻元件；让导电膜22也兼做电极21的可变电阻元件；未设置有导电膜22而是让绝缘膜23中含有导电膜22所使用的金属元素的可变电阻元件；等等。此外，本发明的驱动方法除了可以应用于包含具有容易离子化的金属元素和绝缘膜的可变电阻元件的存储装置以外，也可以应用于包含具有各种各样结构的可变电阻元件的存储装置。

Claims (8)

1.一种存储装置的驱动方法，所述驱动方法用于包含可变电阻元件的存储装置，所述可变电阻元件具有一对电极，并且在所述可变电阻元件中，能够通过在所述一对电极之间施加不同极性的电压来使电阻值可逆地变化，
当使所述可变电阻元件从电阻值高的高电阻状态向电阻值低的低电阻状态变化时，在所述一对电极之间施加多次形状相互不同的脉冲状电压。
2.根据权利要求1所述的存储装置的驱动方法，其中，当使所述可变电阻元件从所述高电阻状态向所述低电阻状态变化时，在所述一对电极之间施加两次形状相互不同的脉冲状电压。
3.根据权利要求2所述的存储装置的驱动方法，其中，在所述两次脉冲状电压中，把第二次脉冲状电压的电压值设定成低于第一次脉冲状电压的电压值。
4.根据权利要求3所述的存储装置的驱动方法，其中，把所述第二次脉冲状电压设定成：在当使所述可变电阻元件从所述高电阻状态向所述低电阻状态变化时在所述一对电极之间形成的导电路径的温度下降到预定阈值以下之后，使所述第二次脉冲状电压断开。
5.根据权利要求2所述的存储装置的驱动方法，其中，在所述两次脉冲状电压中，把第二次脉冲状电压的电压值设定成高于第一次脉冲状电压的电压值。
6.根据权利要求5所述的存储装置的驱动方法，其中，把所述第二次脉冲状电压的脉冲宽度设定成大于所述第一次脉冲状电压的脉冲宽度。
7.根据权利要求1所述的存储装置的驱动方法，其中，所述可变电阻元件在所述一对电极之间具有：
存储层，它由绝缘体构成；以及
金属含有层，它包含容易离子化的金属元素。
8.根据权利要求7所述的存储装置的驱动方法，其中，所述金属元素为铜(Cu)、银(Ag)和锌(Zn)中的至少一种元素。
CN200880102793.0A 2007-08-15 2008-08-12 存储装置的驱动方法 Expired - Fee Related CN101779248B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007211733A JP5012312B2 (ja) 2007-08-15 2007-08-15 記憶装置の駆動方法
JP2007-211733 2007-08-15
PCT/JP2008/064448 WO2009022693A1 (ja) 2007-08-15 2008-08-12 記憶装置の駆動方法

Publications (2)

Publication Number Publication Date
CN101779248A CN101779248A (zh) 2010-07-14
CN101779248B true CN101779248B (zh) 2012-12-26

Family

ID=40350745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880102793.0A Expired - Fee Related CN101779248B (zh) 2007-08-15 2008-08-12 存储装置的驱动方法

Country Status (7)

Country Link
US (1) US8446756B2 (zh)
EP (1) EP2180482A1 (zh)
JP (1) JP5012312B2 (zh)
KR (1) KR101472925B1 (zh)
CN (1) CN101779248B (zh)
TW (1) TW200917257A (zh)
WO (1) WO2009022693A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331128B1 (en) 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods
JP5044617B2 (ja) 2009-08-31 2012-10-10 株式会社東芝 不揮発性半導体記憶装置
JP5436125B2 (ja) 2009-09-30 2014-03-05 富士フイルム株式会社 診断支援装置およびその作動方法並びに診断支援プログラム
JP4914517B2 (ja) 2009-10-08 2012-04-11 富士フイルム株式会社 構造物検出装置および方法ならびにプログラム
KR101652333B1 (ko) * 2010-02-10 2016-08-30 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 프로그램 방법
JP4981938B2 (ja) 2010-03-08 2012-07-25 富士フイルム株式会社 診断支援装置、冠動脈解析プログラムおよび冠動脈解析方法
JP5572470B2 (ja) 2010-07-28 2014-08-13 富士フイルム株式会社 診断支援装置および方法並びにプログラム
JP2012075702A (ja) 2010-10-01 2012-04-19 Fujifilm Corp 管状構造物内画像再構成装置、管状構造物内画像再構成方法および管状構造物内画像再構成プログラム
JP5626529B2 (ja) * 2011-02-08 2014-11-19 ソニー株式会社 記憶装置およびその動作方法
JP5222380B2 (ja) * 2011-05-24 2013-06-26 シャープ株式会社 可変抵抗素子のフォーミング処理方法および不揮発性半導体記憶装置
JP5313413B2 (ja) * 2011-06-13 2013-10-09 パナソニック株式会社 抵抗変化素子の駆動方法、及び不揮発性記憶装置
JP5395868B2 (ja) 2011-09-26 2014-01-22 富士フイルム株式会社 画像処理装置および方法ならびにプログラム
US8942024B2 (en) * 2011-12-06 2015-01-27 Agency For Science, Technology And Research Circuit arrangement and a method of writing states to a memory cell
US8730752B1 (en) 2012-04-02 2014-05-20 Adesto Technologies Corporation Circuits and methods for placing programmable impedance memory elements in high impedance states
ES2740359T3 (es) * 2013-12-26 2020-02-05 Kawasaki Heavy Ind Ltd Procedimiento de producción de una solución sacarificada, que utiliza biomasa como materia prima, dispositivo de producción de una solución sacarificada
EP3001424A1 (en) * 2014-09-26 2016-03-30 Winbond Electronics Corp. Operation method of resistive random access memory cell
KR102313601B1 (ko) 2017-03-24 2021-10-15 삼성전자주식회사 메모리 장치의 동작 방법
CN110827897B (zh) * 2019-09-17 2021-10-01 华中科技大学 忆阻器的防过写电路及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750469B2 (en) * 2001-09-27 2004-06-15 Kabushiki Kaisha Toshiba Phase change nonvolatile storage device and drive circuit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
AU1887000A (en) 1999-02-17 2000-09-04 International Business Machines Corporation Microelectronic device for storing information and method thereof
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
KR100505701B1 (ko) 2003-08-13 2005-08-03 삼성전자주식회사 상 변화 메모리의 셋(ｓｅｔ) 시간을 최소화하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
JP4792714B2 (ja) 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
KR100564602B1 (ko) * 2003-12-30 2006-03-29 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
JP4385778B2 (ja) * 2004-01-29 2009-12-16 ソニー株式会社 記憶装置
JP2005347468A (ja) 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 不揮発性メモリ
JP4546842B2 (ja) 2005-01-20 2010-09-22 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP2006203098A (ja) 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
KR100970383B1 (ko) * 2005-10-19 2010-07-15 후지쯔 가부시끼가이샤 불휘발성 반도체 기억 장치의 기입 방법
WO2007063655A1 (ja) * 2005-11-29 2007-06-07 Nec Corporation プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法
JP4284326B2 (ja) * 2006-01-12 2009-06-24 株式会社東芝 磁気抵抗ランダムアクセスメモリおよびその書き込み制御方法
JP2007294592A (ja) * 2006-04-24 2007-11-08 Sony Corp 記憶装置の駆動方法
JP2008052867A (ja) 2006-08-28 2008-03-06 Renesas Technology Corp 不揮発性半導体記憶装置
US9236381B2 (en) * 2006-11-17 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory apparatus, nonvolatile semiconductor apparatus, and method of manufacturing nonvolatile memory element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750469B2 (en) * 2001-09-27 2004-06-15 Kabushiki Kaisha Toshiba Phase change nonvolatile storage device and drive circuit

Also Published As

Publication number Publication date
US8446756B2 (en) 2013-05-21
CN101779248A (zh) 2010-07-14
JP5012312B2 (ja) 2012-08-29
JP2009048679A (ja) 2009-03-05
KR20100057795A (ko) 2010-06-01
KR101472925B1 (ko) 2014-12-16
US20110026298A1 (en) 2011-02-03
TW200917257A (en) 2009-04-16
TWI380305B (zh) 2012-12-21
EP2180482A1 (en) 2010-04-28
WO2009022693A1 (ja) 2009-02-19

Similar Documents

Publication Publication Date Title
CN101779248B (zh) 存储装置的驱动方法
CN1983443B (zh) 存储装置和半导体装置
CN101868855B (zh) 存储器单元
CN101681913B (zh) 可变电阻元件及其制造方法和非易失性半导体存储装置
JP5209151B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
US8737115B2 (en) Method of forming process for variable resistive element and non-volatile semiconductor memory device
CN1779848B (zh) 存储器件和半导体器件
JP4701862B2 (ja) 記憶装置の初期化方法
US9064573B2 (en) Writing method of variable resistance non-volatile memory element and variable resistance non-volatile memory device
US7583525B2 (en) Method of driving storage device
JP5400253B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
WO2013080499A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP5911814B2 (ja) 抵抗変化メモリ
CN101542729B (zh) 电阻变化型元件、不挥发性切换元件和电阻变化型存储装置
JP5450911B2 (ja) 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置
JP2012243359A (ja) 抵抗変化型メモリデバイスおよびその動作方法
KR102094551B1 (ko) 저항변화형 메모리 디바이스 및 그 동작 방법
CN101685669B (zh) 相变式存储装置和其操作方法
JP4742824B2 (ja) 記憶装置の初期化方法
JP5672143B2 (ja) 抵抗変化素子の制御方法、および、半導体装置
JP5092355B2 (ja) 記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170116

Address after: Kanagawa Japan Atsugi Asahi 4-14-1

Patentee after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121226

Termination date: 20210812

CF01 Termination of patent right due to non-payment of annual fee