JP2009048679A - 記憶装置の駆動方法 - Google Patents

記憶装置の駆動方法 Download PDF

Info

Publication number
JP2009048679A
JP2009048679A JP2007211733A JP2007211733A JP2009048679A JP 2009048679 A JP2009048679 A JP 2009048679A JP 2007211733 A JP2007211733 A JP 2007211733A JP 2007211733 A JP2007211733 A JP 2007211733A JP 2009048679 A JP2009048679 A JP 2009048679A
Authority
JP
Japan
Prior art keywords
write
voltage
pulse
variable resistance
resistance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007211733A
Other languages
English (en)
Other versions
JP5012312B2 (ja
Inventor
Tsunenori Shiimoto
恒則 椎本
Nobumichi Okazaki
信道 岡崎
Tomohito Tsushima
朋人 対馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007211733A priority Critical patent/JP5012312B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to KR1020107002781A priority patent/KR101472925B1/ko
Priority to PCT/JP2008/064448 priority patent/WO2009022693A1/ja
Priority to US12/671,939 priority patent/US8446756B2/en
Priority to CN200880102793.0A priority patent/CN101779248B/zh
Priority to EP08827256A priority patent/EP2180482A1/en
Priority to TW097130825A priority patent/TW200917257A/zh
Publication of JP2009048679A publication Critical patent/JP2009048679A/ja
Application granted granted Critical
Publication of JP5012312B2 publication Critical patent/JP5012312B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

【課題】可変抵抗素子を含んで構成された記憶装置において、データの書き込みに伴う信頼性を向上させることが可能な記憶装置の駆動方法を提供する。
【解決手段】データの書き込み動作の際に、可変抵抗素子２の電極２１，２４間に互いに異なる形状の複数回の書込みパルスを印加する。可変抵抗素子２の自己発熱（ジュール熱）による導電経路の拡散消失が回避されうるため、書込み後のデータの保持動作が安定化する。また、十分な書込み動作を行おうとして可変抵抗素子２を破壊してしまうのが回避されうるため、データの書き込み動作を安定化する。
【選択図】図１

Description

本発明は、不揮発性の可変抵抗素子によりメモリセルを構成した記憶装置において、可変抵抗素子を高抵抗状態から低抵抗状態に変化させる動作（書込み動作）を行う際の記憶装置の駆動方法に関する。
従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから、近年、盛んに用いられるようになっている。特に、携帯電話装置を含む携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。ところが、このようなフラッシュメモリを用いた記憶装置においては、データの書込み速度が遅いという問題がある（例えば、非特許文献１参照）。
そこで本出願人は、既に、上述したフラッシュメモリよりも優れた特性を持ちうる、不揮発性の可変抵抗素子を用いた記憶装置を提案している（例えば、特許文献１）。この可変抵抗素子は、一対の電極間に導体膜と絶縁体膜とを有する積層構造となっている。そして、導体膜から絶縁体膜へ向けて電流が流れるように一対の電極間に電圧を印加すると、可変抵抗素子が低抵抗状態に変化してデータが書き込まれる一方、逆に絶縁体膜から導体膜へ向けて電流が流れるように一対の電極間に電圧を印加すると、可変抵抗素子が高抵抗状態に変化してデータが消去されるようになっている。
このような構成の可変抵抗素子は、上述したフラッシュメモリ等と比較して単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。また、抵抗変化によるデータ書込み速度を例えば５ナノ秒程度と速くすることができ、さらに低電圧（例えば１Ｖ程度）かつ低電流（例えば２０μＡ程度）で動作させることができるという利点を有する。
日経エレクトロニクス，２００２．１１．１８号，ｐ．１３０ 特開２００５−１９７６３４号公報
ところが、この可変抵抗素子では、絶縁体膜や導体膜の構成や製法によっては、書込み後の低抵抗状態において、抵抗値のばらつきが大きい場合がある。そしてこのように抵抗値のばらつきが大きいと、書き込んだデータを安定して保持するのが困難となってしまう。
また、書込みエラー等が生じないように十分に書込みを行うためには、可変抵抗素子への印加電圧を大きくしたり流れる電流を大きくしたり、電圧の印加時間を長くしたりする必要がある。ところが、可変抵抗素子に必要以上に高電圧を印加したり大電流を流し過ぎたりすると、絶縁体膜が絶縁破壊を起こし、可変抵抗素子自体が破壊されてしまう場合もありうる。
このように従来の記憶装置では、データの書込みや保持を安定して行うのが困難であることから信頼性を高めるのが困難であり、改善の余地があった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、可変抵抗素子を含んで構成された記憶装置において、データの書き込みに伴う信頼性を向上させることが可能な記憶装置の駆動方法を提供することにある。
本発明の記憶装置の駆動方法は、一対の電極を有すると共にこの一対の電極間に異なる極性の電圧を印加することにより抵抗値が可逆的に変化する可変抵抗素子を含んで構成された記憶装置に適用されるものであって、可変抵抗素子の抵抗値が高い高抵抗状態から可変抵抗素子の抵抗値が低い低抵抗状態へと変化させる際に、一対の電極間に互いに異なる形状の複数回のパルス状電圧を印加するようにしたものである。ここで、「パルス状電圧」とは、文字通りのパルス状波形の電圧には限られず、例えばランプ状波形の電圧をも含むものである。
本発明の記憶装置の駆動方法では、可変抵抗素子の一対の電極間に電圧が印加されると、これら一対の電極間に導電経路が形成されて電流が流れることにより可変抵抗素子が高抵抗状態から低抵抗状態へと変化し、データが書き込まれる。ここで、このようなデータの書き込み動作の際（高抵抗状態から低抵抗状態へと変化する際）に、一対の電極間に互いに異なる形状の複数回のパルス状電圧を印加されるため、可変抵抗素子の自己発熱による導電経路の拡散消失が回避されうる。また、十分な書込み動作を行おうとして可変抵抗素子を破壊してしまうのも回避されうる。
本発明の記憶装置の駆動方法では、高抵抗状態から低抵抗状態へと変化させる際に、一対の電極間に互いに異なる形状の２回のパルス状電圧を印加するようにしてもよい。この場合において、上記２回のパルス状電圧のうち、２回目のパルス状電圧の電圧値のほうが１回目のパルス状電圧の電圧値よりも低くなるように設定してもよい。このように構成した場合、１回目のパルス状電圧によってデータの書き込み動作がなされたのち、より低い電圧値よりなる２回目のパルス状電圧によって可変抵抗素子の自己発熱が抑えられつつ、一対の電極間の無バイアス状態による導電経路の拡散消失が回避されうる。したがって、書込み動作後の低抵抗状態における可変抵抗素子の抵抗値が安定化し、書き込まれたデータが安定して保持される。
また、上記のように互いに異なる形状の２回のパルス状電圧を印加する場合において、これら２回のパルス状電圧のうち、２回目のパルス状電圧の電圧値のほうが１回目のパルス状電圧の電圧値よりも高くなるように設定してもよい。このように構成した場合、より低い電圧値よりなる１回目のパルス状電圧によって可変抵抗素子がソフトブレイクダウン状態となったのち、より高い電圧値よりなる２回目のパルス状電圧によって十分な量の導電経路が形成されることにより、十分な書込み動作がなされる。したがって、可変抵抗素子の破壊や劣化が回避されつつ書込み動作の際のエラー（書き込みエラー）発生が抑えられ、安定した書込み動作が可能となる。
本発明の記憶装置の駆動方法によれば、データの書き込み動作の際（高抵抗状態から低抵抗状態へと変化する際）に、一対の電極間に互いに異なる形状の複数回のパルス状電圧を印加するようにしたので、可変抵抗素子の自己発熱による導電経路の拡散消失や、十分な書込み動作を行おうとして可変抵抗素子を破壊してしまうのが回避されうる。よって、データの書き込みや保持の動作を安定化させることができ、データの書き込み動作に伴う信頼性を向上させることが可能となる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る記憶装置の駆動方法が適用される記憶装置におけるメモリセル１の回路構成例を表すものである。このメモリセル１は、可変抵抗素子２と、選択トランジスタＴｒと、ゲート電圧電源３１と、スイッチＳＷと、書込み電圧電源３２と、消去電圧電源（図示せず）とを含んで構成されている。なお、このような構成の複数のメモリセル１が例えばマトリクス状に配置されることにより、記憶装置（メモリ）が構成されるようになっている。
可変抵抗素子２は、後述する一対の電極を有すると共に、この一対の電極間に異なる極性の電圧（後述する書込み電圧および消去電圧）を印加することにより抵抗値が可逆的に変化するように構成されたものである。なお、この可変抵抗素子２の詳細構成については後述する。
選択トランジスタＴｒは、ゲートが選択ワード線ＷＬに接続され、ソースがコモン電圧端子Ｖcommonに接続され、ドレインが可変抵抗素子２の一端（後述する電極２４側）に接続されている。また、選択ワード線ＷＬの一端は、ゲート電圧電源３１に接続されている。このような構成により選択トランジスタＴｒは、データの書込み時または消去時にゲート電圧電源３１からゲート電圧が供給され、オン状態となるようになっている。
スイッチＳＷは、可変抵抗素子２の他端（後述する電極２１側）と書込み電圧電源３２との間を接続するビット線ＢＬに挿入配置されている。また、スイッチＳＷには、書込み信号発生部４により、書込み信号Ｓ１が供給されるようになっている。このような構成により、書込み信号Ｓ１に従ってスイッチＳＷがオン状態となると、書込み電圧電源３２から書込み電圧が可変抵抗素子２へ供給され、これにより可変抵抗素子２の一対の電極間に書込み電圧が印加されると共に、後述する書込み電流Ｉｗが一対の電極間を流れるようになっている。
次に、図２を参照して、可変抵抗素子２の詳細構成について説明する。図２は、可変抵抗素子２の断面構成例を表したものである。
この可変抵抗素子２は、一対の電極２１，２４間に、電極２１の側から導電体膜２２および絶縁体膜２３がこの順に積層された積層構造となっている。
電極２１，２４は、ビット線ＢＬを介して、互いに異なる極性の書込み電圧および消去電圧が印加される電極であり、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）またはタングステン（Ｗ）などの材料により構成される。
導体膜２２は、イオン化が容易な金属元素を含んで構成されており、本発明における「金属含有層」の一具体例に対応する。このような金属元素としては、例えば、銅（Ｃｕ），銀（Ａｇ），亜鉛（Ｚｎ）のうちの少なくとも１種の元素が挙げられる。このような構成により導体膜２２は、電極２１，２４間に書込み電圧が印加されたとき、金属元素がイオン化して陰極側（電極２４側）に引き寄せられる性質を有する。なお、イオン化が容易な元素であれば、上述したＣｕ，Ａｇ，Ｚｎ以外の金属元素を用いてもよい。また、導体膜２２の一例としては、ＣｕＴｅ（テルル）膜を膜厚２０ｎｍ程度で形成したものが挙げられる。
絶縁体膜２３は、書き込まれたデータを記憶・保持する記憶層として機能しており、例えば、アモルファス状のガドリニウム酸化物（Ｇｄ２Ｏ３）や、シリコン酸化物（ＳｉＯ２）などの絶縁材料により構成される。なお、このような絶縁体層２３の一例としては、アモルファス状のＧｄ２Ｏ３膜を膜厚５ｎｍ程度で形成したものが挙げられる。
次に、図１，図２に加えて図３〜図７を参照して、本実施の形態の記憶装置の駆動方法（特にデータの書込み方法）について、詳細に説明する。
まず、図１〜図３を参照して、記憶装置の駆動方法の基本動作（データの書き込み方法および消去方法の基本動作）について説明する。
まず、データの書き込みの際には、図３（Ａ）に示したように、書込み電圧電源３２からスイッチＳＷおよびビット線ＢＬを介して電極２１，２４間に、絶縁体膜２３側の電極２４が低電位となるように書込み電圧が印加されることにより、図中の矢印Ｐ１で示したように、導体膜２２中の金属元素のイオンが電極２４側に引き寄せられ、絶縁体膜２３内へ入っていく。そしてこのイオンが電極２４にまで到達すると、図示しない導電経路（導電パス）が電極２１，２４間に形成されて電極２１，２４間が電気的に導通するようになり、図中に示したように電極２１から電極２４へ向けて書込み電流Ｉｗが流れることにより、可変抵抗素子２の抵抗値が下がる（高抵抗状態から低抵抗状態へと変化する）。このようにして、可変抵抗素子２へのデータ（情報）の書込みが行われる。
一方、書き込まれたデータの消去の際には、図３（Ｂ）に示したように、図示しない消去電圧電源からビット線ＢＬを介して電極２１，２４間に、導体膜２２側の電極２１が低電位になるように消去電圧が印加されることにより、図中の矢印Ｐ２で示したように、絶縁体膜２３中の金属元素がイオン化して電極２１側に引き寄せられて絶縁体膜２３から抜けていくため、電極２１，２４間に形成されていた導電経路が小さくなり、図中に示したように電極２４から電極２１へ向けて消去電流Ｉｅが流れることにより、電極２１，２４間の絶縁性が増し、可変抵抗素子２の抵抗値が上がる（低抵抗状態から高抵抗状態へと変化する）。このようにして、可変抵抗素子２に対してデータ（情報）の消去が行われる。
なお、上述したように、極性の異なる電圧を電極２１，２４間に印加することを繰り返すことにより、可変抵抗素子２の抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。また、絶縁体膜２３中の金属元素のイオンの量に応じて絶縁体膜２３の抵抗値が変化するようになっているため、前述したように、この絶縁体膜２３が記憶層として機能するようになっている。
次に、図１，図２，図４〜図７を参照して、本発明の特徴的部分に対応する記憶装置の駆動方法（データの書き込み方法）について、比較例と比較しつつ詳細に説明する。ここで、図４および図５は、比較例に係る従来のデータの書き込み方法について表したものであり、図４はデータの書き込み動作の際のタイミング波形（図４（Ａ）は書込み電流Ｉｗを、図４（Ｂ）は図示しない導電経路の温度Ｔｐを、図４（Ｃ）は可変抵抗素子２の抵抗値Ｒｖを、それぞれ表している。）を、図５はデータの書き換え回数（データの書込みおよび消去を繰り返した回数）と可変抵抗素子２の抵抗値（書込み後の抵抗値Ｒｗおよび消去後の抵抗値Ｒｅ）との関係の一例を表している。また、図６および図７は、本実施の形態に係るデータの書き込み方法の一例（実施例に係るデータの書き込み方法）について表したものであり、図６はデータの書き込み動作の際のタイミング波形（図６（Ａ）は書込み電流Ｉｗを、図６（Ｂ）は図示しない導電経路の温度Ｔｐを、図６（Ｃ）は可変抵抗素子２の抵抗値Ｒｖを、それぞれ表している。）を、図７はデータの書き換え回数（データの書込みおよび消去を繰り返した回数）と可変抵抗素子２の抵抗値（書込み後の抵抗値Ｒｗおよび消去後の抵抗値Ｒｅ）との関係の一例を表している。
なお、図４および図５に示した比較例では、書込みパルス（パルス状電流またはパルス状電圧）として、１００ｎｓ（ナノ秒）のパルス幅を有する２００μＡの電流および３Ｖの電圧を用いると共に、消去パルス（パルス状電流またはパルス状電圧）として、１００ｎｓのパルス幅を有する２Ｖの電圧を用いている。
まず、比較例に係るデータ書込み方法では、例えば図４に示したように、タイミングｔ１０１からタイミングｔ１０２の期間に、電極２１，２４間にパルス状の書込み電圧が印加されてパルス状の書込み電流Ｉｗ（図４（Ａ））が流れることにより、電極２１，２４間に導電経路が形成されて可変抵抗素子２の抵抗値Ｒｖ（図４（Ｃ））が抵抗値ＲＨ（消去後の抵抗値Ｒｅ）から抵抗値ＲＬ（書込み後の抵抗値Ｒｗ）まで低下すると共に、この書込み電流Ｉｗによってジュール熱が導電経路に発生し、導電経路の温度Ｔｐが上昇する（図４（Ｂ））。ここで、タイミングｔ１０２において書込みパルス（パルス状の書込み電圧およびパルス状の書込み電流）の印加が終了したのちも、導電経路の温度Ｔｐは直ぐには低下しない（図中の符号Ｐ３で示したように、タイミングｔ１０３において温度ＴＬにまで低下している）ため、書込みパルスの印加が終了した後のある期間ΔＴにおいては、無バイアス状態で高温（温度ＴＨ）状態となる。したがって、導電経路を形成していた金属イオンや原子が熱拡散してしまうため、例えば図５に示したように、消去後の抵抗値Ｒｅは比較的安定している一方、書込み後の抵抗値Ｒｗは書き換えごとに大きく変動してしまい、不安定となる。そしてこのように可変抵抗素子２の抵抗値のばらつきが大きいと、書き込んだデータを安定して保持するのが困難となってしまう。
これに対して、実施例に係るデータ書込み方法では、例えば図６に示したように、データの書き込み動作の際（タイミングｔ１１〜ｔ１４の期間）に、書込み信号発生部４により供給される書込み信号Ｓ１に従って電極２１，２４間に互いに異なる複数回（ここでは２回）のパルス状の書込み電圧が印加され、互いに異なる複数回（ここでは２回）のパルス状の書込み電流Ｉｗ（図６（Ａ））が流れる（パルス幅Δｔ１１，Δｔ１２を有する２回の書込みパルスＰＬＳ１１，ＰＬＳ１２が印加される）ようになっている。また、このような２回の書込みパルスＰＬＳ１１，ＰＬＳ１２のうち、２回目の書込みパルスＰＬＳ１２の電圧値および電流値（電流値Ｉ１２）のほうが、１回目の書込みパルスＰＬＳ１１の電圧値および電流値（電流値Ｉ１１）と比べて低くなるように設定されている。さらに、このような書込み動作の際に、電極２１，２４間に形成される導電経路の温度Ｔｐが所定の閾値（例えば、温度ＴＬ）以下まで低下したとき（ここではタイミングｔ１３）以降に（ここではタイミングｔ１４）、２回目の書込みパルスＰＬＳ１２の電圧値および電流値がオフとなるように設定されている。これにより、１回目の書込みパルスＰＬＳ１１によってデータの書き込み動作がなされたのち、より低い電圧値および電流値（電流値Ｉ１２）よりなる２回目の書込みパルスＰＬＳ１２によって可変抵抗素子２の自己発熱（ジュール熱の発生）が抑えられつつ、電極２１，２４間の無バイアス状態による導電経路の拡散消失が回避されうる。したがって、書込み動作後の低抵抗状態における可変抵抗素子２の抵抗値が安定化し、書き込まれたデータが安定して保持される。
一例として、図７に示した実施例（比較例を含む）では、１回目の書込み電流Ｉｗを２００μＡとすると共に、２回目の書込み電流Ｉｗを２５μＡとし、書き換え回数の１０００回ごとにそのパルス幅Δｔ１２を変えている。具体的には、書き換え回数が１〜１０００回の間（比較例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝０であり、結果として１回の書込みパルスだけとなっている。また、書き換え回数が１００１〜２０００回の間（実施例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１００μｓであり、書き換え回数が２００１〜３０００回の間（実施例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１ｍｓであり、書き換え回数が３００１〜４０００回の間（実施例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１０ｍｓであり、書き換え回数が４００１〜５０００回の間（実施例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１００ｍｓであり、書き換え回数が５００１〜６０００回の間（実施例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１ｓであり、書き換え回数が６００１〜７０００回の間（実施例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１０ｓである。また、書き換え回数が７００１〜８０００回の間（比較例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝０であり、結果として１回の書込みパルスだけとなっている。また、書き換え回数が８００１〜９０００回の間（比較例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝０、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１００ｍｓであり、結果として１回の書込みパルスだけとなっている。なお、消去パルスとしては、１００ｎｓのパルス幅を有する２Ｖの電圧を用いている。
図７により、互いに異なる２回の書込みパルスＰＬＳ１１，ＰＬＳ１２が印加されている実施例（書き込み回数が１００１〜７０００回の間）では、可変抵抗素子２の自己発熱（ジュール熱の発生）が抑えられつつ電極２１，２４間の無バイアス状態による導電経路の拡散消失が回避されうるため、書込み後の抵抗値Ｒｗが安定となっていることが分かる。一方、１回の書込みパルスのみが印加されている比較例のうち、書き込み回数が１〜１０００回および書き込み回数が７００１〜８０００回の間では、可変抵抗素子２の自己発熱による導電経路の拡散消失のため、書込み後の抵抗値Ｒｗが不安定となっている。なお、比較例のうちの８００１〜９０００回の間では、１回目の書込みパルスがなく２回目の書込みパルスだけであるため、そもそも書込みが十分に行われていない。
以上のように本実施の形態では、データの書き込み動作の際（高抵抗状態から低抵抗状態へと変化する際）に、可変抵抗素子２の電極２１，２４間に互いに異なる形状の複数回の書込みパルスを印加するようにしたので、可変抵抗素子２の自己発熱（ジュール熱）による導電経路の拡散消失が回避されうる。よって、書込み後のデータの保持動作を安定化させることができ、データの書き込み動作に伴う信頼性を向上させることが可能となる。
具体的には、データの書き込み動作の際に、電極２１，２４間に互いに異なる形状の２回の書込みパルスＰＬＳ１１，ＰＬＳ１２を印加すると共に、これら２回の書込みパルスＰＬＳ１１，ＰＳＬ１２のうち、２回目の書込みパルスＰＬＳ１２の電圧値および電流値のほうが１回目の書込みパルスの電圧値および電流値よりも低くなるようにしたので、１回目の書込みパルスＰＬＳ１１によってデータの書き込み動作がなされたのち、より低い電圧値および電流値（電流値Ｉ１２）よりなる２回目の書込みパルスＰＬＳ１２によって可変抵抗素子２の自己発熱（ジュール熱の発生）が抑えられつつ、電極２１，２４間の無バイアス状態による導電経路の拡散消失が回避されうる。よって、書込み動作後の低抵抗状態における可変抵抗素子２の抵抗値を安定化させ、書き込まれたデータを安定して保持することが可能となる。
また、データの書込み動作の際に、電極２１，２４間に形成される導電経路の温度Ｔｐが所定の閾値（例えば、温度ＴＬ）以下まで低下したとき以降に、２回目の書込みパルスＰＬＳ１２の電圧値および電流値がオフとなるようにしたので、上記のように可変抵抗素子２の自己発熱（ジュール熱）による導電経路の拡散消失を確実に回避することができる。
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。なお、第１の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
図８は、本実施の形態に係るデータの書き込み方法の一例について表したものであり、具体的には、データの書き込み動作の際のタイミング波形を表している。なお、本実施の形態に係るデータの書き込み方法が適用される記憶装置は、第１の実施の形態で説明したものと同様であるため、説明を省略する。
ここでまず、本実施の形態のデータの書き込み方法について説明する前に、データの書き込み動作の詳細について考察する。このデータの書込み動作は、２つの段階により構成されると考えられる。まず、第一段階では、絶縁性の高抵抗状態において電極２１，２４間に書込み電圧が印加され、絶縁体膜２３のうちのある弱い部分においてソフトブレイクダウンが発生することにより、リーク電流が流れる。そして第二段階では、このリーク電流により発生したジュール熱によって導体膜２２中の金属原子のイオン化が促進されると共に、書込み電圧によってこの金属イオンが移動することにより、電極２１，２４間に低抵抗な導電経路が形成される。
ここで、第一段階において印加する書込み電圧が大き過ぎると、ハードブレイクダウンが発生し、可変抵抗素子２が半破壊状態となってしまう。また、ハードブレイクダウン状態に至らないまでも、第一段階での印加電圧が大き過ぎてリーク電流が増大しすぎると、可変抵抗素子２の劣化が早まることになる。一方、電極２１，２４間に十分に安定な導電経路を形成するには、比較的大きな電流を流したり比較的大きな電圧を印加することにより、十分な量の金属イオンを絶縁体膜２３中に移動させて十分な導電経路を形成する必要がある。
そこで、本実施の形態のデータ書込み方法では、例えば図８に示したように、データの書き込み動作の際（タイミングｔ２１〜ｔ２４の期間）に、まず、第１の実施の形態と同様に、書込み信号発生部４により供給される書込み信号Ｓ１に従って電極２１，２４間に互いに異なる複数回（ここでは２回）のパルス状の書込み電圧が印加され、互いに異なる複数回（ここでは２回）のパルス状の書込み電流Ｉｗが流れる（パルス幅Δｔ２１，Δｔ２２を有する２回の書込みパルスＰＬＳ２１，ＰＬＳ２２が印加される）ようになっている。また、このような２回の書込みパルスＰＬＳ２１，ＰＬＳ２２のうち、２回目の書込みパルスＰＬＳ２２の電圧値および電流値（電流値Ｉ２２）のほうが、１回目の書込みパルスＰＬＳ２１の電圧値および電流値（電流値Ｉ２１）と比べて高くなるように設定されると共に、２回目の書込みパルスＰＬＳ２２のパルス幅Δｔ２２のほうが、１回目の書込みパルスＰＬＳ２１のパルス幅Δｔ２１よりも大きくなるように設定されている。
このような構成により、より低い電圧値および電流値（電流値Ｉ２１）よりなる１回目の書込みパルスＰＬＳ２１によって可変抵抗素子２がソフトブレイクダウン状態となったのち、より高い電圧値および電流値（電流値Ｉ２２）よりなる２回目の書込みパルスＰＬＳ２２によって十分な量の導電経路が形成されるため、十分な書込み動作がなされる。したがって、可変抵抗素子２の破壊や劣化が回避されつつ書込み動作の際のエラー（書き込みエラー）発生が抑えられ、安定した書込み動作がなされるようになる。
以上のように本実施の形態では、データの書き込み動作の際（高抵抗状態から低抵抗状態へと変化する際）に、可変抵抗素子２の電極２１，２４間に互いに異なる形状の複数回の書込みパルスを印加するようにしたので、十分な書込み動作を行おうとして可変抵抗素子２を破壊してしまうのが回避されうる。よって、データの書き込み動作を安定化させることができ、データの書き込み動作に伴う信頼性を向上させることが可能となる。
具体的には、データの書き込み動作の際に、電極２１，２４間に互いに異なる形状の２回の書込みパルスＰＬＳ２１，ＰＬＳ２２を印加すると共に、これら２回の書込みパルスＰＬＳ２１，ＰＬＳ２２のうち、２回目の書込みパルスＰＬＳ２２の電圧値および電流値のほうが１回目の書込みパルスＰＬＳ２１の電圧値および電流値と比べて高くなるようにしたので、より低い電圧値および電流値よりなる１回目の書込みパルスＰＬＳ２１によって可変抵抗素子２がソフトブレイクダウン状態となったのち、より高い電圧値および電流値よりなる２回目の書込みパルスＰＬＳ２２によって十分な量の導電経路が形成されるため、十分な書込み動作を行うことができる。よって、可変抵抗素子２の破壊や劣化を回避しつつ書込み動作の際のエラー（書き込みエラー）発生を抑え、安定した書込み動作を行うことが可能となる。
また、２回の書込みパルスＰＬＳ２１，ＰＬＳ２２のうち、２回目の書込みパルスＰＬＳ２２のパルス幅Δｔ２２のほうが１回目の書込みパルスＰＬＳ２１のパルス幅Δｔ２１よりも大きくなるようにしたので、可変抵抗素子の破壊や劣化を回避しつつ書込み動作の際のエラー発生をより抑えることができ、より安定した書込み動作を行うことが可能となる。
以上、第１および第２の実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されるものではなく、種々の変形が可能である。
例えば、上記実施の形態では、２回の書込みパルスＰＬＳ１１，ＰＬＳ１２や２回の書込みパルスＰＬＳ２１，ＰＬＳ２２において、書込みパルス間の時間間隔が０（ゼロ）となっている場合について説明したが、これら２回の書込みパルス間にある程度の時間間隔が設けられていてもよい。
また、上記実施の形態では、データの書込み動作の際（高抵抗状態から低抵抗状態へと変化させる際）に、電極２１，２４間に互いに異なる形状の２回の書込みパルスを印加する場合について説明したが、印加する書込みパルスの回数は２回の場合には限られず、３回以上としてもよい。
また、上記実施の形態では、書込み電圧や書込み電流の制御方法として、書込み電圧電源３２から供給される書込み電圧を制御する方法について説明したが、例えば、書込み電圧電源３２から供給される書込み電圧を固定とすると共にゲート電圧電源３１から供給される選択トランジスタＴｒのゲート電圧を制御するようにしたり、さらに、書込み電圧およびゲート電圧の両方の制御を組み合わるようにしてもよい。
また、上記実施の形態では、１つの選択トランジスタＴｒに対して１つの不揮発性の可変抵抗素子２を接続したメモリセル１（いわゆる１Ｔ−１Ｒ型のメモリセル）を挙げて説明したが、本発明の駆動方法（書込み方法）が適用される記憶装置は、このような１Ｔ−１Ｒ型のメモリセルを有するものには限定されず、例えば、１つの選択トランジスタに対して複数の不揮発性の可変抵抗素子を接続した構成のメモリセルや、選択トランジスタを設けないようにした構成のメモリセル等を有する記憶装置にも適用することが可能である。
また、本発明の駆動方法（書込み方法）は、上記実施の形態で説明した構成の可変抵抗素子２（図１および図２）以外の構成からなる可変抵抗素子を含む記憶装置に対しても適用することが可能である。例えば、図２の断面構成において、導体膜２２と絶縁体膜２３との積層順序を逆にした構成の可変抵抗素子や、導体膜２２が電極２１を兼ねる構成の可変抵抗素子や、導体膜２２を設ける代わりに導体膜２２に用いられる金属元素を絶縁体膜２３に含有させた構成の可変抵抗素子等を含む記憶装置に対しても適用することが可能である。また、イオン化が容易な金属元素と絶縁体膜とを含む可変抵抗素子以外にも、様々な構成の可変抵抗素子を含む記憶装置に対しても適用することが可能である。
本発明の第１の実施の形態に係る記憶装置の駆動方法が適用されるメモリセルの構成例を表す回路図である。 図１に示した可変抵抗素子の詳細構成例を表す断面図である。 書込み動作時および消去動作時における可変抵抗素子の作用について説明するための断面図である。 比較例に係る記憶装置の駆動方法について説明するためのタイミング波形図である。 比較例に係る可変抵抗素子の抵抗値と書き込み回数との関係の一例を表す特性図である。 第１の実施の形態に係る記憶装置の駆動方法について説明するためのタイミング波形図である。 実施例に係る可変抵抗素子の抵抗値と書き込み回数との関係を表す特性図である。 第２の実施の形態に係る記憶装置の駆動方法について説明するためのタイミング波形図である。
符号の説明
１…メモリセル、２…可変抵抗素子、２１，２４…電極、２２…導電体膜、２３…絶縁体膜、３１…ゲート電圧電源、３２…書込み電圧電源、４…書込み信号発生部、Ｔｒ…選択トランジスタ、ＳＷ…スイッチ、ＷＬ…選択ワード線、ＢＬ…ビット線、Ｓ１…書込み信号、Ｖcommon…コモン電圧端子、Ｉｗ…書込み電流、Ｉｅ…消去電流、Ｔｐ…導電パスの温度、Ｒｖ…可変抵抗素子の抵抗値、Ｒｗ…書込み後の可変抵抗素子の抵抗値、Ｒｅ…消去後の可変抵抗素子の抵抗値、ＲＨ，ＲＬ…抵抗値、Ｉ１１，Ｉ１２，Ｉ２１，Ｉ２２…電流値、ＴＨ，ＴＬ…温度、ＰＬＳ１１，ＰＬＳ１２，ＰＬＳ２１，ＰＬＳ２２…書込みパルス、ｔ１１〜ｔ１３，ｔ２１〜ｔ２３…タイミング、ΔＴ…期間、Δｔ１１，Δｔ１２，Δｔ２１，Δｔ２２…書込み用パルスのパルス幅。

Claims (8)

  1. 一対の電極を有すると共にこの一対の電極間に異なる極性の電圧を印加することにより抵抗値が可逆的に変化する可変抵抗素子を含んで構成された記憶装置に適用される駆動方法であって、
    前記可変抵抗素子の抵抗値が高い高抵抗状態から可変抵抗素子の抵抗値が低い低抵抗状態へと変化させる際に、前記一対の電極間に、互いに異なる形状の複数回のパルス状電圧を印加する
    ことを特徴とする記憶装置の駆動方法。
  2. 前記高抵抗状態から前記低抵抗状態へと変化させる際に、前記一対の電極間に、互いに異なる形状の２回のパルス状電圧を印加する
    ことを特徴とする請求項１に記載の記憶装置の駆動方法。
  3. 前記２回のパルス状電圧のうち、２回目のパルス状電圧の電圧値のほうが１回目のパルス状電圧の電圧値よりも低くなるように設定する
    ことを特徴とする請求項２に記載の記憶装置の駆動方法。
  4. 前記高抵抗状態から前記低抵抗状態へと変化する際に前記一対の電極間に形成される導電経路の温度が所定の閾値以下まで低下したとき以降に、前記２回目のパルス状電圧がオフとなるように設定する
    ことを特徴とする請求項３に記載の記憶装置の駆動方法。
  5. 前記２回のパルス状電圧のうち、２回目のパルス状電圧の電圧値のほうが１回目のパルス状電圧の電圧値よりも高くなるように設定する
    ことを特徴とする請求項２に記載の記憶装置の駆動方法。
  6. 前記２回目のパルス状電圧のパルス幅のほうが前記１回目のパルス状電圧のパルス幅よりも大きくなるように設定する
    ことを特徴とする請求項５に記載の記憶装置の駆動方法。
  7. 前記可変抵抗素子は、前記一対の電極間に、
    絶縁体により構成された記憶層と、
    イオン化が容易な金属元素を含む金属含有層と
    を有する
    ことを特徴とする請求項１に記載の記憶装置の駆動方法。
  8. 前記金属元素が、銅（Ｃｕ），銀（Ａｇ），亜鉛（Ｚｎ）のうちの少なくとも１種の元素である
    ことを特徴とする請求項７に記載の記憶装置の駆動方法。
JP2007211733A 2007-08-15 2007-08-15 記憶装置の駆動方法 Expired - Fee Related JP5012312B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007211733A JP5012312B2 (ja) 2007-08-15 2007-08-15 記憶装置の駆動方法
PCT/JP2008/064448 WO2009022693A1 (ja) 2007-08-15 2008-08-12 記憶装置の駆動方法
US12/671,939 US8446756B2 (en) 2007-08-15 2008-08-12 Method of stabilizing data hold operations of a storage device
CN200880102793.0A CN101779248B (zh) 2007-08-15 2008-08-12 存储装置的驱动方法
KR1020107002781A KR101472925B1 (ko) 2007-08-15 2008-08-12 기억 장치의 구동 방법
EP08827256A EP2180482A1 (en) 2007-08-15 2008-08-12 Storage device drive method
TW097130825A TW200917257A (en) 2007-08-15 2008-08-13 Storage device drive method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007211733A JP5012312B2 (ja) 2007-08-15 2007-08-15 記憶装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2009048679A true JP2009048679A (ja) 2009-03-05
JP5012312B2 JP5012312B2 (ja) 2012-08-29

Family

ID=40350745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007211733A Expired - Fee Related JP5012312B2 (ja) 2007-08-15 2007-08-15 記憶装置の駆動方法

Country Status (7)

Country Link
US (1) US8446756B2 (ja)
EP (1) EP2180482A1 (ja)
JP (1) JP5012312B2 (ja)
KR (1) KR101472925B1 (ja)
CN (1) CN101779248B (ja)
TW (1) TW200917257A (ja)
WO (1) WO2009022693A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040014A1 (ja) 2009-09-30 2011-04-07 富士フイルム株式会社 診断支援システム、診断支援プログラムおよび診断支援方法
EP2309424A2 (en) 2009-10-08 2011-04-13 Fujifilm Corporation Structure detection apparatus and method, and computer-readable medium storing program thereof
EP2365471A2 (en) 2010-03-08 2011-09-14 Fujifilm Corporation Diagnosis assisting apparatus, coronary artery analyzing method and recording medium having a coronary artery analzying program stored therein
EP2413285A2 (en) 2010-07-28 2012-02-01 Fujifilm Corporation Diagnosis assisting apparatus, diagnosis assisting program, and diagnosis assisting method
EP2437216A1 (en) 2010-10-01 2012-04-04 Fujifilm Corporation Apparatus, method and medium storing program for reconstructing intra-tubular-structure image
US8228712B2 (en) 2009-08-31 2012-07-24 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
EP2573713A2 (en) 2011-09-26 2013-03-27 Fujifilm Corporation Image processing device, method and program
JP5313413B2 (ja) * 2011-06-13 2013-10-09 パナソニック株式会社 抵抗変化素子の駆動方法、及び不揮発性記憶装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331128B1 (en) 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods
KR101652333B1 (ko) * 2010-02-10 2016-08-30 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 프로그램 방법
JP5626529B2 (ja) * 2011-02-08 2014-11-19 ソニー株式会社 記憶装置およびその動作方法
JP5222380B2 (ja) * 2011-05-24 2013-06-26 シャープ株式会社 可変抵抗素子のフォーミング処理方法および不揮発性半導体記憶装置
US8942024B2 (en) * 2011-12-06 2015-01-27 Agency For Science, Technology And Research Circuit arrangement and a method of writing states to a memory cell
US8730752B1 (en) 2012-04-02 2014-05-20 Adesto Technologies Corporation Circuits and methods for placing programmable impedance memory elements in high impedance states
CN104745642B (zh) * 2013-12-26 2019-06-28 川崎重工业株式会社 以生物质为原料的糖化液制造方法及装置和连续式反应器
EP3001424A1 (en) * 2014-09-26 2016-03-30 Winbond Electronics Corp. Operation method of resistive random access memory cell
KR102313601B1 (ko) 2017-03-24 2021-10-15 삼성전자주식회사 메모리 장치의 동작 방법
CN110827897B (zh) * 2019-09-17 2021-10-01 华中科技大学 忆阻器的防过写电路及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100085A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 相変化型不揮発性記憶装置及びその駆動回路
JP2005196954A (ja) * 2003-12-30 2005-07-21 Samsung Electronics Co Ltd 相変化メモリアレイのセットプログラミング方法及び書き込みドライバ回路
JP2005216387A (ja) * 2004-01-29 2005-08-11 Sony Corp 記憶装置
WO2007046145A1 (ja) * 2005-10-19 2007-04-26 Fujitsu Limited 不揮発性半導体記憶装置の書き込み方法
WO2007063655A1 (ja) * 2005-11-29 2007-06-07 Nec Corporation プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法
JP2007188578A (ja) * 2006-01-12 2007-07-26 Toshiba Corp 磁気抵抗ランダムアクセスメモリおよびその書き込み制御方法
JP2007294592A (ja) * 2006-04-24 2007-11-08 Sony Corp 記憶装置の駆動方法
WO2008059701A1 (ja) * 2006-11-17 2008-05-22 Panasonic Corporation 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
EP1153434A1 (en) 1999-02-17 2001-11-14 International Business Machines Corporation Microelectronic device for storing information and method thereof
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
KR100505701B1 (ko) * 2003-08-13 2005-08-03 삼성전자주식회사 상 변화 메모리의 셋(ｓｅｔ) 시간을 최소화하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
JP4792714B2 (ja) 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP2005347468A (ja) 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 不揮発性メモリ
JP4546842B2 (ja) 2005-01-20 2010-09-22 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP2006203098A (ja) 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
JP2008052867A (ja) 2006-08-28 2008-03-06 Renesas Technology Corp 不揮発性半導体記憶装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100085A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 相変化型不揮発性記憶装置及びその駆動回路
JP2005196954A (ja) * 2003-12-30 2005-07-21 Samsung Electronics Co Ltd 相変化メモリアレイのセットプログラミング方法及び書き込みドライバ回路
JP2005216387A (ja) * 2004-01-29 2005-08-11 Sony Corp 記憶装置
WO2007046145A1 (ja) * 2005-10-19 2007-04-26 Fujitsu Limited 不揮発性半導体記憶装置の書き込み方法
WO2007063655A1 (ja) * 2005-11-29 2007-06-07 Nec Corporation プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法
JP2007188578A (ja) * 2006-01-12 2007-07-26 Toshiba Corp 磁気抵抗ランダムアクセスメモリおよびその書き込み制御方法
JP2007294592A (ja) * 2006-04-24 2007-11-08 Sony Corp 記憶装置の駆動方法
WO2008059701A1 (ja) * 2006-11-17 2008-05-22 Panasonic Corporation 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8228712B2 (en) 2009-08-31 2012-07-24 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
WO2011040014A1 (ja) 2009-09-30 2011-04-07 富士フイルム株式会社 診断支援システム、診断支援プログラムおよび診断支援方法
EP2309424A2 (en) 2009-10-08 2011-04-13 Fujifilm Corporation Structure detection apparatus and method, and computer-readable medium storing program thereof
EP2365471A2 (en) 2010-03-08 2011-09-14 Fujifilm Corporation Diagnosis assisting apparatus, coronary artery analyzing method and recording medium having a coronary artery analzying program stored therein
EP2413285A2 (en) 2010-07-28 2012-02-01 Fujifilm Corporation Diagnosis assisting apparatus, diagnosis assisting program, and diagnosis assisting method
EP2437216A1 (en) 2010-10-01 2012-04-04 Fujifilm Corporation Apparatus, method and medium storing program for reconstructing intra-tubular-structure image
JP5313413B2 (ja) * 2011-06-13 2013-10-09 パナソニック株式会社 抵抗変化素子の駆動方法、及び不揮発性記憶装置
US9142289B2 (en) 2011-06-13 2015-09-22 Panasonic Intellectual Property Management Co., Ltd. Method for driving variable resistance element, and nonvolatile memory device
EP2573713A2 (en) 2011-09-26 2013-03-27 Fujifilm Corporation Image processing device, method and program

Also Published As

Publication number Publication date
US8446756B2 (en) 2013-05-21
KR101472925B1 (ko) 2014-12-16
KR20100057795A (ko) 2010-06-01
JP5012312B2 (ja) 2012-08-29
TW200917257A (en) 2009-04-16
EP2180482A1 (en) 2010-04-28
CN101779248B (zh) 2012-12-26
WO2009022693A1 (ja) 2009-02-19
TWI380305B (ja) 2012-12-21
CN101779248A (zh) 2010-07-14
US20110026298A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
JP5012312B2 (ja) 記憶装置の駆動方法
US9378817B2 (en) Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device
JP5209151B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
US7583525B2 (en) Method of driving storage device
JP5830655B2 (ja) 不揮発性記憶素子の駆動方法
JP4701862B2 (ja) 記憶装置の初期化方法
JP4742696B2 (ja) 記憶装置
US9064573B2 (en) Writing method of variable resistance non-volatile memory element and variable resistance non-volatile memory device
WO2013080499A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP5400253B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
US8659931B1 (en) Erase and soft program within the erase operation for a high speed resistive switching memory operation with controlled erased states
US8995167B1 (en) Reverse program and erase cycling algorithms
JP2008135659A (ja) 記憶素子、記憶装置
US9019745B1 (en) Verify pulse delay to improve resistance window
JP4742824B2 (ja) 記憶装置の初期化方法
US8659954B1 (en) CBRAM/ReRAM with improved program and erase algorithms
JP2009104715A (ja) 可変抵抗素子の駆動方法および駆動装置
JP5312709B1 (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置
JP2008010035A (ja) 記憶装置
JP5092355B2 (ja) 記憶装置
WO2014043137A1 (en) Resistive devices and methods of operation thereof
JP5186841B2 (ja) 記憶素子の製造方法および記憶装置の製造方法
JP2006338784A (ja) 記憶装置及び半導体装置
JP5194667B2 (ja) 可変抵抗素子および記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5012312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees