CN101728408B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101728408B
CN101728408B CN200910209082XA CN200910209082A CN101728408B CN 101728408 B CN101728408 B CN 101728408B CN 200910209082X A CN200910209082X A CN 200910209082XA CN 200910209082 A CN200910209082 A CN 200910209082A CN 101728408 B CN101728408 B CN 101728408B
Authority
CN
China
Prior art keywords
opening
semiconductor device
layer
external connecting
connecting electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910209082XA
Other languages
English (en)
Other versions
CN101728408A (zh
Inventor
小林宽隆
秋山健太郎
松下直树
江崎孝之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101728408A publication Critical patent/CN101728408A/zh
Application granted granted Critical
Publication of CN101728408B publication Critical patent/CN101728408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

一种半导体器件，包括半导体器件层；由多个布线层和多个层间绝缘膜形成在半导体器件层的一个表面上的多层布线部；在多个布线层之一上形成的外部连接电极；以及从半导体器件层延伸至多层布线部以暴露外部连接电极的表面的被形成为凹形的开口，其中开口在远离外部连接电极的一端的开口直径比在靠近外部连接电极的另一端的开口直径大。

Description

半导体器件
技术领域
本发明涉及半导体器件。具体地讲，本发明涉及一种适合应用于固态成像器件的半导体器件。
背景技术
固态成像器件的典型例子包括电荷转移型的CCD(电荷耦合器件)图像传感器和用于通过指定X-Y地址来读取数据的CMOS(互补金属氧化物半导体)图像传感器。这些固态成像器件彼此相似在于：为每个二维地放置的像素提供由光电二极管形成的光接收部，并且进入该光接收部的光被变换为电子。
一般地说，大部分固态成像器件具有这样的结构：光从形成有布线层的一侧进入。在这种类型的固态成像器件中，防止入射光通过反射进入像素的布线层可使灵敏度降级。此外，关于进入相邻像素的来自布线层的反射光，可发生颜色混合(color mixing)。
为了避开这些问题，在相关技术中，提出了所谓的背面照射型固态成像器件(参照日本未审专利申请公开No.2005-209677)，其中光从与形成布线层的一侧相反的一侧进入。
发明内容
在日本未审专利申请公开No.2005-209677中公开的固态成像器件中，在具有光接收部的半导体器件层的、从光进入侧看过去的背面(后面)侧上形成包括外部连接电极的布线层。因此，为了暴露外部连接电极，优选地将开口形成为一定深度的凹形，以穿透半导体器件层或甚至更深。在这样的情况下，外部连接电极作为开口底部的电极片处于被暴露的状态。因此，当通过例如线焊经将线路连接至通过开口而被暴露的外部连接电极时，细管(capillary)的尖端倾向于与开口的边缘接触。
需要提供一种当通过使用连接工具将导体连接至作为开口底部的电极片而被暴露的外部连接电极时，能够防止连接工具的尖端与开口的边缘相接触，而不扩展电极片的面积的机制。
根据本发明的一个实施例的半导体器件包括半导体器件层；由多个布线层和多个层间绝缘膜形成在半导体器件层的一个表面上的多层布线部；在多个布线层之一上形成的外部连接电极；以及从半导体器件层延伸至多层布线部以暴露外部连接电极的表面的、被形成为凹形的开口，其中所述开口在远离外部连接电极的一端的开口直径比在靠近外部连接电极的另一端的开口直径大。
在根据本发明的实施例的半导体器件中，由较小的开口直径定义在开口的底部暴露的电极片的面积。并且，由于在离外部连接电极较远的一端的较大的开口直径，用于连接导体的连接工具的尖端较不倾向于与开口的边缘相接触。
根据本发明的实施例，当通过使用连接工具将导体连接至作为开口底部的电极片而被暴露的外部连接电极时，可防止连接工具的尖端与开口的边缘接触，而不扩展电极片的面积。
附图说明
图1是根据本发明的第一实施例的固态成像器件的结构的主要部分的截面图。
图2A至2C是示出了根据本发明的第一实施例的制造固态成像器件的方法的第一组图。
图3A至3B是示出了根据本发明的第一实施例的制造固态成像器件的方法的第二组图。
图4是示出了根据本发明的第一实施例的制造固态成像器件的方法的第三幅图。
图5是示出了根据本发明的第一实施例的制造固态成像器件的方法的第四幅图。
图6是示出了根据本发明的第一实施例的制造固态成像器件的方法的第五幅图。
图7是示出了根据本发明的第一实施例的制造固态成像器件的方法的第六幅图。
图8是示出了根据本发明的第一实施例的制造固态成像器件的方法的第七幅图。
图9是示出了根据本发明的第一实施例的固态成像器件中的线焊的状态的图。
图10是比较例子中的在固态成像器件中发生线焊的位置偏移的状态的图。
图11是其中在根据本发明的第一实施例的固态成像器件中发生线焊的位置偏移的状态的图。
图12是根据本发明的第一实施例的固态成像器件的局部平面图。
图13A和图13B是示出了保护圈功能的图。
图14是根据本发明的第二实施例的固态成像器件的结构的主要部件的截面图。
图15A和15B是示出了用于制造根据本发明的第二实施例的固态成像器件的方法的图。
图16是根据本发明的第三实施例的固态成像器件的结构的主要部分的截面图。
图17A至17C描绘了根据本发明的第三实施例的固态成像器件的尺寸例子。
图18是描述了根据本发明的第三实施例的固态成像器件和测量工具的配置状态的图。
图19是描绘了比较例子中的固态成像器件和测量工具的配置状态的图。
具体实施方式
将在下面参照附图描述本发明的具体实施例。
按照下述顺序描述优选实施例(在下面被称为实施例)：
1.第一实施例
2.第二实施例
3.第三实施例
请注意，描述是在其中根据本发明的实施例中的任何一个的半导体器件的结构被应用于例如固态成像器件的情况下进行的。
1.第一实施例
固态成像器件的结构
图1是根据本发明的第一实施例的固态成像器件的结构的主要部分的截面图。固态成像器件1被用作例如CMOS图像传感器。固态成像器件1在平面图中包括像素区域2、外围电路区域3和外部连接区域4。在像素区域2中，为各个像素二维地放置多个光接收部5和多个微透镜6。例如，在外围电路区域3中，尽管未示出，放置了用于选择垂直方向上的像素的垂直驱动电路和用于选择水平方向上的像素的水平驱动电路。在像素区域2中，形成了晶体管Tr1；在外围电路区域3中，形成了晶体管Tr2和Tr3。请注意图1中仅绘出了晶体管Tr的栅极。
为每个单位像素设置一个光接收部5。光接收部5可将进入该光接收部5的光转换为电子(光电转换)。光接收部5被配置为例如PN节光电二极管。光接收部5形成在半导体器件层7上。例如通过使用硅等的半导体层来配置半导体器件层7。每个微透镜6聚集从外部进入其对应的光接收部5的光。将微透镜6放置为与光接收部5具有一一对应的关系。
在半导体器件层7的第一和第二表面中，在第一表面上形成光透射保护膜8，所述光透射保护膜8充当半导体器件层7的光进入侧。在保护膜8上还形成了颜色滤波器层9。在该颜色滤波器层9上，形成了上述微透镜6。尽管未示出，颜色滤波器层9被分为红色滤波器部、绿色滤波器部和蓝色滤波器部。红色滤波器部允许选择性地透射红色组分的光，绿色滤波器部允许选择性地透射绿色组分的光，而蓝色滤波器部允许选择性地透射蓝色组分的光。颜色滤波器层9是针对每个光接收部5颜色编码的。
另一方面，在与光进入侧相对的半导体器件层7的第二表面(图1中的下侧)上形成多层布线部11。多层布线部11是由多个布线层和多个层间绝缘膜形成的。更具体地讲，多层布线部11是由第一层间绝缘膜12、第一布线层13、第二层间绝缘膜14、第二布线层15、第三层间绝缘膜16、第三布线层17和第四层间绝缘膜18形成的。按照该顺序从半导体器件层7侧叠层这些层和膜。注意，只部分示出了每个布线层。并且布线层的数量和层间绝缘膜的数量可以按照需要而改变(增加或减少)。
第一层间绝缘膜12形成在半导体器件层7的第二表面上。第一布线层13形成在与半导体器件层7相对的第一层间绝缘膜12的表面上。第二层问绝缘膜14叠层在第一层间绝缘膜12上，以覆盖第一布线层13。第二布线层15形成在第二层间绝缘膜14上。第三层间绝缘膜16叠层在第二层间绝缘膜14上以覆盖第二布线层15。第三布线层17形成在第三层间绝缘膜16的表面上。第四层间绝缘膜18叠层在第三层间绝缘膜16上以覆盖第三布线层17。
层间绝缘膜12、14、16和18中的每一个可以是用作正常LSI(大型集成电路)层间绝缘膜的任何层间绝缘膜，诸如氧化硅膜、氟化氧化硅膜、或有机低K膜(低介电常数层间膜)。布线层13、15和17是用金属布线层形成的。此处，例如，第一布线层13和第二布线层15的每一个是用铜布线层形成的，而第三布线层17是用铝布线层形成的。第二布线层15包括铜导线15a，而第三布线层17包括铝外部连接电极17a。导线15a经由接触部CH1电连接至外部连接电极17a。接触部CH1被形成为穿透第三层间绝缘膜16。导线15a放置在外围电路区域3中，并且外部连接电极17a被放置在外部连接区域4中。
保护圈19形成在多层布线部11中。保护圈19是由接触部CH2、一部分13b的第一布线层13、接触部CH3、一部分15b的第二布线层15和接触部CH4形成的，当从上面观看时，上述每个部分都是矩形的。在平面图中，接触部CH2被形成为矩形形状，以穿透第一层间绝缘膜12。在平面图中，接触部CH3被形成为矩形形状，以穿透第二层间绝缘膜14。在平面图中，接触部CH4被形成为矩形形状，以穿透第三层间绝缘膜16。上面描述的接触部CH1被放置在接触部CH4的外部。在平面图中，接触部CH2、CH3和CH4被形成为具有这些部被重叠的位置关系。为了在厚度方向上连接这些接触部，在平面图中将一部分13b的第一布线层13和一部分15b的第二布线层15形成为具有这些部分被重叠的位置关系。
对于包括晶体管的器件电路和第一布线层13之间的电连接，将接触部CH2和未示出的其它接触部形成为穿透第一层间绝缘膜12。对于第一布线层13和第二布线层15之间的电连接，接触部CH3和未示出的其它接触部被形成为穿透第二层间绝缘膜14。对于第二布线层15和第三布线层17之间的电连接，接触部CH1和CH4和未示出的其它接触部被形成为穿透第三层间绝缘膜16。
多层布线部11具有经由粘合层20与其连接的支持基片21。粘合层20穿插在多层布线部11和支持基片21之间。粘合层20是由例如热固树脂材料形成的，并且穿插在第四层间绝缘膜18和支持基片21之间。支持基片21是通过使用保持机械强度的材料配置的刚性基片，诸如硅基片或玻璃基片。支持基片21是确保固态成像器件的强度的所谓的增强部件，所述固态成像器件被配置为包括例如上述微透镜6、半导体器件层7、颜色滤波器层9和多层布线部11。
在外部连接区域4中，提供了多个开口22(图中仅描绘了一个开口)。开口22被形成为从半导体器件层7到多层布线部1的凹形。开口22被形成为穿透半导体器件层7、覆盖半导体器件层7的表面的保护膜8和多层布线部11的层间绝缘膜12、14和16。在开口22的底部，外部连接电极17a的表面被暴露为电极片的片表面。
开口22具有以第一开口直径d1形成的第一开口22a和以第二开口直径d2形成的第二开口22b。第一开口直径d1和第二开口直径d2的量级关系为d1＞d2。在开口22的底部暴露的电极片的面积由第二开口直径d2来定义。在开口22的深度方向上，第一开口22a被放置得比第二开口22b离外部连接电极17a更远，并且第二开口22b被放置得比第一开口22a离外部连接电极17a更近。也就是说，当从光进入侧观看时，第一开口22a放置在前侧，而当从光进入侧观看时，第二开口22b放置在后侧。
在第一开口22a和第二开口22b之间的边界处，根据上述开口直径d1和d2之间的差来设置台阶23。也就是说，开口22具有所谓的台阶附属结构，其中在深度方向上的某一中间点处设置有台阶。开口22的台阶23被设置在深度方向上，并且在开口22的半导体器件层7一侧。换句话说，半导体器件层7具有在开口22中设置台阶的结构。
在半导体器件层7中，形成了围绕开口22的外部的绝缘层24。绝缘层24沿半导体器件层7的厚度方向从一端到另一端穿透半导体器件层7。在支持基片21的平面的方向上，在外围电路区域3和外部连接区域4之间的边界处放置一部分24a的绝缘层24。并且，上面描述的保护圈19形成在多层布线部11中，以围绕开口22(第二开口22b)的外部。
制造固态成像器件的方法
下面，描述根据本发明的第一实施例制造固态成像器件的方法。首先，如图2A所示，在被配置为以下述顺序叠层有保持基片31、埋氧层32和半导体层33的SOI(绝缘体上硅)基片中，通过例如干蚀刻形成沟34。沟34被形成为穿透半导体层33。并且，以连续的框架形状(frame shape)形成沟34，使其围绕开口22设置，这将在下面进一步描述。例如，保持基片31是由具有约700μm的厚度的硅基片形成的。埋氧层32是由例如具有1μm到2μm的厚度的氧化硅层形成的。半导体层33是由例如具有1μm到20μm的厚度的硅层形成的。半导体层33是对应于上面描述的半导体器件层7的层。
下面，如图2B所示，通过例如CVD在半导体层33上叠层绝缘层24，以填充沟34。由例如氧化硅层或氮化硅层形成绝缘层24。
下面，如图2C所示，通过例如干蚀刻去除半导体层33上的多余的绝缘材料，由此使得绝缘层24仅留在半导体层33的内部。
下面，如图3A所示，为各个像素在半导体层33的内部形成光接收部5，并且在半导体层33的表面上还形成晶体管Tr1、Tr2和Tr3。在该阶段，半导体层33成为了包括光接收部5和绝缘层24的半导体器件层7。请注意，可在形成了光接收部5和晶体管Tr1、Tr2和Tr3之后形成绝缘层24。
下面，如图3B所示，在半导体器件层7的第二表面上形成了多层布线部11。以下述程序形成多层布线部11。首先，在半导体器件层7的第二表面上形成第一层间绝缘膜12，然后在第一层间绝缘膜12上形成第一布线层13。下面，在第一层间绝缘膜12上形成第二层间绝缘膜14以覆盖第一布线层13，然后在第二层间绝缘膜14上形成第二布线层15。下面，在第二层间绝缘膜14上形成第三层间绝缘膜16以覆盖第二布线层15，然后在第三层间绝缘膜16上形成第三布线层17。下面，在第三层间绝缘膜16上形成第四层间绝缘膜18以覆盖第三布线层17。在形成的过程中，也形成了保护圈19。第一布线层13和第二布线层15是由铜形成的，并且作为最上层的第三布线层17是由铝形成的。可通过例如应用嵌刻(damascene)处理来形成铜布线。可通过例如应用真空气相沉积和光刻来形成铝布线。在第三布线层17上，将外部连接电极17a形成为使其位于上述外部连接区域4中。
下面，如图4所示，支持基片21经由粘合层20被连接至多层布线部11上。作为粘合层20的材料的例子，可使用树脂材料，诸如有机SOG(旋涂玻璃)、无机SOG或聚酰亚胺。通过加热来固化用于连接基片的树脂材料。
下面，如图5所示，去除上述保持基片31和埋氧层32。作为具体去除方法，可使用例如CMP(化学机械抛光)、干蚀刻或湿蚀刻。
下面，如图6所示，保护膜8是由例如CVD在半导体器件层7的第一表面上形成的。此外，在保护膜8上形成颜色滤波器层9，然后对应于光接收部5在颜色滤波器层9上形成微透镜6。
下面，如图7所示，在半导体器件层7中形成第一开口22a，以穿透保护膜8。在外部连接区域4中和绝缘层24内部形成第一开口22a，以使其具有上述第一开口直径d1(参照图1)。第一开口22a具有小于半导体器件层7和保护膜8的总厚度的深度，以不全部穿透半导体器件层7。第一开口22a是通过例如干蚀刻形成的。
下面，如图8所示，从半导体器件层7到多层布线部11形成第二开口22b。将第二开口22b形成为具有小于第一开口22a的直径的开口直径(第二开口直径d2)。将第二开口22b形成为穿透半导体器件层7和层间绝缘膜12、14和16，以暴露外部连接电极17a的表面。与上述第一开口22a一样，第二开口22b是通过例如干蚀刻形成的。在该情况下，通过交换蚀刻中使用的掩膜在形成第一开口22a时和形成第二开口22b时执行两次干蚀刻。由此，形成在半导体器件层7侧具有台阶23的开口22。
在根据本发明的第一实施例的固态成像器件中，在光接收部5处接收(光电变换)通过微透镜6进入的光，而不用被任何布线层或晶体管中断或反射。因此，可提高成像器件的灵敏度，并且可防止颜色混合。此外，因为外部连接区域4中设置的开口22被配置为包括第一开口22a和具有小于第一开口22a的开口直径的开口直径的第二开口22b，当在外部连接电极17a上执行线焊时，如下所述获得效果。
也就是说，在线焊时，如图9所示，通过细管36画出的诸如金线的金属线37在其一个尖端上形成有球38，并且用细管36的尖端向外部连接电极17a的表面(电极片表面)按压该球38以形成节点。在线焊中，细管36对应于连接工具，并且线路37对应于导体。在该情况下，在形成开口22的第一开口22a和第二开口22b中，如果离开口边缘较近的第一开口22a被形成得较大，则细管36的尖端较不倾向于与开口22的边缘相接触。由于该原因，可防止细管36和固态成像器件之间的位置干扰(在线焊时的接触)。并且，在开口22的底部暴露的电极片的面积由比第一开口22a的开口直径小的第二开口22b的开口直径d2(参照图1)定义。因此，可有效地防止细管36的尖端与开口22的边缘相接触，而不扩展电极片的面积。
当在开口22中设置对应于开口直径d1和d2之间的差的台阶23时，如果例如在细管36和固态成像器件之间发生位置的相对偏移，则台阶23如下起作用。也就是说，如图10所示，当开口22被配置为具有直线结构而不具有台阶(假设开口直径为d2)，则由于上述位置偏移，球38可击中开口22的边缘，从而使得一部分38a的球材料从开口22膨胀出。相反，如图11所示，当在开口22中设置台阶23时，即使由于上述位置偏移，球38击中了第二开口22b的边缘，台阶23中也可容纳球材料的该部分38a。因此，球材料较不趋向于从开口22膨胀出。
在根据本发明的第一实施例的固态成像器件中，台阶23被设置在固态成像器件的厚度方向上以在半导体器件层7侧设置台阶。由于该原因，在多层布线部11侧，仅形成具有相对小的开口直径的第二开口22b。因此，与其中仅用直线结构增加开口22的开口直径的情况相比，可为形成布线层确保宽的区域。
此外，在根据本发明的第一实施例的固态成像器件中，绝缘层24形成在半导体器件层7的内部以包围开口22的外部。由于该原因，即使当例如由于上述位置偏移球38与开口22的侧表面相接触时，可防止绝缘层24被破坏的可能性。相反，当将绝缘层形成为覆盖开口22的侧表面时，由于绝缘层与球38的接触，绝缘层趋向于被损坏。具体地讲，当通过使用超声波执行线焊时，绝缘层被显著地损坏。这产生了漏电的问题。此外，如果从线路37供应的电信号为高频信号，则电容效应可使信号超过开口22的侧表面上的绝缘层并泄漏。
此外，当开口22的侧表面覆盖有绝缘层时，当然在形成开口22之后形成绝缘层。在这样的情况下，如果在形成开口22之前形成微透镜6，然后形成绝缘层，则微透镜6的表面覆盖有绝缘层。因此，要从透镜表面去除绝缘层。并且，当在形成开口22之后形成微透镜6时，当通过旋涂等涂覆透镜材料时，由于开口22的影响，透镜材料层中发生厚度不均。由于该原因，难以形成具有均匀特性的微透镜6。相反，当通过沟加工和埋绝缘材料而形成绝缘层24时，与在上述制造方法中一样，绝缘层24可以留在开口22周围，即使当在形成微透镜6之后形成开口22时。由于该原因，开口22的侧表面可能不能单独地覆盖有绝缘层。
此外，在根据本发明的第一实施例的固态成像器件中，如图12所示，在多层布线部11的内部形成保护圈19，以包围开口22(第二开口22b)的外部。因此，可获得如下所述的效果。也就是说，当不形成保护圈19时，如图13A所示，如果线路37的球38与开口22的侧表面相接触，则可剥落层间绝缘膜的暴露的边界表面，并且这可导致导线15a的腐蚀。相反，当形成保护圈19时，如图13B所示，即使线路37的球38与开口22的侧表面相接触，保护圈19防止层间绝缘膜剥落。因此，可防止由于层间绝缘膜的剥落而引起的导线15a的腐蚀。
2.第二实施例
图14是根据本发明的第二实施例的固态成像器件的结构的主要部分的截面图。在图中描绘的固态成像器件1中，具体地讲，外部连接电极17a的结构与上面描述的第一实施例的结构不同。也就是说，尽管在上述第一实施例中外部连接电极17a被配置为平的，第二实施例中的外部连接电极17a被形成为向开口22的开口边缘侧(图14中的上侧)凸出的凸形。并且，外部连接电极17a的凸面被放置在开口22的底部。
可通过下述制造方法来获得如上配置的外部连接电极17a。也就是说，当在半导体器件层7的第二表面上形成多层布线部11时，如图15A所示，先形成第三层间绝缘膜16，然后在一部分第三层间绝缘膜16中形成凹部16a。在对应于在后续处理中形成外部连接电极17a的位置，通过蚀刻使第三层间绝缘膜16局部地凹进成凹形而形成凹部16a。在小于形成外部连接电极17a的区域的区域中形成凹部16a。
下面，如图15B所示，在第三层间绝缘膜16上形成第三布线层17。此时，沿上述凹部16a的凹形形成作为第三布线层17的一部分的外部连接电极17a。随后，执行与上述第一实施例中相似的制造处理，以制造固态成像器件。
在通过上述制造方法获得的固态成像器件1中，外部连接电极17a被形成为向半导体器件层7侧凸出的凸形。因此，利用如上所述形成的开口22，外部连接电极17a具有向开口22的开口边缘凸出的凸形。与上面描述的第一实施例中采用的电极结构(其中外部连接电极17a为平的结构)相比，在如上配置的固态成像器件中，开口22的底部暴露的外部连接电极17a的表面被放置得离开口22(在较浅的位置)的开口边缘较近。因此，与上述第一实施例相比，细管36的尖端较不倾向于与开口22的边缘相接触。
4.第三实施例
图16是根据本发明的第三实施例的固态成像器件的结构的主要部分的截面图。在图中描绘的固态成像器件1中，具体地讲，开口22的结构与第一实施例的结构不同。也就是说，在上述第一实施例中，第一开口22a和第二开口22b的每一个都被形成为具有公共的中心的矩形，然而在第三实施例中，至少一个开口22的第一开口22a被形成为被部分放大。因此，在图16中的水平方向的右侧，从第二开口22b的边缘到第一开口22a的边缘的距离是L1，而从第二开口22b的边缘到第一开口22a的边缘的距离是比L1长的L2。例如，如图17A至17C所示，当以固态成像器件1的外周上的预定间隔设置多个开口22时，仅向四个角(尖端)处放置的开口22应用上述结构。在这样的情况下，放置在各个角处的开口22具有与其它开口22的第一开口22a的大小不同的第一开口22a的大小。也就是说，放置在每个角处的开口22的第一开口22a被形成为大于其它开口22的第一开口。
现在描述具体尺寸的例子。首先，对于所有开口22，沿设置方向彼此相邻的开口22彼此相间隔20μm，并且第二开口22b被形成为每边长为100μm的正方形。相反，在每个角(尖端)的开口22中，第一开口22a被形成为矩形，其中长边为400μm而短边为130μm。在其它开口22中，第一开口22a被形成为每边长为130μm的正方形。对于所有开口22，第一开口22a被形成为具有3.4μm的深度，而第二开口22b被形成为具有8.2μm的深度。并且，关于每个角的开口22，沿开口22的设置的方向，在一侧(图17B的左侧)设置长度为200μm的台阶23a，而在另一侧(图17B的右侧)设置长度为100μm的台阶23b。一个台阶23a与测量工具的大小相对应地形成了其中插入测量工具以测量要被连接至外部连接电极17a的导体的连接强度的区域。另一个台阶23b形成了当用测量工具测量导体的接合强度时避免与导体相接触的缓和区域。本文中应注意，假设线焊中使用的诸如金线的线的球(具有约90μm的球直径和约15μm的球高度)为要与外部连接电极17a相接合的导体。然而，本发明的实施例不是限制性的。可供替换地，例如，可将金属块作为导体与外部连接电极17a相接合。
在根据本发明的第三实施例的固态成像器件1中，当在开口22的底部暴露的外部连接电极17a上执行线焊，接着测量线的接合强度时，使用如上所述由台阶23a提供的工具插入区域。也就是说，如图18所示，将测量工具39的尖端设置为插入具有第一开口22a的台阶23a的凹部，然后沿朝向球38的方向(由箭头所指示的方向)移动测量工具39。利用该设置，与其中不提供允许测量工具39的插入的台阶23a相比，可向用于放置的开口22的内部移动测量工具39。因此，当如上所述移动测量工具39时，可使测量工具39在球38的高度方向上与靠近球38的中心的位置相接触。因此，可通过使用测量工具39恰当地测量球38的接合强度(剪应力)。顺便提及，当不提供允许测量工具39的插入的台阶23a时，如图19所示，当测量工具39沿朝向球38的方向移动时，测量工具39与从球38的中心显著地偏移的位置相接触。这使得难以通过使用测量工具39恰当地测量球38的接合强度(剪应力)。
在上述实施例中，示范性地描述了在第一开口22a和第二开口22b之间的边界处设置有台阶23的开口22。这不意味着是限制性的。可供替换地，开口22可以形成为锥形，以防止与细管相接触。
本发明的实施例可广泛地应用于固态成像器件，诸如CMOS图像传感器和CCD图像传感器、具有用于实现在半导体表面上形成的器件的主要功能的部分(功能部分)的通用半导体器件、和具有这些半导体器件的其它通用半导体器件。例如，本发明的实施例也可应用于半导体集成电路器件，注入微处理器和ASIC器件。
本申请包含与于2008年10月30日提交到日本专利局的日本在先专利申请JP 2008-279473中公开的主题相关的主题，该日本专利申请的全部内容以引用的方式并入本文中。
本领域技术人员应该明白，可以根据设计要求和其它因素进行各种变型、组合、子组合和替换，只要它们在本发明的范围内即可。

Claims (6)

1.一种半导体器件，包括：
半导体器件层；
由多个布线层和多个层间绝缘膜形成在半导体器件层的一个表面上的多层布线部；
在多个布线层之一上形成的外部连接电极；以及
从半导体器件层延伸至多层布线部以暴露外部连接电极的表面的、被形成为凹形的开口，其中：
开口在远离外部连接电极的一端的开口直径比在靠近外部连接电极的另一端的开口直径大；
所述开口包括第一开口和第二开口，所述第一开口被形成为远离外部连接电极以具有第一开口直径，所述第二开口被形成为靠近外部连接电极以具有小于第一开口直径的第二开口直径；以及
第一开口和第二开口之间的边界具有台阶。
2.根据权利要求1所述的半导体器件，其中所述台阶设置在半导体器件层的一侧上。
3.根据权利要求1所述的半导体器件，其中所述外部连接电极被形成为向开口的开口边缘侧凸出的凸形。
4.根据权利要求1所述的半导体器件，其中：
形成多个开口；以及
对应于测量与外部连接电极相接合的导体的接合强度的测量工具的大小，多个开口中的至少一个开口的第一开口大于其它开口的第一开口。
5.根据权利要求1所述的半导体器件，其中绝缘层形成在半导体器件层的内部以包围开口的外部。
6.根据权利要求1所述的半导体器件，其中保护圈形成在多层布线部的内部以包围开口的外部。
CN200910209082XA 2008-10-30 2009-10-30 半导体器件 Active CN101728408B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008279473A JP4655137B2 (ja) 2008-10-30 2008-10-30 半導体装置
JP2008-279473 2008-10-30

Publications (2)

Publication Number Publication Date
CN101728408A CN101728408A (zh) 2010-06-09
CN101728408B true CN101728408B (zh) 2012-03-21

Family

ID=42130302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910209082XA Active CN101728408B (zh) 2008-10-30 2009-10-30 半导体器件

Country Status (5)

Country Link
US (1) US8456014B2 (zh)
JP (1) JP4655137B2 (zh)
KR (1) KR101653834B1 (zh)
CN (1) CN101728408B (zh)
TW (1) TWI401793B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531565B2 (en) 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8748946B2 (en) * 2010-04-29 2014-06-10 Omnivision Technologies, Inc. Isolated wire bond in integrated electrical components
US8318580B2 (en) 2010-04-29 2012-11-27 Omnivision Technologies, Inc. Isolating wire bonding in integrated electrical components
JP6342033B2 (ja) * 2010-06-30 2018-06-13 キヤノン株式会社 固体撮像装置
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2012175078A (ja) * 2011-02-24 2012-09-10 Sony Corp 固体撮像装置、および、その製造方法、電子機器、半導体装置
JP5826511B2 (ja) * 2011-04-26 2015-12-02 株式会社東芝 固体撮像装置及びその製造方法
KR102235927B1 (ko) * 2011-05-24 2021-04-05 소니 주식회사 반도체 장치
US9013022B2 (en) 2011-08-04 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure including glue layer and non-low-k dielectric layer in BSI image sensor chips
JP2013123000A (ja) 2011-12-12 2013-06-20 Sony Corp 固体撮像装置およびその製造方法
JP6124502B2 (ja) 2012-02-29 2017-05-10 キヤノン株式会社 固体撮像装置およびその製造方法
JP2013197113A (ja) * 2012-03-15 2013-09-30 Sony Corp 固体撮像装置およびカメラシステム
JP2013219319A (ja) * 2012-03-16 2013-10-24 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器
JP6120094B2 (ja) 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015076569A (ja) 2013-10-11 2015-04-20 ソニー株式会社 撮像装置およびその製造方法ならびに電子機器
JP6200835B2 (ja) 2014-02-28 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2016117124A1 (ja) 2015-01-23 2016-07-28 オリンパス株式会社 撮像装置および内視鏡
JP2018011018A (ja) * 2016-07-15 2018-01-18 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP6236181B2 (ja) * 2017-04-05 2017-11-22 キヤノン株式会社 固体撮像装置およびその製造方法
JP6701149B2 (ja) * 2017-10-25 2020-05-27 キヤノン株式会社 撮像装置およびカメラ
JP2019080017A (ja) 2017-10-27 2019-05-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法、並びに、電子機器
JP2019129215A (ja) * 2018-01-24 2019-08-01 キヤノン株式会社 撮像装置および表示装置
JP2019140230A (ja) 2018-02-09 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子装置、および、電子装置の製造方法
JP7282500B2 (ja) 2018-10-19 2023-05-29 キヤノン株式会社 半導体装置、機器、半導体装置の製造方法
US11227836B2 (en) * 2018-10-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for enhanced bondability
JP7277248B2 (ja) 2019-04-26 2023-05-18 キヤノン株式会社 半導体装置及びその製造方法
US11430909B2 (en) * 2019-07-31 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. BSI chip with backside alignment mark
KR20210123852A (ko) 2020-04-06 2021-10-14 에스케이하이닉스 주식회사 이미지 센싱 장치
DE112021005454T5 (de) * 2020-10-16 2023-07-27 Sony Semiconductor Solutions Corporation Halbleiterelement, halbleitervorrichtung und verfahren zur herstellung eines halbleiterelements
KR20220079300A (ko) * 2020-12-04 2022-06-13 삼성전자주식회사 이미지 센서
WO2024072851A1 (en) * 2022-09-30 2024-04-04 Texas Instruments Incorporated Micro device with shear pad

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716628A (zh) * 2004-06-30 2006-01-04 索尼株式会社 固态成像装置、相机及制造固态成像装置的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612351A (ja) * 1984-06-15 1986-01-08 Hitachi Tobu Semiconductor Ltd 半導体装置
JPH0828389B2 (ja) * 1990-11-21 1996-03-21 三菱電機株式会社 半導体装置
JPH04196552A (ja) * 1990-11-28 1992-07-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH04196442A (ja) 1990-11-28 1992-07-16 Seiko Epson Corp 半導体装置の製造方法
JPH059509A (ja) 1991-07-02 1993-01-19 Koji Hayashi 高合金工具鋼焼結体及びその製造方法
JPH0595097A (ja) * 1991-10-01 1993-04-16 Fujitsu Ltd 固体撮像装置
JPH1074787A (ja) * 1996-07-05 1998-03-17 Toyota Motor Corp ワイヤボンディング方法および装置
KR100411679B1 (ko) * 1999-03-16 2003-12-18 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
US7049701B2 (en) * 2003-10-15 2006-05-23 Kabushiki Kaisha Toshiba Semiconductor device using insulating film of low dielectric constant as interlayer insulating film
JP4432502B2 (ja) 2004-01-20 2010-03-17 ソニー株式会社 半導体装置
JP4525129B2 (ja) * 2004-03-26 2010-08-18 ソニー株式会社 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
US7679187B2 (en) * 2007-01-11 2010-03-16 Visera Technologies Company Limited Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
WO2008118525A1 (en) * 2007-03-27 2008-10-02 Sarnoff Corporation Method of fabricating back-illuminated imaging sensors
JP2008258201A (ja) * 2007-03-30 2008-10-23 Fujifilm Corp 裏面照射型固体撮像素子
US20080246152A1 (en) * 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716628A (zh) * 2004-06-30 2006-01-04 索尼株式会社 固态成像装置、相机及制造固态成像装置的方法

Also Published As

Publication number Publication date
TWI401793B (zh) 2013-07-11
US8456014B2 (en) 2013-06-04
JP2010109137A (ja) 2010-05-13
US20100109006A1 (en) 2010-05-06
KR101653834B1 (ko) 2016-09-02
TW201027731A (en) 2010-07-16
CN101728408A (zh) 2010-06-09
JP4655137B2 (ja) 2011-03-23
KR20100048890A (ko) 2010-05-11

Similar Documents

Publication Publication Date Title
CN101728408B (zh) 半导体器件
CN105023928B (zh) 形成具有嵌入的滤色器的背照式图像传感器的方法和装置
US7785981B2 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
CN105720067B (zh) 固态图像拾取设备
JP5994274B2 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
KR101683300B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
KR20140146060A (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 웨이퍼 및 전자 기기
JP6140965B2 (ja) 半導体装置およびその製造方法
KR20210032563A (ko) 반도체 장치
JP2017204510A (ja) 光電変換装置の製造方法
US10825730B2 (en) Manufacturing method for solid-state imaging device and solid-state imaging device
JP7353748B2 (ja) 半導体装置の製造方法および半導体装置
KR100674968B1 (ko) 크로스 토크를 억제하기 위한 광차단 패턴을 갖는 ｃｍｏｓ이미지 센서 및 그 제조방법
JP6905040B2 (ja) 半導体デバイスの製造方法
EP2863436B1 (en) Manufacturing method for solid-state imaging device and solid-state imaging device
JP2009130318A (ja) 半導体装置およびその製造方法
JP6632670B2 (ja) 半導体装置およびその製造方法
JP6385515B2 (ja) 半導体装置およびその製造方法
US20130069189A1 (en) Bonding pad structure and fabricating method thereof
KR20100078275A (ko) 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant