CN101604678A - 半导体装置、层叠型半导体装置以及内插器基板 - Google Patents

半导体装置、层叠型半导体装置以及内插器基板 Download PDF

Info

Publication number
CN101604678A
CN101604678A CNA2009101498776A CN200910149877A CN101604678A CN 101604678 A CN101604678 A CN 101604678A CN A2009101498776 A CNA2009101498776 A CN A2009101498776A CN 200910149877 A CN200910149877 A CN 200910149877A CN 101604678 A CN101604678 A CN 101604678A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor element
articulamentum
interposer substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101498776A
Other languages
English (en)
Other versions
CN101604678B (zh
Inventor
细野真行
柴田明司
稻叶公男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN101604678A publication Critical patent/CN101604678A/zh
Application granted granted Critical
Publication of CN101604678B publication Critical patent/CN101604678B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及半导体装置、层叠型半导体装置以及内插器基板。具体地，本发明提供应力缓和能力优良的半导体装置、层叠型半导体装置以及用于该半导体装置的内插器基板，所述的应力产生于内插器基板和印刷配线板(母板)之间，或者层叠型半导体装置的半导体装置之间。为了缓和所述应力，本发明的半导体装置具备含有绝缘基板和配线图案的内插器基板、半导体元件、接合半导体元件和内插器基板之间的连接层以及在内插器基板上配置的焊球等外部端子，其特征在于，所述绝缘基板，在比半导体元件的搭载部更靠外侧的位置上形成狭缝。

Description

半导体装置、层叠型半导体装置以及内插器基板
本发明是申请号为200710192720.2，申请日为2007年11月16日、发明名称为“半导体装置、层叠型半导体装置以及内插器基板”的发明申请的分案申请。
技术领域
本发明涉及半导体装置、层叠型半导体装置以及内插器基板，特别涉及在半导体元件和内插器基板之间或内插器基板和印刷配线板(母板)之间有应力作用的BGA型、CSP型、SIP型、它们的复合体等半导体装置、层叠型半导体装置以及用于该半导体装置的内插器基板。
背景技术
以往，为了缓和在半导体装置的内插器基板和半导体元件之间产生的应力，产生了在半导体元件和内插器基板之间配置了应力缓和弹性物的结构的BGA型等半导体装置。
该半导体装置的特征是具有应力缓和弹性物。作为该应力缓和弹性物，已知有由在回流焊温度下的弹性模量为1Mpa以上的高分子材料构成的粘接带(参照专利文献1)，或者由连续气泡结构物或三维网状结构物所构成的多孔树脂带(参照专利文献2)。
但是，这样的应力缓和弹性物的材料价格高，特别是在专利文献2中例示的由连续气泡结构物或三维网状结构物构成的多孔树脂带的种类中尤为显著。
因此，开发应力缓和弹性物的替代品，作为本申请的申请人先前所提出的专利申请(未公开在先申请)，本申请的申请人提出以下发明。
图1是例示具有所定连接层的半导体装置的结构说明图，图2是例示其层叠半导体装置结构的说明图。
BGA型的半导体装置10是在内插器基板3和由Si芯片构成的半导体元件4之间配置连接层5，将它们接合成一体化来构成的，其中的内插器基板3是在聚酰亚胺等绝缘基板(绝缘带)1之上形成铜的配线图案2而成的。
半导体装置10是使用特定的焊头(未图示)，将配线图案2的内部引线6引线接合到半导体元件4的电极垫上。引线接合的接合部以及连接层5的上面和半导体元件4的侧面之间所形成的直角转角部分，全部用模型树脂或环氧填充树脂等密封树脂7来密封。焊球8搭载于内插器基板3上形成的通孔，该焊球8与配线图案2的规定部分导电性地连接。
作为应力缓和弹性物替代品的连接层5(以下，有时称为“代替弹性物的连接层”)，具有用生成破坏、偏移(滑动)或剥离的材质构成的层，或者具有生成破坏、偏移(滑动)或剥离的结构，破坏、偏移(滑动)或剥离是由于有应力作用于半导体元件4和内插器基板3之间(“应力”是指由于半导体元件与搭载基板的热膨胀率差所产生的热应力或由于对BGA封装的焊球9施加的外部冲击所产生的应力等。而且，作为破坏，有脆性破坏或延性破坏，例如，有龟列、破裂等)。
破坏、偏移(滑动)或剥离产生在半导体元件4与连接层5的部分接合界面上、内插器基板3与连接层5的部分接合界面上或连接层5内的部分层间界面上，或者半导体元件4与内插器基板3在未分离的范围内该连接层内部的一部分上。为了半导体元件4与内插器基板3不分离而用密封树脂7保持时，产生破坏、偏移(滑动)或剥离的部位不只是上述的各部分，例如还可产生在整个接合界面。
具体地，例如如图1所示，介于半导体元件4和内插器基板3之间的连接层5的结构是含有用作支持体的芯层11和接合层12、13来构成的，该接合层12、13是用于将芯层11接合在半导体元件4和内插器基板3上。
芯层11是由例如光照时固化的光固化性物质(感光材料)薄膜化的干燥膜材料，内部含有液态层的具有机械结构的膜材料等来构成的。通过将芯层11沁入接合剂等让其带有接合力，可以只用芯层11来构成连接层5。使用Ag糊剂材料作为连接层5时，为了Ag糊剂材料自身作为接合层发挥功能，可以以Ag糊剂材料单层来使用。即，连接层5具有由带(薄膜)或糊剂构成的层，可以将该层作为单层、2层、3层或4层以上的结构来使用。
接合层12、13可以由因应力作用而在与芯层11的接合界面，与半导体元件4的接合界面或与内插器基板3的接合界面产生破坏、偏移(滑动)或剥离的材质来构成，也可以具有其中任意的接合界面会生成破坏、偏移(滑动)或剥离的结构。
专利文献1：日本特开平9-321084号公报
专利文献2：日本特开平10-340968号公报
发明内容
利用上述发明，可以缓和内插器基板和半导体元件之间所生成的应力，除此之外，结构设计的要点是缓和由于半导体封装与组入其中的印刷配线板(母板)的热膨胀率系数差异所产生的应力(压力)，或者缓和层叠型半导体装置的半导体装置间所产生的应力，要求具有更加优良的应力缓和能力的半导体装置、层叠型半导体装置以及用于该半导体装置的内插器基板。
因此，本发明的目的是提供应力的缓和能力优良的半导体装置、层叠型半导体装置以及用于该半导体装置中的内插器基板，其中的应力产生于内插器基板与印刷配线板(母板)之间，或者产生于层叠型半导体装置的半导体装置之间。
为了实现上述目的，本发明提供一种半导体装置，其具备半导体元件、含有与该半导体元件导电连接的配线图案和形成有该配线图案的绝缘基板的内插器基板、接合所述半导体元件和所述内插器基板之间的连接层以及在所述内插器基板上配置的焊球等外部端子，其特征在于，所述绝缘基板，在所述半导体元件的外侧配置的所述外部端子的搭载部弯曲，该绝缘基板的未弯曲部分和弯曲部分相对，以形成空隙。
而且，为了实现上述目的，本发明提供一种半导体装置，其具备半导体元件、含有与该半导体元件导电连接的配线图案和形成有该配线图案的绝缘基板的内插器基板、接合所述半导体元件和所述内插器基板之间的连接层以及在所述内插器基板上配置的焊球等外部端子，其特征在于，所述绝缘基板，形成具有高低差(段差)的段差部，以使在所述半导体元件的外侧配置的所述外部端子的搭载部和所述半导体元件的搭载部不在同一平面。
而且，为了实现上述目的，本发明提供一种半导体装置，其具备半导体元件、含有与该半导体元件导电连接的配线图案和形成有该配线图案的绝缘基板的内插器基板、接合所述半导体元件和所述内插器基板之间的连接层以及在所述内插器基板上配置的焊球等外部端子，其特征在于，所述绝缘基板，在比所述半导体元件的搭载部更靠外的一侧形成了狭缝。
而且，为了实现上述目的，本发明提供一种层叠型半导体装置，其特征在于，利用所述外部端子，将上述本发明所涉及的半导体装置多个层叠而成。
而且，为了实现上述目的，本发明提供一种内插器基板，其具有与半导体元件导电连接的配线图案和形成有该配线图案的绝缘基板，其特征在于，所述绝缘基板，在搭载的半导体元件的外侧配置的焊球等外部端子的搭载部弯曲，该绝缘基板的未弯曲部分和弯曲部分相对，以形成空隙。
而且，为了实现上述目的，本发明提供一种内插器基板，其具有与半导体元件导电连接的配线图案和形成有该配线图案的绝缘基板，其特征在于，所述绝缘基板形成具有高低差的段差部，以使半导体元件的搭载部和在搭载的半导体元件的外侧上配置的焊球等外部端子的搭载部不在同一平面。
而且，为了实现上述目的，本发明提供一种内插器基板，其具有与半导体元件导电连接的配线图案和形成有该配线图案的绝缘基板，其特征在于，所述绝缘基板，在比半导体元件的搭载部的更靠外一侧上形成狭缝。
根据本发明，可以得到具有优良的应力缓和能力的半导体装置、层叠型半导体装置及该半导体装置中使用的内插器基板，该应力产生于内插器基板和印刷配线板(母板)之间或者层叠型半导体装置的半导体装置之间。
附图说明
图1是表示具有代替弹性物的连接层的半导体装置的结构的说明图。
图2是表示具有代替弹性物的连接层的层叠型半导体装置的结构的说明图。
图3是表示本发明的第1实施方式所涉及的半导体装置的结构的说明图。
图4是表示本发明的第1实施方式所涉及的层叠型半导体装置的结构的说明图。
图5是表示本发明的第2实施方式所涉及的半导体装置的结构的说明图。
图6是表示本发明的第2实施方式所涉及的层叠型半导体装置的结构的说明图。
图7是表示本发明的第3实施方式所涉及的半导体装置的结构的说明图。
图8是表示本发明的第3实施方式所涉及的层叠型半导体装置的结构的说明图。
图9是表示本发明的第4实施方式所涉及的半导体装置的结构的说明图。
图10是表示本发明的第4实施方式所涉及的层叠型半导体装置的结构的说明图。
图11是表示本发明的第5实施方式所涉及的半导体装置的结构的说明图。
图12是表示本发明的第5实施方式所涉及的层叠型半导体装置的结构的说明图。
图13是表示本发明的第6实施方式所涉及的半导体装置的结构的说明图。
图14是表示本发明的第6实施方式所涉及的层叠型半导体装置的结构的说明图。
图15是表示本发明的第5、第6实施方式所涉及的半导体装置和层叠型半导体装置的绝缘基板上形成的狭缝的形状的例示。
图16是表示本发明的第5、第6实施方式所涉及的半导体装置和层叠型半导体装置的绝缘基板上形成的狭缝的形状的例示。
图17是表示本发明的第5、第6实施方式所涉及的半导体装置和层叠型半导体装置的绝缘基板上形成的狭缝的形状的例示。
图18是表示本发明的第5、第6实施方式所涉及的半导体装置和层叠型半导体装置的绝缘基板上形成的狭缝的形状的例示。
符号说明
1：绝缘基板
1a：可折叠部
2：配线图案
3：内插器基板
4：半导体元件
5：连接层
6：内部引线
7：密封树脂
8：焊球
9：印刷配线板
9a：焊接区
10，20，30，40，50，60，70：半导体装置
11：芯层
12，13：接合层
21：阻焊剂
22：空隙
41a，41b：段差部
61，61a～61g：狭缝
100，200，300，400，500，600，700：层叠型半导体装置
具体实施方式
本发明的第1实施方式
半导体装置的结构
图3是表示本发明的第1实施方式所涉及的半导体装置的结构的说明图，图4是表示其层叠型半导体装置的结构的说明图。除以下说明的事项以外，与图1、2所示的半导体装置和层叠型半导体装置相同。连接层5不限于代替弹性物的连接层，可以是使用以往的应力缓和弹性物的结构。而且，可以不设置缓和层而只设接合层。
BGA型的半导体装置20，构成内插器基板3的绝缘基板1的焊球8(半导体元件4的外侧的焊球8)搭载部向着印刷配线板9一侧(半导体元件4的非接合面)进行约180°的弯曲，形成可折叠部1a。
绝缘基板1的未弯曲部分和弯曲部分相对，以含有空隙22。由此，在可以缓和应力的同时，还有提高空间效率的效果和焊球8的缩小化的效果。
空隙22中，如图3的右半部分所示，可以填满阻焊剂。也可以使用应力缓和弹性物或代替弹性物的连接层等作为添加物，来代替阻焊剂。由此，在可折叠部的固定化、尺寸精度、平衡度等方面可以得到有利的效果。
在本实施方式中，除了像图3所示那样，作为外部端子的焊球8在半导体4的外侧(Fan-Out型)以外，还可以适用于焊球8同时在半导体元件4的下面和外侧这种情况(Fan-In/Out型)。
在图3和图4中，虽然图示省略，但配线图案2是导电性地与焊球8连接(在以下说明的作为第2～6的实施方式的说明图中的图5～14中，情况相同)。
本实施方式的效果
(1)由于在绝缘基板1的焊球搭载部上设有可折叠部1a，所以能够缓和半导体装置20与印刷配线板9(母板)之间产生的应力以及层叠型半导体装置20的半导体装置20之间产生的应力。
(2)半导体装置20层叠时，可以弹性地调整上下半导体装置20的间隔。而且，还可实现焊球等的多榫化。
本发明的第2实施方式
半导体装置的结构
图5是表示本发明的第2实施方式所涉及的半导体装置的结构的说明图，图6是表示其层叠型半导体装置结构的说明图。除以下说明的事项以外，与第1实施方式所涉及的半导体装置和层叠型半导体装置相同。
即，第1实施方式所涉及的半导体装置20的半导体元件4接合在与相对印刷配线板9的面为相反的面上，而本实施方式所涉及的半导体装置30的半导体元件4，接合于相对印刷配线板9的面上，这一点是不同的。
可折叠部1a，是构成内插器基板3的绝缘基板1的焊球8(半导体元件4的外侧的焊球8)搭载部向着印刷配线板9一侧(半导体元件4的接合面一侧)弯曲约180°来形成的。
在本实施方式中，适用于图5所示的，作为外部端子的焊球8在半导体元件4的外侧(Fan-Out型)的情况。
本发明的第3实施方式
半导体装置的结构
图7是表示本发明的第3实施方式所涉及的半导体装置的结构的说明图，图8是表示其层叠型半导体装置的结构的说明图。除以下说明的事项以外，与图1、2所示的半导体装置和层叠型半导体装置相同。连接层5不限于代替弹性物的连接层，也可以使用以往的应力缓和弹性物的结构。而且，可以不设置缓和层而只用接合层。
BGA型的半导体装置40中，构成内插器基板3的绝缘基板1的焊球8(半导体元件4的外侧的焊球8)搭载部在半导体元件4的接合部(搭载部)的下方向(图7左半部分的结构)或上方向(图7的右半部分的结构)形成了成为阶梯状的段差部41a、41b。
焊球搭载部和半导体元件4搭载部可以不在同一平面上，希望其高低差(段差)在内插器基板的厚度以上，在该封装的高度以下。
在本实施方式中，除了像图7所示的，作为外部端子的焊球8在半导体元件4的外侧情况(Fan-Out型)外，焊球8还适用于同时在半导体元件4的下面和外侧(Fan-In/Out型)。
本实施方式的效果
(1)由于焊球8搭载部和半导体元件4搭载部具有阶梯状的段差部41a、41b，所以能够缓和半导体装置40与印刷配线板9(母板)之间产生的应力，以及层叠型半导体400的半导体装置40间产生的应力。
本发明的第4实施方式
半导体装置的结构
图9是表示本发明的第4实施方式所涉及的半导体装置的结构的说明图，图10是表示其层叠型半导体装置的结构的说明图。除以下说明的事项以外，与第3实施方式所涉及的半导体装置和层叠型半导体装置相同。
即，第3实施方式所涉及的半导体装置40的半导体元件4接合在与印刷配线板9相对的面为相反的面，本实施方式所涉及的半导体装置50的半导体元件4，接合于相对印刷配线板9的面上，这一点是不同的。
在本实施方式中，适用于如图9所示的，作为外部端子的焊球8在半导体元件4的外侧的情况(Fan-Out型)。
本发明的第5实施方式
半导体装置的结构
图11是表示本发明的第5实施方式所涉及的半导体装置结构的说明图，图12是表示其层叠型半导体装置的结构的说明图。除以下说明的事项以外，与图1、2所示的半导体装置和层叠型半导体装置相同。连接层5不限于代替弹性物的连接层，可以使用以往的应力缓和弹性物的结构。而且，还可以是不设置缓和层只设有接合层。
BGA型的半导体装置60是在比半导体元件4的接合部(搭载部)的更靠外一侧，例如半导体元件4搭载部和焊球8(半导体元件4的外侧的焊球8)搭载部之间，用冲床或激光等在绝缘基板1上形成狭缝61。在狭缝61上，设计成部分地配置配线图案2。
在狭缝61上，可以填充缓冲材料、其他的塑料等。
狭缝61希望是宽1μm～1mm，长100μm～封装全长。对形状的细节在后面有叙述。
在本实施方式中，除了像图11所示的，作为外部端子的焊球8在半导体元件4外侧(Fan-Out型)的情况，也适用于焊球8同时在半导体元件4的下面和外侧(Fan-In/Out型)。
本实施方式的效果
(1)因为在比半导体元件4搭载部的更靠外一侧(这里，是焊球8搭载部和半导体4搭载部之间)，形成狭缝61，所以可以缓和半导体装置60与印刷配线板9(母板)之间产生的应力，以及层叠型半导体装置600的半导体装置60之间产生的应力。
本发明的第6实施方式
半导体装置的结构
图13是表示本发明第6实施方式所涉及的半导体装置的结构的说明图，图14是表示其层叠型半导体装置的结构的说明图。除以下说明的事项以外，与第5实施方式所涉及的半导体装置和层叠型半导体装置相同。
即，第5实施方式所涉及的半导体装置60的半导体元件4接合在与印刷配线板9相对的面为相反的面，而本实施方式所涉及的半导体装置70的半导体元件4，接合于相对印刷配线板9的面上，这一点是不同的。
在本实施方式中，适用于图13所示的，作为外部端子的焊球8在半导体元件4的外侧的情况(Fan-Out型)。
狭缝形状
上述第5、第6实施方式所涉及的半导体装置和层叠型半导体装置中，狭缝61按以下说明，可取得各种形状。
图15～图18例示出本发明第5、第6实施方式所涉及的半导体装置和层叠型半导体装置的绝缘基板1上所形成的狭缝61的形状。
图15的狭缝61a，与位于图中央的半导体元件4搭载部的长边平行，完全分离半导体元件4搭载侧和焊球8的焊接/接触侧。另一方面，狭缝61b，61c与半导体元件4搭载部的长边平行，不完全分离半导体元件4搭载侧和焊球8的焊接/接触侧(狭缝61b是长方形的窗口形状，狭缝61c是一端分离的梳齿状)。
即，狭缝61a～61c与位于图中央的半导体元件4搭载部的长边平行，将半导体元件4搭载部和半导体4的外侧所配置的焊球8的搭载部完全或部分地分离。
图16的狭缝61d与位于图中央的半导体元件4搭载部的长边(或者短边)成直角，在半导体元件4搭载部的外侧，梳齿状地分离焊球8的焊接/接触区域。而且，狭缝61e是长方形的窗口形状，与半导体元件4搭载部的长边(或者短边)成直角，在半导体元件4搭载部的外侧，分离焊球8的焊接/接触区域。
即，狭缝61d、61e与位于图中央的半导体元件4搭载部的长边或者短边相垂直，完全或部分地分离半导体元件4搭载部和在半导体元件4的外侧上配置的焊球8的搭载部。
图17表示复合方式，其具有图15和图16中表示的狭缝61a～61e的全部方式。
图18的狭缝61f与位于图中央的半导体元件4搭载部的短边平行，完全分离半导体元件4搭载侧和焊球8的焊接/接触侧。另一方面，狭缝61g与半导体元件4搭载部的短边平行，不完全分离半导体元件4搭载侧和焊球8的焊接/接触侧(狭缝61g是长方形的窗口状)。
即，狭缝61f、61g与位于图中央的半导体元件4搭载部的短边平行，完全或部分地分离半导体元件4搭载部和在半导体元件4的外侧上配置的焊球8的搭载部。
代替弹性物的连接层5的方式
与所述的说明有一部分重复，但代替弹性物的连接层5的获取方式是如下所述。
(1)连接层5具有由生成破坏、偏移(滑动)或剥离的材质构成的层，或者具有产生破坏、偏移(滑动)或剥离的结构，此破坏、偏移(滑动)或剥离产生于半导体元件4和连接层5的接合界面的一部分、内插器基板3和连接层5的接合界面的一部分或者连接层5内的层间界面的一部分，是由于半导体元件4和内插器基板3之间的应力作用而产生。
(2)连接层5具有由在半导体元件4和内插器基板3不分离的范围内该连接层5内部的一部分产生破坏或偏移(滑动)的材质来构成的层，或者，具有产生破坏或偏移(滑动)的结构，此破坏或偏移(滑动)是由于半导体元件4和内插器基板3之间的应力作用而产生。
(3)半导体元件4和内插器基板3通过树脂保持部分或整体以使其不分离，并且，连接层5具有由生成破坏、偏移(滑动)或剥离的材质构成的层，或者具有产生破坏、偏移(滑动)或剥离的结构，此破坏、偏移(滑动)或剥离产生于半导体元件4和连接层5的接合界面、内插器基板3和连接层5的接合界面或者连接层5内的层间界面，是由于半导体元件4和内插器基板3之间的应力作用而产生。
(4)半导体元件4和内插器基板3通过树脂保持部分或整体，以使其不分离，并且，连接层5具有由在该连接层5内部产生破坏或偏移(滑动)的材质构成的层，或者，具有产生破坏或偏移(滑动)的结构，是由于半导体元件4和内插器基板3之间的应力作用而产生。
(5)连接层5具有由带(薄膜)或糊剂构成的层。
(6)连接层5是含有芯层11和接合层12、13来构成的，该接合层用于将芯层11接合于半导体元件4和内插器基板3。
(7)连接层5由单层或2层的接合层构成。
(8)连接层5由具有2层以上的接合力的芯层构成。
(9)连接层5具有将光固化性物质(感光材料)薄膜化的干燥薄膜材料、内部具有液态层的带有机械结构的薄膜材料或者用Ag糊剂材料构成的层。
下面，更具体地说明代替弹性物的连接层5的获取方式。
单层连接层
连接层5由单层的薄膜基材和沁入此基材的接合剂构成。将该接合剂的对于半导体元件4或内插器基板3的接合力设成1～500gf(0.01～5N)/mm2之间的比较弱的状态，使得在接合对象之间产生偏移(滑动)或剥离，来吸收应力。
单层连接层
连接层5是由包含树脂材料和装填物等填充材料的糊剂构成的。在0.01～5N/mm2以上的应力作用下，在树脂与填充材料的界面上的部分或全面地产生剥离等，或者在树脂材料内部(基体)部分或全面地产生裂纹、破裂等，来吸收应力。
2层连接层
连接层5是将沁入上述接合剂的单层的薄膜基材以2张重合来制成2层结构。将该接合剂对于半导体元件4或内插器基板3的接合力调整成0.01～5N/mm2之间的比较弱的状态，使得在接合对象之间，或者2层的薄膜基材之间产生偏移(滑动)或剥离等，来吸收应力。
2层连接层
连接层5是将沁入上述接合剂的单层的薄膜基材和与该薄膜基材接合力不同的薄膜基材进行2张重合来制成2层结构。将该接合剂的对于半导体元件4或内插器基板3的接合力调整成0.01～5N/mm2之间的比较弱的状态，使得在接合对象之间，或者2层的薄膜基材之间产生偏移(滑动)或剥离等，来吸收应力。
3层连接层
连接层5是将3张沁入上述接合剂的单层薄膜基材，或者2张该薄膜基材和1张与该薄膜基材的接合力不同的薄膜基材进行重合(不考虑重合顺序)制成3层结构。将该接合剂对于半导体元件4或内插器基板3的接合力调整成0.01～5N/mm2之间的比较弱的状态，使得在接合对象之间，或者同种或异种的薄膜基材之间产生偏移(滑动)或剥离等，来吸收应力。
2层连接层(连接层的方向性的例子)
连接层5是将2张沁入上述接合剂的单层的薄膜基材(芯层11A，11B)，或者1张该薄膜基材和1张与该薄膜基材的接合力不同的薄膜基材进行重合，制成2层结构(将对半导体元件4或内插器基板3的接合力调整成0.01～5N/mm2之间的比较弱的状态)，各层在剥离或分裂强度上具有方向性(例如，X方向上强，Y方向上弱)。例如，90度转向重合同种的2张薄膜基材，使得有意地产生各层的剥离、分裂等，吸收施加于半导体元件4上的来自于360度任一XY面的应力。而且，上下2层的接合层的方向的改变可以在45～135度的范围。
3层以上连接层(用芯层吸收的例子)
连接层5是将3张以上沁入上述接合剂的单层的薄膜基材(芯层11A、11B)，或者2张该薄膜基材和1张以上与该薄膜基材的接合力不同的薄膜基材进行重合，制成3层以上的结构(将对半导体元件4或内插器基板3的接合力调整成0.01～5N/mm2之间的比较弱的状态)，各层在剥离或分裂强度上具有方向性(例如，X方向上强，Y方向上弱)。例如，以90度转向来重合同种的2张薄膜基材(芯层11A)，将与芯层11A不同的同种的2张的薄膜基材(芯层11B)进行90度转向来夹住芯层11A从而进行重合，通过产生各层的剥离，分裂等，来吸收施加于半导体元件4上的来自于360度任一XY面的应力。而且，同种的上下2层的接合层的方向的改变，可以在45～135度的范围。
在上述具体例子中，例举了将芯层沁入接合剂的方式，但在这些具体例子中，也可以采用将具有接合力的接合层以其他的方法设置于单侧或两侧的方式。
接合强度的调整
在下面，例示出调整连接层5的接合力的方法。
(1)减少糊剂基材的量，增多与装填物等的直接接合性无关的部分的比例，使得连接层内部的以及与接合对象的接合面积减少，来抑制接合强度使其变低。
(2)通过将接合剂不均匀(不均一)地沁入，可以实现接合强度的变更(0～100％)。
(3)部分地沁入接合剂，使得连接层内部的以及与接合对象的接合面积减少，来抑制接合强度使其变低。
(4)具有2层以上的芯层时，变更各层沁入的接合剂，将接合层之间的接合强度调整得比接合层与接合对象的接合强度低，使得接合层间可以先产生偏移(滑动)或剥离等。
代替弹性物的连接层5的效果
利用使用代替弹性物的连接层5的实施方式，获得以下效果。
(1)通过采用在半导体元件和内插器基板之间的应力起作用时，产生破坏、偏移(滑动)或剥离的材质构成的连接层，或者通过使用具有产生破坏、偏移(滑动)或剥离的结构的连接层，能得到缓和该应力的半导体装置。这里，缓和是指吸收、分散等。
(2)因为不需要使用以往的应力缓和弹性物，所以在构成半导体装置及内插器基板的方面，能够降低材料价格，而且，与以往的应力缓和弹性物相比，其获取也容易。
本发明的其他的实施方式
本发明不限于上述各实施方式，可以在不脱离或变更本发明的技术思想的范围内进行种种变形。
例如，在上述实施方式中，以BGA型为例，进行说明，但也适用于产生同样问题的半导体装置，例如CSP型或SIP型的半导体装置。而且，也可适用于MCP(多芯片封装)。

Claims (8)

1.一种半导体装置，其具备半导体元件、内插器基板、连接层以及外部端子，其中，所述内插器基板具有导电连接所述半导体元件的配线图案和形成有该配线图案的绝缘基板，所述连接层将所述半导体元件和所述内插器基板之间接合，所述外部端子是所述内插器基板上配置的焊球等外部端子，
其特征在于，所述绝缘基板，在比所述半导体元件的搭载部更靠外侧的位置上形成狭缝。
2.根据权利要求1所述的半导体装置，其特征在于，所述狭缝形成于所述半导体元件的搭载部和在所述半导体元件的外侧配置的所述外部端子的搭载部之间。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述狭缝相对于所述半导体元件的搭载部的长边或短边平行地形成，完全或部分地分离所述半导体元件的搭载部和在所述半导体元件的外侧配置的所述外部端子的搭载部。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，所述狭缝相对于所述半导体元件的搭载部的长边或短边垂直地形成，完全或部分地分离在所述半导体元件的外侧配置的所述外部端子的搭载部。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，所述连接层具有应力缓和弹性物连接层或代替弹性物的连接层。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，所述半导体装置是BGA型、CSP型、SIP型的半导体装置，或是BGA型、CSP型、SIP型的复合体MCP，即多芯片封装的半导体装置。
7.一种层叠型半导体装置，其特征在于，利用所述外部端子，将多个权利要求1至6的任一项所述的半导体装置层叠而成。
8.一种内插器基板，其具有导电连接半导体元件的配线图案和形成有该配线图案的绝缘基板，其特征在于，所述绝缘基板在比半导体元件的搭载部更靠外侧的位置上形成狭缝。
CN2009101498776A 2006-11-17 2007-11-16 半导体装置、层叠型半导体装置以及内插器基板 Expired - Fee Related CN101604678B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-311850 2006-11-17
JP2006311850A JP5028968B2 (ja) 2006-11-17 2006-11-17 半導体装置、積層型半導体装置およびインターポーザ基板
JP2006311850 2006-11-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007101927202A Division CN101183670B (zh) 2006-11-17 2007-11-16 半导体装置、层叠型半导体装置以及内插器基板

Publications (2)

Publication Number Publication Date
CN101604678A true CN101604678A (zh) 2009-12-16
CN101604678B CN101604678B (zh) 2012-02-22

Family

ID=39416112

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2009101498776A Expired - Fee Related CN101604678B (zh) 2006-11-17 2007-11-16 半导体装置、层叠型半导体装置以及内插器基板
CN2009101498780A Expired - Fee Related CN101604681B (zh) 2006-11-17 2007-11-16 半导体装置、层叠型半导体装置以及内插器基板
CN2007101927202A Expired - Fee Related CN101183670B (zh) 2006-11-17 2007-11-16 半导体装置、层叠型半导体装置以及内插器基板

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN2009101498780A Expired - Fee Related CN101604681B (zh) 2006-11-17 2007-11-16 半导体装置、层叠型半导体装置以及内插器基板
CN2007101927202A Expired - Fee Related CN101183670B (zh) 2006-11-17 2007-11-16 半导体装置、层叠型半导体装置以及内插器基板

Country Status (5)

Country Link
US (2) US20080116559A1 (zh)
JP (1) JP5028968B2 (zh)
KR (1) KR100892203B1 (zh)
CN (3) CN101604678B (zh)
TW (1) TW200832659A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671681B2 (ja) * 2009-03-05 2015-02-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 積層型半導体装置
US8363418B2 (en) 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
JP6594556B1 (ja) * 2018-01-17 2019-10-23 新電元工業株式会社 電子モジュール
KR20200098783A (ko) * 2019-02-12 2020-08-21 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
JP7135999B2 (ja) * 2019-05-13 2022-09-13 株式会社オートネットワーク技術研究所 配線基板
CN112588222B (zh) * 2020-11-25 2022-02-18 浙江大学 声表面波调控孔隙率与排布的多孔聚合物制备装置与方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
JPH07201912A (ja) * 1993-12-28 1995-08-04 Hitachi Cable Ltd フィルムキャリア方式半導体装置及びフィルムキャリア
JPH0831868A (ja) * 1994-07-21 1996-02-02 Hitachi Cable Ltd Ｂｇａ型半導体装置
US5747874A (en) * 1994-09-20 1998-05-05 Fujitsu Limited Semiconductor device, base member for semiconductor device and semiconductor device unit
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
JP2755252B2 (ja) * 1996-05-30 1998-05-20 日本電気株式会社 半導体装置用パッケージ及び半導体装置
US6617193B1 (en) * 1997-04-30 2003-09-09 Hitachi Chemical Company, Ltd. Semiconductor device, semiconductor device substrate, and methods of fabricating the same
JP2924854B2 (ja) * 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
JP2000260792A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置
JP3180800B2 (ja) 1999-04-08 2001-06-25 カシオ計算機株式会社 半導体装置及びその製造方法
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
JP2002289741A (ja) * 2001-03-23 2002-10-04 Nec Kyushu Ltd 半導体装置
JP4103342B2 (ja) * 2001-05-22 2008-06-18 日立電線株式会社 半導体装置の製造方法
JP3705235B2 (ja) * 2002-04-16 2005-10-12 日立電線株式会社 半導体装置の製造方法
JP4225036B2 (ja) 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
JP3900093B2 (ja) * 2003-03-11 2007-04-04 日立電線株式会社 モールド金型及びそれを用いた半導体装置の製造方法
TW200514484A (en) * 2003-10-08 2005-04-16 Chung-Cheng Wang Substrate for electrical device and methods of fabricating the same
JP4291209B2 (ja) * 2004-05-20 2009-07-08 エルピーダメモリ株式会社 半導体装置の製造方法
US7154175B2 (en) * 2004-06-21 2006-12-26 Intel Corporation Ground plane for integrated circuit package
KR100715316B1 (ko) * 2006-02-13 2007-05-08 삼성전자주식회사 유연성 회로 기판을 이용하는 반도체 칩 패키지 실장 구조

Also Published As

Publication number Publication date
CN101604681B (zh) 2012-03-14
JP2008130678A (ja) 2008-06-05
CN101183670B (zh) 2011-06-22
TW200832659A (en) 2008-08-01
CN101183670A (zh) 2008-05-21
US20080116559A1 (en) 2008-05-22
TWI363412B (zh) 2012-05-01
JP5028968B2 (ja) 2012-09-19
US20100171210A1 (en) 2010-07-08
KR20080045079A (ko) 2008-05-22
CN101604681A (zh) 2009-12-16
KR100892203B1 (ko) 2009-04-07
CN101604678B (zh) 2012-02-22

Similar Documents

Publication Publication Date Title
CN101183670B (zh) 半导体装置、层叠型半导体装置以及内插器基板
TW258829B (zh)
US5627405A (en) Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
JP2008166439A (ja) 半導体装置およびその製造方法
KR20020095061A (ko) 반도체장치 및 그 제조방법
JP2005203497A (ja) 半導体装置およびその製造方法
CN110211884A (zh) 高密度三维叠层自对准集成封装方法
CN101371354A (zh) 倒装附着且底填充堆叠的半导体装置
JP2013038106A (ja) 半導体装置および半導体装置の製造方法
CN100442502C (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
JP2001077294A (ja) 半導体装置
US20080185729A1 (en) Semiconductor element unit and complex thereof, semiconductor device and module thereof, assembled structure thereof and film substrate connection structure
US7468553B2 (en) Stackable micropackages and stacked modules
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
CN1885528A (zh) 倒装片封装结构
JP4123321B2 (ja) 配線基板の接合方法
TWI364825B (en) Soldering substrate, electrocial soldering structure and method for soldering same
JP2007294560A (ja) 半導体装置およびその製造方法
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
JP4324773B2 (ja) 半導体装置の製造方法
JP4030220B2 (ja) 半導体チップの実装構造
JP2010258302A (ja) 超音波フリップチップ実装方法およびそれに用いられる基板
JP4342577B2 (ja) 半導体チップの実装構造
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP2007227557A (ja) 半導体実装体及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120222

Termination date: 20131116