CN101495975A - 存储控制装置、存储装置及存储控制方法 - Google Patents
存储控制装置、存储装置及存储控制方法 Download PDFInfo
- Publication number
- CN101495975A CN101495975A CNA2007800283117A CN200780028311A CN101495975A CN 101495975 A CN101495975 A CN 101495975A CN A2007800283117 A CNA2007800283117 A CN A2007800283117A CN 200780028311 A CN200780028311 A CN 200780028311A CN 101495975 A CN101495975 A CN 101495975A
- Authority
- CN
- China
- Prior art keywords
- memory
- access
- unit
- address
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Dram (AREA)
- Image Input (AREA)
- Memory System (AREA)
Abstract
本发明的存储控制装置包括:指令生成部(102),将从主机发行的所述存储器存取请求分割成按每一存储装置的存取指令;指令发行部(104)、(105),对所述多个存储装置发行存取指令;以及数据控制部(106),在主机(200)和存储器(0)、(1)之间按需要转换数据,指令生成部(102)在与分割后的多个存取指令相对应的所述多个存储装置的物理地址相同或不同的情况下,进行对多个存储装置输出相同的物理地址的控制和输出不同的物理地址的控制的转换。
Description
技术领域
本发明涉及为了增加所使用的存储频带,在扩充了存储数据总线宽度的系统中,对于来自主机的对任意地址的存取,力求提高实效传输效率的存储控制装置、存储装置及存储控制方法。
背景技术
通常,在包括图像处理装置的信息处理设备中,为了记忆庞大的数据,而使用大容量且成本低的DRAM。尤其,近几年的图像处理装置由于针对MPEG2(Moving Picture Experts Group Phase2:活动图像压缩标准-2)和H264等的HD(High Definition:高清晰度)图像处理,以及多信道同时处理、高画质三维图形处理等,不仅需要存储容量,而且还需要具有较高的数据传输能力(以下记述为存储频带)的DRAM。
通常,为了实现高存储频带,为一般所知的方法有:(1)提高总线的工作频率的方法;(2)加宽存储器的总线宽度的方法,或者并用方法(1)、(2)的方法等。
另一方面,一般DRAM在进行存取之际,事前需要指定进行存取的Bank(存储体)/Row(行),并需要进行激活处理。而且,在同一存储体中改变进行存取的行的情况下,需要暂且对存取后的行进行预充电处理,并需要对重新存取的行进行激活处理。由于在这些激活处理期间和预充电处理期间中,不能对该存储体进行存取,所以在同一存储体内转换行的时候,发生不可存取期间,从而在数据总线中产生空位。于是,为了弥补此缺点,通常在DRAM存取控制中,在执行向某一特定的存储体传输数据之中,通过执行其他的存储体的激活处理、预充电处理,来掩蔽上述不可存取期间,从表面上看,进行在数据总线上能够持续数据传输的所谓存储体交错存取控制。为了使此存储体交错存取有效地发挥作用,需要其他的存储体的数据传输时间超过上述不可存取期间。
然而,为了实现高存储频带,在无论采取上述(1)、(2)的任一对应的情况下,由于针对每一单位时间的数据传输量的增加,上述不可存取期间的绝对时间不变,所以掩蔽上述不可存取期间所需要的数据传输量会增加。其结果,只要不增加其他的存储体的数据传输量,即,只要不增加每个存取的传输大小,则即使进行了上述存储体交错存取控制,由于不能充分实现上述不可存取期间的掩蔽,因此在数据总线产生空位,从而发生存取效率的降低。这意味着在屡次发生传输大小小的存取的系统中,会招致大幅度的存取效率的降低。
作为针对这个问题的以往的方法,记述在专利文献1中。图31表示此以往方法的电路结构。在此方法中,以计数器0、1的信号为基础,在指令生成单元中,通过以特定的定时将存储装置0、1进行交替时分存取,并通过以其他的装置的数据传输时间来掩蔽在单独装置发生的不可存取期间,从而实现总线的存取效率的提高。在此控制中,为了实现高存储频带,在无论采取上述(1)、(2)的任一对应的情况下,由于通过其他的装置的存取可以掩蔽以同一装置内的存储体交错存取控制无法全部掩蔽的不可存取期间,所以能够不增加每个存取的传输大小而防止存取效率的降低。这意味着即使在屡次发生传输大小小的存取的系统中,也能够抑制存取效率的降低。
专利文献1:(日本)特开平9-190376号公报
然而,在上述以往技术中,尽管利用着多个装置,但由于能够同时存取的装置为一个,因此系统能够使用的最大存储频带,被限定在一个装置所具有的存储频带中。因此,在上述以往技术中,为了增大使用存储频带,只有扩大每个装置的总线宽度,或者提高工作频率,即,只有使用更高速的DRAM(DDR、DDR2、DDR3其他)。
作为扩充总线宽度以增加数据传输频带的构成,可以考虑如图32的构成。在此存储控制装置中,最大存储频带比图31的扩大,且8字节存取和4字节存取变为可能。但是,对于传输量小的存取或在图像处理中经常使用的任意的非连续性存取,存在大量进行无用的传输的问题。
还有,DRAM的最小存取单位以“总线宽度×最小脉冲串数”来决定。在上述高速DRAM中,因为相对于SDRAM的最小脉冲串数为1,规定DDR为2,DDR2为4,DDR3为8,所以与进行扩大总线宽度的对应同样,即使使用高速DRAM,也存在使最小存取单位增加的问题。这个所谓最小存取单位对于一次的存取,必然表示所传输的最小数据传输量,所有存取请求以此最小存取单位的整数倍而被传输。因而,此最小存取单位增大,造成对于传输量小的存取或在图像处理中经常使用的任意的非连续性存取进行多数无用的传输的情况,结果,导致实效传输效率的降低。
具体的例子如图33所示。图33表示,为了使存储频带成为两倍,将使用以100MHz工作的4字节总线的SDRAM系统设为总线宽度为加倍的8字节的例子。在此,当然,利用存储频带成为两倍,或者,如图33所示,4字节传输之类的小存取,来自8n+4字节地址的8字节传输之类的,来自地址边界不一致的位置的传输等,有效数据和无效数据成为同一大小,从而使存取效率减半。结果,即使能够利用的存储频带成为两倍,因为存取效率减半,所以实际使用的存储频带成为与总线宽度扩充前同样的400MB/s,存在完全失去扩充总线的效果的情况。
发明内容
本发明为了解决上述问题,以提供实现高存取效率的存储控制装置、存取装置及存取控制方法为目的,以便抑制在进行存储器总线宽度的扩充或在通过使用高速DRAM进行使用存储频带的扩充之时的无效数据传输量的增加。
为了解决所述以往的问题,本发明的存储控制装置是,与发行存储器存取请求的主机以及多个存储部件连接,以控制存储部件的存取的存储控制装置,包括:指令控制单元,将由所述主机发行的所述存储器存取请求分割为按每一存储部件的存取指令,从而向所述多个存储部件发行存取指令;以及数据控制单元,在所述存储器存取请求是写入请求的情况下,将来自主机的写入数据分割为按每一所述多个存储部件的数据,从而向各个存储部件输出,在所述存储器存取请求是读出请求的情况下,将来自所述多个存储部件的读出数据进行组合,从而向所述主机输出,所述指令控制单元,在与分割后的多个存取指令对应的所述多个存储部件的物理地址相同及不同的情况下,对向多个存储部件输出相同的物理地址的控制和输出不同的物理地址的控制进行转换。
根据此构成,具有扩大存储频带,且不使最小存取单位增加即能抑制无效的数据传输的增加之效果。即,不但存储频带(一个存储部件的总线宽度)×(存储部件的个数)被扩大,而且,可以设来自主机的所能够存取的最小存取单位为一个存储部件的总线宽度。
在此,也可以是,所述指令控制单元通过所述多个存储部件的共同的地址总线和所述多个存储部件的各自的电路片选择信号,与所述多个存储部件连接,所述指令控制单元,在分割后的多个存取指令表示相同的物理地址的情况下,通过使所述各自的电路片选择信号同时有效,从而向所述多个存储部件输出相同的物理地址,在分割后的多个存取指令表示不同的物理地址的情况下,通过错开定时以使所述各自的电路片选择信号有效,从而向所述多个存储部件输出不同的物理地址,所述数据控制单元,在所述存储器存取请求是写入请求的情况下,将来自主机的写入数据分割为按每一所述多个存储部件的数据,从而按照所述存取指令的定时向各个存储部件输出,在所述存储器存取请求是读出请求的情况下,按照所述存取指令的定时将从所述多个存储部件读出的数据进行组合,从而向所述主机输出。
根据此构成,因为不需要将独立的地址总线布线给所述多个存储部件,所以能够消减地址总线的布线面积,从而能够使电路面积小型化。
在此,也可以是,所述指令控制单元包括:指令生成部以及按每一存储部件所设置的指令发行部,所述指令生成部将所述存储器存取请求中所包含的逻辑地址转换为按每一存储部件的物理地址,并分割为按每一存储部件的存取指令,所述各个指令发行部向对应的存储部件发行来自所述指令生成部的存取指令,所述指令生成部向多个指令发行部同时输出多个存取指令。
在此,也可以是,所述指令控制单元包括:指令生成部以及按每一存储部件所设置的指令发行部,所述指令生成部将所述存储器存取请求中所包含的逻辑地址转换为按每一存储部件的物理地址,并分割为按每一存储部件的存取指令,所述各个指令发行部向对应的存储部件发行来自所述指令生成部的存取指令,所述指令生成部在与分割后的多个存取指令对应的所述多个存储部件的物理地址相同的情况下,以相同的定时向多个指令发行部输出多个存取指令,在与分割后的多个存取指令对应的所述多个存储部件的物理地址不相同的情况下,以不同的定时向多个指令发行部输出多个存取指令。
在此,也可以是,所述多个存储部件是两个第一、第二存储部件,所述指令控制单元将所述存取请求转换为第一存取指令和第二存取指令,第一及第二存储部件存储数据,以便在所述存取请求设第一存储部件的数据为开头,且该数据的开头与包含第一及第二存储部件的数据的数据总线的边界对齐的情况下,使与所述第一存取指令对应的物理地址和与所述第二存取指令对应的存取指令的物理地址相同;以及第一及第二存储部件存储数据,以便在所述存取请求设第二存储部件的数据为开头,且该数据的开头与包含第一及第二存储部件的数据的数据总线的边界不对齐的情况下,使与所述第一存取指令对应的物理地址和与所述第二存取指令对应的存取指令的物理地址不相同。
在此,也可以是,所述指令控制单元在与多个存取指令对应的所述多个存储部件的物理地址不同的情况下,通过按每一存储部件来延迟地址及电路片选择信号的输出定时,从而对多个存储部件的同一地址和不同地址进行转换。
在此,也可以是,所述多个存储部件是第一~第m存储部件,所述多个存储部件各自具有N字节的最小存取单位,所述逻辑地址空间具有沿着被反复配置的单位区域的连续的逻辑地址,在各个单位区域,按顺序配置与第一~第m存储部件互相对应的m个“N×整数”字节区域。
在此,也可以是,在各个单位区域中,第一~第m存储部件的物理地址是共同的,所述指令控制单元,在所述存取请求为不超过所述单位区域的数据大小的存取请求的情况下,向所述第一~第m存储部件之中的与该存取请求对应的存储部件同时发行存取指令。
在此,也可以是,所述第一~第m存储部件各自具有i个存储体,在所述逻辑地址空间,反复配置p个第一~第p所述单位区域,所述第一~第p单位区域具有共同的行地址、不同的列地址,在各个所述第一~第p单位区域中,所述m个“N×整数”字节区域的存储体地址是共同的,所述第一~第p单位区域彼此的存储体地址不相同。
根据此构成,能够实现在同一周期内的所述m个的地址对共同的多个存储部件的存取,且被配置在逻辑性的连续地址空间的相邻的所述p个行地址的共同的m个地址在共同的多个存储部件的单位之间,能够实现起因于存储器存取定时限制的行地址的转换时间的最短化。
在此,也可以是,所述多个存储部件被作为记忆图像的帧缓存来使用,所述多个存储部件各自具有N字节的最小存取单位,所述逻辑地址空间具有沿着被反复配置的单位区域的连续的逻辑地址,在各个单位区域,按顺序配置与所述多个存储部件互相对应的多个“N×整数”字节区域,对应于所述图像的水平地址相邻配置A个单位区域,对应于垂直地址配置B个单位区域。
根据此构成,在对所述帧缓存进行存取的情况下,能够在所述帧缓存的水平方向上以所述存储装置单位的存取对齐进行存取,在所述帧缓存的垂直方向上以行单位的存取对齐进行存取。
在此,也可以是,所述各个单位区域内的多个“N×整数”字节区域的存储体地址、行地址以及列地址是共同的。
根据此构成,能够针对与所述单位区域内对应的不同存储部件,同时以同一地址进行存取。
在此,也可以是,在所述帧缓存的水平方向或者垂直方向相邻的所述单位区域具有不同的存储体地址,所述指令控制单元发行所述存取指令,以便通过存储体交错存取对相邻的所述单位区域进行存取。
在此,也可以是,所述m为2。
在此,也可以是,所述两个存储部件被作为记忆图像的帧缓存来使用,所述两个存储部件各自具有N字节的最小存取单位,在各个单位区域,交替配置与所述两个存储部件互相对应的两个“N×整数”字节区域,对应于所述图像的水平地址相邻配置A个单位区域,对应于垂直地址配置B个单位区域,来自所述主机的存取请求包含水平地址和行单位的垂直地址。
根据此构成,在对所述帧缓存进行存取的情况下,能够在所述帧缓存的水平方向上以所述存储装置单位的存取对齐进行存取,在所述帧缓存的垂直方向上以行单位的存取对齐进行存取。
在此,也可以是,所述指令控制单元通过所述多个存储部件的共同的第一地址总线,和所述多个存储部件的各自的第二地址总线,以及所述多个存储部件的各自的电路片选择信号与所述多个存储部件连接,所述第一地址总线是构成地址总线的一部分地址信号线,所述第二地址总线是构成地址总线的其他部分的地址信号线。
在此,也可以是,所述指令控制单元,在分割后的多个存取指令表示相同的物理地址的情况下,通过使所述各自的电路片选择信号和第一及第二地址总线同时有效,从而向所述多个存储部件输出相同的物理地址,在分割后的多个存取指令表示不同的物理地址且第一地址总线表示不同的物理地址的情况下,通过错开输出所述各自的电路片选择信号及第一、第二地址总线的定时以使所述各自的电路片选择信号及第一、第二地址总线有效,从而向所述多个存储部件输出不同的物理地址,在分割后的多个存取指令表示不同的物理地址且第二地址总线表示不同的物理地址的情况下,通过使所述各个电路片选择信号和第一以及第二地址总线同时有效,从而向所述多个存储部件输出不同的物理地址。
在此,也可以是,所述多个存储部件被作为记忆图像的帧缓存来使用,所述多个存储部件各自具有N字节的最小存取单位,所述逻辑地址空间具有沿着被反复配置的单位区域的连续的逻辑地址,在各个单位区域,按顺序配置与所述多个存储部件互相对应的多个“N×整数”字节区域,所述帧缓存由多个矩形区域构成,在所述矩形区域,对应于水平地址相邻配置E个单位区域,对应于垂直地址配置F个单位区域。
在此,也可以是,所述各个矩形区域内的多个所述单位区域具有共同的存储体地址及共同的行地址,左右相邻的两个所述矩形区域具有不同的存储体地址,上下相邻的两个所述矩形区域具有任意的存储体地址及不同的行地址。
根据此构成,在矩形区域内的列地址的垂直方向上为连续,且在对所述帧缓存进行存取的情况下,能够在所述帧缓存的水平方向上以所述存储部件单位的存取对齐进行存取,在所述帧缓存的垂直方向上以行单位的存取对齐进行存取。
在此,也可以是,在各个单位区域,与所述多个存储部件互相对应的多个“N×整数”字节区域按与所述多个存储部件的排列相对应的顺序被配置。
在此,也可以是,所述各个矩形区域内的多个所述单位区域由任意单一的所述存储部件构成,且具有共同的存储体地址,左右相邻的两个所述矩形区域具有不同的列地址,上下相邻的两个所述矩形区域由不同的存储部件的单位区域构成,且该上下相邻的两个所述矩形区域的任意的存储体地址及列地址不相同。
在此,也可以是,在各个单位区域,与所述多个存储部件互相对应的多个“N×整数”字节区域按与所述多个存储部件的排列相对应的顺序被配置。
在此,也可以是,在由一行以上连续的G行构成的第一小矩形区域的各个单位区域,所述多个“N×整数”字节区域按与所述多个存储部件的排列相对应的顺序被配置,在由相邻的一行以上连续的H行构成的第二小矩形区域的各个单位区域,所述多个“N×整数”字节区域按与所述第一小矩形区域不同的顺序被配置,所述第一小矩形区域和所述第二小矩形区域的关系在所述矩形区域被反复。
而且,本发明的存储装置是一种被单一封装的存储装置,包括:多个存储部件;指令接口,从外部接收存取指令,以供给所述多个存储部件;数据总线,被位分割为与所述多个存储部件的数量相同的部分总线;以及数据接口,按照从外部供给的同步信号,在外部和所述多个存储部件各自之间通过所述数据总线独立进行数据的输入输出。
根据此构成,即使在多个存储部件被单一封装的情况下,也能够与所述存储控制装置互相结合,从而实现高存取效率。
在此,也可以是,所述指令接口在所述同步信号的一个周期期间,接收被时分多路复用后的多个存取指令,所述存储装置还包括,反多路复用部,对通过所述指令接口接收的、被时分多路复用后的存取指令进行反多路复用,并将存取指令分配给所对应的存储部件。
根据此构成,能够通过封装化而使对封装的存取指令供给高速化,其结果为,能够减少封装的管脚数及封装的布线数。
在此,也可以是,所述指令接口接收使所述多个存储部件各自有效或者无效的多个选择信号,并将所接收的选择信号供给所对应的存储部件。
根据此构成,能够向封装内的多个存储部件分别供给选择信号,从而可以使各自的存取变容易。
在此,也可以是,所述指令接口接收表示所述多个存储部件的每一个是有效或无效的部件信息,所述存储装置还包括,转换单元,将所述部件信息转换为所述多个存储部件的各自的选择信号,并向各个存储部件供给转换后的选择信号。
根据此构成,因为以向封装供给部件信息来取代向封装内的多个存储部件分别供给选择信号,所以能够减少封装的管脚数及封装的布线数。
而且,本发明的存储控制装置是与发行存储器存取请求的主机以及多个存储部件连接,以控制存储部件的存取的存储控制装置,包括:指令控制单元,将由所述主机发行的所述存储器存取请求分割为按每一存储部件的存取指令;多路复用单元,在供给所述多个存储部件的同步信号的一个周期期间内,对多个存取指令进行时分多路复用,并发行被时分多路复用后的存取指令;数据总线,被位分割为与所述多个存储部件的数量相同的部分总线;以及数据控制单元,在所述存储器存取请求是写入请求的情况下,将来自主机的写入数据分割为按每一所述多个存储部件的数据,从而向各个存储部件输出,在所述存储器存取请求是读出请求的情况下,将来自所述多个存储部件的读出数据进行组合,从而向所述主机输出。
根据此构成,能够减少从存储控制装置到多个存储部件的布线数。
而且,本发明的存储控制方法及半导体装置具有与上述同样的构成。
根据本构成,能够抑制在进行存储器总线宽度的扩充,或在通过使用高速DRAM进行使用存储频带的扩充之时的无效数据传输量的增加,从而实现高存取效率。
根据本发明的存储控制装置,为了扩大利用存储频带,即使在扩充了总线宽度的情况下,或者在使用了所谓DDR、DDR2、DDR3之类的高速DRAM的情况下,因为可以抑制存储器的最小存取单位的增加;以及即使在传输量少的存取或存在图像处理时频繁发生任意的非连续性存取的系统中,因为可以抑制无效数据传输的增加,所以能够实现高存储器存取效率。并且,能够在消减无用的传输以改善实效传输效率的同时,改善存储部件所特有的(尤其是DRAM)发生存储开销,在消减存储系统的总频带宽度的同时,消减系统LSI的端子数和LSI与存储部件之间的布线数。同时,由此能够实现成本的大幅度消减。
通过将本发明中的多个芯片的存储部件替换成一个存储封装,从而能够在消减本发明的所述无用的传输以改善实效传输效率的同时,改善存储部件所特有的(尤其是DRAM)发生存储开销,且能够在消减存储系统的总频带宽度的同时,进一步消减系统内的封装芯片数以大幅度消减系统的封装面积。
附图说明
图1A是表示本发明的实施例1中的包含存储控制装置的系统构成的框图。
图1B是表示包含图1A的存储控制装置的变形例的系统构成的框图。
图2是表示存储器存放位置分配图的例子的图。
图3是表示指令生成部的流程图。
图4是表示存储控制装置的工作的时序图。
图5是说明以往例子的工作的时序图。
图6A是表示包含存储控制装置的变形例的系统构成的框图。
图6B是表示包含图6A的存储控制装置的变形例的系统构成的框图。
图7是表示本发明的实施例2中的包含存储控制装置的系统构成的框图。
图8是表示存储控制装置的工作的时序图。
图9是表示以往例子的工作的时序图。
图10是表示包含存储控制装置的变形例的系统构成的框图。
图11A是表示本发明的实施例3中的成为基本单位的单位区域的图。
图11B是单位区域的说明图。
图12是单位区域的说明图。
图13A是表示多个存储装置(DRAM)和单位区域的关系的图。
图13B是表示多个存储装置(DRAM)和单位区域的关系的图。
图14是表示按理论地址方向配置后的DRAM的物理地址存储器((N×整数)字节区域)的单位区域的图。
图15是表示作为帧缓存来配置单位区域的一个例子的图。
图16是表示单位区域内的(N×整数)字节区域的配置例子的图。
图1 7是表示帧缓存内的(N×整数)字节区域的配置例子的图。
图18是表示本发明的施实例4中的存储控制方法的流程图。
图19是表示帧缓存中的存储体的逻辑地址配置的一个例子的图。
图20是表示在图19所示的数据块内的存储器的列地址的配置的一个例子的图。
图21是表示同样的存储装置的(N×整数)字节区域纵向排列的配置例子的图。
图22是表示从图21的帧缓存所传输的矩形数据的配置例子的图。
图23是与表示图22相对应的各种信号的时间图。
图24是表示从图21的帧缓存所转输的矩形数据的配置例子的图。
图25是与图24的矩形数据存取相对应的时间图。
图26是如两种不同颜色相间的方格花纹式配置的逻辑地址配置图。
图27是在图21的例子的逻辑地址存储器配置中,表示对于矩形存取请求所必需的数据和实际被传输的数据的图。
图28是表示在矩形数据的存取时实际上被传输的数据的图。
图29是在图21的例子的上述逻辑地址配置中,表示获得图27的矩形数据的工作的时间图。
图30是在图26的例子的逻辑地址配置中,表示获得图28的矩形数据的工作的时间图。
图31是表示以往的存储控制装置的构成的图。
图32是能够高速、大容量传输的以往的存储装置的例子。
图33是说明以往的存储装置的问题的比较图。
图34A是表示本实施例中的存储装置的变形例的图。
图34B是表示存储装置的更加具体的构成例子的图。
图35A是表示本实施例中的存储装置的其他的变形例的图。
图35B是表示本实施例中的存储装置的再其他的变换例的图。
图36是表示实施例5中的存储控制装置的构成的框图。
图37是表示存储控制装置和存储装置的工作时序的一个例子的时间图。
附图标记说明
0、1 存储器
101 存储控制装置
102 指令生成部
103 转换部
104 指令发行部
105 指令发行部
106 数据控制部
108 指令转换部(多路复用单元)
200 主机
400、400a、400b、400c 存储装置
411、411b、412、412b 存储部件
421 指令接口
422 数据接口
441 指令转换部(反多路复用单元)
具体实施方式
以下,参照附图来说明本发明的具体实施方式。
(实施例1)
本实施例中的存储控制装置包括指令控制单元,将由主机发行的所述存储器存取请求分割为各个存储装置的存取指令,并对所述多个存储装置发行存取指令;以及数据控制单元,在所述存储器存取请求是写入请求的情况下,将来自主机的写入数据分割为各个所述多个存储装置的数据并将其输出到各个存储装置,在所述存储器存取请求是读出请求的情况下,将来自所述多个存储装置的读出数据进行组合,并将其输出到所述主机。在此,指令控制单元在与分割后的多个存取指令相对应的所述多个存储装置的物理地址相同或不同的情况下,对多个存储装置输出相同的物理地址的控制和输出不同的物理地址的控制进行转换。
因此,具有扩大存储频带、且不使最小存取单位增加即能抑制无效的数据传输的增加之效果。即,不但存储频带(一个存储装置的总线宽度)×(存储装置的个数)被扩大,而且,可以设来自主机的所能够存取的最小存取单位为一个存储装置的最小存取单位。在此,所谓最小存取单位是指以一个存储装置的总线宽度×最小脉冲串长度来求出的值。设图1A中的一个存储装置的总线宽度为4字节,最小脉冲串长度为1。
另外,上述的多个存储装置也可以分别为被单片化的半导体装置。或者,也可以使上述的多个存储装置成为一个封装。
图1A是表示本发明的存储控制装置的一个实施例的框图。在此所示的是,主机200通过存储控制装置,与两个4字节总线的存储装置(SDRAM)相连接的系统形态。虽然在该图中仅图示了一台主机200,当然也可以连接多台主机。
如该图所示,存储控制装置101由指令生成部102、数据控制部106以及分别与各自的存储装置0、1连接的指令发行部104、105构成。指令生成部102包括转换部103,将来自主机200的存储器存取指令(存储器存取请求)所包含的逻辑地址转换成各个存储装置0、1的物理地址。指令生成部102、指令发行部104及105的3个部作为上述的指令控制单元发挥作用。
来自主机200的存储器存取指令通过指令总线被输入到指令生成部102。在此,存储器存取指令包含表示数据传输的方向、传输大小、存储器的存取起始地址(逻辑地址)的数据。
从主机200接受了存储器存取指令的指令生成部102首先在转换部103中,将接受后的指令从逻辑地址转换成每个存储装置0、1的物理地址。并且,指令生成部102将其分割为被连接的存储装置的最小存取单位(本实施例为4字节)的指令。此后,根据后述的存储装置的地址映射,按装置生成与每个装置对应的存取指令,并对各自的指令发行部发行按所述装置的存取指令。
各个指令发行部和各个存储装置分别以一对一的形式,与控制存储器的电路片选择信号(CS)和指令信号相连接,从指令生成部102接受了所述装置固有的存取指令的指令发行部,按照所连接的存储装置的定时规格说明,向存储装置输出能够发行的指令。同时,指令发行部向数据控制部106通知,表示根据上述定时规格说明向存储装置发行的指令的发行顺序的指令发行顺序信息。
另一方面,主机200和存储装置之间的数据传输是通过主机200和数据控制部106之间的8字节的数据总线来传输的。在此,数据总线既可以是双向总线,也可以是数据写入专线和数据读出专线的两个系统的总线。
数据控制部106和各个存储装置分别通过专用的4字节的数据总线被连接。数据控制部106在进行来自主机200的对存储装置的数据写入处理时,根据从所述指令发行部接受的所述指令发行顺序信息,将数据分割给被连接于各个存储装置的4字节的数据总线以进行传输。而且,在进行来自存储装置的数据读出处理时,根据从所述指令发行部接受的所述指令发行顺序信息,将来自各个存储装置的4字节的输出数据提高到8字节的数据之后,向连接于主机200的8字节数据总线进行传输。通过此控制来进行对存储装置发行的指令与被传输的数据之间的取得一致性的控制。
图2表示本实施例1的存储装置的地址映射。如图2所示,对于主机200所指定的连续地址,按每个所连接的存储装置的最小存取单位(本实施例为4字节),装置进行转换映射。在此,不需要确定将主机200所指定的连续地址在各个装置的物理地址(存储体(Bank)/行(Row)/列(Column))中如何进行映射。但是,在同样的装置中,从避免频繁发生招致存取效率降低的同一存储体的行转换的观点出发,如图2所示,对于主机200所指定的连续地址,在同一装置中,按同一存储体的同一行的顺序进行分配,在对一行的全部区域进行了存取的时候,最好转换映射为不同存储体的行。
至此所述的与本发明的存储控制装置101相连接的主机200,能够以逻辑地址以及图像地址的双方对存储装置进行存取,指令生成部102具有,将包含接受了的逻辑地址以及图像地址的指令分割成存储装置的最小存取单位(本实施例中为4字节)的指令,并根据图2所示的存储装置的地址映射,生成与各个装置对应的装置各自的存取指令的功能。
并且指令生成部102在分割、转换从上述的主机200接受的指令之时,在存储装置不同且地址也不相同的情况下,能够向按每一存储装置设置的指令发行部发行指令,以每一存储装置为单位同时发行不同的地址来进行存取。进而,在存储装置不同而地址相同的情况下,也能够向按每一存储装置设置的指令发行部发行指令,以每一存储装置为单位同时发行相同的地址来进行存取。
其次,对指令生成部102的工作进行说明。图3表示指令生成部102的流程图。如图3所示,在指令生成部102中,根据从主机200接受的指令的起始地址是否为8字节边界而施行不同的处理。在起始地址为8字节边界的情况下(起始地址为8n字节(n为整数)的情况),分别向指令发行部104、105发行对地址n的存取指令。此后,n以一为单位递增,直到满足来自主机200的请求传输的大小为止而反复进行上述处理。
另一方面,在起始地址不是8字节边界的情况下(起始地址为8n+4字节(n为整数)的情况),分别进行以下处理:向指令发行部104发行对地址n+1的存取指令;向指令发行部105发行对地址n的存取指令。此后,n以1为单位递增,直到满足来自主机200的请求传输的大小为止而反复进行上述处理。
在此以4字节边界单位将存储装置确定为存储装置0和存储装置1的情况下,通过本发明的存储控制装置101,能够以逻辑地址以及图像地址的双方对存储装置进行存取的主机200所发行的指令,按照图2所示的地址存放位置分配图,在指令生成部102被分割、转换,1)在从存储装置0跨越至存储装置1的情况下,存储装置之间为相同的地址,2)在从存储装置1跨越至存储装置0的情况下,存储装置之间为不同的地址。在本实施例1的发明中,如此通过将数据存储在存储装置中,并进行能够读出的配置,在2)的情况下能够同时将不同的地址发行给不同的存储装置0及1,且在1)的情况下能够同时将相同的地址发行给不同的存储装置0及1。
图4是表示本实施例1的存储控制装置101的工作时序的一个例子的时间图。在此表示,在使用tRCD=3周期、CL=3周期的SDRAM,从主机200连续发行[1]从0字节地址开始的16字节数据的读出指令,和[2]从28字节起始的16字节数据的读出指令的情况下的对存储装置的控制信号,以及对主机200的读出数据总线的工作时序。
关于最初的从0字节地址开始的16字节数据的读出指令,在指令生成部102中,由于起始地址为8字节边界(8n字节地址且n=0),因此针对两个指令发行部发行对地址″0″的存取指令。此后,由于不足请求传输大小,所以在下一个周期,针对两个指令发行部发行对地址″1″的存取指令,并结束最初的指令的处理。接受了上述指令的指令发行部104及指令发行部105,为了对被指定后的地址进行存取,都如图4所示,在t1发行针对存储体0/行0的激活指令。此后,为了满足tRCD,在t4和t5分别发行对列0的读出指令与对列1的读出指令的同时,分别对数据控制部106输出所发行的指令是表示对主机200的存取指令的第几个数据的指令的指令发行顺序信息0、1。存储装置发行读出指令之后,从CL=3之后的t7输出各自请求的读出数据。数据控制部106接受此数据,以在t4的周期中接受的指令发行顺序信息为基础,将以在t8的周期中来自存储装置0的输出数据4字节为高位,且以来自存储装置1的输出数据4字节为低位的被分配的8字节数据传输给主机200。通过在t9中也进行同样的处理,来完成最初的16字节的读出处理。
另一方面,关于后发行的从28字节地址开始的16字节数据的读出指令,在指令生成部102中,由于起始地址不是8字节边界(8n+4字节地址且n=3),因此分别针对指令发行部104发行对地址″4″的存取指令;针对指令发行部105发行对地址″3″的存取指令。此后,由于不足请求传输大小,所以在下一个周期,分别针对指令发行部104发行对地址″5″的存取指令;针对指令发行部105发行对地址″4″的存取指令,并结束后发行的指令的处理。依据接受了上述指令的指令发行部104及指令发行部105均在t1已对存储体0/行0发行激活指令,在最初的指令的发行完成后的下个周期的t6中分别进行,指令发行部104对列4发行读出指令,指令发行部105对列3发行读出指令;在t7中分别进行,指令发行部104对列5发行读出指令,指令发行部105对列4发出读出指令的同时,对于数据控制部106,分别输出表示发行了的指令是针对主机200的存取指令的第几位的数据的指令的指令发行顺序信息0、1。存储装置发行所述读出指令(t6)之后,从CL=3之后的t9输出各自请求的读出数据。数据控制部106接受此数据,以在t6的周期中接受的指令发行顺序信息为基础,将以在t10的周期中来自存储装置0的输出数据4字节为低位,且以来自存储装置1的输出数据4字节为高位的被分配的8字节数据传输给主机200。以在t7的周期中接受的指令信息为基础,在t11的周期中进行同样的处理,来完成后发行的16字节的读出处理。
通过进行上述控制,在来自主机200的存取请求中,存取开始地址不是被连接的总的数据总线宽度的边界,且请求传输大小为超过总的数据总线宽度的存取的情况下(在本实施例中,数据总线宽度为8字节,存取开始地址为第24字节,请求传输大小为16字节),因为存储装置0和存储装置1能够以不同地址同时独立进行存取,所以与下述所示的以往的系统相比,可以提高存取效率。
为了明确上述的本实施例1的效果,图5表示将如图32所示的4字节总线的存储装置(SDRAM)单纯地并行连接,逻辑上在以往的作为8字节总线的SDRAM连接的系统构成中,进行了同样的传输的情况下的时序图。在此,因为针对存储装置的最小存取单位成为与总线等价的8字节单位,所以虽然最初的从8字节边界开始的16字节的传输,以图5的t7、t8的两个周期能够从存储装置获得数据,但是来自后发行的不是8字节边界的地址的16字节传输,为了以图5的t9~t12的三个周期来传输,则需要从24字节地址至48字节地址为止的总计24字节的传输,从而存取效率降低。
如此,在本实施例中,在能够利用与连接了8字节的SDRAM等价的存储频带的系统的同时,由于可以将存取地址边界降低到使用一个存储装置的最小存取单位(本实施例为4字节单位),来进行数据传输控制,所以在存取开始地址的粒度小的系统中,能够更加有效地利用存储频带。
而且,本实施例中的存储控制装置101也可以是如图6所示的构成。即,图6的指令控制部107与图1A所示的指令生成部102、指令发行部104、105合起来的功能相同。
并且,本实施例中,虽然以在作为所使用的存储装置,连接两个4字节总线的SDRAM的情况为例进行了说明,但也可以是所使用的存储装置的总线宽度以任意的总线宽度来实施,装置的数量也可以以任意的数量来实施。同时,装置的种类也不限于SDRAM,即使是DDR、DDR2、Direct-Rambus(注册商标)DRAM、XDR之类的其他的DRAM,以及所谓SRAM、闪存之类的不是DRAM的存储器,只要是能够作为存储介质使用的存储装置就同样能够实施。此时,上述的最小存取单位是指,以一个存储装置的总线宽度×最小脉冲串长度而求出的值。
而且,图1A所示的指令生成部102及图6所示的指令控制部107具有,按照根据最小存取单位的存储器映射,将来自主机200的存取指令分割成最小存取单位,向装置发行指令并对进行存取的指令发行部分配结果的功能。
并且,在本实施例中,虽然设指令发行部对数据控制部106发行的指令发行顺序信息为,在主机200的存取指令之中表示针对第几个的数据的指令的编号信息,但也可以作为表示被连接的存储装置的哪一个为高位的一位的信息来进行控制。
在存储装置不是DRAM的情况下,采用几乎不需要指令发行部的构成。并且,也可以从指令生成部102直接对数据控制部106通知指令发行顺序控制信息。
同时,虽然图1A的存储控制装置101连接着两个存储装置0、1,但也可以作为如图1B所示的连接m个存储器的构成。图1B所示的存储控制装置与图1A相比,以连接m个的第一~第m存储器来代替连接两个存储器,以具备m个的第一~第m指令发行部来代替两个指令发行部104、105。将第一~第m指令发行部与第一~第m存储器对应设置。
同样,图6A所示的存储控制装置也可以为如图6B所示的、连接m个的存储器的构成。
(实施例2)
在本实施例中,对与实施例1相比,通过大幅度消减地址总线的布线面积而能够使电路小型化,且使性能并不太恶化的存储控制装置的构成进行说明。
本实施例中的指令控制部通过所述多个存储装置的共同的地址总线,和所述多个存储装置的个别的电路片选择信号,与所述多个存储装置连接。此指令控制部在所分割的多个存取指令表示相同的物理地址的情况下,通过使所述个别的电路片选择信号同时有效,从而对所述多个存储装置输出相同的物理地址;在所分割的多个存取指令表示不同的物理地址的情况下,通过错开所述个别的电路片选择信号的定时以使之有效,从而对所述多个存储装置输出不同的物理地址。如此,通过错开定时(例如一个周期),虽然发生一个周期的延迟,但由于不需要单独的地址总线的布线,所以能够大幅度消减地址总线的布线面积。
图7是表示本实施例的存储控制装置101a的一个例子的框图。在此所示的是,一台主机200通过存储控制装置101a,与两个4字节总线的存储装置(SDRAM)相连接的系统形态。存储控制装置101a包括:指令生成部102、数据控制部106以及仅存储装置的CS信号被个别连接,而其他的指令信号共同与各个存储装置连接的指令发行部104a。来自主机200的存储器存取指令通过指令总线被输入到指令生成部102。在此,存储器存取指令包含表示数据传输的方向、传输大小、存储器的存取开始地址的数据。
接受了来自200的存储器存取指令的指令生成部102,首先将接受了的指令分割成所连接的存储装置的最小存取单位(本实施例为4字节)的指令。此后,根据后述的存储装置的地址映射,生成对应于每个装置的各个装置的存取指令,并向指令发行部104a发行所述各个装置的存取指令。
指令发行部104a和各个存储装置之间为,控制存储器的电路片选择信号(CS)被一对一地连接,指令信号被共同连接。
接受了来自指令生成部102的所述装置固有的存取指令的指令发行部104a,(状态1)在所接受的指令在各个存储装置中是相同的地址(存储体(Bank)、行(Row)、列(Col))的情况下,使被个别连接的电路片选择信号CS同时有效,并按照存储装置的定时规格说明,向存储装置输出能够发行的指令。(状态2)在所接受的指令在各个存储装置中是不同的地址(存储体(Bank)、行(Row)、列(Col))的情况下,错开使被个别连接的CS有效的定时,并向各个存储装置输出对应于各个存储装置的指令。而且,指令发行部104a将表示根据上述定时规格说明向存储装置发行的指令的发行顺序的指令发行顺序信息通知给数据控制部106。
另一方面,主机200和存储装置之间的数据传输是通过主机200和数据控制部106之间的8字节的数据总线来传输的。在此,数据总线既可以是双向总线,也可以是数据写入专线和数据读出专线的两个系统的总线。
数据控制部106和各个存储装置分别通过专用的4字节的数据总线被连接。数据控制部106在进行来自主机200的对存储装置的数据写入处理时,按照上述的(状态1)及(2)的情况,并根据从所述指令发行部接受的所述指令发行顺序信息,将来自主机200的8字节数据分割给被连接于各个存储装置的4字节的数据总线以进行传输。而且,在进行来自存储装置的数据读出处理时,按照上述的(状态1)及(2)的情况,并根据从所述指令发行部接受的所述指令发行顺序信息,将来自各个存储装置的4字节的输出数据提高到8字节的数据之后,向连接于主机200的8字节数据总线进行传输。通过此控制来进行对存储装置发行的指令与被传输的数据之间的取得一致性的控制。
本实施例的存储装置的地址映射与实施例1所示的图2同样,如图2所示,对于主机200所指定的连续地址,按每个所连接的存储装置的最小存取单位(本实施例为4字节)进行装置的转换映射。在此,不需要确定主机200所指定的连续地址在各个装置的物理地址(存储体(Bank)/行(Row)/列(Column))中如何进行映射。但是,在同样的装置中,从避免频繁发生招致存取效率降低的同一存储体的行转换的观点出发,如图2所示,对于主机200所指定的连续地址,在同一装置中,按同一存储体的同一行的顺序进行分配,在对一行的全部区域进行了存取的时候,最好转换映射为不同存储体的行。
其次,对指令生成部102的工作进行说明。图3表示指令生成部102的流程图。如图3所示,在指令生成部102中,根据从主机200接受的指令的起始地址是否为8字节边界而施行不同的处理。在起始地址为8字节边界的情况下(起始地址为8n字节(n为整数)的情况),管理存储装置0及存储装置1的指令发行部104a内的控制存储装置0、存储装置1的部分分别发行对地址n的存取指令。此后,n以一为单位递增,直到满足来自主机200的请求传输的大小为止而反复进行上述处理。
另一方面,在起始地址不是8字节边界的情况下(起始地址为8n+4字节(n为整数)的情况),分别进行以下处理:向指令发行部104a内的控制存储装置0的部分发行对地址n+1的存取指令;向指令发行部104a内的控制存储装置1的部分发行对地址n的存取指令。此后,n以一为单位递增,直到满足来自主机200的请求传输的大小为止而反复进行上述处理。
在此,以8字节边界单位将存储装置确定为存储装置0和存储装置1的情况下,通过本发明的存储控制装置101a,能够以逻辑地址以及图像地址的双方对存储装置进行存取的主机200所发行的指令,按照图2所示的地址存放位置分配图,在指令生成部102被分割、转换,1)在从存储装置0跨越至存储装置1的情况下,存储装置之间为相同的地址,2)在从存储装置1跨越至存储装置0的情况下,存储装置之间为不同的地址。在本实施例2的发明中,如此通过将数据存储在存储装置中,并进行能够读出的配置,在2)的情况下能够以错开的定时将不同的地址发行给存储装置0及存储装置1,在1)的情况下能够同时将相同的地址发行给不同的存储装置0及1。
图8是表示本实施例的存储控制装置101a的工作时序的一个例子的时间图。在此表示,在脉冲串长度为2(BL=2)的状态下使用tRCD=3周期、CL=3周期的SDRAM,从主机200连续发行[1]从0字节地址起始的16字节数据的读出指令,和[2]从28字节起始的16字节数据的读出指令的情况下的对存储装置的控制信号,以及对主机200的读出数据总线的工作时序。并且,为了清楚地说明实施例2的工作,将共同的指令总线以与实施例1相同的形态作为个别的指令总线来图示。
关于最初的从0字节地址开始的16字节数据的读出指令,在指令生成部102中,依据起始地址为8字节边界(8n字节地址且n=0),对两个指令发行部发行针对地址″0″的存取指令。因为脉冲串长度为2,所以结束用于以此指令来传输16字节的处理。接受了上述指令的指令发行部104a,为了对被指定后的地址进行存取,如图8所示,在t1发行针对存储体0/行0的激活指令。此后,为了满足tRCD,在t4发行对列0的读出指令的同时,对数据控制部106输出所发行的指令是表示对主机200的存取指令的第几个数据的指令的指令发行顺序信息0、1。存储装置发行读出指令之后,在脉冲串数为2的期间里,从CL=3之后的t7输出各自请求的读出数据。数据控制部106接受此数据,以在t4的周期中接受的指令发行顺序信息为基础,将以在t8的周期中来自存储装置0的输出数据4字节为高位,且以来自存储装置1的输出数据4字节为低位的被分配的8字节数据传输给主机200。进而通过在t9中以脉冲串的后一半的数据也进行同样的处理,来完成最初的16字节的读出处理。
另一方面,关于后发行的从28字节地址开始的16字节数据的读出指令,在指令生成部102中,由于起始地址不是8字节边界(8n+4字节地址且n=3),因此分别针对指令发行部104a内的控制存储装置0的部分,发行地址为″4″、脉冲串长度为2的存取指令;对指令发行部104a内的控制存储装置1的部分,发行地址为″3″、脉冲串长度为2的存取指令,从而结束后发行的指令处理。依据接受了上述指令的指令发行部104a在t1已对存储体0/行0发行激活指令,在最初的指令的发行完成后的下个周期的t6中,于指令发行部104a内的控制存储装置0的部分发行对列4的脉冲串长度为2的读出指令。指令发行部104a内的控制存储装置1的部分在t6不发行指令,在t7发行对列3的脉冲串长度为2的读出指令。与在t6、t7的指令发行部104a的指令发行的同时,对数据控制部106分别输出所发行的指令是表示对主机200的存取指令的第几个数据的指令的指令发行顺序信息0、1。存储装置0在发行所述读出指令(t6)之后,从CL=3之后的t9输出脉冲串长度为2的读出数据。存储装置1在发行所述读出指令(t7)之后,从CL=3之后的t10输出脉冲串长度为2的读出数据。数据控制部106接受此数据,以在t6的周期中接受的指令发行顺序信息为基础,将以在t10的周期中来自存储装置0的输出数据4字节为低位,且以在t11的周期中被输出的来自存储装置1的数据4字节为高位的被直接分配的8字节数据传输给主机200。通过对脉冲串的后一半的数据也进行同样的处理,来完成后发行的16字节的读出处理。
通过进行上述控制,在来自主机200的存取请求中,存取开始地址不是被连接的总的数据总线宽度的边界,且请求传输大小为超过总的数据总线宽度的存取的情况下(在本实施例中,数据总线宽度为8字节,存取开始地址为第24字节,请求传输大小为16字节),因为既是共同的指令线的连接,又能够将存储装置0和存储装置1中的不同的地址以错开CS的定时来独立进行存取,所以与下述所示的以往的系统相比,不增加系统LSI的管脚数就可以提高存取效率。
为了明确上述的本实施例2的效果,图9表示将如图33所示的4字节总线的存储装置(SDRAM)单纯地并行连接,逻辑上在以往的作为8字节总线的SDRAM连接的系统构成中,以脉冲串长度为2进行了同样传输的情况下的时序图。在此,因为针对存储装置的最小存取单位成为与总线等价的8字节单位,所以虽然最初的从8字节边界开始的16字节传输,以图9的t7、t8的两个周期能够从存储装置获得数据,但是后发行的从不是8字节边界的地址开始的16字节传输,为了以每一个指令传输两个脉冲串的数据(16字节),而以图9的t9~t13的四个周期被传输,因此需要从24字节地址至56字节地址为止的总计32字节的传输,从而存取效率大幅度降低。
如此,在本实施例2的、连接以脉冲串长度为2以上的8字节的SDRAM的系统中,由于可以使各个存储装置的指令信号(地址线、行(row)、列(col)、we(write enable:允许写入)等)为共同,且仅CS信号能够个别地与各个存储装置连接,因此能够不大幅度增加系统LSI的外部端子,就可以在利用与8字节总线等价的存储频带的同时,将存取地址边界降低到所使用的一个存储装置的最小存取单位(本实施例为8字节单位),来进行数据传输控制,从而在存取开始地址的粒度小的系统中,能够更加有效地利用存储频带。
如上所述,在本实施例的存储控制装置中,指令控制部通过多个存储装置的共同的地址总线,和多个存储装置的个别的电路片选择信号,与多个存储装置连接。此指令控制部在所分割的多个存取指令表示相同的物理地址的情况下,通过使个别的电路片选择信号同时有效,从而对多个存储装置输出相同的物理地址;在所分割的多个存取指令表示不同的物理地址的情况下,通过错开个别的电路片选择信号的定时以使之有效,从而对所述多个存储装置输出不同的物理地址。数据控制部在存储器存取请求是写入请求的情况下,将来自主机的写入数据按多个存储装置的每个装置的数据进行分割,并按照存取指令的定时向各个存储装置输出;在存储器存取请求是读出请求的情况下,按照所述存取指令的定时将从多个存储装置读出的数据进行组合,并向主机输出。
而且,指令控制部包括:指令生成部、按每个存储装置设置的指令发行部。指令生成部,将存储器存取请求所包含的逻辑地址转换为按每个存储装置的物理地址,并分割为按每个存储装置的存储指令。各个指令发行部向所对应的存储装置发行来自指令生成部的存取指令。此时,指令生成部在与分割后的多个存取指令相对应的多个存储装置的物理地址相同的情况下,以相同的定时向多个指令发行部输出多个存取指令;在与分割后的多个存取指令相对应的所述多个存储装置的物理地址不同的情况下,以不同的定时向多个指令发行部输出多个存取指令。
在此,多个存储装置为两个第一、第二存储装置的情况下,指令控制部将存取请求转换为第一存取指令和第二存取指令。第一及第二存储装置存储数据,以便在存取请求设第一存储装置的数据为开头,且该数据的开头与包含第一及第二存储装置的数据的数据总线的边界对齐的情况下,使与所述第一存取指令对应的物理地址和与所述第二存取指令对应的存取指令的物理地址相同;以及第一及第二存储装置存储数据,以便在所述存取请求设第二存储装置的数据为开头,且该数据的开头与包含第一及第二存储装置的数据的数据总线的边界不对齐的情况下,使与所述第一存取指令对应的物理地址和与所述第二存取指令对应的存取指令的物理地址不相同。
在此,指令控制部在与多个存取指令对应的所述多个存储装置的物理地址不同的情况下,通过使地址以及电路片选择信号的输出定时按每个存储装置发生延迟,进行多个存储装置的地址相同和地址不同的转换。
因此,能够扩大存储频带,且不使最小存取单位增加即能抑制无效的数据传输的增加。
并且,图10是表示本实施例中的存储装置的变形例的图。在该图的存储控制装置101c中,所述指令控制单元通过所述多个存储装置共同的第一地址总线,和所述多个存储装置的个别的第二地址总线,以及所述多个存储装置的个别的电路片选择信号,与所述多个存储装置连接,所述第一地址总线和第二地址总线为构成地址总线的一部分地址信号线和其他部分的地址信号线。
因此,由于地址总线由共同部分和独立部分组成,所以与全部都施行独立布线的情况相比,能够大幅度消减地址总线的布线面积。
而且,图34A是表示本实施例中的存储装置的变形例的图。该图与图7相比,其不同点在于,代替存储装置0及存储装置1而具备存储装置400。存储装置400被封装在单片LSI中。
图34B是表示存储装置400的更加具体的构成例子的图。该图的存储器400包括:存储部件411、412和指令接口412,以及数据接口422。
存储部件411表示,例如,由存储模块0~3构成的、作为依据行地址及列地址而被定址的一般的DRAM,被存取控制的存储单位。存储模块0~3一般是存储体0~3,或者页面群0~3等。存储部件412也同样。
指令接口421从外部的存储控制装置101a接收存取指令,以供给存储部件411、412。
数据总线被分割为与两个存储部件411、412的数量相同的部分总线。
数据接口422按照从外部供给的同步信号,在外部与所述存储部件411、412各自之间通过数据总线独立进行数据的输入输出。
在上述本发明的实施例中,为了减小最小存取单位,转换与根据同样的物理地址的控制不同的根据物理地址的控制,并对多个存储装置进行存取。对此,在图34A中,以具备被单一封装的存储装置400来代替多个存储装置。图34A的存储装置400还可以是,以一般的如DRAM(也包含DDR、DDR2等)那样的可控制的存储部件为基本单位,装载多个基本单位(图34A中为2个),从而组成一个或多个(图34A为一个)封装。进而,这样的存储装置400也可以是,如上所述的,装载多个存储部件,具有与所述存储部件的数量相同的CS信号(该图中为US信号)以及数据总线和被共同化为一个指令总线的构成。
而且,进而图35A表示本实施例中的存储装置的其他的变形例的图。和图34A同样,存储装置400a装载有多个存储部件(图35A中为2个),和指令接口以及数据接口,从而组成一个或多个(图35A为一个)封装。加之具有指令转换部401,若表示被输入的指令对于各个存储部件是有效还是无效的部件信息(以下称作部件编号)被输入,则输出与选择各个存储部件相对应的信号(本图中为US0、1)。即,指令转换部401将部件信息转换为所述多个存储部件个别的选择信号,并向各个存储部件供给转换后的选择信号。在采用此构成的情况下,图34A所示的存储装置的输入输出的信号线数,通过代替按照存储部件的数量所需要的US信号,而设为表示部件编号的信号,从而具有能够进一步削减该信号线数的效果,可以实现用于连接存储控制装置101a和存储装置400a的布线面积被进一步削减后的电路的小型化。
另外,部件编号也可以用象以往的DRAM存储体地址那样的信号来代用。
这样的存储装置400a成为,如上所述的,装载多个存储部件和一个指令转换部,具有与所述存储部件的数量相同的数据总线和一个被共同化的部件编号指示总线以及指令总线的构成。
通过上述的方法,能够将所使用的存储装置的数量削减到一个,压低实际的置位衬底的布线数及衬底的设计难易度,具有能够大幅度降低安装成本的效果。
图35B是表示本实施例中的存储装置的再其他的变换例的图。该图与图35A相比,代替被单一封装的存储装置400a而具备两个封装的存储装置400b。在有关记忆容量的第一例中,两个存储装置400b的记忆容量相当于一个存储装置400a的记忆容量,两个存储部件411b的容量相当于一个存储部件411的容量。在此情况下,一个存储装置400a和两个存储装置400b具有相同的记忆容量。在有关记忆容量的第二例中,各个存储装置400b的记忆容量相当于一个存储装置400a的记忆容量,各个存储部件411b的容量相当于一个存储部件411的容量。在此情况下,两个存储装置400b的记忆容量为一个存储装置400a的记忆容量的两倍。如此,存储控制装置101a也可以连接多个封装的多个存储装置400b。
(实施例3)
以下叙述用于最大限度地发挥实施例1及2的存储控制装置的效果的逻辑地址配置。
图11A是表示成为将物理地址映射到逻辑地址空间中的基本单位的单位区域的图。在该图中,以如图1B、图6B那样的对m个存储装置(在此为DRAM)进行存取的存储控制装置为前提。图11A是在DRAM上被配置的存储地址配置,将具有N字节的最小存取单位的DRAM的物理地址区域沿逻辑地址方向配置的图。
在图11A中,将第一存储装置上所具有的数据配置成(N×整数)字节,将第二存储装置上所具有的数据配置成(N×整数)字节。如此反复进行,将第m存储装置上所具有的数据的(N×整数)字节相邻配置。如此,设上述相邻(N×整数)×m字节的数据区域为一个单位(单位区域)。在此,()内的整数可以是任意的。该图所示的是(N×整数)为(N×1)、N为4的情况。
图11B是将所述单位区域沿逻辑地址方向排列后的图。在各个单位区域中,第一~第m的存储装置彼此对应的m个(N×整数)字节区域按顺序被配置。
由于设为这样的配置,所以针对逻辑地址方向的数据请求,能够以N字节的地址对齐来进行存取,从而能够实现高效率的存取。
在图12中,所述单位区域内的各自的存储装置((N×整数)字节区域)配置为具有相同的存储体地址、行地址、列地址。
在此情况下,多个存储装置分别具有N字节的最小存取单位,逻辑地址空间具有沿着被反复配置的单位区域连续的逻辑地址,在各个单位区域中,第一~第m的存储装置彼此对应的m个(N×整数)字节区域按顺序被配置。而且,各个单位区域的第一~第m的存储装置的物理地址可以是相同的。
指令控制部在存取请求为未超出单位区域的数据大小的存取请求的情况下,在第一~第m的存储装置中,同时向与该存取请求对应的存储装置发行存取指令。
据此,在对单位区域内的存取中,成为同一物理地址,尤其在实施例2中,能够以同一周期来进行存取,从而进一步改善传输效率。
在图13A中,配置为各自不同的相邻的所述单位区域之间使用的存储体地址。图13B如图13A那样,配置j个存储体地址,以使相邻的所述单位区域的存储体地址各自不同,从第j+1个开始分配与所述单位区域不同的列地址,并与上述同样排列j个所述单位区域。重复进行一次以上的上述操作,以构成同一行地址构成的逻辑地址空间。与上述同样,将由同一行地址构成的有限的逻辑地址空间作为单一行区域,通过重复排列改变了行地址的所述单一行区域来构筑逻辑地址空间。
在此情况下,第一~第m的存储装置分别具有i个存储体。在逻辑地址空间中,p个的第一~第p的所述单位区域被反复配置。第一~第p的单位区域具有相同的行地址,而且具有不同的列地址。第一~第p的各自的单位区域的所述m个(N×整数)字节区域具有相同的存储体地址,所述第一~第p的单位区域彼此具有不同的存储体地址。
在第一~第p的单位区域被反复配置的逻辑地址空间中,相邻的所述单位区域具有不同的存储体地址。指令控制部发行所述存取指令,以使通过存储体交错存取对所述单位区域进行存取。
据此,在连续对相邻的单位区域进行存取的情况下,能够在对存储装置的存取中进行存储体交错存取。
如上所述,通过沿逻辑地址方向配置所述单位区域,在实施例1及2中,能够以作为一个存储装置的存取最小单位的N字节的对齐来存取,在对单位区域内的存取中,因为是同一物理地址,所以能够以同一周期来进行存取,进而,在对相邻单位区域连续进行存取的情况下,能够进行存储体交错存取,从而改善传输效率。加之,在实施例2的存储控制装置的情况下,能够使存储装置0和存储装置1的地址相同。
利用上述存储装置为两个的情况来具体说明其效果。
图14是将实施例1及2的存储控制装置的DRAM的物理地址存储器((N×整数)字节区域)沿逻辑地址方向配置的图。
在此,将第一存储装置上所具有的数据配置成(N×整数)字节,以及将第二存储装置上所具有的数据配置成(N×整数)字节的数据列相邻配置。如此,设上述相邻(N+N)×整数字节的数据区域为一个单位(单位区域)。
图15中,在DRAM上设置帧缓存区域的情况下,将所述单位区域在水平方向上相邻配置A1个及在垂直方向上相邻配置A2个。
在此情况下,多个存储装置分别具有N字节的最小存取单位,所述逻辑地址空间具有沿单位区域被反复配置的连续的逻辑地址。
在各个单位区域中,所述多个存储装置彼此对应的多个(N×整数)字节区域按顺序被配置。与所述图像的水平地址对应的A个(该图中为A1个)的单位区域被相邻配置,与垂直地址对应的B个(该图中为A2个)的单位区域被配置。
图16中,在单位区域内的不同的存储装置里具有同一存储体地址、行地址、列地址。
在图17中,配置为单位区域内的不同存储装置(N×整数)字节区域具有同一存储体地址B、行地址R、列地址C。即,在各个单位区域内的多个(N×整数)字节区域具有相同的存储体地址、行地址以及列地址。
在图17中,配置为使帧缓存的在水平方向上相邻的单位区域之间使用的存储体分别成为不同的存储体地址B1、B2。即,在所述帧缓存的水平方向或者垂直方向上相邻的所述单位区域具有不同的存储体地址。指令控制部发行所述存取指令,以使通过存储体交错存取对所述单位区域进行存取。
如上所述,通过沿帧缓存的水平方向以及垂直方向配置所述单位区域,在实施例1及2中,能够以作为一个存储装置的存取最小单位的N字节的对齐来存取,在对单位区域内的存取中,因为是同一物理地址,所以能够以同一周期来进行存取,进而,在对相邻单位区域连续进行存取的情况下,能够进行存储体交错存取,从而改善传输效率。加之,在实施例2的存储控制装置的情况下,能够使存储装置0和存储装置1的地址相同。
例如,进行对第一存储装置的存取和第二存储装置的存取之时,在需要同一单位区域的数据的情况下,能够通过同一存储体地址、行地址、列地址来进行存取。并且,即使在对不同单位区域的数据进行存取的情况下,存储体地址B1和存储体地址B2不同的情况下,也能够仅使存储体地址作为其他的地址,使行地址及列地址作为同一的地址来进行存取。在此情况下,实施例1的存储控制装置能够以单一周期存取,实施例2的存储控制装置能够通过延迟存储装置之间的指令来进行存取,从而改善传输效率。
通过在实施例1及实施例2的存储控制装置采用上述所说明的逻辑地址配置,在改善有效传输效率的同时,能够改善存储装置所特有的(尤其是DRAM)发生存储开销,并能够消减存储系统所使用的总频带宽度。
(实施例4)
本实施例中,对在实施例1及实施例2中所说明的存储控制装置101及101a将存储装置0及存储装置1的两个存储装置作为帧缓存使用的情况下,关于存取图像中的矩形数据的方法进行说明。
本实施例的存储控制装置101及101a所包括的转换部103可以将作为逻辑地址表示图像的像素位置的二维地址(X,Y),转换为存储装置0及存储装置1的物理地址。并且,向转换部103请求的数据也可以为具有二维的矩形数据大小(V字节,W字节)的矩形存取。
以下,以2×N字节的存取为例进行说明。
图18是本实施例的存储控制方法的流程图。在图1A、图1B、图6及图7所示的存储控制装置101及101a中,在第一步骤01中,针对存储控制装置101及101a向被配置在存储器上的帧缓存执行矩形存取请求;在第二步骤02中,识别所述被请求的矩形存取是否为同一单位区域内的存取;在第三步骤03中,在所述矩形存取是同一单位区域内的存取的情况下,从指令发行部104、105或107或104a同时输出对用于存储装置0的CS和用于存储装置1的CS进行存取的地址。相反在跨越不同单位区域进行存取的情况下,即为第四步骤04,指令发行部104或107或104a输出用于存储装置0的CS和与存储装置0对应的地址;在第五步骤05中,指令发行部105或107或104a输出用于存储装置1的CS和与存储装置1对应的地址。在第六步骤06中,对于存储器识别是写入还是读出;在第七步骤07中,在是对存储器写入的情况下,对存储装置0及存储装置1进行数据传输;在第八步骤08中,在是从存储器读出的情况下,从存储装置0及存储装置1获得数据。
图19是表示在存储器上配置帧缓存的情况下的存储体的逻辑地址配置的一个例子。通常,帧缓存作为多个矩形区域(数据块)的集合被构成。各个数据块由同一存储体地址的同一行地址而构成。左右及上下相邻的数据块以由不同的存储体地址构成的数据块进行配置。据此,在对横向及纵向连续进行存取的情况下,能够进行存储体交错存取控制从而进行存取开销的屏蔽。
图20表示图19所示的所述数据块内的存储器的列地址的配置的一个例子,并表示将所述单位区域在水平方向上排列一个,在垂直方向上排列12个的数据块。
图21表示,在图20的构成之外再加上相同存储装置的(N×整数)字节区域,并以纵向排列配置的数据块。此配置根据下面的构成被实现。即,多个存储装置作为记忆图像的帧缓存被使用,多个存储装置分别具有N字节的最小存取单位。多个存储装置的逻辑地址空间具有沿单位区域被反复配置的连续的逻辑地址。在各个单位区域中,多个存储装置彼此对应的多个(N×整数)字节区域按顺序被配置。
同时,上述的帧缓存由多个矩形区域构成。矩形区域为,与水平地址对应的E个(该图中为2个)的单位区域被相邻配置,与垂直地址对应的F个(该图中为12个)的单位区域被配置。
在此,各个矩形区域内的多个单位区域具有相同的存储体地址及相同的行地址,左右相邻的两个所述矩形区域具有不同的存储体地址。
而且,上下相邻的两个矩形区域也可以具有任意的存储体地址及不同的行地址。在各个单位区域中,多个存储装置彼此对应的多个(N×整数)字节区域按照与多个存储装置的排列对应的顺序被配置。
根据此构成,如图21所示,相同存储装置的(N×整数)字节区域以纵向排列方式被配置。
图22表示,与对在图21构成的帧缓存的矩形存取请求对应的矩形数据的例子。
图23是表示在实施例2的存储控制装置的情况下的、表示根据图22的矩形存取请求的工作的时间图。
在图22的矩形数据中,因为存储装置0的物理地址和存储装置1的物理地址不同(存储体地址不同),所以如图23所示,错开个别的电路片选择信号。向存储装置输出不同的物理地址。存储装置0和存储装置1错开一个周期被存取。
图24表示,与对在图21构成的帧缓存的其他的矩形存取请求对应的矩形数据的例子。
图25是表示在实施例2的存储控制装置的情况下的、表示根据图24的矩形存取请求的工作的时间图。
在图24中,指令控制部使用单位区域和存储装置边界来辨别矩形存取请求,以决定传输方法。在此情况下,首先传输数据块8~数据块11、数据块4~数据块7,其次,传输矩形数据超出存储体边界的部分(数据块0~数据块3、数据块12~数据块15)。据此,与按每个单位区域传输的以往方式相比能够高效率地进行传输。
另外,虽然在图21表示了,所述数据块内相同的存储体地址内的连续的列地址以纵向排列方式配置,但是,并不考虑相同存储体地址内的列地址的连续性。还有,通过在数据块内纵向配置连续的列地址,并且在帧区域内的水平方向所具有的同一存储体的数据块中配置连续的列地址,产生存取地址的计算变得容易的优点。
其次,关于作为其他的逻辑地址配置的,将存储装置0和存储装置1的(N×整数)字节区域配置成两种不同颜色相间的方格花纹式配置的例子进行说明。在此情况下,如下述构成即可。即,在由一行以上连续的G行组成的第一小矩形区域的各个单位区域,所述多个(N×整数)字节区域按照与所述多个存储装置的排列对应的顺序被配置。而且,在由相邻的一行以上的连续的H行组成的第二小矩形区域的各个单位区域,多个(N×整数)字节区域按照与第一小矩形区域不同的顺序被配置。
在矩形区域内重复此第一小矩形区域和第二小矩形区域的关系即可。
在本发明中,由于在两个存储器中通过连接不同的电路片选择信号CS而能够独立进行地址控制,所以,如图26所示,配置成在对单位区域的存取中能够分别个别获得存储装置0和存储装置1。通过按每一行交替分配存储装置0和存储装置1的配置位置,即使在进行了纵向跨越单位区域的存取的情况下,也能够个别获得存储装置0和存储装置1。
图27表示,图21的例子的逻辑地址配置中,在横向跨越两个存储体,且获得纵向四行的矩形数据的情况下,相对于所需的数据部分和存储器实际上被传输的数据。在此情况下,实际被传输的数据加上所需的数据发生传输的浪费,结果使传输效率恶化。因此在本发明中,如图28所示,能够相对于所需的数据减少实际上被传输的数据。
图29是在图21的例子的上述逻辑地址配置中,表示获得图27的矩形数据的情况下的时间图。
图30是在图26的例子的逻辑地址配置中,表示获得图28的矩形数据的情况下的时间图。
在图28中,指令控制部使用单位区域和存储装置边界来辨别矩形存取请求,以决定传输方法。在此情况下,首先传输数据块0~数据块3、数据块8~数据块11,其次,传输矩形数据超出存储体边界的部分(数据块4~数据块7)。据此,与按每个单位区域传输的以往方式相比能够高效率地进行传输。
而且,在对所述帧缓存进行存取的情况下,能够在所述帧缓存的水平方向上以所述存储装置单位的存取对齐进行存取,在所述帧缓存的垂直方向上以行单位的存取对齐进行存取。
并且,在本发明中,因为帧缓存上的存储装置的配置为存储装置0和存储装置1交替配置,所以也可以在数据控制部中更换配置。进而,在使用CS独立进行存取的情况下,因为存储装置0和存储装置1的数据的传输定时不同,所以在数据控制部中调整存储装置0和存储装置1的定时的差距,例如能够将主机的请求数据排列调整为同一定时的数据排列,或串行化后的数据。据此,对于向存储装置请求矩形存取的一方,能够实现与以往相同的数据存取。
另外,虽然在此记述了关于使用了两个存储器的情况,但是,也可以在使用两个以上的存储器的情况下进行同样的控制。并且,虽然使用着共同的地址总线,但是,也可以是不需要使全部位共同而是一部分的地址总线共同即可,还可以不仅是地址信号,其他的控制信号也共同使用。
还有,也可以以不同的存储体地址,将具有同一行地址的多个所述数据块进行组合,以构成单一行矩形区域并配置,在单一行矩形区域内跨越具有同一存储体地址的多个所述矩形区域的存取中,以同一存储体地址对同一行地址连续进行存取,还可以是脉冲串存取。通过进行如此的存取,能够使传输效率提高。
而且,根据如此的构成,在对所述帧缓存进行存取的情况下,能够在所述帧缓存的水平方向上以所述存储装置单位的存取对齐进行存取,在所述帧缓存的垂直方向上以行单位的存取对齐进行存取。
另外,虽然在图19中为以两个存储体来构成存储体的配置,但是,在使用了两个以上的存储体的情况下也同样。而且,虽然在图26中列地址为从上向下连续的地址,但是,并不需要是连续的地址,可以是从下向上的连续地址,也可以是固定的周期的地址,还可以是任意的地址顺序。并且,虽然存储体内的各个存储器的数据配置也按每一行来更换,但是,也可以按每两行来更换,还可以按每两行以上来更换。并且,虽然在横向配置同一列地址,但是,也可以在纵向配置同一列地址。并且,图28中的所需数据是一个例子,能够根据请求对从任意的位置到任意的大小进行存取。因此,可以是同一存储体内的矩形数据,也可以是跨越两个以上的存储体的矩形数据。
同时,虽然在图30中记述着存取顺序,但是,不仅限于此顺序,可以是任意的顺序。例如,可以从存储体1开始进行存取,也可以从矩形数据的下方开始获得。
而且,在图21中,表示出使同样的存储装置的(N×整数)字节区域纵向排列的配置的例子,但是,也可以在横向排列配置。在此情况下,如下构成即可。即,各个矩形区域内的多个单位区域以任意的单一的所述存储装置来构成,具有共同的存储体地址。在此,左右相邻的两个矩形区域具有不同的列地址。上下相邻的两个所述矩形区域以不同的存储装置的单位区域构成,任意的存储体地址及列地址不相同。
在各个单位区域中,多个存储装置彼此对应的多个(N×整数)字节区域按照与多个存储装置的排列对应的顺序被配置。
如上所述,本实施例4中,在以共同的总线控制多个存储器的情况下,单独控制电路片选择信号CS,并且,将帧缓存上的数据的配置分配给各个存储器,通过将横向的数据配置给同一地址的不同的存储器,将纵向的数据也配置给不同的存储器,能够在对小矩形数据的存取中消减实际传输数据量,并能够实现传输效率的提高。
(实施例5)
图36是表示本实施例中的存储控制装置及存储装置的构成的框图。图36的存储控制装置与图1的存储控制装置相比,其不同点在于,指令发行部被从两个扩充到m个,及追加了指令转换器108。图36的存储装置400c与图34A的存储装置400相比,其不同点在于,存储部件被从两个扩充到m个,及追加了指令转换部441。
指令转换部108作为多路复用单元而起作用。即,指令转换部108在供给存储装置400c的同步信号的一个周期的期间内,对由m个指令发行部发行的从指令1到指令m为止的m个存取指令进行时分多路复用,并将被时分多路复用后的存取指令输出到存储装置400c。在此,具体而言,成为多路复用对象的存取指令(从指令1到指令m)为,包含行地址的m个激活指令,以及包含列地址的m个读出或写入指令。
指令转换部441作为多路复用单元而起作用。即,将通过指令接口从存储控制装置接收的、被时分多路复用后的存取指令反多路复用为m个的存取指令(也就是进行分离),将从存取指令1到m输出到所对应的存储部件1到m。
在此所示的是,主机200通过存储控制装置101,与具有V字节的总线的存储装置相连接的系统形态。虽然在该图中仅图示了一台主机200,当然也可以连接多台主机。在此,具有所述V字节宽度的数据总线的存储装置400c具备m个被称为存储部件的组件,外加具有能够对各个存储器同时输出按照接口规格的指令功能的指令转换部441。指令转换部441具有,能够在给予存储装置400c的外部时钟的规定周期内接受m个的指令,对所述m个存储部件同时发行指令的指令转换功能。因此,能够使对被封装化的存储装置的存取指令供给高速化,其结果为,能够减少封装的管脚数及封装的布线数。所述m个部件存储的数据总线分别与,将所述V字节宽度的数据总线分割成m个的数据总线相连接。再者,存储部件可以是汇集了一个以上的多个通常的DRAM的存储体,不考虑存储器的种类,广义上是存储元件即可。
本实施例中的存储控制装置包括指令控制单元(指令生成部及第一~第m指令发行部),将由主机发行的所述存储器存取请求分割为按后述的每个存储部件的存取指令,并对所述多个存储部件发行存取指令;以及数据控制单元,在所述存储器存取请求是写入请求的情况下,将来自主机的写入数据分割为按每个所述多个存储装置的数据并将其输出到各个存储装置,在所述存储器存取请求是读出请求的情况下,将来自所述多个存储装置的读出数据进行组合,并将其输出到所述主机。在此,指令控制单元在与分割后的多个存取指令相对应的所述多个存储部件的物理地址相同或不同的情况下,对多个存储部件输出相同的物理地址的控制和输出不同的物理地址的控制进行转换。
因此,具有扩大存储频带,且不使最小存取单位增加即能抑制无效的数据传输的增加之效果。即,不但存储频带(一个存储部件的总线宽度)×(存储部件的个数)被扩大,而且,可以设来自主机的所能够存取的最小存取单位为一个存储部件的最小存取单位。在此,所谓最小存取单位是指以一个存储部件的总线宽度×最小脉冲串长度来求出的值。设图1A中的一个存储装置的总线宽度为4字节,最小脉冲串长度为1。
而且,图36中的存储控制装置101由指令生成部102、数据控制部106和指令转换部108,以及通过指令转换部441与存储装置400c相连接的m个指令发行部构成。在此,m个指令发行部和指令转换部108也可以为一体。指令生成部102包括转换部103,将来自主机200的存储器存取指令(存储器存取请求)所包含的逻辑地址转换成按存储部件1至m的每一个的物理地址。指令生成部102、m个指令发行部以及指令转换部108作为上述的指令控制单元发挥作用。
来自主机200的存储器存取指令通过指令总线被输入到指令生成部102。在此,存储器存取指令包含表示数据传输的方向、传输大小、存储器的存取开始地址(逻辑地址)的数据。
从主机200接收了存储器存取指令的指令生成102,首先,在转换部103中,将接收后的指令从逻辑地址转换为按存储部件0至m的每一个的物理地址。并且,指令生成部102将其分割为所连接的存储部件的最小存取单位的指令。此后,生成对应于各个存储部件的每个部件的存取指令,以向各自的指令发行部发行所述每个部件的存取指令。
各个指令发行部和各个存储部件之间的控制存储器的电路片选择信号(CS)和指令信号以一对一的形式相对应,此时,在存储控制装置内的指令转换部108被时分多路复用,在规定周期内(在此为一个外部时钟周期),按照存储装置400c的定时规格说明,向存储装置输出能够发行的指令。这个所述多路复用后的指令在存储装置400c内的指令转换部441被反多路复用,从而向各个存储部件输出各自对应的指令。同时,指令发行部向数据控制部106通知,表示根据上述定时规范向存储装置发行的指令的发行顺序的指令发行顺序信息。
另一方面,主机200和存储装置400c之间的数据传输是通过主机200和数据控制部106之间的V字节的数据总线来传输的。在此,数据总线既可以是双向总线,也可以是数据写入专线和数据读出专线的两个系统的总线。
数据控制部106和各个存储装置通过V字节的数据总线被连接。数据控制部106在进行来自主机200的对存储装置的数据写入处理时,根据从所述指令发行部接受的所述指令发行顺序信息,将来自主机200的V字节数据划分给被连接于各个存储部件的V/m字节的数据总线来进行传输。而且,在进行来自存储装置的数据读出处理时,根据从所述指令发行部接受的所述指令发行顺序信息,将来自各个存储部件的V/m字节的输出数据提高到V字节的数据之后,向连接于主机200的V字节数据总线进行传输。通过此控制来进行对存储装置发行的指令与被传输的数据之间的取得一致性的控制。在此,连接主机200和数据控制部的数据总线的宽度不仅限于V字节,可以根据系统成立的必要条件来决定宽度。
到此为止所述的与本发明的存储控制装置101相连接的主机200及指令生成部102具有和实施例相同的功能。并且指令生成部102在分割、转换从所述的主机200接受的指令之时,在存储部件不同且地址也不相同的情况下,能够向指令发行部发行按每一存储部件的指令,以每一存储部件为单位同时发行不同的地址来进行存取。进而,在存储部件不同而地址相同的情况下,也能够向指令发行部发行按每一存储部件的指令,以每一存储部件为单位同时发行相同的地址来进行存取。
其次,对指令生成部102的工作进行说明。图3表示指令生成部102的流程图。如图3所示,在指令生成部102中,根据从主机200接受的指令的起始地址是否为8字节界限而施行不同的处理。在起始地址为8字节边界的情况下(起始地址为8n字节(n为整数)的情况),分别向指令发行部0、1发行对地址n的存取指令。此后,n以一为单位递增,直到满足来自主机200的请求传输的大小为止而反复进行上述处理。
另一方面,在起始地址不是8字节边界的情况下(起始地址为8n+4字节(n为整数)的情况),分别向指令发行部0发行对地址n+1的存取指令,向指令发行部1发行对地址n的存取指令。此后,n以一为单位递增,直到满足来自主机200的请求传输的大小为止而反复进行上述处理。
在此以4字节边界单位将存储装置确定为存储部件1和存储部件2的情况下,通过本发明的存储控制装置101,能够以逻辑地址以及图像地址的双方对存储装置进行存取的主机200所发行的指令,按照图2所示的地址存放位置分配图,在指令生成部102被分割、转换,1)在从存储装置0跨越至存储装置1的情况下,存储装置之间为相同的地址,2)在从存储部件1跨越至存储部件2的情况下,存储部件之间为不同的地址。在本实施例1的发明中,如此通过将数据存储在存储部件中,并进行能够读出的配置,在2)的情况下能够同时将不同的地址发行给不同的存储部件1及2,且在1)的情况下能够同时将相同的地址发行给不同的存储部件1及2。
图37是表示本实施例5的存储控制装置101和存储装置400c的工作时序的一个例子的时间图。在此表示,使用tRCD=3周期,CL=3周期的进行与SDRAM等效的工作的存储部件m个,在由主机200发行V×4字节数据的读出指令的情况下的对存储装置的控制信号,以及对主机200的读出数据总线的工作时序。
在指令生成部102中生成的存取指令被分解为m个指令发行部的各自的存储部件的指令之后,在存储控制装置101内的指令转换部108,作为被时分多路复用的一个周期中m个的指令被发行给存储装置400。被多路复用后的m个的指令,在存储装置400c内的指令转换部441被分解为对各自相符的存储部件的指令和CS信号,并发行给各个存储部件。图37是以存储控制装置101和存储装置400c的接口来表示如上所述的指令传输的图。最初对从存储部件1至m的各自独立的激活指令进行时分多路复用,并在一个周期之间对存储装置400c进行发行。此后,在满足tRCD的第三个时钟周期,对从存储部件1至m的各自独立的读出指令进行时分多路复用并发行。存储装置400c内的从1至m的存储部件分别在接收读出指令后,从CL=3之后向自身的数据总线输出各自请求的读出数据。
通过进行上述控制,在来自主机200的存取请求中,存取开始地址不是被连接的总的数据总线宽度的边界,且请求传输大小为超过总的数据总线宽度的存取的情况下,因为按每一存储部件能够以不同地址来同时独立进行存取,所以与下述所示的以往的系统相比,可以提高存取效率。
如此,在本实施例中,在能够利用与连接了同一的V字节的SDRAM等价的存储频带的系统的同时,由于可以将存取地址边界降低到使用一个存储装置的最小存取单位(本实施例为4字节单位),来进行数据传输控制,所以在存取开始地址的粒度小的系统中,能够更加有效地利用存储频带。
进而,因为是针对一个存储装置将m个的指令进行时分多路复用并传输的构成,所以存储部件的CS信号线及指令(包含地址)总线只需一份即可,与需要全部独立布线的情况相比,能够大幅度消减指令总线的布线面积。
同时,在本实施例中,作为所使用的存储装置,以连接了m个与V字节总线的SDRAM的功能同等的存储部件的情况为例进行了说明,装置的种类也不限于SDRAM,即使是DDR、DDR2、Direct-Rambus DRAM、XDR之类的其他的DRAM,以及所谓SRAM、闪存之类的不是DRAM的存储器,只要是能够作为存储介质使用的存储装置就同样能够实施。此时,前述的最小存取单位是指,以一个存储装置的总线宽度×最小脉冲串长度而求出的值。
而且,图36所示的指令生成部102及指令控制部107具有,按照根据最小存取单位的存储器映射,将来自主机200的存取指令分割成最小存取单位,向装置发行指令并对进行存取的指令发行部分配结果的功能。
并且,在本实施例中,虽然设指令发行部对数据控制部106发行的指令发行顺序信息表示,在主机200的存取指令之中是对第几个数据的指令的编号信息,但也可以作为表示被连接的存储装置的哪一个为高位的一位的信息来控制。
在存储装置不是DRAM的情况下,采用几乎不需要指令发行部的构成。并且,也可以从指令生成部102直接对数据控制部106通知指令发行顺序控制信息。
而且,在图36中,也可以为不仅多路复用指令,还进行数据多路复用的存储控制装置及存储装置的构成。在此情况下,存储控制装置包括:数据多路复用部,在一个周期内对应该发送至存储装置的数据1至数据m进行时分多路复用;数据反多路复用部,将从存储装置接收的被多路复用后的数据反多路复用为数据1至数据m,且,存储装置包括:数据多路复用部,在一个周期内对应该发送至存储控制装置的数据1至数据m进行时分多路复用;数据反多路复用部,将从存储控制装置接收的被多路复用后的数据反多路复用为数据1至数据m。
同时,虽然上述多路复用部在供给存储部件的同步信号的一个周期期间内,对m个的存取指令进行时分多路复用,但是取而代之,也可以通过在一个周期期间内对至少两个存取指令进行时分多路复用,在多个周期期间中多路复用m个的存取指令。在数据被多路复用的情况下也可以同样进行。
另外,上述各个实施例所示的框图的各个功能块及流程图的各个模块的典型是作为集成电路装置的LSI来实现。此LSI可以被单片化,也可以被做成多个芯片。例如,也可以将存储器以外的功能块单片化。在此,举例为LSI,但是,根据集成度的差异,也有被称为IC、系统LSI、超级LSI、极超级LSI的情况。
集成电路化的方法不只限于LSI,也可以在专线或者通用处理器上实现。在制造LSI以后,也可以利用可编程的FPGA(Field ProgrammableGate Array:现场可编程门阵列)或,利用能够将LSI内部的电路单元的连接或设定重构的可重构处理器。
并且,如果由于半导体技术的进步或者派生其他的技术而出现替换集成电路化的技术,当然也可以使用该技术进行功能块的集成化。也可能有适用于生物技术的可能性。
而且,在各个功能块之中,也可以只将保存数据的单元不进行单片化,而是作为记录介质或DRAM等其他的构成。
涉及本发明的谋求提高实际传输效率的存储控制装置及控制方法能够利用于,对在以图像或音频为代表的编解码器以及如CPU等的主装置,和如DRAM等的存储器之间产生的数据传输进行中介的存储控制装置101。具体而言,可以用于作为进行图像处理控制的系统中的存储控制电路。而且,还适用于电视或录像机、记录器、摄像机等图像处理系统,或者个人电脑等的图像处理系统。
Claims (30)
1、一种存储控制装置,与发行存储器存取请求的主机以及多个存储部件连接,以控制存储部件的存取,其特征在于,包括:
指令控制单元,将由所述主机发行的所述存储器存取请求分割为按每一存储部件的存取指令,从而向所述多个存储部件发行存取指令;以及
数据控制单元,在所述存储器存取请求是写入请求的情况下,将来自主机的写入数据分割为按每一所述多个存储部件的数据,从而向各个存储部件输出,在所述存储器存取请求是读出请求的情况下,将来自所述多个存储部件的读出数据进行组合,从而向所述主机输出,
所述指令控制单元,在与分割后的多个存取指令对应的所述多个存储部件的物理地址相同及不同的情况下,对向多个存储部件输出相同的物理地址的控制和输出不同的物理地址的控制进行转换。
2、如权利要求1所述的存储控制装置,其特征在于,
所述指令控制单元通过所述多个存储部件的共同的地址总线和所述多个存储部件的各自的电路片选择信号,与所述多个存储部件连接,
所述指令控制单元,
在分割后的多个存取指令表示相同的物理地址的情况下,通过使所述各自的电路片选择信号同时有效,从而向所述多个存储部件输出相同的物理地址,
在分割后的多个存取指令表示不同的物理地址的情况下,通过错开定时以使所述各自的电路片选择信号有效,从而向所述多个存储部件输出不同的物理地址,
所述数据控制单元,在所述存储器存取请求是写入请求的情况下,将来自主机的写入数据分割为按每一所述多个存储部件的数据,从而按照所述存取指令的定时向各个存储部件输出,在所述存储器存取请求是读出请求的情况下,按照所述存取指令的定时将从所述多个存储部件读出的数据进行组合,从而向所述主机输出。
3、如权利要求1或者2所述的存储控制装置,其特征在于,
所述指令控制单元包括:指令生成部以及按每一存储部件所设置的指令发行部,
所述指令生成部将所述存储器存取请求中所包含的逻辑地址转换为按每一存储部件的物理地址,并分割为按每一存储部件的存取指令,
所述各个指令发行部向对应的存储部件发行来自所述指令生成部的存取指令,
所述指令生成部向多个指令发行部同时输出多个存取指令。
4、如权利要求1或者2所述的存储控制装置,其特征在于,
所述指令控制单元包括:指令生成部以及按每一存储部件所设置的指令发行部,
所述指令生成部将所述存储器存取请求中所包含的逻辑地址转换为按每一存储部件的物理地址,并分割为按每一存储部件的存取指令,
所述各个指令发行部向对应的存储部件发行来自所述指令生成部的存取指令,
所述指令生成部在与分割后的多个存取指令对应的所述多个存储部件的物理地址相同的情况下,以相同的定时向多个指令发行部输出多个存取指令,
在与分割后的多个存取指令对应的所述多个存储部件的物理地址不相同的情况下,以不同的定时向多个指令发行部输出多个存取指令。
5、如权利要求3或者4所述的存储控制装置,其特征在于,
所述多个存储部件是两个第一、第二存储部件,
所述指令控制单元将所述存取请求转换为第一存取指令和第二存取指令,
第一及第二存储部件存储数据,
以便在所述存取请求设第一存储部件的数据为开头,且该数据的开头与包含第一及第二存储部件的数据的数据总线的边界对齐的情况下,使与所述第一存取指令对应的物理地址和与所述第二存取指令对应的存取指令的物理地址相同;以及
以便在所述存取请求设第二存储部件的数据为开头,且该数据的开头与包含第一及第二存储部件的数据的数据总线的边界不对齐的情况下,使与所述第一存取指令对应的物理地址和与所述第二存取指令对应的存取指令的物理地址不相同。
6、如权利要求2所述的存储控制装置,其特征在于,
所述指令控制单元在与多个存取指令对应的所述多个存储部件的物理地址不同的情况下,通过按每一存储部件来延迟地址及电路片选择信号的输出定时,从而对多个存储部件的同一地址和不同地址进行转换。
7、如权利要求1或者2所述的存储控制装置,其特征在于,
所述多个存储部件是第一~第m存储部件,
所述多个存储部件各自具有N字节的最小存取单位,
所述逻辑地址空间具有沿着被反复配置的单位区域的连续的逻辑地址,
在各个单位区域,按顺序配置与第一~第m存储部件互相对应的m个“N×整数”字节区域。
8、如权利要求7所述的存储控制装置,其特征在于,
在各个单位区域中,第一~第m存储部件的物理地址是共同的,
所述指令控制单元,
在所述存取请求为不超过所述单位区域的数据大小的存取请求的情况下,向所述第一~第m存储部件之中的与该存取请求对应的存储部件同时发行存取指令。
9、如权利要求8所述的存储控制装置,其特征在于,
所述第一~第m存储部件各自具有i个存储体,
在所述逻辑地址空间,反复配置p个第一~第p所述单位区域,
所述第一~第p单位区域具有共同的行地址、不同的列地址,
在各个所述第一~第p单位区域中,所述m个“N×整数”字节区域的存储体地址是共同的,
所述第一~第p单位区域彼此的存储体地址不相同。
10、如权利要求9所述的存储控制装置,其特征在于,
在反复配置所述p个第一~第p所述单位区域的逻辑地址空间中,相邻的所述单位区域具有不同的存储体地址,
所述指令控制单元发行所述存取指令,以便通过存储体交错存取对相邻的所述单位区域进行存取。
11、如权利要求1或者2所述的存储控制装置,其特征在于,
所述多个存储部件被作为记忆图像的帧缓存来使用,
所述多个存储部件各自具有N字节的最小存取单位,
所述逻辑地址空间具有沿着被反复配置的单位区域的连续的逻辑地址,
在各个单位区域,按顺序配置与所述多个存储部件互相对应的多个“N×整数”字节区域,
对应于所述图像的水平地址相邻配置A个单位区域,对应于垂直地址配置B个单位区域。
12、如权利要求11所述的存储控制装置,其特征在于,
所述各个单位区域内的多个“N×整数”字节区域的存储体地址、行地址以及列地址是共同的。
13、如权利要求10所述的存储控制装置,其特征在于,
在所述帧缓存的水平方向或者垂直方向相邻的所述单位区域具有不同的存储体地址,
所述指令控制单元发行所述存取指令,以便通过存储体交错存取对相邻的所述单位区域进行存取。
14、如权利要求7至10的任一项中所述的存储控制装置,其特征在于,所述m为2。
15、如权利要求7至10的任一项中所述的存储控制装置,其特征在于,所述m为2,
所述两个存储部件被作为记忆图像的帧缓存来使用,
所述两个存储部件各自具有N字节的最小存取单位,
在各个单位区域,交替配置与所述两个存储部件互相对应的两个“N×整数”字节区域,
对应于所述图像的水平地址相邻配置A个单位区域,对应于垂直地址配置B个单位区域,
来自所述主机的存取请求包含水平地址和行单位的垂直地址。
16、如权利要求1所述的存储控制装置,其特征在于,
所述指令控制单元通过所述多个存储部件的共同的第一地址总线,和各自连接到所述多个存储部件的第二地址总线,以及各自连接到所述多个存储部件的电路片选择信号与所述多个存储部件连接,
所述第一地址总线是构成地址总线的一部分地址信号线,所述第二地址总线是构成地址总线的其他部分的地址信号线。
17、如权利要求16所述的存储控制装置,其特征在于,
所述指令控制单元,
在分割后的多个存取指令表示相同的物理地址的情况下,通过使所述各自的电路片选择信号和第一及第二地址总线同时有效,从而向所述多个存储部件输出相同的物理地址,
在分割后的多个存取指令表示不同的物理地址且第一地址总线表示不同的物理地址的情况下,通过错开输出所述各自的电路片选择信号及第一、第二地址总线的定时以使所述各自的电路片选择信号及第一、第二地址总线有效,从而向所述多个存储部件输出不同的物理地址,
在分割后的多个存取指令表示不同的物理地址且第二地址总线表示不同的物理地址的情况下,通过使所述各个电路片选择信号和第一以及第二地址总线同时有效,从而向所述多个存储部件输出不同的物理地址。
18、如权利要求1或者2所述的存储控制装置,其特征在于,
所述多个存储部件被作为记忆图像的帧缓存来使用,
所述多个存储部件各自具有N字节的最小存取单位,
所述逻辑地址空间具有沿着被反复配置的单位区域的连续的逻辑地址,
在各个单位区域,按顺序配置与所述多个存储部件互相对应的多个“N×整数”字节区域,
所述帧缓存由多个矩形区域构成,
在所述矩形区域,对应于水平地址相邻配置E个单位区域,对应于垂直地址配置F个单位区域。
19、如权利要求18所述的存储控制装置,其特征在于,
所述各个矩形区域内的多个所述单位区域具有共同的存储体地址及共同的行地址,
左右相邻的两个所述矩形区域具有不同的存储体地址,
上下相邻的两个所述矩形区域具有任意的存储体地址及不同的行地址。
20、如权利要求19所述的存储控制装置,其特征在于,
在各个单位区域,与所述多个存储部件互相对应的多个“N×整数”字节区域按与所述多个存储部件的排列相对应的顺序被配置。
21、如权利要求18所述的存储控制装置,其特征在于,
所述各个矩形区域内的多个所述单位区域由任意单一的所述存储部件构成,且具有共同的存储体地址,
左右相邻的两个所述矩形区域具有不同的列地址,
上下相邻的两个所述矩形区域由不同的存储部件的单位区域构成,且该上下相邻的两个所述矩形区域的任意的存储体地址及列地址不相同。
22、如权利要求21所述的存储控制装置,其特征在于,
在各个单位区域,与所述多个存储部件互相对应的多个“N×整数”字节区域按与所述多个存储部件的排列对应的顺序被配置。
23、如权利要求19或者21所述的存储控制装置,其特征在于,
在由一行以上连续的G行构成的第一小矩形区域的各个单位区域,所述多个“N×整数”字节区域按与所述多个存储部件的排列相对应的顺序被配置,
在由相邻的一行以上连续的H行构成的第二小矩形区域的各个单位区域,所述多个“N×整数”字节区域按与所述第一小矩形区域不同的顺序被配置,
所述第一小矩形区域和所述第二小矩形区域的关系在所述矩形区域被反复。
24、一种存储控制方法,与发行存储器存取请求的主机以及多个存储部件连接,以控制存储部件的存取,其特征在于,包括:
将由所述主机发行的所述存储器存取请求分割为按每一存储部件的存取指令,从而向所述多个存储部件发行存取指令的步骤;以及
在所述存储器存取请求是写入请求的情况下,将来自主机的写入数据分割为按每一所述多个存储部件的数据,从而向各个存储部件输出,在所述存储器存取请求是读出请求的情况下,将来自所述多个存储部件的读出数据进行组合,从而向所述主机输出的步骤,
在所述发行存取指令的步骤中,在与分割后的多个存取指令对应的所述多个存储部件的物理地址相同及不同的情况下,对向多个存储部件输出相同的物理地址的控制和输出不同的物理地址的控制进行装换。
25、一种半导体装置,其特征在于,
包括如权利要求1所述的存储控制装置。
26、一种被单一封装的存储装置,其特征在于,包括:
多个存储部件;
指令接口,从外部接收存取指令,以供给所述多个存储部件;
数据总线,被位分割为与所述多个存储部件的数量相同的部分总线;以及
数据接口,按照从外部供给的同步信号,在外部和各个所述多个存储部件之间通过所述数据总线独立进行数据的输入输出。
27、如权利要求26所述的存储装置,其特征在于,
所述指令接口在所述同步信号的一个周期期间,接收被时分多路复用后的多个存取指令,
所述存储装置还包括,
反多路复用部,对通过所述指令接口接收的、被时分多路复用后的存取指令进行反多路复用,并将存取指令分配给所对应的存储部件。
28、如权利要求26所述的存储装置,其特征在于,
所述指令接口接收使所述多个存储部件各自有效或者无效的多个选择信号,并将所接收的选择信号供给对应的存储部件。
29、如权利要求26所述的存储装置,其特征在于,
所述指令接口接收表示所述多个存储部件的每一个是有效或无效的部件信息,
所述存储装置还包括,
转换单元,将所述部件信息转换为所述多个存储部件的各自的选择信号,并向各个存储部件供给转换后的选择信号。
30、一种存储控制装置,与发行存储器存取请求的主机以及多个存储部件连接,以控制存储部件的存取,其特征在于,包括:
指令控制单元,将由所述主机发行的所述存储器存取请求分割为按每一存储部件的存取指令;
多路复用单元,在供给所述多个存储部件的同步信号的一个周期期间内,对多个存取指令进行时分多路复用,并发行被时分多路复用后的存取指令;
数据总线,被位分割为与所述多个存储部件的数量相同的部分总线;以及
数据控制单元,在所述存储器存取请求是写入请求的情况下,将来自主机的写入数据分割为按每一所述多个存储部件的数据,从而向各个存储部件输出,在所述存储器存取请求是读出请求的情况下,将来自所述多个存储部件的读出数据进行组合,从而向所述主机输出。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347132 | 2006-12-25 | ||
JP347132/2006 | 2006-12-25 | ||
JP2007123987 | 2007-05-08 | ||
JP123987/2007 | 2007-05-08 | ||
PCT/JP2007/074878 WO2008084681A1 (ja) | 2006-12-25 | 2007-12-25 | メモリ制御装置、メモリ装置およびメモリ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101495975A true CN101495975A (zh) | 2009-07-29 |
CN101495975B CN101495975B (zh) | 2011-10-05 |
Family
ID=39608577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800283117A Expired - Fee Related CN101495975B (zh) | 2006-12-25 | 2007-12-25 | 存储控制装置、存储装置及存储控制方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8307190B2 (zh) |
EP (1) | EP2071468A4 (zh) |
JP (1) | JP4996626B2 (zh) |
KR (1) | KR20090065504A (zh) |
CN (1) | CN101495975B (zh) |
WO (1) | WO2008084681A1 (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231141A (zh) * | 2011-06-21 | 2011-11-02 | 中兴通讯股份有限公司 | 一种数据读、写方法及系统 |
CN104183265A (zh) * | 2013-05-28 | 2014-12-03 | 南亚科技股份有限公司 | 动态随机存取存储器装置的电路及其时脉控制方法 |
CN104916308A (zh) * | 2014-03-14 | 2015-09-16 | 爱思开海力士有限公司 | 半导体器件 |
WO2015165386A1 (en) * | 2014-04-29 | 2015-11-05 | Huawei Technologies Co., Ltd. | Shared memory controller and method of using same |
US20170017412A1 (en) | 2015-07-13 | 2017-01-19 | Futurewei Technologies, Inc. | Shared Memory Controller And Method Of Using Same |
CN107146245A (zh) * | 2017-05-05 | 2017-09-08 | 北京京东尚科信息技术有限公司 | 图像匹配方法和装置 |
CN108628778A (zh) * | 2017-03-23 | 2018-10-09 | 发那科株式会社 | 多存储列sdram控制方法以及sdram控制器 |
CN109347957A (zh) * | 2018-10-22 | 2019-02-15 | 北京广利核系统工程有限公司 | 基于fpga的通信数据存储管理方法、装置及环网板卡 |
CN112802518A (zh) * | 2021-03-25 | 2021-05-14 | 深圳市汇顶科技股份有限公司 | 数据写入方法、片上系统芯片及计算机可读存储介质 |
CN113704143A (zh) * | 2021-08-27 | 2021-11-26 | 湖南国科微电子股份有限公司 | 数据读取方法、装置及计算机设备 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8595459B2 (en) * | 2004-11-29 | 2013-11-26 | Rambus Inc. | Micro-threaded memory |
EP2212785A2 (en) * | 2007-11-20 | 2010-08-04 | Sandbridge Technologies, Inc. | Method for implementing periodic behaviors using a single reference |
WO2009139109A1 (ja) * | 2008-05-13 | 2009-11-19 | パナソニック株式会社 | メモリ制御装置、およびこれを備えた情報処理装置 |
US8660193B2 (en) * | 2009-01-12 | 2014-02-25 | Maxim Integrated Products, Inc. | Parallel, pipelined, integrated-circuit implementation of a computational engine |
WO2010101754A2 (en) * | 2009-03-06 | 2010-09-10 | Rambus Inc. | Memory interface with interleaved control information |
JP5396169B2 (ja) * | 2009-06-22 | 2014-01-22 | オリンパス株式会社 | データアクセス制御装置 |
JP2011003161A (ja) * | 2009-06-22 | 2011-01-06 | Olympus Imaging Corp | データ伝送制御装置およびデータ伝送制御方法 |
JP2011013909A (ja) * | 2009-07-01 | 2011-01-20 | Canon Inc | メモリ制御回路 |
US8098539B2 (en) * | 2009-08-26 | 2012-01-17 | Qualcomm Incorporated | Hybrid single and dual channel DDR interface scheme by interleaving address/control signals during dual channel operation |
US8539309B2 (en) * | 2009-09-17 | 2013-09-17 | International Business Machines Corporation | System and method for responding to error detection |
JP2012113597A (ja) * | 2010-11-26 | 2012-06-14 | Panasonic Corp | メモリ装置、メモリ制御回路及びメモリ制御システム |
KR101854251B1 (ko) | 2010-11-30 | 2018-05-03 | 삼성전자주식회사 | 멀티 채널 반도체 메모리 장치 및 그를 구비하는 반도체 장치 |
US9268719B2 (en) * | 2011-08-05 | 2016-02-23 | Rambus Inc. | Memory signal buffers and modules supporting variable access granularity |
JP2013089030A (ja) * | 2011-10-18 | 2013-05-13 | Elpida Memory Inc | 情報処理システム、制御システム及び半導体装置 |
US10216625B2 (en) * | 2012-09-24 | 2019-02-26 | Sk Hynix Memory Solutions Inc. | Hardware integrity verification |
JP6062714B2 (ja) * | 2012-10-31 | 2017-01-18 | キヤノン株式会社 | メモリ制御装置、メモリ制御方法およびプログラム |
US9448941B1 (en) | 2012-12-31 | 2016-09-20 | Emc Corporation | System and method for cache management |
KR102079939B1 (ko) * | 2013-06-04 | 2020-02-21 | 삼성전자주식회사 | 데이터 저장 장치 및 그것의 명령어 스케줄링 방법 |
KR102358177B1 (ko) * | 2015-12-24 | 2022-02-07 | 에스케이하이닉스 주식회사 | 제어회로 및 제어회로를 포함하는 메모리 장치 |
US11755255B2 (en) * | 2014-10-28 | 2023-09-12 | SK Hynix Inc. | Memory device comprising a plurality of memories sharing a resistance for impedance matching |
US10067903B2 (en) | 2015-07-30 | 2018-09-04 | SK Hynix Inc. | Semiconductor device |
CN110059020B (zh) | 2015-04-23 | 2024-01-30 | 华为技术有限公司 | 扩展内存的访问方法、设备以及系统 |
US9940984B1 (en) * | 2016-09-28 | 2018-04-10 | Intel Corporation | Shared command address (C/A) bus for multiple memory channels |
KR101801901B1 (ko) * | 2017-04-27 | 2017-11-27 | 공재섭 | 데이터 구역성을 고려하여 액세스되는 메모리 장치 및 이를 포함하는 전자 시스템 |
CN108984312B (zh) * | 2017-06-02 | 2022-03-25 | 伊姆西Ip控股有限责任公司 | 数据读写的方法和设备 |
JP7074626B2 (ja) * | 2018-09-11 | 2022-05-24 | 株式会社東芝 | 画像描画装置 |
US10929949B2 (en) * | 2019-03-28 | 2021-02-23 | Infineon Technologies Ag | Accessing a memory configured to store an image data cube |
CN110383232B (zh) * | 2019-05-05 | 2021-03-23 | 长江存储科技有限责任公司 | 具有序列处理单元的存储器控制系统 |
JP2021039447A (ja) | 2019-08-30 | 2021-03-11 | キヤノン株式会社 | メモリコントローラおよびメモリコントローラで実施される方法 |
TWI762852B (zh) * | 2020-01-03 | 2022-05-01 | 瑞昱半導體股份有限公司 | 記憶體裝置及其操作方法 |
EP4273702A1 (en) * | 2022-05-06 | 2023-11-08 | Samsung Electronics Co., Ltd. | Operating method of memory device for managing map data of each of plurality of storage devices, computing system including memory device, and operating method of computing system |
CN114896182B (zh) * | 2022-05-11 | 2023-10-20 | 地平线(上海)人工智能技术有限公司 | 存储装置、方法、电子设备和存储介质 |
CN116594922B (zh) * | 2023-07-14 | 2023-10-31 | 深圳砺驰半导体科技有限公司 | 一种数据访问电路、方法及系统级芯片 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US486603A (en) * | 1892-11-22 | Time-lock | ||
JPS618785A (ja) | 1984-06-21 | 1986-01-16 | Fujitsu Ltd | 記憶装置アクセス制御方式 |
US5182192A (en) * | 1987-03-27 | 1993-01-26 | The Wistar Institute | Monoclonal antibodies against glycolipid antigens, methods of producing these antibodies, and use therefor |
JPH04167160A (ja) * | 1990-10-31 | 1992-06-15 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
JP3057934B2 (ja) * | 1992-10-30 | 2000-07-04 | 日本電気株式会社 | 共有バス調停機構 |
US5748551A (en) * | 1995-12-29 | 1998-05-05 | Micron Technology, Inc. | Memory device with multiple internal banks and staggered command execution |
JPH09190376A (ja) | 1996-01-12 | 1997-07-22 | Oki Electric Ind Co Ltd | メモリ制御装置 |
US6104417A (en) * | 1996-09-13 | 2000-08-15 | Silicon Graphics, Inc. | Unified memory computer architecture with dynamic graphics memory allocation |
JP3732593B2 (ja) * | 1996-09-30 | 2006-01-05 | 株式会社東芝 | 画像処理装置 |
JPH1198462A (ja) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | データ再生装置 |
JPH11203197A (ja) * | 1998-01-07 | 1999-07-30 | Oki Data Corp | メモリシステム |
US7024518B2 (en) * | 1998-02-13 | 2006-04-04 | Intel Corporation | Dual-port buffer-to-memory interface |
US6681319B1 (en) * | 1998-10-06 | 2004-01-20 | Texas Instruments Incorporated | Dual access instruction and compound memory access instruction with compatible address fields |
EP1026595B1 (en) * | 1999-01-11 | 2008-07-23 | STMicroelectronics Limited | Memory interface device and method for accessing memories |
AU5774200A (en) * | 1999-06-28 | 2001-01-31 | Sangate Systems Inc. | Intelligent splitter, system, and methods of use |
JP2001092771A (ja) * | 1999-09-24 | 2001-04-06 | Toshiba Corp | 記憶装置、記憶装置用の制御装置及びこれらを用いた記憶システム |
JP4834362B2 (ja) * | 2005-09-16 | 2011-12-14 | パナソニック株式会社 | メモリ制御装置。 |
US6828977B2 (en) * | 2001-02-15 | 2004-12-07 | Sony Corporation | Dynamic buffer pages |
US7313658B2 (en) * | 2001-10-23 | 2007-12-25 | Via Technologies, Inc. | Microprocessor and method for utilizing disparity between bus clock and core clock frequencies to prioritize cache line fill bus access requests |
JP2003178527A (ja) * | 2001-12-12 | 2003-06-27 | Fujitsu Ltd | 情報記録装置及びバッファコントローラ並びに情報記憶方法 |
WO2003060722A1 (fr) | 2002-01-09 | 2003-07-24 | Renesas Technology Corp. | Système de mémoire et carte mémoire |
US20050144369A1 (en) * | 2002-02-06 | 2005-06-30 | Koninklijke Philips Electronics N.V. | Address space, bus system, memory controller and device system |
JP5242914B2 (ja) * | 2003-03-17 | 2013-07-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ディジタル情報信号のリアルタイムストリームを格納する装置及び方法 |
US7203798B2 (en) * | 2003-03-20 | 2007-04-10 | Matsushita Electric Industrial Co., Ltd. | Data memory cache unit and data memory cache system |
JP4345445B2 (ja) * | 2003-11-12 | 2009-10-14 | セイコーエプソン株式会社 | 画像処理装置、画像表示装置および画像処理装置における演算パラメータの設定方法 |
JPWO2005109205A1 (ja) * | 2004-04-15 | 2008-03-21 | 松下電器産業株式会社 | 情報処理装置およびデータアクセス方法 |
JP4722839B2 (ja) * | 2004-05-19 | 2011-07-13 | パナソニック株式会社 | メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 |
JP2006293663A (ja) * | 2005-04-11 | 2006-10-26 | Sanyo Electric Co Ltd | メモリアドレス生成装置及びそれを有したプロセッサ、メモリアドレス生成方法 |
-
2007
- 2007-12-25 US US12/443,598 patent/US8307190B2/en active Active
- 2007-12-25 CN CN2007800283117A patent/CN101495975B/zh not_active Expired - Fee Related
- 2007-12-25 KR KR1020097000182A patent/KR20090065504A/ko not_active Application Discontinuation
- 2007-12-25 EP EP07860107A patent/EP2071468A4/en not_active Withdrawn
- 2007-12-25 JP JP2008553058A patent/JP4996626B2/ja not_active Expired - Fee Related
- 2007-12-25 WO PCT/JP2007/074878 patent/WO2008084681A1/ja active Application Filing
-
2012
- 2012-09-14 US US13/615,983 patent/US8738888B2/en not_active Expired - Fee Related
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231141B (zh) * | 2011-06-21 | 2017-04-05 | 深圳市中兴微电子技术有限公司 | 一种数据读、写方法及系统 |
WO2012174953A1 (zh) * | 2011-06-21 | 2012-12-27 | 中兴通讯股份有限公司 | 一种数据读、写方法及系统 |
CN102231141A (zh) * | 2011-06-21 | 2011-11-02 | 中兴通讯股份有限公司 | 一种数据读、写方法及系统 |
CN104183265A (zh) * | 2013-05-28 | 2014-12-03 | 南亚科技股份有限公司 | 动态随机存取存储器装置的电路及其时脉控制方法 |
CN104183265B (zh) * | 2013-05-28 | 2017-04-12 | 南亚科技股份有限公司 | 动态随机存取存储器装置的电路及其时脉控制方法 |
CN104916308A (zh) * | 2014-03-14 | 2015-09-16 | 爱思开海力士有限公司 | 半导体器件 |
CN104916308B (zh) * | 2014-03-14 | 2019-02-01 | 爱思开海力士有限公司 | 半导体器件 |
WO2015165386A1 (en) * | 2014-04-29 | 2015-11-05 | Huawei Technologies Co., Ltd. | Shared memory controller and method of using same |
US9335934B2 (en) | 2014-04-29 | 2016-05-10 | Futurewei Technologies, Inc. | Shared memory controller and method of using same |
US20170017412A1 (en) | 2015-07-13 | 2017-01-19 | Futurewei Technologies, Inc. | Shared Memory Controller And Method Of Using Same |
US10353747B2 (en) | 2015-07-13 | 2019-07-16 | Futurewei Technologies, Inc. | Shared memory controller and method of using same |
CN108628778A (zh) * | 2017-03-23 | 2018-10-09 | 发那科株式会社 | 多存储列sdram控制方法以及sdram控制器 |
CN107146245A (zh) * | 2017-05-05 | 2017-09-08 | 北京京东尚科信息技术有限公司 | 图像匹配方法和装置 |
CN107146245B (zh) * | 2017-05-05 | 2020-06-05 | 天津京东深拓机器人科技有限公司 | 图像匹配方法和装置 |
CN109347957A (zh) * | 2018-10-22 | 2019-02-15 | 北京广利核系统工程有限公司 | 基于fpga的通信数据存储管理方法、装置及环网板卡 |
CN112802518A (zh) * | 2021-03-25 | 2021-05-14 | 深圳市汇顶科技股份有限公司 | 数据写入方法、片上系统芯片及计算机可读存储介质 |
CN112802518B (zh) * | 2021-03-25 | 2021-07-02 | 深圳市汇顶科技股份有限公司 | 数据写入方法、片上系统芯片及计算机可读存储介质 |
CN113704143A (zh) * | 2021-08-27 | 2021-11-26 | 湖南国科微电子股份有限公司 | 数据读取方法、装置及计算机设备 |
Also Published As
Publication number | Publication date |
---|---|
KR20090065504A (ko) | 2009-06-22 |
US8307190B2 (en) | 2012-11-06 |
US20100030980A1 (en) | 2010-02-04 |
JPWO2008084681A1 (ja) | 2010-04-30 |
US8738888B2 (en) | 2014-05-27 |
WO2008084681A1 (ja) | 2008-07-17 |
JP4996626B2 (ja) | 2012-08-08 |
CN101495975B (zh) | 2011-10-05 |
EP2071468A1 (en) | 2009-06-17 |
US20130013879A1 (en) | 2013-01-10 |
EP2071468A4 (en) | 2010-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101495975B (zh) | 存储控制装置、存储装置及存储控制方法 | |
CN100474267C (zh) | 用于存储器模块的动态命令和/或地址镜像系统和方法 | |
CN102576565B (zh) | 利用存储模块上的分布式字节缓冲器的系统和方法 | |
DE60205877T2 (de) | Verfahren zur synchronisation der auslesezeit eines hochgeschwindigkeitsspeichers | |
KR101609311B1 (ko) | 메모리 장치 파워 관리기 및 방법 | |
US20150161072A1 (en) | Semiconductor memory device with plural memory die and controller die | |
US8654556B2 (en) | Registered DIMM memory system | |
CN102016809A (zh) | 存储器控制装置、存储器系统、半导体集成电路和存储器控制方法 | |
JPH08123717A (ja) | 半導体記憶装置 | |
KR100968636B1 (ko) | 메모리 칩 및 이를 포함하는 시스템 | |
JP2002109882A (ja) | 半導体メモリ装置、メモリシステム、及びメモリデータアクセス方法 | |
US6502173B1 (en) | System for accessing memory and method therefore | |
CN102117244B (zh) | Soc中支持多个音视频ip核寻址的ddr2的控制方法 | |
CN101013567A (zh) | 画面数据传送方法、影像数据传送方法以及时序控制模块 | |
KR20100066849A (ko) | 개선된 데이터 버스 구조를 갖는 스택 구조의 반도체 패키지, 반도체 메모리 모듈 및 반도체 메모리 시스템 | |
TWI449043B (zh) | 高速記憶體系統 | |
KR20140098817A (ko) | 적층된 메모리 디바이스 다이스를 이용하는 메모리 시스템 및 방법 | |
JPH0256760B2 (zh) | ||
WO2009081551A1 (ja) | メモリ装置及びその制御方法 | |
US6674442B1 (en) | Image memory system | |
CA2802666C (en) | Image processing device | |
JP2010250727A (ja) | メモリ制御回路 | |
JP3312594B2 (ja) | シリアル−パラレル変換機能付き半導体記憶装置 | |
JPH099203A (ja) | ディジタル信号記録再生装置 | |
KR20170077605A (ko) | 메모리 모듈 및 이를 포함하는 메모리 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111005 Termination date: 20181225 |
|
CF01 | Termination of patent right due to non-payment of annual fee |