JP2011013909A - メモリ制御回路 - Google Patents
メモリ制御回路 Download PDFInfo
- Publication number
- JP2011013909A JP2011013909A JP2009157100A JP2009157100A JP2011013909A JP 2011013909 A JP2011013909 A JP 2011013909A JP 2009157100 A JP2009157100 A JP 2009157100A JP 2009157100 A JP2009157100 A JP 2009157100A JP 2011013909 A JP2011013909 A JP 2011013909A
- Authority
- JP
- Japan
- Prior art keywords
- command
- access
- memory
- address
- issuing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Memory System (AREA)
Abstract
【解決手段】メモリ制御回路は、メモリデバイスへのアクセス種別およびアクセスアドレスを判別し適切なメモリデバイスに対してアクセスコマンドを発行させるコマンド振り分け手段と、実際のメモリデバイスにアクセスコマンドを発行させるコマンド発行手段とを備える。コマンド振り分け手段はメモリアクセスがライトであった場合には、アドレス変換手段が示すデバイスの物理アドレスに対しライトコマンドを発行する。メモリアクセスがリードであった場合には前記アドレス変換手段が示す物理アドレスの状態を確認して最適なデバイスに対してリードコマンドを発行する。
【選択図】図1
Description
Claims (1)
- 複数のバンクを有する複数のメモリデバイスが接続され、それぞれのメモリデバイスにアクセス可能なメモリ制御回路において、
論理アドレスと実際のメモリデバイスにおける物理アドレスとの変換を行うアドレス変換手段と、
前記メモリデバイスの各バンクにおけるアクセス状態を管理する管理手段と、
メモリデバイスへのアクセスコマンドと物理アドレスとに基づいて適切なメモリデバイスに対してアクセスコマンドを発行させるコマンド振り分け手段と、
実際のメモリデバイスにアクセスコマンドを発行させるコマンド発行手段とを備え、
前記コマンド振り分け手段は、メモリアクセスがライトであった場合には前記アドレス変換手段が示すデバイスの物理アドレスに対しライトコマンドを発行し、メモリアクセスがリードであった場合には前記アドレス変換手段が示す物理アドレスの状態を確認してデバイスに対してリードコマンドを発行することを特徴とするメモリ制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157100A JP2011013909A (ja) | 2009-07-01 | 2009-07-01 | メモリ制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157100A JP2011013909A (ja) | 2009-07-01 | 2009-07-01 | メモリ制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011013909A true JP2011013909A (ja) | 2011-01-20 |
JP2011013909A5 JP2011013909A5 (ja) | 2012-08-09 |
Family
ID=43592727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009157100A Pending JP2011013909A (ja) | 2009-07-01 | 2009-07-01 | メモリ制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011013909A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06103173A (ja) * | 1992-03-25 | 1994-04-15 | Nec Corp | 携帯型データ処理装置 |
JPH09282223A (ja) * | 1996-04-12 | 1997-10-31 | Ricoh Co Ltd | メモリ制御装置 |
JP2002149487A (ja) * | 2000-11-08 | 2002-05-24 | Matsushita Electric Ind Co Ltd | メモリアクセス装置および遅延データ発生装置 |
JP2008152687A (ja) * | 2006-12-20 | 2008-07-03 | Matsushita Electric Ind Co Ltd | メモリコントローラ |
JP2008158804A (ja) * | 2006-12-22 | 2008-07-10 | Nec Corp | メモリコントローラ、コンピュータ、データ読み出し方法 |
WO2008084681A1 (ja) * | 2006-12-25 | 2008-07-17 | Panasonic Corporation | メモリ制御装置、メモリ装置およびメモリ制御方法 |
-
2009
- 2009-07-01 JP JP2009157100A patent/JP2011013909A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06103173A (ja) * | 1992-03-25 | 1994-04-15 | Nec Corp | 携帯型データ処理装置 |
JPH09282223A (ja) * | 1996-04-12 | 1997-10-31 | Ricoh Co Ltd | メモリ制御装置 |
JP2002149487A (ja) * | 2000-11-08 | 2002-05-24 | Matsushita Electric Ind Co Ltd | メモリアクセス装置および遅延データ発生装置 |
JP2008152687A (ja) * | 2006-12-20 | 2008-07-03 | Matsushita Electric Ind Co Ltd | メモリコントローラ |
JP2008158804A (ja) * | 2006-12-22 | 2008-07-10 | Nec Corp | メモリコントローラ、コンピュータ、データ読み出し方法 |
WO2008084681A1 (ja) * | 2006-12-25 | 2008-07-17 | Panasonic Corporation | メモリ制御装置、メモリ装置およびメモリ制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1110151B1 (en) | Buffering system bus for external-memory accesses | |
JP4926963B2 (ja) | 多重メモリアクセスレイテンシ時間をサポートするコンピュータメモリシステムにおける性能を改善するためのシステムおよび方法 | |
JP5365336B2 (ja) | メモリ制御装置およびメモリ制御方法 | |
US20050210185A1 (en) | System and method for organizing data transfers with memory hub memory modules | |
JP5666722B2 (ja) | メモリ・インターフェース | |
KR20090132512A (ko) | 메모리 시스템, 그 액세스 제어 방법, 및 컴퓨터 프로그램 | |
US6651148B2 (en) | High-speed memory controller for pipelining memory read transactions | |
US8954644B2 (en) | Apparatus and method for controlling memory | |
JP6053384B2 (ja) | 情報処理装置、メモリ制御装置およびその制御方法 | |
JP2013542493A (ja) | 複数のメモリチャネルを有するコンピューティングシステムにおけるメモリバッファの割り当て | |
CN108139989B (zh) | 配备有存储器中的处理和窄访问端口的计算机设备 | |
JP2018205859A (ja) | メモリコントローラとその制御方法 | |
JP5911548B1 (ja) | 共有メモリへのアクセス要求をスケジューリングするための装置、方法およびコンピュータプログラム | |
US6360305B1 (en) | Method and apparatus for optimizing memory performance with opportunistic pre-charging | |
JP2011013835A (ja) | メモリシステム、メモリアクセス方法、及びプログラム | |
JP6226200B2 (ja) | メモリーコントローラー | |
KR101022473B1 (ko) | 다층 버스 시스템에서의 메모리 뱅크 인터리빙 방법 및장치 | |
WO2010122607A1 (ja) | 記憶制御装置及びその制御方法 | |
JPH10260895A (ja) | 半導体記憶装置およびそれを用いた計算機システム | |
US8099530B2 (en) | Data processing apparatus | |
JP5383159B2 (ja) | バス中継装置及び制御方法 | |
JP2011013909A (ja) | メモリ制御回路 | |
JP6170363B2 (ja) | 制御装置、コンピュータシステム、制御方法、及びプログラム | |
CN111290977B (zh) | 一种基于ddr多数据单元的寄存器访问系统及方法 | |
EP1990725B1 (en) | Central processing unit, central processing unit control method, and information processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120626 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141021 |