JPH06103173A - 携帯型データ処理装置 - Google Patents
携帯型データ処理装置Info
- Publication number
- JPH06103173A JPH06103173A JP4066658A JP6665892A JPH06103173A JP H06103173 A JPH06103173 A JP H06103173A JP 4066658 A JP4066658 A JP 4066658A JP 6665892 A JP6665892 A JP 6665892A JP H06103173 A JPH06103173 A JP H06103173A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage means
- data storage
- read
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】データ格納部を二重化することにより二重化デ
ータの書き込み時間と誤り発生時の対応時間を格段に短
縮した携帯型データ処理装置の提供。 【構成】データ格納部２および３の２つを有し、書き込
み時はアドレスデータバス１０１を介してアドレスとデ
ータとをこれらに並列に供給して同時に同一のデータを
同一アドレスに書き込み、読出し時は、メモリ選択信号
２０３および３０３を個別に制御して個別にデータを読
み出すメモリ制御部１０を有す。
ータの書き込み時間と誤り発生時の対応時間を格段に短
縮した携帯型データ処理装置の提供。 【構成】データ格納部２および３の２つを有し、書き込
み時はアドレスデータバス１０１を介してアドレスとデ
ータとをこれらに並列に供給して同時に同一のデータを
同一アドレスに書き込み、読出し時は、メモリ選択信号
２０３および３０３を個別に制御して個別にデータを読
み出すメモリ制御部１０を有す。
Description
【０００１】
【産業上の利用分野】本発明は携帯型データ処理装置に
関する。
関する。
【０００２】
【従来の技術】従来の携帯型データ処理装置は、図３に
示すように、データを入力するキーボード１と、入力さ
れたデータや処理されたデータを格納するデータ格納部
２と、データ格納部２へのデータ書き込み、読み出しを
制御するメモリ制御部４と、データを表示する表示部７
と、外部との通信を行なう通信部８と、これらを制御す
るプログラムを格納している読み出し専用メモリである
プログラム格納部５と、そのプログラムを実行しデータ
を処理するデータ処理部６と、電源９とを有している。
示すように、データを入力するキーボード１と、入力さ
れたデータや処理されたデータを格納するデータ格納部
２と、データ格納部２へのデータ書き込み、読み出しを
制御するメモリ制御部４と、データを表示する表示部７
と、外部との通信を行なう通信部８と、これらを制御す
るプログラムを格納している読み出し専用メモリである
プログラム格納部５と、そのプログラムを実行しデータ
を処理するデータ処理部６と、電源９とを有している。
【０００３】そしてアドレスデータバス１０１を介して
データを格納すべきアドレス情報と格納するデータとを
メモリ制御部４から出力し、メモリ選択信号２０３とメ
モリ書き込み信号２０２とをともに「有効」として、デ
ータ格納部２にデータを書き込み格納する。読み出しの
場合には、アドレスデータバス１０１を介してアドレス
情報を出力し、メモリ選択信号を「有効」としてアドレ
スデータバス１０１に読み出しデータを出力する。
データを格納すべきアドレス情報と格納するデータとを
メモリ制御部４から出力し、メモリ選択信号２０３とメ
モリ書き込み信号２０２とをともに「有効」として、デ
ータ格納部２にデータを書き込み格納する。読み出しの
場合には、アドレスデータバス１０１を介してアドレス
情報を出力し、メモリ選択信号を「有効」としてアドレ
スデータバス１０１に読み出しデータを出力する。
【０００４】信頼度を高く保持する場合については、二
重化処置がとられるのが通常であり、上記の従来の携帯
型データ処理装置でも、入力されたデータや処理された
データを、データ格納部２のそれぞれ異なる２つのエリ
アに二重に保持していた。
重化処置がとられるのが通常であり、上記の従来の携帯
型データ処理装置でも、入力されたデータや処理された
データを、データ格納部２のそれぞれ異なる２つのエリ
アに二重に保持していた。
【０００５】
【発明が解決しようとする課題】上述した従来の携帯型
データ処理装置は、データ格納部は１個しか有していな
かったので、データの二重化書き込みを行なうために
は、同一データについて時刻を異なえて２度書き込み動
作を行なはなければならず、書き込み時間が長いという
問題点があった。また読み出しに際しては、データ処理
部６で読み出したデータに誤りが発見されたときには、
再度これに対応するデータを他のエリアから読みださな
ければならず誤り発生時の対応動作に時間がかかるとい
う問題点があった。
データ処理装置は、データ格納部は１個しか有していな
かったので、データの二重化書き込みを行なうために
は、同一データについて時刻を異なえて２度書き込み動
作を行なはなければならず、書き込み時間が長いという
問題点があった。また読み出しに際しては、データ処理
部６で読み出したデータに誤りが発見されたときには、
再度これに対応するデータを他のエリアから読みださな
ければならず誤り発生時の対応動作に時間がかかるとい
う問題点があった。
【０００６】本発明の目的は、データ格納部を二重化す
ることにより二重化データの書き込み時間を短縮し、さ
らに誤り発生時の対応動作を短時間で行なえる携帯型デ
ータ処理装置を提供することにある。
ることにより二重化データの書き込み時間を短縮し、さ
らに誤り発生時の対応動作を短時間で行なえる携帯型デ
ータ処理装置を提供することにある。
【０００７】
【課題を解決するための手段】第１の発明の携帯型デー
タ処理装置は、データを格納する第１および第２のデー
タ格納手段と、アドレスデータバスを介してアドレス情
報と書き込みデータとを並列に前記第１および第２のデ
ータ格納手段に供給し書き込み動作のときには第１およ
び第２の信号をともに前記第１および第２のデータ格納
手段に供給して一時に前記第１および第２のデータ格納
手段の両方に同一データを同一アドレスに書き込み読み
出し動作のときには一時には前記第１または第２のデー
タ格納手段の中のいずれかにのみ前記第１の信号を供給
して一方のデータ格納手段のデータを読み出す書き込み
読み出し制御手段とを備えて構成されている。
タ処理装置は、データを格納する第１および第２のデー
タ格納手段と、アドレスデータバスを介してアドレス情
報と書き込みデータとを並列に前記第１および第２のデ
ータ格納手段に供給し書き込み動作のときには第１およ
び第２の信号をともに前記第１および第２のデータ格納
手段に供給して一時に前記第１および第２のデータ格納
手段の両方に同一データを同一アドレスに書き込み読み
出し動作のときには一時には前記第１または第２のデー
タ格納手段の中のいずれかにのみ前記第１の信号を供給
して一方のデータ格納手段のデータを読み出す書き込み
読み出し制御手段とを備えて構成されている。
【０００８】第２の発明の携帯型データ処理装置は、共
有でないデータバスをそれぞれ有しデータを格納する第
１および第２のデータ格納手段と、アドレスバスを介し
てアドレス情報を並列に前記第１および第２のデータ格
納手段に供給し書き込み動作のときには第１および第２
の信号をともに前記第１および第２のデータ格納手段に
供給して一時に前記第１および第２のデータ格納手段の
両方に同一データを同一アドレスに書き込み読み出し動
作のときには一時に前記第１および第２のデータ格納手
段に前記第１の信号のみを供給して前記第１および第２
のデータ格納手段の両方のデータを読み出し要求に応じ
ていずれか一方の読み出しデータを出力する書き込み読
み出し制御手段と、前記第１および第２の格納手段から
読み出された両方のデータを互いに比較する比較手段と
を備えて構成されている。
有でないデータバスをそれぞれ有しデータを格納する第
１および第２のデータ格納手段と、アドレスバスを介し
てアドレス情報を並列に前記第１および第２のデータ格
納手段に供給し書き込み動作のときには第１および第２
の信号をともに前記第１および第２のデータ格納手段に
供給して一時に前記第１および第２のデータ格納手段の
両方に同一データを同一アドレスに書き込み読み出し動
作のときには一時に前記第１および第２のデータ格納手
段に前記第１の信号のみを供給して前記第１および第２
のデータ格納手段の両方のデータを読み出し要求に応じ
ていずれか一方の読み出しデータを出力する書き込み読
み出し制御手段と、前記第１および第２の格納手段から
読み出された両方のデータを互いに比較する比較手段と
を備えて構成されている。
【０００９】第３の発明の携帯型データ処理装置は、共
有でないデータバスをそれぞれ有しデータを格納する第
１および第２のデータ格納手段と、アドレスバスを介し
てアドレス情報を並列に前記第１および第２のデータ格
納手段に供給し書き込み動作のときには第１および第２
の信号をともに前記第１および第２のデータ格納手段に
供給して一時に前記第１および第２のデータ格納手段の
両方に同一データを同一アドレスに書き込み読み出し動
作のときには一時に前記第１および第２のデータ格納手
段に前記第１の信号のみを供給して前記第１および第２
のデータ格納手段の両方のデータを読み出し要求に応じ
ていずれか一方の読み出しデータを出力する書き込み読
み出し制御手段とを備えて構成されている。
有でないデータバスをそれぞれ有しデータを格納する第
１および第２のデータ格納手段と、アドレスバスを介し
てアドレス情報を並列に前記第１および第２のデータ格
納手段に供給し書き込み動作のときには第１および第２
の信号をともに前記第１および第２のデータ格納手段に
供給して一時に前記第１および第２のデータ格納手段の
両方に同一データを同一アドレスに書き込み読み出し動
作のときには一時に前記第１および第２のデータ格納手
段に前記第１の信号のみを供給して前記第１および第２
のデータ格納手段の両方のデータを読み出し要求に応じ
ていずれか一方の読み出しデータを出力する書き込み読
み出し制御手段とを備えて構成されている。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は第１の発明の携帯型データ処理装置
の一実施例を示すブロック図である。
の一実施例を示すブロック図である。
【００１２】第１の発明の実施例の携帯型データ処理装
置は、図１に示すように、データを入力するキーボード
１と、入力されたデータや処理されたデータを格納する
データ格納部２および３と、データ格納部２および３へ
のデータ書き込み、読み出しを制御するメモリ制御部１
０と、データを表示する表示部７と、外部との通信を行
なう通信部８と、これらを制御するプログラムを格納し
ている読み出し専用メモリであるプログラム格納部５
と、そのプログラムを実行するデータを処理するデータ
処理部６と、電源９とを有している。
置は、図１に示すように、データを入力するキーボード
１と、入力されたデータや処理されたデータを格納する
データ格納部２および３と、データ格納部２および３へ
のデータ書き込み、読み出しを制御するメモリ制御部１
０と、データを表示する表示部７と、外部との通信を行
なう通信部８と、これらを制御するプログラムを格納し
ている読み出し専用メモリであるプログラム格納部５
と、そのプログラムを実行するデータを処理するデータ
処理部６と、電源９とを有している。
【００１３】そしてデータ格納部２および３には、アド
レスデータバス１０１を介してのアドレスとデータとは
データ格納部２および３に並列に供給されているが、メ
モリ書き込み信号２０２と３０２、メモリ選択信号２０
３と３０３とはそれぞれ別個にメモリ制御部１０から供
給されている。
レスデータバス１０１を介してのアドレスとデータとは
データ格納部２および３に並列に供給されているが、メ
モリ書き込み信号２０２と３０２、メモリ選択信号２０
３と３０３とはそれぞれ別個にメモリ制御部１０から供
給されている。
【００１４】図１を参照して先ず、データの書き込み動
作について説明する。
作について説明する。
【００１５】メモリ制御部１０からアドレスデータバス
１０１を介してデータを格納すべきアドレス情報と格納
するデータとがデータ格納部２およびデータ格納部３に
並列に供給される。さらにメモリ制御部１０からメモリ
選択信号２０３および３０３ならびにメモリ書き込み信
号２０２および３０２を「有効」とした信号がそれぞれ
個別にメモリ制御部１０から送られてきて書き込み動作
を行なう。
１０１を介してデータを格納すべきアドレス情報と格納
するデータとがデータ格納部２およびデータ格納部３に
並列に供給される。さらにメモリ制御部１０からメモリ
選択信号２０３および３０３ならびにメモリ書き込み信
号２０２および３０２を「有効」とした信号がそれぞれ
個別にメモリ制御部１０から送られてきて書き込み動作
を行なう。
【００１６】次に、読み出し動作について説明する。
【００１７】メモリ制御部１０からアドレスデータバス
１０１を介してアドレス情報が送られてき、さらにメモ
リ選択信号２０３を「有効」として、データ格納部２の
対応するアドレスに格納されているデータを読み出しア
ドレスデータバス１０１を介して出力する。この読み出
されたデータがデータ処理部６での処理中、パリティチ
ェック等によりエラーが発見されたときには、メモリ選
択信号３０３を「有効」としてデータ格納部３に格納さ
れている対応する正しい同一のデータを読み出し、これ
を使ってデータ処理を正しく続行する。
１０１を介してアドレス情報が送られてき、さらにメモ
リ選択信号２０３を「有効」として、データ格納部２の
対応するアドレスに格納されているデータを読み出しア
ドレスデータバス１０１を介して出力する。この読み出
されたデータがデータ処理部６での処理中、パリティチ
ェック等によりエラーが発見されたときには、メモリ選
択信号３０３を「有効」としてデータ格納部３に格納さ
れている対応する正しい同一のデータを読み出し、これ
を使ってデータ処理を正しく続行する。
【００１８】このようにして書き込み動作では第１の発
明の実施例では同一データがデータ格納部２およびデー
タ格納部３の同一アドレスに同時に格納されることとな
り、データの二重化格納が行なわれ、書き込み時間は従
来に比し１／２に短縮されることとなる。
明の実施例では同一データがデータ格納部２およびデー
タ格納部３の同一アドレスに同時に格納されることとな
り、データの二重化格納が行なわれ、書き込み時間は従
来に比し１／２に短縮されることとなる。
【００１９】図２は第２の発明の携帯型データ処理装置
の一実施例を示すブロック図である。
の一実施例を示すブロック図である。
【００２０】第２の発明の実施例の携帯型データ処理装
置は、図２に示すように、データを入力するキーボード
１と、入力されたデータや処理されたデータを格納する
データ格納部１１および１２と、データ格納部１１およ
び１２へのデータ書き込み、読み出しを制御するメモリ
制御部１３と、データを表示する表示部７と、外部との
通信を行なう通信部８と、これらを制御するプログラム
を格納している読み出し専用メモリであるプログラム格
納部５と、そのプログラムを実行するデータを処理する
データ処理部６と、電源９とを有しているほか、図１の
実施例と相違して読み出したデータを比較する読み出し
データ比較部１４を備えている。
置は、図２に示すように、データを入力するキーボード
１と、入力されたデータや処理されたデータを格納する
データ格納部１１および１２と、データ格納部１１およ
び１２へのデータ書き込み、読み出しを制御するメモリ
制御部１３と、データを表示する表示部７と、外部との
通信を行なう通信部８と、これらを制御するプログラム
を格納している読み出し専用メモリであるプログラム格
納部５と、そのプログラムを実行するデータを処理する
データ処理部６と、電源９とを有しているほか、図１の
実施例と相違して読み出したデータを比較する読み出し
データ比較部１４を備えている。
【００２１】そしてデータ格納部１１をよび１２にはア
ドレスバス１０２を介してアドレスが並列に供給され、
かつ、メモリ書き込み信号２０２と３０２、およびメモ
リ選択信号２０３と３０３とはそれぞれ別個にメモリ制
御部１３から供給され、また、読み出しデータの比較を
行なうためデータはそれぞれ別々のデータバス２０１お
よび２０２により取り扱われている。
ドレスバス１０２を介してアドレスが並列に供給され、
かつ、メモリ書き込み信号２０２と３０２、およびメモ
リ選択信号２０３と３０３とはそれぞれ別個にメモリ制
御部１３から供給され、また、読み出しデータの比較を
行なうためデータはそれぞれ別々のデータバス２０１お
よび２０２により取り扱われている。
【００２２】次に図２を参照して第２の発明の実施例の
動作について説明する。
動作について説明する。
【００２３】まず、データの書き込み動作であるが、メ
モリ制御部１３からアドレスバス１０２を介してアドレ
スが並列に供給され、さらに、データバス２０１および
３０１を介して同一のデータがデータ格納部１１および
データ格納部１２に供給される。また、メモリ信号２０
２および３０２ならびにメモリ選択信号２０３および３
０３を「有効」とした信号がそれぞれ個別に供給され
る。
モリ制御部１３からアドレスバス１０２を介してアドレ
スが並列に供給され、さらに、データバス２０１および
３０１を介して同一のデータがデータ格納部１１および
データ格納部１２に供給される。また、メモリ信号２０
２および３０２ならびにメモリ選択信号２０３および３
０３を「有効」とした信号がそれぞれ個別に供給され
る。
【００２４】この動作により、この実施例でも図１の実
施例と同様に、同一のデータがデータ格納部１１および
データ格納部１２の同一のアドレスに同時に格納される
こととなり、データの二重化が行なわれ、その書き込み
時間は従来に比し、１／２に短縮されることとなる。
施例と同様に、同一のデータがデータ格納部１１および
データ格納部１２の同一のアドレスに同時に格納される
こととなり、データの二重化が行なわれ、その書き込み
時間は従来に比し、１／２に短縮されることとなる。
【００２５】次に読み出し動作であるが、メモリ制御部
１３からアドレスバス１０２を介してアドレスがデータ
格納部１１および１２に並列に供給されると同時にメモ
リ選択信号２０３および３０３を「有効」とした信号が
供給される。読み出されたデータはデータバス２０１お
よび３０１を介してメモリ制御部１３および読み出しデ
ータ比較部１４にそれぞれ供給される。
１３からアドレスバス１０２を介してアドレスがデータ
格納部１１および１２に並列に供給されると同時にメモ
リ選択信号２０３および３０３を「有効」とした信号が
供給される。読み出されたデータはデータバス２０１お
よび３０１を介してメモリ制御部１３および読み出しデ
ータ比較部１４にそれぞれ供給される。
【００２６】メモリ制御部１３では、要求に応じて供給
された読み出しデータの予じめ定めた一方のデータのみ
をデータ処理部６に供給し他方のデータは保持してお
く。
された読み出しデータの予じめ定めた一方のデータのみ
をデータ処理部６に供給し他方のデータは保持してお
く。
【００２７】読み出しデータ比較部１４は供給された２
つのデータを比較し、両データが一致しないときには
「不一致信号」をデータ処理部６に供給する。
つのデータを比較し、両データが一致しないときには
「不一致信号」をデータ処理部６に供給する。
【００２８】データ処理部６での処理で供給されたデー
タに誤りが発見された場合には、メモリ制御部１３に予
じめ保持されている他方のデータを即座に供給すること
によりデータ誤り発生時に対応する。
タに誤りが発見された場合には、メモリ制御部１３に予
じめ保持されている他方のデータを即座に供給すること
によりデータ誤り発生時に対応する。
【００２９】これによりデータ誤り発生時に再度データ
格納部からの読み出し動作をすることなく用意されてい
る他方のデータを利用することにより対応動作時間の短
縮をすることができる。
格納部からの読み出し動作をすることなく用意されてい
る他方のデータを利用することにより対応動作時間の短
縮をすることができる。
【００３０】さらに読み出しデータ比較部１４での比較
を行なうことによりパリティチェックでは発見できない
複数ビットの誤りも発見することができるので、データ
処理部６に不一致信号を送出することにより、より信頼
度の高い処理動作を期待することができる。
を行なうことによりパリティチェックでは発見できない
複数ビットの誤りも発見することができるので、データ
処理部６に不一致信号を送出することにより、より信頼
度の高い処理動作を期待することができる。
【００３１】
【発明の効果】以上説明したように、本発明の携帯型デ
ータ処理装置は、データ格納部を二重化することにより
二重化データの書き込み動作時間や誤り発生時の対応時
間を格段に短縮できるという効果を有している。
ータ処理装置は、データ格納部を二重化することにより
二重化データの書き込み動作時間や誤り発生時の対応時
間を格段に短縮できるという効果を有している。
【図１】第１の発明の携帯型データ処理装置の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】第２の発明の携帯型データ処理装置の一実施例
を示すブロック図である。
を示すブロック図である。
【図３】従来の携帯型データ処理装置を示すブロック図
である。
である。
１ キーボード ２、３、１１、１２ データ格納部 ４、１０、１３ メモリ制御部 ５ プログラム格納部 ６ データ処理部 ７ 表示部 ８ 通信部 ９ 電源 １４ 読み出しデータ比較部
Claims (3)
- 【請求項１】 データを格納する第１および第２のデー
タ格納手段と、アドレスデータバスを介してアドレス情
報と書き込みデータとを並列に前記第１および第２のデ
ータ格納手段に供給し書き込み動作のときには第１およ
び第２の信号をともに前記第１および第２のデータ格納
手段に供給して一時に前記第１および第２のデータ格納
手段の両方に同一データを同一アドレスに書き込み読み
出し動作のときには一時には前記第１または第２のデー
タ格納手段の中のいずれかにのみ前記第１の信号を供給
して一方のデータ格納手段のデータを読み出す書き込み
読み出し制御手段とを備えることを特徴とする携帯型デ
ータ処理装置。 - 【請求項２】 共有でないデータバスをそれぞれ有しデ
ータを格納する第１および第２のデータ格納手段と、ア
ドレスバスを介してアドレス情報を並列に前記第１およ
び第２のデータ格納手段に供給し書き込み動作のときに
は第１および第２の信号をともに前記第１および第２の
データ格納手段に供給して一時に前記第１および第２の
データ格納手段の両方に同一データを同一アドレスに書
き込み読み出し動作のときには一時に前記第１および第
２のデータ格納手段に前記第１の信号のみを供給して前
記第１および第２のデータ格納手段の両方のデータを読
み出し要求に応じていずれか一方の読み出しデータを出
力する書き込み読み出し制御手段と、前記第１および第
２の格納手段から読み出された両方のデータを互いに比
較する比較手段とを備えることを特徴とする携帯型デー
タ処理装置。 - 【請求項３】 共有でないデータバスをそれぞれ有しデ
ータを格納する第１および第２のデータ格納手段と、ア
ドレスバスを介してアドレス情報を並列に前記第１およ
び第２のデータ格納手段に供給し書き込み動作のときに
は第１および第２の信号をともに前記第１および第２の
データ格納手段に供給して一時に前記第１および第２の
データ格納手段の両方に同一データを同一アドレスに書
き込み読み出し動作のときには一時に前記第１および第
２のデータ格納手段に前記第１の信号のみを供給して前
記第１および第２のデータ格納手段の両方のデータを読
み出し要求に応じていずれか一方の読み出しデータを出
力する書き込み読み出し制御手段とを備えることを特徴
とする携帯型データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4066658A JPH06103173A (ja) | 1992-03-25 | 1992-03-25 | 携帯型データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4066658A JPH06103173A (ja) | 1992-03-25 | 1992-03-25 | 携帯型データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06103173A true JPH06103173A (ja) | 1994-04-15 |
Family
ID=13322224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4066658A Pending JPH06103173A (ja) | 1992-03-25 | 1992-03-25 | 携帯型データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011013909A (ja) * | 2009-07-01 | 2011-01-20 | Canon Inc | メモリ制御回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56165991A (en) * | 1980-05-24 | 1981-12-19 | Nippon Telegr & Teleph Corp <Ntt> | Memory circuit |
| JPS59144963A (ja) * | 1983-02-04 | 1984-08-20 | Nec Corp | 記憶制御装置 |
| JPH02275554A (ja) * | 1989-04-17 | 1990-11-09 | Fujitsu Ltd | 記憶装置 |
-
1992
- 1992-03-25 JP JP4066658A patent/JPH06103173A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56165991A (en) * | 1980-05-24 | 1981-12-19 | Nippon Telegr & Teleph Corp <Ntt> | Memory circuit |
| JPS59144963A (ja) * | 1983-02-04 | 1984-08-20 | Nec Corp | 記憶制御装置 |
| JPH02275554A (ja) * | 1989-04-17 | 1990-11-09 | Fujitsu Ltd | 記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011013909A (ja) * | 2009-07-01 | 2011-01-20 | Canon Inc | メモリ制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950033824A (ko) | 하드웨어에 의해 메모리의 ecc에러를 자동적으로 스크러빙하는 방법 및 장치 | |
| KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
| US4924465A (en) | Memory with function test of error detection/correction device | |
| JPS6222199B2 (ja) | ||
| JPH06103173A (ja) | 携帯型データ処理装置 | |
| KR20010019058A (ko) | 교환기에서 이중화 프로세서 간 메모리 일치 시스템 및 방법 | |
| JPH1125006A (ja) | メモリテスト装置 | |
| JP2998282B2 (ja) | メモリ装置 | |
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JPS61134856A (ja) | Ｒａｍチエツク回路 | |
| JPH08153017A (ja) | ポート接続確認方法 | |
| JPH02275551A (ja) | キャッシュメモリのデバッグ装置 | |
| JPH0235545A (ja) | セツトアソシアテイブ方式キヤツシユメモリの診断方法 | |
| JP2635637B2 (ja) | システム内メモリの試験装置 | |
| JP2671629B2 (ja) | メモリチェックシステム | |
| JPH0528056A (ja) | メモリ装置 | |
| JPH04106647A (ja) | メモリ診断方式 | |
| JPS6041152A (ja) | 情報処理装置 | |
| JPH01197860A (ja) | メモリ故障検出回路 | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JPH01102655A (ja) | サイクルスチールのトレース方式 | |
| JPH05241974A (ja) | 記憶装置 | |
| JPH0194455A (ja) | 記憶装置のアクセス方式 | |
| JPH11149416A (ja) | データ保証装置 | |
| JPH04343154A (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980519 |