CN101473540B - A/d转换器及a/d转换方法 - Google Patents

A/d转换器及a/d转换方法 Download PDF

Info

Publication number
CN101473540B
CN101473540B CN2007800223169A CN200780022316A CN101473540B CN 101473540 B CN101473540 B CN 101473540B CN 2007800223169 A CN2007800223169 A CN 2007800223169A CN 200780022316 A CN200780022316 A CN 200780022316A CN 101473540 B CN101473540 B CN 101473540B
Authority
CN
China
Prior art keywords
delta modulator
sampling
sampling capacitor
switch
integrator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800223169A
Other languages
English (en)
Other versions
CN101473540A (zh
Inventor
渡边光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN101473540A publication Critical patent/CN101473540A/zh
Application granted granted Critical
Publication of CN101473540B publication Critical patent/CN101473540B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/35—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement using redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type

Abstract

具有采样电容器(CS11、CS12、CS21、CS22)、积分器(Amp1、Amp2)以及量化器(Cmp1..Cmp5)的多个ΣΔ调制器(M1、M2)中的每一个彼此并联连接。所述ΣΔ调制器中的每一个都进行并行过采样，在并行过采样中，模拟输入信号(Vin)被采样电容器采样，并且采样结果被积分器和量化器量化。然后，将ΣΔ调制器的量化值相加以获得MSB，在各个ΣΔ调制器中的量化后将积分器的余数值相加，并且余数值的加法结果被进行模数转换以获得LSB。

Description

A/D转换器及A/D转换方法
技术领域
本发明涉及一种配置为半导体集成电路的模数(A/D)转换器，以及一种用于所述A/D转换器的方法。本发明尤其涉及一种并行过采样算法A/D转换器及A/D转换方法。例如，本发明优选为一种装备在车内传感器或控制微型计算机中的具有中到高精度(12到16位)和中到高速(100K到10MHz)的A/D转换器及A/D转换方法。
背景技术
到目前为止，已经使用一种用于中精度和中速的算法A/D转换器。该算法A/D转换器也称为“循环ADC型”。简单地说，模拟输入信号被反复地通过比较器比较并进行乘2运算，从而在来自MSB的指令中产生数字数据。乘2运算一般利用CMOS、电容器以及模拟开关中的运算放大器，通过开关电容器通过信号算术运算来进行。
算法A/D转换器包括具有一个运算放大器或两个放大器的开关电容器算术运算电路、若干比较器以及控制逻辑。由于算法A/D转换器能够以相对较小的芯片面积实现，因此该装置在成本方面是有利的。该类型的A/D转换器的传统的实例在例如JP-A124813/2003中被公开。
然而，上述传统的算法A/D转换器有下列问题。即，处理速度随着精度的提高而降低。原因如下所述。
第一，需要电容大的采样电容器。平均热噪声功率(其尺寸是V2)由下列方程中的Vn2来表示。
Vn2＝k*T/Cs
其中，k是玻耳兹曼常数，T是绝对温度，Cs是电容器电容。这也被称为“kT/C噪声(kT对C的噪声或kT关于C的噪声)”。事实上，运算放大器的噪声被加到电容器噪声中。
如上所述，平均热噪声功率与电容器电容成反比。由此，为了在抑制噪声的同时增加S/N比，必须增加采样电容。尽管取决于输入电压的范围或运算放大器的噪声级，但是为了获得14位的精度，大约4到8pF的相对较大的电容是必需的。采样电容器大意味着除非运算放大器的驱动性能与电容器电容成比例增加，否则运算速度不能得到保证。由此，配置运算放大器和偏流的各个元件的尺寸必须随着芯片面积变大以及电流消耗变得过量这结果而增加。
输入采样电容器同样重复充电和放电操作。由此，反冲噪声在切换时产生。反冲噪声的幅度与电容器电容成比例变大。该事实意味着A/D转换器的前部的驱动阻抗大，反冲噪声对电路的影响大，并且误差大。这在高精度A/D转换器中将尤其是个问题。另一方面，为了减小信号源的阻抗，必须增加额外的放大器，这在电路成本以及功率消耗方面是不利的。
第二，在半导体集成电路内的电容器电容的匹配精度上出现问题。匹配精度一般约为10到12位。这是因为同一个芯片内的各个电容器的电容由于生产差异而略微不均。由此，为了获得14位或更高的精度，需要电容比独立算法。那类型的算法复杂并且算术运算步骤的数量大，并且转换时间长。虽然该问题能够通过修整电容器来消除，但是所述修整导致成本的增加。
第三，需要高增益运算放大器。获得约为14到16位的精度所需的增益高达约20,000到80,000。而且，除高增益之外，还需要宽输出范围和高运算速度。然而，实际问题在于设计增益太高、输出范围宽并且运算速度高的运算放大器是困难的。该困难在电源电压低的情况下以及在深的亚微米处理中尤其严重。
例如，在0.35μm的CMOS处理中的单级运算放大器、3V的电源电压以及单共射共基单增益增压器的情况下，当晶体管被设计为具有最小通道长度时，这相对于所需增益是短的，增益仅为10,000到20,000。当使得各个晶体管的通道长度更长时，增益能够被增加。然而，这导致了诸如芯片面积的增加以及响应速度的降低的缺点。在这种情况下，通常在获得那个级别的增益的情况下，使用具有两级运算放大器的电路配置，或装备额外的增益增压器。不必说该结构在成本方面是不利的。
另一方面，由于高精度A/D转换器体系结构，因此存在sigma-delta(以下称为“∑Δ”)调制型。∑Δ调制器可以由若干具有运算放大器的开关电容积分器构成。另外，∑Δ调制器具有诸如特性不取决于电容的变化、输出为0或1以及基本上为线性的优点。∑Δ调制器用于高精度(允许16位或更多)A/D转换器。
然而，∑Δ调制器需要约几十到几百作为过采样比，并且不适合高速处理。在通常为大规模的逻辑电路的后台，∑Δ调制器还需要数字抽选过滤器。由于例如在车用5V电源集成电路中不能使用精细CMOS，因此大规模逻辑电路的芯片面积显著变大。虽然数字抽选过滤器的处理能够通过微型计算机来实现，但是为了获得必要的处理速度所述微型计算机的负荷将相当大，因此所述微型计算机的实现并不容易。
还提出了一种通过利用单个∑Δ调制器来多次采样输入信号的A/D转换器，其被称为“扩展的计数ADC”。换句话说，较高位值是通过数字计数器来确定的，此后较低位值是通过利用连续近似A/D转换器来确定的，从而通过计算那些值的总和来获得最终的数字值。这在例如D.Seitzer，G.Pretzl，N.A.Hamdy，“Electronic Analog-to-DigitalConverters(电子模数转换器)”，纽约，John Wiley & Sons，1984，第3章中被公开。具有连续近似A/D转换器的∑Δ调制器的组合在ChristerJansson，“A High Resolution，Compact，and Low-Power ADC Suitable forArray Implementation in Standard COMS(适于标准CMOS中的数组实现的高分辨率、小型、低功率ADC)，”IEEE电路和系统学报，42卷，904-912页，1995年11月中被公开。
当运算放大器的增益足够高于不取决于电容量变化的线性特性时，∑Δ调制器能够通过进行多次采样来获得与采样的数量同样高的精度。同样，由于热噪声是随机的，信噪比(S/N比)通过多次采样的平均滤波效应来改进。由此，诸如采样电容器以及用于驱动采样电容器的运算放大器的结构元件的尺寸可以是小的。另外，由于扩展的计数ADC不需要大规模的数字抽选过滤器，因此小规模的数字电路是足够的。由于那些优点，因此∑Δ调制器适于小型化和中到高精度。
然而，事实上，不能实现转换速度和响应输入频率高的调制器。到目前为止已经实现的调制器仅能执行每秒1M采样或更少。原因如下所述。
第一，不能同时执行高精度和高速度。对于高精度，高S/N比是必需的，由此，降低作为噪声的主要部分的热噪声是必需的。作为其对策，可以提出增加过采样比和扩大采样电容器这两种方式。
然而，当增加过采样比时，转换速度被降低。这是因为多次采样是必需的。多次采样在采样过程中同样用作平均输入信号的变化的过滤器。由此，输入信号的高频部分被衰减。为了处理高频信号，必须减少采样时间段。然而，这与增加采样次数的数量相冲突。由此，高精度和高速度不能被同时执行。
另一方面，当扩大采样电容器时，还必须增加用于驱动采样电容器的运算放大器的驱动性能。为了达到这点，必须增加结构元件的尺寸，并且功率损耗变高。这与高速度和小芯片面积的需求相冲突。在打开/关闭电容器时的反冲噪声也不能被忽略。
第二个原因是对于高精度而言高增益运算放大器是必需的。可是，这阻止了高速度和高精度被同时执行。这是因为一级∑Δ调制器的运算放大器有限增益的误差与被增益除的输出电压成比例。该误差被称为“积分器泄露”，为了减小误差，抑制输出幅度以及增加运算放大器的增益是必要的。为了获得14到16位的精度，需要20,000到80,000或更高的增益。然而，如上所述，设计增益高并且输出范围宽的运算放大器是困难的。特别是在电源电压低并且使用精细CMOS处理的情况下，足够的增益不能仅通过提供单级运算放大器和增益增压器来获得。由此，提供额外的增益增压器或两级运算放大器是必要的。无论如何，阻止芯片面积或功率损耗的增加是困难的。
发明内容
本发明用于解决上述传统的A/D转换器及A/D转换方法的问题。即，本发明的一个目的是提供一种同时执行高精度和高速度并且成本低的新系统的A/D转换器以及进行A/D转换的方法。
为了达到上述目的，提供一种A/D转换器，包括：多个∑Δ调制器，其彼此并联连接，并且其每一个都具有采样电容器、积分器和量化器；以及控制单元，其控制多个∑Δ调制器；其中该控制单元包括：并行过采样控制单元，其使得∑Δ调制器中的每一个都通过采样电容器来进行模拟输入信号的采样，并且通过积分器和量化器来量化采样结果；MSB计算单元，其将在各个∑Δ调制器中的量化值相加以获得MSB；余数加法单元，其在各个∑Δ调制器中量化后将积分器的余数值相加；以及LSB计算单元，其将余数加法单元的加法结果转换为数字值以获得LSB。
根据本发明的另一方面，提供了一种A/D转换方法，其利用多个彼此并联连接并且每一个都具有采样电容器、积分器和量化器的∑Δ调制器，该方法包括：并行过采样过程，其使得∑Δ调制器中的每一个通过采样电容器来进行模拟输入信号的采样并且通过积分器和量化器来量化采样结果；MSB计算过程，其通过将各个∑Δ调制器中的并行过采样过程中的量化值相加以获得MSB；余数加法过程，其在并行过采样过程之后将各个∑Δ调制器中的积分器中的余数值相加；以及LSB计算过程，其数字地转换余数加法过程的加法结果以获得LSB。
即在本发明中，模拟输入信号的并行过采样通过多个∑Δ调制器来进行。然后，各个∑Δ调制器中的量化值被加到一起以获得MSB。另外，量化后的积分器的余数值被加到一起，并且其结果经历数字转换从而获得LSB。如上所述获得的MSB和LSB的组合为模拟输入信号的数字转换值。并行过采样和余数值的加法都为比例独立运算。由此，获得了不被电容器的匹配误差(比例精度)影响的精确值。同样，由于输入信号能够被简单地处理，因此输入侧的寄生电容能够被减小。由此，本发明可以进行算术运算，而不会降低∑Δ调制器的线性度并且本发明适于具有高速度和高精度的算术运算。
根据本发明，提供了同时执行高精度和高速度并且成本低的新系统的A/D转换器及A/D转换方法。当连同附图考虑时，通过参考下列详细的描述，本发明的这些和其它目的以及多个伴随的优点将容易被意识到同时变得更好理解。
附图说明
本发明的这些和其它目的以及优点将从参考附图的下列详细的描述中完全变得明显，其中：
图1为示出了根据本发明的一个实施例的A/D转换器的电路图；
图2为示出了根据该实施例的A/D转换器的运算原理的方框图；
图3为示出了根据该实施例的A/D转换器的运算原理的方框图；
图4为示出了根据该实施例的A/D转换器中的运算周期的说明图；
图5为示出了根据该实施例的A/D转换器中的复位运算的说明图；
图6为示出了根据该实施例的A/D转换器中的采样运算的说明图；
图7为示出了根据该实施例的A/D转换器中的采样运算的说明图；
图8为示出了根据该实施例的A/D转换器中的余数的加法运算的说明图；
图9为示出了根据该实施例的A/D转换器中的余数的加法运算的说明图；
图10为示出了根据该实施例的A/D转换器中的余数的算术运算的说明图；
图11为示出了根据该实施例的A/D转换器中的算术运算的说明图；
图12为用于解释根据该实施例的A/D转换器中的积分器的操作点的分散的曲线图；
图13为用于解释积分器的操作点的不连续变化的曲线图；
图14为用于解释积分器的操作点的不连续变化的曲线图；
图15为用于解释积分器的操作点的不连续变化的曲线图；
图16为用于解释积分器的操作点的变化的抑制效果的曲线图；
图17为用于解释积分器的操作点的变化的弛豫(relaxation)的曲线图；
图18为用于解释积分器的操作点的变化的弛豫的曲线图；
图19为示出了利用采样电容器的两个分部失配相消的说明图；
图20为示出了利用采样电容器的两个分部失配相消的说明图；
图21为示出了利用采样电容器的两个分部失配相消的说明图；
图22为示出了利用采样电容器的两个分部失配相消的说明图；
图23为示出了积分值的直接采样的说明图；
图24为示出了积分值的保持采样的说明图；
图25为示出了积分值的保持采样的说明图；
图26为示出了其中采样电容器在转移之前经受偏移的状态的说明图；
图27为示出了反向偏移和失配被采样的状态的说明图；
图28为示出了一般的算术运算中的转移特性的曲线图；
图29为示出了一般的算术运算中的失配误差特性的曲线图；
图30为示出了其中在积分时进行加法或减法的状态的曲线图；
图31为示出了算术运算中的两个分开的采样电容器的连接目的地的说明图；
图32为示出了进行算术运算中的采样电容器的复位的说明图；
图33为示出了其中积分电容器吸收的电荷被传回到采样电容器的状态的说明图；
图34为示出了算术运算中的乘2运算的说明图；
图35为示出了根据该实施例的算法运算中的转移特性的曲线图；
图36为示出了根据该实施例的算法运算中的失配误差特性的曲线图；
图37为示出了根据该实施例的A/D转换器中的开关控制逻辑的方框图；
图38为解释了图37的方框图中的开关控制的正时图；
图39为示出了在利用无延迟时钟的情况下的开关控制逻辑的方框图；
图40为解释了图39的方框图中的开关控制的正时图；以及
图41为示出了利用根据该实施例的A/D转换器的传感器值的校准系统的方框图。
具体实施方式
现在，将参考附图给出本发明的优选实施例的描述。在图1中示出根据该实施例的A/D转换器的电路图。在电路图中，以运算放大器Amp1为中心的一组为第一∑Δ调制器M1，而以运算放大器Amp2为中心的一组为第二∑Δ调制器M2。在全微分型的情况下，该电路图为了简明性仅示出真实电路的一侧。模拟输入信号Vin输入到那两个∑Δ调制器。在那些∑Δ调制器的每一个中，积分器由并联布置的放大器和电容器(Amp1和Cf1，Amp2和Cf2)组成。图1中在较低侧的以比较器和锁存器为中心的一组是运算部分。
将对∑Δ调制器进行更详细的描述。在∑Δ调制器M1中，两个电容器Cs11和Cs12(以下称为“采样电容器”)并联地设置在积分器(Amp1和Cf1)的上游。在该实例中，各个电容器的电容满足下列表达式。表达式中的符号表示各个电容器的电容。
Cf1＝2×(Cs11+Cs12)
即，电容器Cf1(以下称为“积分电容器”)具有采样电容器Cs11和Cs12的总电容的双倍的电容。用于连接和断开的开关S4设置在采样电容器Cs11、Cs12与积分器之间。用于将电势设定为共模电平的开关S3连接到在输入信号Vin的对侧的采样电容器Cs11和Cs12。
开关S1设置在采样电容器Cs11、Cs12与输入信号终端Vin之间。同样，将电压电平设定为参考电压Vref+、共模电平和参考电压Vref-中的任一个的开关S2设置在采样电容器Cs11和Cs12的输入信号Vin侧。除以上开关外，开关S8到S10同样设置在采样电容器Cs11和Cs12的输入信号Vin侧。开关S8和S9连接到积分器的输出侧。开关S10连接到∑Δ调制器M2中的积分器的输出侧。
用于连接和断开的开关S5和S6设置在积分电容器Cf1的两侧。用于将电势设定为共模电平的开关S7与开关S6一起进一步布置在积分电容器Cf1的一侧。∑Δ调制器M2配置为与∑Δ调制器M1一起。那些开关都通过控制逻辑1来操作。
图1的电路中的电容器CL1、CL2和开关S21至S24被添加以用于频率补偿以及用于抑制热噪声。同样，分别布置在那两个开关S25、S26与运算放大器Amp1、Amp2之间的开关S25、S26和辅助放大器被增加以用于偏移相消。然而，那些元件在根据该实施例的A/D转换器中并不是必需的。
比较器组、控制逻辑1和数字校正部分2设置在图1中下半部的算术运算部分中。比较器组的各个比较器Cmp1至Cmp5输出关于运算放大器Amp1和Amp2的输出的H/L信号。连接在那些电容器的输入侧的电容器和开关被提供用于改变比较器的阈值。那些元件起∑Δ调制器的部分的作用。同样，那些元件还是图2中示出的尼奎斯特速率A/D转换器3的部分。控制逻辑1在各个比较器的输出的基础上进行运算。同样，控制逻辑1在以上运算结果的基础上控制∑Δ调制器M1和M2内的各个开关。下面将对电路内的其它细节进行描述。
将参考图2的方框图进行描述根据该实施例的A/D转换器的基本运算原理。在根据该实施例的A/D转换器中，输入信号Vin被输入到并联的∑Δ调制器M1和M2。然后，来自∑Δ调制器M1和M2的数字输出的总和变为MSB。同样，∑Δ调制器M1和M2的余数即在采样运算后的积分值的总和被尼奎斯特速率A/D转换器3转换为数字值。该数字值变为LSB。然后，MSB和LSB通过数字校正部分2组合在一起以获得最终数字值。
如图3示出，可以通过四个∑Δ转换器来配置A/D转换器。在该情况下，在电路图中提供了四个∑Δ转换器。在该实施例的下列描述中，∑Δ转换器的数量为2，至今没有具体的描述。
在根据该实施例的A/D转换器中，以上运算通过重复通过图1的电路的随后的周期来实现。
(1)复位
首先在转换中，∑Δ转换器M1和M2被复位。结果，前一个周期的记忆效应被擦除。
(2)并行过采样
通过∑Δ转换器M1和M2来对输入信号Vin多次采样。通过比较器来量化采样值，而所述量化值是MSB的基础。采样运算是比例独立的，其不被电容器的匹配误差所影响。余数在算术运算后分别留在∑Δ转换器M1和M2的积分器中。
(3)余数的加法
将留在各个积分器中的余数相加以获得总余数。该算术运算也是比例独立的，其不被电容器的匹配误差所影响。
(4)LSB的确定
算术运算从总余数开始被重复从而来确定低位比特的数字值。算术运算意味着将值乘以2，而将参考电压值Vref根据电容器的输出从所述值中减去。
[基本运算]
在基本运算中，上述周期的算术程序如图4所示进行。在该实例中，由图4中的Vin指示的曲线表示模拟输入信号Vin随时间的变化。图4中从时间t0到时间t4的16个时钟为A/D转换的一个周期。A/D转换器在那些时钟的第一个时钟的过程中(时间t0到时间t1)被复位。
然后，并行过采样在从时间t1到时间t2的8个时钟的过程中进行。仅高于横轴的数字“1”和“2”指示∑Δ调制器M1和M2中的任一个的序号以采样。数字“1”和“2”中的每一个设置在一个时钟内，并且那些数字被交替地排列。即，在图4的实例中，在交替正时时，采样通过图2中示出的具有两个∑Δ调制器的结构实例来进行。在该实例中，∑Δ调制器M1和M2分别交替地采样8次。采样的正时关系由于那两个∑Δ调制器可以是同时的而不是交替的。同样，采样次数的数量并不限定于8次。
从而，余数在时间t2到时间t3的过程中(3.5个时钟)相加。另外，算法运算在时间t3到时间t4的过程中(3.5个时钟)进行。在该实例中，可以假设通过从时间t0到时间t4的全部16个时钟过程中的运算来获得14位的数字值。另外，通过外加一个时钟的17个时钟的运算可以获得16位的输出值。
图1中示出的电路中的各个部分的运算将在上述周期的各个步骤中进行描述。图5示出了复位步骤的运算。在复位运算中，∑Δ调制器M1和M2的采样电容器和积分电容器被放电。换句话说，图5示出了其中各个开关在∑Δ调制器M1中被设定为处于下列状态的状态。
开关S1断开。
开关S2到共模电平。
开关S3至S5接通。
开关S6断开。
开关S7接通。
开关S8至S10断开。
换句话说，当开关S1和S6断开时，∑Δ调制器M1处于固有输入和输出被阻塞的状态。然后，当开关S2连接到共模电平时，开关S3至S5和S7接通，采样电容器Cs11、Cs12和积分电容器Cf1全部短路到输出共模电平。结果，采样电容器Cs11、Cs12和积分电容器Cf1被放电。使得∑Δ调制器M2处于相同状态。
随后的并行过采样运算通过循环地转换图6中示出的状态与图7中示出的状态来执行。图6中示出的状态为其中输入信号Vin被∑Δ调制器M1中的采样电容器吸收并且被吸收的电压值在∑Δ调制器M2中被积分的状态。
换句话说，在那个状态的∑Δ调制器M1中，各个开关处于下列状态。
开关S1接通。
开关S2断开。
开关S3接通。
开关S4断开。
开关S5和S6接通。
开关S7断开。
开关S8至S10断开。
结果，输入信号Vin被采样电容器Cs11和Cs12吸收。
另一方面，在那个状态的∑Δ调制器M2中，各个开关处于下列状态。
开关S11断开。
开关S12在重复Vref+的开关。
开关S13断开。
开关S14至S16接通。
开关S17断开。
开关S18至S20断开。
结果，采样电容器Cs21和Cs22吸收的电压通过运算放大器Amp2被放大，然后被输出到算术运算部分中的比较器。当运算放大器Amp2的输出电压Vo为正时，所述比较器输出“高”。因此，当比较器的输出为“高”时，控制逻辑1进行开关S12的开关操作。结果，穿过采样电容器Cs21和Cs22的电压在开关S12的每次操作降低Vref+。这导致运算放大器Amp2的输出电压Vo降低。当电压Vo变为负时，比较器的输出反转为“低”。
然后，控制逻辑1停止开关S12的开关操作。控制逻辑1在过采样运算过程中已经计数了比较器的输出的数量。该计数值为被采样电容器Cs21和Cs22吸收的电压的量化值并且为MSB的基础。并且，那时运算放大器Amp2的输出电压Vo作为余数留在积分电容器Cf2中。
在图7的状态下，处于图6的状态的∑Δ调制器M1和M2的功能彼此替换。如参考图4所述，在从时间t1到时间t2的8个时钟的过程中，在图6的状态下的采样和在图7的状态下的采样分别交替地进行8次。通过那些运算的计数值的总和通过逻辑控制1来计算以提供MSB。同样，在采样已被完全完成后，留在积分电容器Cf1和Cf2中的电压为各个最终余数。
并行过采样运算为所谓的比例独立运算。这是因为即使误差存在于采样电容器的电容中，在采样时和积分时，误差的影响也处于相反的方向。换句话说，误差的影响被消去。由此，获得了不受电容器的匹配误差(比例精度)影响的精确值。
在并行过采样运算之后，将余数相加。该过程在图8中示出的状态和图9中示出的状态下执行。图8的状态为其中∑Δ调制器M1的余数被转移到∑Δ调制器M2并且被吸收的步骤。图9的状态为在以上过程后进行的加法过程。
在图8中示出的状态的∑Δ调制器M1中，各个开关处于下列状态。
开关S1至S3断开。
开关S4和S5接通。
开关S6断开。
开关S7至S9接通。
开关S10断开。
在∑Δ调制器M2中，各个开关处于下列状态。
开关S11和S12断开。
开关S13接通。
开关S14断开。
开关S15和S16接通。
开关S17至S19断开。
开关S20接通。
结果，积分电容器Cf1的余数电压Res1通过采样电容器Cs11、Cs12和开关S8、S9表现为∑Δ调制器M1的输出电压Vo。另外，通过开关S20，∑Δ调制器M2的采样电容器Cs21和Cs22采样输出电压Vo。使用该配置，∑Δ调制器M1的余数被∑Δ调制器M2吸收。
在处于图9中示出的随后的状态的∑Δ调制器M2中，各个开关处于下列状态。
开关S11断开。
开关S12正在重复参考电压的开关。
开关S13断开。
开关S14至S16接通。
开关S17断开。
开关S18至S20断开。
在∑Δ调制器M1中，各个开关处于下列状态。
开关S1断开。
开关S2正在重复参考电压的开关。
开关S3和S4接通。
开关S5和S6断开。
开关S7接通。
开关S8至S10断开。
在处于该状态的∑Δ调制器M2中，由通过积分电容器和采样电容器(两个电容器的总和)的电容比(Cs/Cf)多路复用积分电容器Cf2的余数电压Res2与采样电容器Cs21和Cs22吸收的电压Res1的总电压(Res1+Res2)而产生的值表现为输出电压Vo。结果，进行余数的加法。在∑Δ调制器M2相加余数的同时∑Δ调制器M1对失配采样。
余数的加法也是比例独立运算。由此，获得了不受电容器的失配影响的精确值。不必说∑Δ调制器M1和M2的功能可以通过图8和9的描述来替换。
随后的步骤为算法运算。算法运算通过重复转变图10的状态和图11的状态来执行。图10的状态为其中那时的余数乘2、在电容器Cs11和Cs12中被采样并且与±1/4Vref进行比较的状态。
换句话说，在处于该状态的电路M2中，各个开关处于下列状态。
开关S11断开。
开关S12处于由关于Cs21的表1指示并且关于Cs22断开的状态。
开关S13断开。
开关S14接通。
开关S15至S18断开。
开关S19接通。
开关S20断开。
开关S12关于采样电容器Cs21的连接目的地如下通过例如运算放大器Amp2的输出电压Vo来作出。
表1
Vo<-0.25Vref→Vref-
-0.25Vref<Vo<0.25Vref→共模电平
0.25Vref<Vo→Vref+
另一方面，在那个状态的电路M1中，各个开关处于下列状态。
开关S1和S2断开。
开关S3和S4接通。
开关S5至S9断开。
开关S10接通。
结果，电路M2的余数乘2，在电容器Cs11和Cs12中被采样并且与±1/4Vref进行比较。
不考虑输出电压Vo，将处于图10的状态的电路M2的采样电容器Cs22用作反馈电容器。在图11的状态下，处于图10的状态的电路M1和M2的功能彼此替换。这样，图10的状态和图11的状态通过给定次数交替地重复。换句话说，进行流水线过程。在该实例中，将通过在处于各个阶段中的比较器的比较结果设定为LSB。LSB的数量为算法运算的次数的各个数量。
当将上述A/D转换器与另一种体系结构进行比较时，获得了下列结果。首先，在该实施例的A/D转换器中，运算放大器的输入简单。另一方面，在该实施例的A/D转换器中，对于一个运算放大器，三个输入开关是足够的(关于Amp1为开关S3至S5，而关于Amp2为开关S13至S15)。并且，开关加到运算放大器的输出侧以实现并联布置(关于Amp1为开关S6和S7，而关于Amp2为开关S16和S17)。在输入侧的开关的数量被最小化。由此，运算放大器的输入终端的寄生电容被最小化。
结果，开关的电荷注入的影响同样被最小化。由于该事实，进行加法运算而不损害∑Δ调制器的固有线性是可能的。由此，该结构是适于高速和高精度运算的。
[积分器的操作点分散(1)]
在该实施例的A/D转换器中，进一步地，积分器的操作点能够被分散。这对积分泄露的相消是有益的。为此，在一个∑Δ调制器中，当输出值超过给定阈值时，积分器的输出被转变到反极性方向。可选择地，从开始到操作积分器，给予一个积分器初始值。结果，积分器的操作点被有意地在反极性方向发散以操作积分器。
将参考图12的曲线图进行描述该状态。图12的曲线图示出了其中在∑Δ调制器M1和M2中的积分输出值Vod随采样的进行而变化的状态。纵轴的单位由关于{(Cs/Cf)*Vref}的比值来指示。在图12的实例中，将那些∑Δ调制器M1和M2的初始值设定为彼此相等，并且当积分输出值Vod超过给定阈值时，仅有∑Δ调制器M2被朝向反极性方向移位给定值。阈值在纵轴的值为0.1，而移位量在横轴的值为0.5。
图12中，积分输出值Vod从采样开始在第二个时钟达到阈值。由此，从第三个时钟开始，仅有∑Δ调制器M2的输出值被朝向负方向移位。该移位能够通过将开关S12的其中一个连接到电压Vref+来实现。结果，在第三个时钟和随后的时钟中，那些调制器的积分输出值的极性彼此相反。随着该运算，积分泄露的影响被消去以减小误差。可以从开始给予∑Δ调制器M2-0.5的初始值。
在该实例中，积分输出值Vod超过阈值的事实能够通过Cmp4来检测，Cmp4为图1的右下方中的三个比较器的中心。比较器Cmp4可以被设定三个值为阈值。即，r0*Vref，其中r0＝0、+1/16、-1/16。可选择地，具有预先作为阈值的那个值的比较器可以并联布置。
[积分器的操作点分散(2)]
积分器的操作点的分散还能够通过操作处于其中比较器的阈值电压相对于那些∑Δ调制器M1和M2彼此不同的状态的积分器来实现。为了达到这点，例如，比较器的阈值电压可以在∑Δ调制器M1和M2之间变化。可选择地，可以分别设置用于∑Δ调制器M1的比较器和用于∑Δ调制器M2的比较器。
当∑Δ调制器M1和M2具有相同的阈值时，出现下列问题。即，积分器的操作点以阈值点的边界从正到负变化，或以不连续的方式从负到正变化。图13和图14指示了在阈值电压为“0.5*(Cs/Cf)*Vref”的情况下的问题。换句话说，图13示出了其中输入电压Vin略低于阈值电压的情况，而图14示出了电压Vin略高于阈值电压的情况。图13的状态在泄露中为负，而图14的状态在泄露中为正。当电压Vin接近于阈值电压时，以上不连续的变化在操作点从图13的状态转变到图14的状态时或当操作点从图14的状态转变到图13的状态时出现。
由此，积分泄露在正与负之间迅速地变化以产生较大的DNL(微分非线性误差)。而且，非连续变化在∑Δ调制器M1和M2中同时产生。由此，全部的DNL为∑Δ调制器M1和M2中的每一个中的DNL的两倍(图15)。DNL导致A/D转换的遗漏码或失真并且使SNDR恶化，结果，DNL不是优选的。反之，关于∑Δ调制器M1和M2的两个阈值电压都类似地从以上值一起移位是可能的。结果，删除误差中的不连续变化是可能的。然而，积分器的输出电压的范围变大，并且输出INL(积分非线性误差)变大。
在这种情况下，比较器的阈值电压关于∑Δ调制器M1和M2在相反方向被有意地移位。随着该测量，操作点被分开为两个，如图16所示。结果，在正与负之间的误差变化被分散。然后，在各个∑Δ调制器M1和M2中的误差量大于在图15的情况下的误差量，但是全部的DNL小于在图15的情况下的DNL。这是因为∑Δ调制器M1和M2的积分器泄露极性相反并且在两个阈值之间彼此相消。结果，如图17和18所示，在图17的状态(电压Vin略低于初始阈值电压)与图18的状态(电压Vin略高于初始阈值电压)之间的差与图13和图14的情况相比减小。阈值电压的偏移量应该为参考电压例如电源电压的1/32或更多。图17和图18示出了其中阈值电压的偏移量设定为±0.1V的实例。
在该实例中，上述阈值的偏移量可以通过比较器的输出来转变。例如，当比较器的输出从0到1变化时，偏移量从+0.1V到-0.1V转变。随着该测量，不存在积分器的操作点在正与负之间突然变化的明显的转变点。结果，由于以上述相同的方式发散积分器泄露的误差，从而获得了减小DNL的效果。
发散积分器的操作点的效果如下放置在一起。首先，如上所述，运算放大器的积分器泄露被偏移和减小。同样，不考虑输入电压Vin，不存在在正与负之间的积分器泄露的不连续变化。结果，减小DNL。由此，由于运算放大器的有限增益而产生的误差能够被抑制到约1/4或更少。结果，在与相同精度对比的情况下，运算放大器的增益被减小与被抑制的误差相同的量。
例如，为了说明在操作点没被发散的情况下需要40,000的增益，所需的增益通过分散操作点而被抑制到约10,000。由此，特高增益运算放大器不是必要的，并且电路变得一样简单。同样，由于晶体管的通道长度能够被缩短，因此在芯片面积、精度和运算速度方面是有利的。
[将采样电容器分为两个]
从图1中看很明显，在∑Δ调制器M1和M2中，采样电容器Cs被分为两个。换句话说，∑Δ调制器M1具有并联布置的采样电容器Cs11和Cs12。∑Δ调制器M2同样具有并联布置的采样电容器Cs21和Cs22。
在以上描述中，采样电容器Cs被分为两个，并不肯定用作并行过采样操作。然而，该结构使得通过由-Vref、-0.5*Vref、0、0.5*Vref和Vref组成的五种值来进行算术运算成为可能。然后，电容器的失配能够被消去。
更确切地，在参考图6和图7描述的上述采样操作中，处于积分侧的∑Δ调制器(图6中的M2，图7中的M1)通过开关S2的操作被带入图19到图22中示出的状态以进行操作。虽然∑Δ调制器M1在图19到图22中进行了描述，但是相同的描述也适用于∑Δ调制器M2。图6和图7的描述适用于在图19到图22中没有出现的部分中的开关。处于采样侧的∑Δ调制器(图6中的M1，图7中的M2)的连接状态与图6和图7中描述的连接状态相同。
图19示出了采样电容器Cs11和采样电容器Cs12分别连接到Vref+和共模电平的状态。该状态为其中进行-0.5*Vref的算术运算的状态。然而，由于确实存在电容器的失配，因此用下列值来进行算术运算。
-b11*Vref
其中，b11由下列表达式来表示。
b11＝Cs11/(Cs11+Cs12)
其中，Cs11和Cs12分别为采样电容器Cs11和Cs12的电容。
图20示出了其中采样电容器Cs11和采样电容器Cs12分别连接到共模电平和Vref-的状态。该状态为其中进行0.5*Vref的算术运算的状态。然而，由于确实存在电容器的失配，因此用下列值来进行算术运算。
-b12*Vref
其中，b12由下列表达式来表示。
b12＝Cs12/(Cs11+Cs12)＝1-b11
图21示出了其中采样电容器Cs11和采样电容器Cs12分别连接到共模电平和Vref+的状态。该状态为其中进行-0.5*Vref的算术运算的状态。然而，由于确实存在电容器的失配，因此用-b12*Vref来进行算术运算。
图22示出了其中采样电容器Cs11和采样电容器Cs12分别连接到Vref-和共模电平的状态。该状态为其中进行0.5*Vref的算术运算的状态。然而，由于确实存在电容器的失配，因此用b11*Vref来进行算术运算。
在该实例中，虽然b11和b12的值实质上为0.5，但是由于电容器的失配，b11和b12实际上略偏离0.5。另外，在图19的状态下的算术值与在图22的状态下的算术值具有仅有正、负号不同的关系。这同样适用于图20的状态与图21的状态。由此，在图19的状态下进行-0.5*Vref的算术运算之后，在图22的状态下进行0.5*Vref的算术运算，从而使得消去失配成为可能。同样，在图20的状态下进行0.5*Vref的算术运算之后，在图21的状态下进行-0.5*Vref的算术运算，从而使得消去失配成为可能。
采样电容器被分为两个，从而使得更精细地控制输出电压成为可能。换句话说，输出电压能够维持在较窄范围内。因此，可以在高增益被维持在线性范围内时使用放大器。同样，积分器的操作点能够被移位0.5*Vref的宽度。由此，极性变化变得容易，并且能够减少积分器的泄露。因此，算术运算中的精度高。此外，能够在积分值被从积分电容器转移到采样电容器之前用0.5*Vref(b11*Vref或b12*Vref)的宽度来进行加法和减法。由此，在转移时的输出范围能够被抑制在±0.25*Vref的范围内。
另一方面，由于采样电容器的两个分部引起的匹配误差能够如上所述被消去。换句话说，分开的采样电容器的失配通过±0.5*Vref算术运算而两两相消。由此，即使重复±0.5*Vref算术运算，误差也没被存储。结果，实际上，提供了比例独立的高精度多位∑Δ调制器。
[积分值的加法(1)]
作为使∑Δ调制器M1和M2的积分值(余数)相加的方法，存在直接采样。在直接采样中，在∑Δ调制器M1中，电荷被从积分电容器Cf传回到采样电容器Cs(在该实施例中被分为两个)一次。然后，电荷通过另一个∑Δ调制器的采样电容器来采样。结果，在一个∑Δ调制器的积分器中相加积分值。在图4中，直接采样在时间t2与时间t3之间进行。
如图23所示进行直接采样。图23示出了其中∑Δ调制器M1的积分值被∑Δ调制器M2采样的状态。在图23中，采样电容器Cs11和Cs12共同地显示为Cs1。同样地，采样电容器Cs21和Cs22共同地显示为Cs2。
处于图23的状态下的各个开关的状态被如下表示：
∑Δ调制器M1
开关S1至S3断开。
开关S4和S5接通。
开关S6断开。
开关S7至S9接通。
开关S10断开。
开关S21断开。
∑Δ调制器M2
开关S11和S12断开。
开关S13接通。
开关S14断开。
开关S18和S19断开。
开关S20接通。
这样，∑Δ调制器M1中的积分电容器Cf1的积分值通过采样电容器Cs1和开关S8、S9和S20被∑Δ调制器M2的采样电容器Cs2采样。结果，那些∑Δ调制器M1和M2的积分值被加在一起。这样，积分值被传回到已经在采样(并行过采样)时进行采样一次的电容器Cs1，从而防止电容器变化的影响。结果，能够进行比例独立的高精度运算。
同样，在该实例中，∑Δ调制器M1的开关S21断开，以使负载电容器CL1从电路中分离。由此，进行加法过程而不受负载电容器CL1的电容的影响，从而导致了高速度。相反地，∑Δ调制器M2的积分值能够被∑Δ调制器M1采样。
[积分值的加法(2)]
在∑Δ调制器M1和M2的积分值(余数)的加法运算中，能够进行保持。换句话说，在积分电容器Cf1的积分值被传回到采样电容器Cs1后，首先，积分电容器Cf1从电路中分离。随着该操作，运算放大器Amp1处于保持状态。在该状态下，∑Δ调制器M2的采样电容器Cs2连接到运算放大器Amp1的输出，以通过采样电容器Cs2来进行采样。图24示出了其中积分电容器Cf1的积分值被传回到采样电容器Cs1的状态。图25示出了其中运算放大器Amp1被保持以通过采样电容器Cs2来进行采样的状态。
处于图24的状态的各个开关的状态被如下表示。
∑Δ调制器M1
开关S1至S3断开。
开关S4和S5接通。
开关S6断开。
开关S7至S9接通。
开关S10断开。
开关S21接通。
∑Δ调制器M2
开关S20断开。
处于图25的状态的各个开关的状态被如下表示。
∑Δ调制器M1
开关S1至S3断开。
开关S4接通。
开关S5和S6断开。
开关S7至S9接通。
开关S10断开。
开关S21接通。
∑Δ调制器M2
开关S11和S12断开。
开关S13接通。
开关S14断开。
开关S18和S19断开。
开关S20接通。
这样，通过以保持采样的加法运算具有下列优点。首先，当积分电容器Cf1的积分值被传回到采样电容器Cs1时(图24)，∑Δ调制器M2能够从∑Δ调制器M1中分离(开关S20断开)。由此，在那个时间的过程中，∑Δ调制器M2可以进行另一个算术运算。结果，以更高速度和以更高精度进行处理是可能的。因为另一个算术运算能够通过∑Δ调制器M2进行，所以具有例如运算放大器Amp2的输出调节。
带有保持的采样具有与比直接采样小的加法运算误差。这是因为对处于保持状态(图25)的采样电容器Cs2进行采样的误差很小。由此，尽管处理的数量被一步增加，但是与直接采样相比，总误差相对较小。
原因如下所述。首先，当忽略闪烁噪声时，运算放大器的热噪声功率(其尺寸为V2)由下列表达式的Von2来近似地给定。
Von2＝(k*T/CLeff)*(nf/F)
其中，k是玻耳兹曼常数，T是绝对温度，CLeff是运算放大器的输出侧的有效负载电容，nf是运算放大器的噪声指数，而F是反馈系统的反馈因子。
即，热噪声功率与反馈因子F成反比。当积分电容器Cf1的积分值被传回到采样电容器Cs1时，反馈因子F小(约1/4到1/3)，因此热噪声功率Von2大。由此，在直接采样的情况下的误差在以上影响之下出现。
在带有保持的采样的情况下，当积分电容器Cf1的积分值被传回到采样电容器Cs1时，∑Δ调制器M2的采样电容器Cs2从电路中分离(图24)。此后，当积分电容器Cf1从电路中分离时，留在积分电容器Cf1中的电荷引起误差。误差量比运算放大器的输出噪声大F倍。这是热噪声功率的F2倍。换句话说，在该状态下的热噪声功率由下列表达式中的V(Cf)n2来表示。
V(Cf)n2＝Von2*F2＝(k*T/CLeff)*(nf/F)*F2＝(k*T/CLeff)*nf*F
为了将V(Cf)n2转换为参考输入噪声，将V(Cf)n2乘以(Cf/Cs)2。当假设(Cf/Cs)是2，并且反馈因子F是1/3.5时，这比Von2大16/49(约0.33)倍。
此后，如上所述，积分电容器Cf1从电路中分离进入保持状态。在保持状态下的反馈因子F取决于寄生电容，约为1/2到1。因此，在该状态下的热噪声功率Von2比在从积分电容器Cf1转移到采样电容器Cs1时的热噪声功率小。由此，在由采样电容器Cs2采样时的噪声小。
此外，在保持时的反馈因子F比在其它算术运算步骤中的反馈因子高。由此，稳定时间短(在有效负载电容CLeff相同的情况下)。因此，通过将额外的负载电容连接到运算放大器的输出侧来增加有效负载电容CLeff是可能的。这使得进一步降低噪声成为可能。这是因为热噪声功率Von2与有效负载电容CLeff成反比。这导致在图25中开关S21接通。同样地，即使在从积分电容器Cf1转移到采样电容器Cs1时，通过连接额外的负载电容器来增加有效负载电容CLeff在降低噪声和稳定时间中是有效的。由此，在图24中开关S21接通。
[积分值的加法(3)]
在以下解释的两级加法运算中，算术运算能够被偏移，从而使得进一步抑制误差成为可能。换句话说，在从积分电容器Cf1转移到采样电容器Cs1之前，恒定值关于采样电容器Cs1相加或相减(偏移)。在该状态下，通过采样电容器Cs2来进行转移和采样，并且采样结果被加到∑Δ调制器M2(第一加法)。此后，将在转移之前的偏移的反极性值通过采样电容器Cs2来采样，然后加到∑Δ调制器M2(第二加法)。这样，偏移被消去以获得最终相加值。
结果，在开始转移时，运算放大器Amp1的输出能够落在从负偏移值的一半到正偏移值的一半的范围内。这样，运算放大器Amp1的输出值随转移的变化能够落在运算放大器的特性在增益和线性方面较高的范围内。结果，误差能够被抑制。特别是在转移时出现的误差可能在整个误差中占有优势。因为反馈因子F在转移时低，所以它的倒数支配了误差的质量。因此，在转移时抑制误差对抑制整个误差是有效的。同样，由于降低了对运算放大器的增益和输出电压范围的要求，因此能够容易地进行低成本、高速和高精度的设计。
在该实例中，通过利用采样电容器Cs1被分为两个的事实能够将0.5Vref用作偏移值。严格地讲，如上所述，两个分开的电容器是失配的但是能够相消。更确切地，在于转移之前的运算放大器Amp1的输出即在并行过采样之后的余数值比0.25Vref大的情况下，可以进行-0.5Vref的偏移。在在转移之前的运算放大器Amp1的输出比-0.25Vref小的情况下，可以进行0.5Vref的偏移。结果，输出范围能够被抑制在±0.25的范围内。
换句话说，在转移之前的采样电容器Cs1被如图26所示偏移。在该状态的∑Δ调制器M1中，各个开关处于下列状态。
开关S1断开。
开关S2关于Cs11连接到共模电平并且关于Cs12连接到Vref+。
开关S3接通。
开关S4断开。
开关S5和S6接通。
开关S7断开。
开关S8至S10断开。
开关S21接通。
开关S22断开。
此后，进行参考图24描述的转移以及参考图25描述的采样。结果，在0.5Vref的偏移有效的状态下进行第一加法。此后，如图27所示，反向偏移被采样。在∑Δ调制器M1中，各个开关处于下列状态。
开关S1断开。
开关S2关于Cs11连接到共模电平并且关于Cs12连接到Vref-。
开关S3和S4接通。
开关S5和S6断开。
开关S7接通。
开关S8至S10断开。
开关S21和S22接通。
在图26和图27中，开关S2关于Cs12的连接目的地可以被交换。在图26和图27中，Cs11和Cs12的功能同样可以彼此替换。
此后，如参考图25所述，设定保持状态，并且将反向偏移采样到采样电容器Cs2。这是第二加法。随着该运算，偏移被消去。同样，采样电容器Cs11和Cs12的失配也被消去。此外，在保持状态下，反馈因子F高(约0.67到1)，并且生成的误差相对较小。这样，获得了高精度的最终相加值。
[流水线算法运算(1)]
图4中的在时间t3到t4时的算法运算(图10和图11)具有下列特征。即，其中采样电容器已被分为两个的∑Δ调制器由实质上对流水线算法A/D转换器公用的电路元件(两个分开的采样电容器、运算放大器和比较器)组成。由此，流水线算法A/D转换过程能够仅通过开关的加法而不必增加新的电路部分来实现。
在图1中，增加的开关为开关S10和S20。即，那两个开关为将∑Δ调制器的其中一个中的运算放大器的输出连接到另一个∑Δ调制器的采样电容器的开关。开关S10为用于将运算放大器Amp2的输出连接到采样电容器Cs11和Cs12的开关(在图10中)。开关S20为将运算放大器Amp1的输出连接到采样电容器Cs21和Cs22的开关(图11中)。开关S10和S20的其中一个还用在余数加法过程中(图8的实例中的S20)。因此，仅为算法运算而增加的开关的数量实际上仅有一个。
换句话说，提供后运算(算法运算)的专用运算放大器不是必要的。这是因为用在前运算(并行过采样、余数的加法)中的运算放大器能够仅通过转换开关而用在后运算中。并且，流水线算法A/D转换具有下列优点。即，连接到运算放大器的输入节点的开关的数量被最小化。同样，由于一个位的转换能够通过1/2时钟来进行，因此算法运算适用于高速。
[流水线算法运算(2)]
在根据该实施例的A/D转换器的算法运算中，能够进一步进行误差的减小。为了解释，将对出现在算法运算中的误差的概要进行描述。在图10和图11中的算法运算的描述中，在乘2运算侧的两个分开的采样电容器的连接作为一般实例参考表1(见[0057])进行了描述。
在两个分开的采样电容器被这样操作的情况下的转移特性在图28的曲线图中被示出。曲线图中的横轴表示输入电压Vin。纵轴表示在算术运算后的输出Vres。横轴和纵轴都表示被参考电压Vref标准化的值。如表1所示，由于采样电容器Cs21的连接目的地在输入电压Vin的±0.25Vref被转变，因此那里的Vres被不连续地改变。当两个分开的采样电容器Cs21和Cs22在电容上完全彼此相同时，转移特性由虚线来指示。然而，事实上，由于存在失配，因此获得了由实线指示的转移特性。图28中的实线指示了在Cs21<Cs22的情况下的实例。
在该实例中，在图28中的实线与虚线之间存在差别，这指示存在某些误差。特别是当算术运算之前的输入Vin即开关点为±0.25Vref时，其差别最明显。此外，在该情况下，在实线与虚线之间，曲线图的步骤的宽度是不同的。这是由电容器的失配而导致的。
图28中示出的两个箭头Verror指示了在那种情况下实线与虚线之间的差别。图29中示出了Verror(＝实线-虚线)关于前运算输出Vo的曲线图。横轴和纵轴的刻度与图28中的那些相同。从图29中可发现当输入Vin为±0.25Vref时，不仅Verror是峰值而且峰值的左右两边是不连续的。不连续基本上是由电容器的失配而导致的。在开关的状态变化时，DNL出现。
另一方面，已经公知了一种称为“CFCS(整流反馈电容开关)”的方式，其中Cs21和Cs22的功能根据输入Vin而转变。在该方式中，当开关点为0或±0.5Vref时，在那里几乎没有DNL产生。但是当开关点为±0.25Vref时，产生了一定量的DNL。流水线算法运算造成了将±0.25Vref频繁地用作开关点这个问题。
反之，在根据该实施例的A/D转换器中，算法运算的第一次乘2运算能够在下列程序中进行。
(1)余数的采样；
(2)积分、加法和减法；
(3)采样积分器的复位；
(4)传回到采样电容器；以及
(5)乘2运算
在它们之间，(1)和(2)为属于在进行算法运算之前的“余数的加法”的过程。可以如图8所示进行(1)的采样。(2)的积分等通过将∑Δ调制器M2带到图30中所示的状态来进行。由于开关S12的运算，处于该状态的∑Δ调制器M2的两个分开的采样电容器Cs21和Cs22根据输入Vin连接到图31中的(A)示出的连接目的地。
换句话说，采样电容器Cs21在Vin<0.25Vref时连接到共模电平，而在0.25Vref<Vin时连接到Vref+。采样电容器Cs22在Vin<-0.25Vref时连接到Vref-，而在-0.25Vref<Vin时连接到共模电平。结果，除输入Vin落在±0.25Vref的范围内之外，参考电压Vref的加法或减法都在两个分开的采样电容器的其中一个中进行，与积分并行(电荷从采样电容器Cs2被积分电容器Cf2吸收)。
然后，在进行图32所示的复位(3)后，电荷从积分电容器Cf2被传回到采样电容器Cs2，如图33所示。这是(4)的运算。然后，由于反馈进行乘2运算(5)，如图34所示。在该情况下，∑Δ调制器M2中的两个分开的采样电容器Cs21和Cs22的连接根据输入Vin通过开关S12、S18和S19的操作如图31的(B)所示的来进行。
换句话说，当Vin<-0.5Vref以及0<Vin<0.5Vref时，采样电容器Cs21通过开关S18用于反馈，而采样电容器Cs22通过开关S12连接到共模电平。当-0.5Vref<Vin<0以及0.5Vref<Vin时，相反地，采样电容器Cs22通过开关S19用于反馈，而采样电容器Cs21通过开关S12连接到共模电平。
结果，当-0.5Vref<Vin<-0.25Vref以及0.25Vref<Vin<0.5Vref时，发现在积分时将用于加法或减法的采样电容器在乘2运算时用作反馈积分器。在图31中，那些正时由斜线和纵向箭头来表示。这可以通过一个系统来实现，在该系统中在余数被采样在上述(1)处的电荷被存储在另一个电容器(Cf2)中一次，电荷被传回到采样电容器。同样，两个分开的采样电容器Cs21和Cs22的功能取决于输入Vin的正和负彼此替换。在该描述中，加法和减法在积分时进行。然而，加法和减法的正时并不限定于该实例。可以进行加法和减法直到电荷被传回，如图33所示。
结果，获得了下列效果。
首先，如果放大器增益足够高，则DNL能够被设定为几乎为零。这将利用转移特性进行描述。图35示出了在通过图30中示出的过程和随后的图进行算法运算的情况下的转移特性。曲线图中的横轴和纵轴的刻度与图28中的那些刻度相同。实线和虚线的含义与图28中的那些也相同。如图36的曲线图中所示，没有DNL出现。这是因为当输入Vin在-0.5Vref到-0.25Vref和0.25Vref到0.5Vref的范围内时，将进行加法和减法的同一个电容器用作反馈电容器。
同样，在输入Vin在±0.5Vref外的情况下，两个分开的采样电容器Cs21和Cs22的功能取决于它们的正和负而彼此替换。结果，整个INL同样被抑制。以该运算，同样改善了为A/D转换器的失真特性的SDR和SNDR。
顺便提及，对于±0.5Vref的判定无需专用的比较器。这是因为±0.5Vref能够通过比较器来判定，在电荷从积分电容器Cf2被传回到采样电容器Cs21和Cs22后，所述比较器的偏移为零(图33)。同样，用于消去其它失配的采样可以在复位时进行，如图32所示。
至于另一个效果，为整个运算的速度被增加。在算术运算中，由于加法和减法在乘2运算之前进行，在乘2运算时的输出变化量小。由此，回转时间被缩短。在算法运算中第一次乘2运算的稳定精度为整个算术运算的速度的控制因子。因此，在根据该实施例的算术方式中，算术运算快。
[开关控制逻辑(1)]
在根据该实施例的A/D转换器中，通过一对锁存器和一个与门的非重叠时钟信号用在开关控制中。非重叠意味着在某个时钟一个开关从接通转换到断开而另一个开关从断开转换到接通时，那两个开关不同时接通。如果存在其中那两个开关都接通的瞬间，则可能出现无意的信号通路。这导致了故障并且不是优选的。同样，当一个开关在连续两个时钟之上持续接通时，开关应该连续接通而不暂时关闭。在该情况下，如果存在暂时的断开瞬间，则可能出现不是优选的开关电荷注入误差。
以上运算将参考图37中示出的方框图和图38中示出的正时图进行描述。在方框图中，排列有计数器101、选择逻辑102、第一锁存器103、第二锁存器104和与门105。计数器101接收复位信号和时钟信号CK(或延迟时钟信号CKd)。计数器101基于那些信号计算在图4中示出的一个周期内的16个时钟的过程中的总数。
选择逻辑102到与门105在图37中作为一套装置示出。然而，事实上，该装置为∑Δ调制器M1和M2中的开关中的每一个而存在。另外，对于处于不同状态的开关S2和S12，存在实现所述状态所需的若干装置。
选择逻辑102是为相应的开关输出选择信号的逻辑电路。选择信号在图38中相应的开关应该接通的时钟序号中为高，而在图38中相应的开关应该断开的时钟序号中为低。逻辑模式被预先设定以使以上信号根据计数器101的计数值而被输出。
第一锁存器103和第二锁存器104都是正锁存器。即，输入终端D的信号被允许在时钟信号的上升沿处经过输出终端Q。在其它情况下，输出终端Q的状态没有变化。第一锁存器103在输入终端D处接收选择信号。同样，第一锁存器103接收时钟信号CK。第二锁存器104在输入终端D处接收第一锁存器103的输出信号A1。同样，第二锁存器104接收延迟时钟信号CKd。
与门105输出第一锁存器103的输出信号A1以及第二锁存器104的输出信号A2的逻辑与。这是相应的开关的操作信号SWA。相应的开关在操作信号SWA高时接通，而在操作信号SWA低时断开。
图38为相应的开关在时钟1时接通、在时钟2时断开、在时钟3和4时接通以及在时钟5和6时断开的情况下的正时图。
在该情况下，选择信号随复位信号的上升而变高，随时钟信号CK1的下降而变低，随时钟信号CK2的下降而变高，并且随时钟CK4的下降而变低。在计数器101在接收延迟时钟信号CKd时操作的情况下，改变选择信号的正时位于除复位时间之外的延迟时钟信号CKd的下降时间处。
结果，第一锁存器103的输出信号A1在时钟CK1上升时变高(此时选择信号为高)，在时钟CK2上升时变低(此时选择信号为低)，在时钟CK3上升时变高(此时选择信号为高)，并且在时钟CK5上升时变低(此时选择信号为低)。
然后，第二锁存器104的输出信号A2在延迟时钟CKd1上升时变高(此时输出信号A1为高)，在延迟时钟CKd2上升时变低(此时输出信号A1为低)，在延迟时钟CKd3上升时变高(此时输出信号A1为高)，并且在延迟时钟CKd5上升时变低(此时输出信号A1为低)。
结果，与门105的输出信号即开关的操作信号SWA在延迟时钟CKd1上升时变高，在时钟CK2上升时变低，在延迟时钟CKd3上升时变高，并且在时钟CK5上升时变低。
即，操作信号SWA取决于在上升时的延迟时钟CKd的上升时间而变高，并且取决于在下降时的时钟CK的上升时间而下降。该操作在全部开关中完成。由此，当从一个开关接通而另一个开关断开，那两个开关的接通/断开在随后的时钟中被替换的状态开始，当那两个开关都断开时，存在一个时间段。那个时间段的长度等于延迟时钟CKd的延迟量。结果，防止了当那两个开关都接通时导致的故障。同样，当接通状态持续两个时钟时(从时钟3到时钟4)，不会出现暂时断开状态。结果，也防止开关电荷注入误差。
在以上布置中，选择信号可以代替输出信号A1输入到第二锁存器104的输入终端D。同样，与门105可以取决于各个部分的逻辑的方向(正逻辑或负逻辑)而被与非门、或门以及或非门中任一个所适当地替换。
[开关控制逻辑(2)]
在根据该实施例的开关控制中，可以使用无延迟时钟信号CKd的配置。在那种情况下的方框图在图39中示出，而在那种情况下的正时图在图40中示出。在方框结构的情况下，延迟时钟信号CKd用内部时钟信号CKA和CKB来替换。内部时钟信号CKA为时钟信号CK与通过允许时钟信号经过延迟逻辑的信号的异或。内部时钟信号CKB为由延迟内部时钟信号CKA而产生的信号。内部时钟信号CKB相对于内部时钟信号CKA的延迟量比内部时钟信号CKA的脉冲宽度小。
在图39中示出的方框结构中，下列情况与图37不同。首先，在计数器101中使用的时钟为内部时钟信号CKB。并且，作为正锁存器的第二锁存器104用作为负锁存器的第二锁存器106来替换。换句话说，第二锁存器106允许输入终端D的信号在时钟信号的下降沿处通到输出终端Q。在其它情况下，输出终端Q的状态没有变化。同样，第一锁存器103和第二锁存器106都接收相同的内部时钟信号CKA(或CKB)。然后，与门105被与非门107替换。另外，反相器108设置在与非门107的输出处。
与图38中相同，图40为在相应的开关在时钟1时接通、在时钟2时断开、在时钟3和4时接通，以及在时钟5和6时断开的情况下的正时图。在该情况下，时钟为内部时钟信号CKA(或CKB)。
在该情况下，选择信号随复位信号的上升而变高，在内部时钟CKB1下降时变低，在内部时钟CKB2下降时变高，并且在内部时钟CKB4下降时变低。
结果，第一锁存器103的输出信号A1在内部时钟CKA1上升时变高(此时选择信号为高)，在内部时钟CKA2上升时变低(此时选择信号为低)，在内部时钟CKA3上升时变高(此时选择信号为高)，并且在内部时钟CKA5上升时变低(此时选择信号为低)。
然后，第二锁存器106的输出信号A2在内部时钟CKA1下降时变高(此时选择信号A1为高)，在内部时钟CKA2下降时变低(此时输出信号A1为低)，在内部时钟CKA3下降时变高(此时输出信号A1为高)，并且在内部时钟CKA5下降时变低(此时输出信号A1为低)。
结果，反相器108的输出信号即开关的操作信号SWA在内部时钟CKA1下降时变高，在内部时钟CKA2上升时变低，在内部时钟CKA3下降时变高，并且在内部时钟CKA5上升时变低。
如此，与由于都接通的那两个开关以及暂时断开状态消除故障的图38的情况相同，开关控制在没有延迟时钟CKd的情况下被实现。在以上结构中，当第一锁存器103和第二锁存器106依赖于内部时钟信号CKB时，那些锁存器可以输出略延迟于操作信号SWA的操作信号SWB。图40中的A1和A2栏处的点线表示在那种情况下第一锁存器103和第二锁存器106的输出信号B1和B2。
[应用]
根据该实施例的A/D转换器能够通过装配在信号处理IC中来实现，如图41所示。图41中的“ADC”为根据该实施例的A/D转换器。图41示出了一种传感器的校准系统，包括具有该实施例的A/D转换器的信号处理IC以及微型计算机。将来自IC的内部和外部的大量的传感器的模拟信号选择性地输入该实施例的ADC，数字地转换该输入，然后将数字值传送到微型计算机。微型计算机对数字值执行各种修整操作，并且控制来自被修整的数字值的各种制动器。
例如，在使用用于汽车的A/D转换器的情况下，在关于传感器特性(零点、灵敏度、那些温度特性、电源电压特性等)修整后需要约10到12位的精度。另一方面，传感器特性本身存在变化。为了在数字运算中关于传感器特性修整，12到14位的精度对于A/D转换器是必需的。在传统的A/D转换器中，很难既实现以上的高精度又实现多个输入。在图41的结构中，多个模拟信号能够由A/D转换器通过转换输入开关来处理。同样，大规模的数字抽选过滤器不是必需的，并且通过微型计算机的后数字处理能够被放宽。由此，高性能微型计算机不是必需的。
为了说明和描述的目的，呈现本发明的优选实施例的上述描述。所述描述并不是详尽的或将本发明限定到公开的精确形式，并且考虑到以上的教导，改进和变化是可能的或者可以从本发明的实践中获得。为了解释本发明的原理和其实际的应用而选择和描述本实施例，以使本领域技术人员能够在各种实施例中利用本发明并且伴随可预期的适合于特殊使用的各种改进。意图是本发明的范围由其所附的权利要求以及它们的等价物来限定。
在本发明中，希望通过LSB的计算尼奎斯特速率A/D转换来进行数字转换。同样，希望多个∑Δ调制器的至少一个输出电压与给定电压进行比较，并且∑Δ调制器中的积分器的操作点根据比较结果而移位。在该情况下，希望通过移位来反转操作点的极性。
在本发明中，优选地，多个∑Δ调制器中的量化的阈值在预定值的范围分散或更多的朝以参考值为中心的正或负分散。优选地，阈值分散范围的预定值为参考电压例如电源电压的1/32或更多。进一步优选地，∑Δ调制器中的每一个中的采样电容器至少被分为两个，并且A/D转换器进一步包括失配相消单元，其在并行过采样过程尤其是余数加法过程中利用采样电容器的正/负总电容、采样电容器的正/负分电容以及零这五个值中的至少一个，通过算术运算来进行失配相消。
同样，在本发明中，希望在余数值的加法过程中进行将第一∑Δ调制器中的积分器的余数值传回到第一∑Δ调制器中的采样电容器，以及将被传回到第一∑Δ调制器中的采样电容器的余数值转移采样到第二∑Δ调制器中的采样电容器。另外，希望在∑Δ调制器中的每一个中的积分器由积分电容器和放大器组成，并且在第一∑Δ调制器中的采样电容器和积分电容器被分离的状态下进行转移采样。
在该情况下，更优选地，余数加法单元包括：第一偏移加法器，其在传回之前对第一∑Δ调制器的采样电容器进行预定值的加法或减法；以及第二偏移加法器，其在传回之后转移采样之前对第一∑Δ调制器的采样电容器进行与第一偏移加法器的极性相反的预定值的加法或减法。进一步优选地，∑Δ调制器的采样电容器至少被分为两个，并且第一和第二偏移加法器执行对分开的采样电容器的一部分的参考电压的加法或减法。
此外，优选地，A/D转换器进一步包括：第一开关，其设置在第一∑Δ调制器的积分器的输出侧与第二∑Δ调制器的采样电容器的输入侧之间的连接通路中；以及第二开关，其设置在第二∑Δ调制器的积分器的输出侧与第一∑Δ调制器的采样电容器的输入侧之间的连接通路中，其中∑Δ调制器中的每一个中的采样电容器至少被分开为两个，并且其中LSB计算单元通过重复下面描述的第一步骤和第二步骤来获得LSB，第一步骤为：通过利用第一∑Δ调制器的分开的采样电容器来对余数值乘2运算，并且通过第一开关，用第二∑Δ调制器的采样电容器来采样被加倍的余数值，第二步骤为：通过利用第二∑Δ调制器的分开的采样电容器来对余数值进行乘2运算，并且通过第二开关，用第一∑Δ调制器的采样电容器来采样被加倍的余数值。
在该情况下，优选地，A/D转换器进一步包括电压检测器，其检测多个∑Δ调制器的至少一个输出电压，其中LSB计算单元在第一步骤中将其中输出电压被电压检测器检测到的∑Δ调制器用作第一∑Δ调制器，在输出电压的绝对值在参考电压的1/4与1/2之间的范围内的情况下对分开的采样电容器的其中一个进行参考值的加法或减法，将余数值从积分器转移到采样电容器，并且通过进行了加法或减法的分开的采样电容器对积分器进行传回。
在本发明中，优选地，控制单元包括：开关选择单元，其为开关中的每一个都输出选择信号；第一锁存电路，其跟随基准时钟并且接收选择信号的输入；第二锁存电路，其跟随由比基准时钟延迟预定时间而导致的延迟时钟并且接收第一锁存电路的输出信号或选择信号的输入；以及逻辑电路，其通过对第一和第二锁存电路的输出信号的逻辑运算来产生开关操作信号。可选地，当第一和第二锁存电路极性相反时，第二锁存电路可以跟随基准时钟。

Claims (12)

1.一种A/D转换器，包括：
多个∑Δ调制器，所述多个∑Δ调制器彼此并联连接，并且其每一个都具有采样电容器、积分器和量化器；以及
控制单元，其控制所述多个∑Δ调制器；
其中所述控制单元包括：
并行过采样控制单元，其使得所述∑Δ调制器中的每一个都通过采样电容器来进行对模拟输入信号的采样，并且通过所述积分器和所述量化器来量化采样结果；
MSB计算单元，其将各个所述∑Δ调制器中的量化值相加以获得MSB；
余数加法单元，其在各个所述∑Δ调制器中量化后将所述积分器的余数值相加；以及
LSB计算单元，其将所述余数加法单元的加法结果转换为数字值以获得LSB。
2.根据权利要求1所述的A/D转换器，
其中所述LSB计算单元通过尼奎斯特速率A/D转换来进行数字转换。 
3.根据权利要求1所述的A/D转换器，其中所述余数加法单元包括：
传回单元，其将第一∑Δ调制器中的所述积分器的所述余数值传回到所述第一∑Δ调制器的所述采样电容器；以及
转移采样单元，其对被传回到所述第一∑Δ调制器的所述采样电容器的余数值采样到第二∑Δ调制器的采样电容器。
4.根据权利要求3所述的A/D转换器，
其中所述∑Δ调制器的每一个中的积分器包括积分电容器和放大器，并且
所述A/D转换器进一步包括分离单元，当通过所述转移采样单元进行采样时，所述分离单元分离所述第一∑Δ调制器的所述采样电容器和所述积分电容器。
5.根据权利要求3所述的A/D转换器，其中所述余数加法单元执行：
在传回之前，对所述第一∑Δ调制器的所述采样电容器进行预定值的加法或减法的第一偏移加法过程；以及
在传回之后转移采样之前，对所述第一∑Δ调制器的所述采样电容器进行与所述第一偏移加法过程的极性相反的预定值的加法或减法的第二偏移加法过程。 
6.根据权利要求5所述的A/D转换器，
其中所述∑Δ调制器的所述采样电容器至少被分开为两个，并且
其中所述第一和第二偏移加法过程包括对所述分开的采样电容器的一部分的所述参考电压的加法或减法。
7.一种A/D转换方法，其利用多个彼此并联连接并且每一个都具有采样电容器、积分器和量化器的∑Δ调制器，所述方法包括：
并行过采样过程，其使得所述∑Δ调制器中的每一个都通过所述采样电容器来进行对模拟输入信号的采样以及通过所述积分器和所述量化器来量化采样结果；
MSB计算过程，其通过将所述各个∑Δ调制器中的所述并行过采样过程中的量化值相加以获得MSB；
余数加法过程，其在所述并行过采样过程之后将所述各个∑Δ调制器中的所述积分器的余数值相加；以及
LSB计算过程，其数字地转换所述余数加法过程的所述加法结果以获得LSB。
8.根据权利要求7所述的A/D转换方法，
其中通过尼奎斯特速率A/D转换的数字转换在所述LSB计算过程中进行。 
9.根据权利要求7所述的A/D转换方法，其中在所述余数加法过程中包括：
将第一∑Δ调制器中的积分器的余数值传回到所述第一∑Δ调制器的采样电容器，以及
将被传回到所述第一∑Δ调制器的所述采样电容器的余数值转移采样到第二∑Δ调制器的采样电容器。
10.根据权利要求9所述的A/D转换方法，
其中所述∑Δ调制器的每一个中的积分器包括积分电容器和放大器，并且
其中所述转移采样是在所述第一∑Δ调制器的所述采样电容器和所述积分电容器被分离的状态下进行的。
11.根据权利要求9所述的A/D转换方法，其中所述余数加法过程包括：
第一偏移加法过程，其在传回之前对所述第一∑Δ调制器的所述采样电容器进行预定值的加法或减法；以及
第二偏移加法过程，其在传回之后转移采样之前，对所述第一∑Δ调制器的所述采样电容器进行与所述第一偏移加法过程的极性相反的预定值的加法或减法。
12.根据权利要求11所述的A/D转换方法， 
其中所述∑Δ调制器的所述采样电容器至少被分开为两个，以及
其中所述第一和第二偏移加法过程包括对所述分开的采样电容器的一部分的参考电压的加法或减法。 
CN2007800223169A 2006-06-13 2007-02-22 A/d转换器及a/d转换方法 Expired - Fee Related CN101473540B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/451,505 2006-06-13
US11/451,505 US7289054B1 (en) 2006-06-13 2006-06-13 Parallel oversampling algorithmic A/D converter and method of using the same
PCT/JP2007/053850 WO2007145001A1 (en) 2006-06-13 2007-02-22 A/d converter and a/d converting method

Publications (2)

Publication Number Publication Date
CN101473540A CN101473540A (zh) 2009-07-01
CN101473540B true CN101473540B (zh) 2012-09-19

Family

ID=38169519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800223169A Expired - Fee Related CN101473540B (zh) 2006-06-13 2007-02-22 A/d转换器及a/d转换方法

Country Status (8)

Country Link
US (1) US7289054B1 (zh)
EP (1) EP2027654B1 (zh)
JP (1) JP4862943B2 (zh)
KR (1) KR101068070B1 (zh)
CN (1) CN101473540B (zh)
CA (1) CA2651951C (zh)
TW (1) TWI332323B (zh)
WO (1) WO2007145001A1 (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7647125B2 (en) * 2007-09-28 2010-01-12 Cirrus Logic, Inc. Time-based control of a system having integration response
DE102007056731A1 (de) * 2007-11-26 2009-06-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Konzept zum Bestimmen eines Messwerts an einem Bauelement
US7804697B2 (en) 2007-12-11 2010-09-28 Cirrus Logic, Inc. History-independent noise-immune modulated transformer-coupled gate control signaling method and apparatus
US8390489B2 (en) * 2008-01-17 2013-03-05 President And Fellows Of Harvard College Digital background calibration in pipelined ADCS
US8008898B2 (en) 2008-01-30 2011-08-30 Cirrus Logic, Inc. Switching regulator with boosted auxiliary winding supply
EP2273682A4 (en) * 2008-04-28 2011-10-26 Panasonic Corp INTEGRATEUR, RESONATEUR AND ANALOGUE / DIGITAL OVERHEAD CONVERTER
US8008902B2 (en) 2008-06-25 2011-08-30 Cirrus Logic, Inc. Hysteretic buck converter having dynamic thresholds
US8014176B2 (en) 2008-07-25 2011-09-06 Cirrus Logic, Inc. Resonant switching power converter with burst mode transition shaping
US8222872B1 (en) 2008-09-30 2012-07-17 Cirrus Logic, Inc. Switching power converter with selectable mode auxiliary power supply
JP5258536B2 (ja) * 2008-12-12 2013-08-07 キヤノン株式会社 撮像装置及び撮像システム
US9209829B2 (en) * 2009-06-26 2015-12-08 Syntropy Systems, Llc Sampling/quantization converters
US8416111B2 (en) * 2010-01-05 2013-04-09 Sytropy Systems, LLC Multimode sampling/quantization converters
US9680498B2 (en) 2009-06-26 2017-06-13 Syntropy Systems, Llc Sampling/quantization converters
US8917198B2 (en) * 2010-01-05 2014-12-23 Syntropy Systems, Llc Multi-mode sampling/quantization converters
US8299947B2 (en) * 2009-06-26 2012-10-30 Syntropy Systems, Llc Sampling/quantization converters
US9130584B1 (en) 2010-01-05 2015-09-08 Syntropy Systems, Llc Multi-mode sampling/quantization converters
US9419637B1 (en) 2010-01-05 2016-08-16 Syntropy Systems, Llc Multi-mode sampling/quantization converters
EP2446538B1 (en) 2009-06-26 2019-03-27 Syntropy Systems, LLC Sampling/quantization converters
US8943112B2 (en) 2009-06-26 2015-01-27 Syntropy Systems, Llc Sampling/quantization converters
US8212493B2 (en) 2009-06-30 2012-07-03 Cirrus Logic, Inc. Low energy transfer mode for auxiliary power supply operation in a cascaded switching power converter
US8198874B2 (en) 2009-06-30 2012-06-12 Cirrus Logic, Inc. Switching power converter with current sensing transformer auxiliary power supply
JP5275196B2 (ja) * 2009-09-29 2013-08-28 パナソニック株式会社 積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
US9654128B2 (en) 2010-01-05 2017-05-16 Syntropy Systems, Llc Multi-mode sampling/quantization converters
JP5489222B2 (ja) * 2010-05-28 2014-05-14 秀文 矢原 Ｄ／ａ変換装置
CN102281069B (zh) * 2010-06-08 2016-04-06 昇佳电子股份有限公司 模拟数字转换电路
MY180201A (en) * 2010-07-01 2020-11-24 Panasonic Ip Man Co Ltd Object detection device
DE102010055229A1 (de) * 2010-12-20 2012-06-21 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildaufzeichnungssystem und Verfahren zum Kalibrieren, Komprimieren und Dekomprimieren von Bildsignalwerten
JP5609684B2 (ja) * 2011-02-01 2014-10-22 ソニー株式会社 Ａｄ変換装置および信号処理システム
WO2012106395A1 (en) 2011-02-04 2012-08-09 Syntropy Systems Sampling/quantization converters
TWI490456B (zh) * 2011-04-29 2015-07-01 Elan Microelectronics Corp Differential Capacitance Sensing Circuit and Method
US8964860B2 (en) 2011-05-10 2015-02-24 Nec Corporation Digital modulator
CN103067021A (zh) * 2012-12-06 2013-04-24 复旦大学 一种流水线型量化的长环路延时连续时间三角积分调制器
JP5811153B2 (ja) 2013-09-20 2015-11-11 株式会社デンソー Ａ／ｄ変換装置
JP5915669B2 (ja) 2014-01-14 2016-05-11 株式会社デンソー Ａ／ｄ変換装置
JP6124016B2 (ja) * 2014-03-07 2017-05-10 パナソニックＩｐマネジメント株式会社 Ａｄ変換装置及びａｄ変換方法
JP6070654B2 (ja) 2014-08-07 2017-02-01 株式会社デンソー Ａ／ｄ変換器
US9991904B2 (en) 2014-09-30 2018-06-05 Nec Corporation Digital modulation device, and digital modulation method
US9621175B2 (en) * 2015-02-11 2017-04-11 Syntropy Systems, Llc Sampling/quantization converters
KR20170005286A (ko) * 2015-07-02 2017-01-12 삼성전자주식회사 두 단계의 디지털-아날로그 변환을 수행하는 터치 처리 회로 및 터치 스크린 시스템
CN106357271A (zh) * 2015-07-15 2017-01-25 深圳市中兴微电子技术有限公司 额外环路延迟补偿电路、方法和连续时间δ-σ模数转换器
US9385746B1 (en) * 2015-07-28 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Dynamic offset cancellation in sigma-delta converter
US20170153266A1 (en) * 2015-11-30 2017-06-01 Lumedyne Technologies Incorporated Systems and methods for determining inertial parameters using integration
US9837990B1 (en) * 2015-12-11 2017-12-05 Syntropy Systems, Llc Digital signal processor
JP6565746B2 (ja) 2016-03-11 2019-08-28 株式会社デンソー 電圧検出装置
US9641192B1 (en) 2016-06-14 2017-05-02 Semiconductor Components Industries, Llc Methods and apparatus for a delta sigma ADC with parallel-connected integrators
JP6883415B2 (ja) * 2016-12-14 2021-06-09 旭化成エレクトロニクス株式会社 インクリメンタル型デルタシグマａｄ変調器およびインクリメンタル型デルタシグマａｄ変換器
CN109039340B (zh) * 2018-06-14 2022-04-26 东南大学 一种多级噪声整形调制器
US10819316B2 (en) * 2018-09-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Circuits and methods for reducing kickback noise in a comparator
TWI742563B (zh) * 2019-03-15 2021-10-11 昇佳電子股份有限公司 感測訊號的運算方法
US10826513B1 (en) * 2019-08-30 2020-11-03 National Cheng Kung University Analog to digital converter with offset-adjustable comparators
JP7338422B2 (ja) * 2019-11-21 2023-09-05 株式会社デンソー Ａ／ｄ変換器
JP2021089157A (ja) * 2019-12-02 2021-06-10 アズビル株式会社 信号処理装置、測定装置、信号処理方法および信号処理プログラム
CN112782453B (zh) * 2020-12-29 2021-11-26 广东高云半导体科技股份有限公司 一种电压传感器、芯片和电子设备
CN113408719B (zh) * 2021-06-30 2023-02-10 华中科技大学 一种基于非熔融态相变器件的多级联想记忆电路
US11616512B1 (en) * 2022-02-16 2023-03-28 National Cheng Kung University Series-connected delta-sigma modulator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0571075A2 (en) * 1992-04-30 1993-11-24 Hewlett-Packard Company Analog to digital converter with autoranging offset
WO1996013903A1 (en) * 1994-11-01 1996-05-09 Försvarets Forskningsanstalt Analog-to-digital converter and sensor device comprising such a converter

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2575308B1 (fr) * 1984-12-21 1989-03-31 Bendix Electronics Sa Procede et chaine de traitement du signal analogique de sortie d'un capteur
JPH06209266A (ja) 1992-02-10 1994-07-26 Harris Corp 多重送信シグマ・デルタａ−ｄ変換器
JP3371681B2 (ja) 1996-04-23 2003-01-27 ソニー株式会社 信号処理装置
KR100220383B1 (ko) * 1996-07-09 1999-09-15 윤종용 Pwm을 이용한 디지탈/아날로그 변환장치 및 그 변환방법
US5982313A (en) * 1997-06-06 1999-11-09 Analog Devices, Inc. High speed sigma-delta analog-to-digital converter system
US5936562A (en) * 1997-06-06 1999-08-10 Analog Devices, Inc. High-speed sigma-delta ADCs
JP3637232B2 (ja) 1998-03-19 2005-04-13 株式会社東芝 アナログ／デジタル変換装置
US6243034B1 (en) * 1998-10-29 2001-06-05 National Instruments Corporation Integrating analog to digital converter with improved resolution
US6931058B1 (en) * 2000-05-19 2005-08-16 Scientific-Atlanta, Inc. Method and apparatus for the compression and/or transport and/or decompression of a digital signal
KR100334057B1 (ko) * 1999-06-26 2002-04-26 윤덕용 혼합모드 적분기를 이용한 시그마-델타 아날로그-디지털 변환기
JP3751551B2 (ja) 2001-10-12 2006-03-01 旭化成マイクロシステム株式会社 Ａ／ｄコンバータ
JP3824912B2 (ja) 2001-11-26 2006-09-20 シャープ株式会社 デルタシグマ型ａｄコンバータ
US6683550B2 (en) * 2001-12-14 2004-01-27 Teradyne, Inc. High precision, high-speed signal capture
JP3718706B2 (ja) * 2003-10-28 2005-11-24 松下電器産業株式会社 デルタ・シグマ変調装置
US7129866B2 (en) * 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a delta sigma ADC circuit
US7193544B1 (en) * 2004-09-08 2007-03-20 Northrop Grumman Corporation Parallel, adaptive delta sigma ADC

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0571075A2 (en) * 1992-04-30 1993-11-24 Hewlett-Packard Company Analog to digital converter with autoranging offset
WO1996013903A1 (en) * 1994-11-01 1996-05-09 Försvarets Forskningsanstalt Analog-to-digital converter and sensor device comprising such a converter

Also Published As

Publication number Publication date
KR20090028520A (ko) 2009-03-18
CN101473540A (zh) 2009-07-01
US7289054B1 (en) 2007-10-30
JP4862943B2 (ja) 2012-01-25
JP2009540656A (ja) 2009-11-19
TWI332323B (en) 2010-10-21
WO2007145001A1 (en) 2007-12-21
CA2651951A1 (en) 2007-12-21
CA2651951C (en) 2011-06-07
EP2027654A1 (en) 2009-02-25
KR101068070B1 (ko) 2011-09-28
EP2027654B1 (en) 2011-08-31
TW200746649A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
CN101473540B (zh) A/d转换器及a/d转换方法
CN108141224B (zh) 电流模式∑-δ调制器及其操作方法、模数转换器和固态成像设备
US20060061502A1 (en) Switched-capacitor circuit and pipelined a/d converter
JP2010193089A (ja) 離散時間系回路
JP5811153B2 (ja) Ａ／ｄ変換装置
US10348319B1 (en) Reservoir capacitor based analog-to-digital converter
CN109889199B (zh) 一种带斩波稳定的σδ型和sar型混合型adc
US20130207821A1 (en) Method and apparatus for separating the reference current from the input signal in sigma-delta converter
JP6949368B2 (ja) Ａ／ｄ変換器およびこれを用いたセンサ装置
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
KR100294787B1 (ko) 개방루프차동증폭기를갖는서브레인지아날로그/디지털컨버터
EP1398880A2 (en) Analog-digital conversion circuit
Wu et al. A low power double-sampling extended counting ADC with class-AB OTA for sensor arrays
CN206413094U (zh) 一种用于cmos图像传感器的列级adc电路
CN112398472B (zh) 一种用于图像传感器的误差量化10位单斜adc
Yue et al. A 15-bit two-step sigma-delta adc with embedded compression for image sensor array
WO2017208635A1 (ja) Ａ／ｄ変換器
Wang et al. 2nd-Order shaping technique of the DAC mismatch error in noise shaping SAR ADCs
US5793321A (en) A/D converting circuit with quantizers and inverted amplifiers
AlMarashli et al. Design study on a SAR ADC using an incremental ΣΔ-DAC
Pelgrom Linear and Time-Based Conversion
Liu et al. A high-resolution low-power and multi-bit incremental converter with smart-DEM
Luo An efficient high resolution SAR ADC in 40nm CMOS technology
Marktani et al. A pseudo 12-bits 8, 33ms/s charge redistribution successive-approximation adc in cmos 65nm for image sensors
Amin A study on digital error correction of multiple-sampling based high-resolution ADCs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120919

CF01 Termination of patent right due to non-payment of annual fee