CN1014661B - 制造半导体陶瓷电容器的方法 - Google Patents
制造半导体陶瓷电容器的方法Info
- Publication number
- CN1014661B CN1014661B CN 90103957 CN90103957A CN1014661B CN 1014661 B CN1014661 B CN 1014661B CN 90103957 CN90103957 CN 90103957 CN 90103957 A CN90103957 A CN 90103957A CN 1014661 B CN1014661 B CN 1014661B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- capacitor
- powder
- electrocondution slurry
- ceramic body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Ceramic Capacitors (AREA)
Abstract
本发明公开了一种以钛酸锶为基料的半导体陶瓷电容器的制造方法,该方法包括:往半导体陶瓷表面涂上第一导电浆料,并烘焙之,以在所述半导体陶瓷体上形成第一导电层。所述第一导电浆料主要选自锌粉和铝粉组成的料组金属粉。此后,在所述第一导电层表面涂上第二导电浆料,并烘焙之,以在所述第一导电层上形成第二导电层。所述第二导电浆料的主要成分为铜。这种电容器电极高度可靠,价格不贵,可钎焊性的抗拉强度优异,且无金属迁移现象。
Description
本发明涉及半导体陶瓷电容器用的半导体陶瓷合成物,更详细地说,涉及适用于边界层型半导体陶瓷电容器的SrTiO3-Y2O3-Nb2O5体系半导体陶瓷合成物和这类电容器。
作为无源电子电路元件的半导体陶瓷电容器通常分为表面层型和边界层型两类。表面层型半导体陶瓷电容器包括还原和再氧化型半导体陶瓷电容器和阻挡层型半导体陶瓷电容器。
还原和再氧化型半导体陶瓷电容器通常按下列程序制备。令加有半导电性添加剂的BaTiO3或SrTiO3系统压坯在大气中燃烧或烧制,以制备介电的陶瓷,然后将其在还原性气氛中进行热处理,以制取半导体陶瓷体。将由此得出的半导体陶瓷体在大气中或氧气氛中进行热处理,使氧通过其表面扩散入陶瓷体中,以弥补氧的缺陷。这样就制成了一种复合式的陶瓷体,陶瓷体的表面层起电介质层(再氧化层)的作用,其内部起半导体的作用。然后在复合式陶瓷体两表面配上电极,就制成一个大容量的小型半导体陶瓷电容器。这种电容器的静电电容取决于其表面层的厚度,增加厚度可以提高额定电压值。
现在谈谈阻挡层型半导体电容器的制备过程。
令一般由BaTiO3系统原料制成含半导电性添加剂的压坯在大气中燃烧,再用汽相淀积法在烧过的压坯表面形成铜等金属膜。往金属膜上加一个银之类的材料(其氧化物易于形成P型半导体)制成的电极,然后在大气中进行热处理,使电极表面形成约0.3至3微米厚的阻挡层。这
样就得出一种阻挡层型半导体陶瓷电容器。这种电容器表面形成其上配有外电极的阻挡层绝缘体,其内部形成半导体。这类电容器尽管因阻挡层极薄而介电强度下降,但由于静电电容大,因而还是适合作为低电压大电容的电容器。
边界层型半导体陶瓷电容器一般按下列工序制造。
令含半导电性添加剂的BaTiO3或SrTiO3系统的压坯在还原气氛中燃烧以制备半导体陶瓷体。然后在陶瓷体表面敷上BiO2之类的金属氧化物,将其在大气中进行热处理。这样就使金属离子渗透入陶瓷体内部,在陶瓷体的晶界形成含金属离子的绝缘层。陶瓷的各晶粒内部形成掺有导电性添加剂的原子价受控制的半导体。这样陶瓷体中各晶粒边界层内部就变为绝缘层,围绕在原子价受控制的半导体周围。将如此形成的绝缘晶粒边界层在各方向上连接在一起呈矩阵形,以制取海棉状电介体。然后将各电极烘干成边界层型半导体陶瓷电容器。
上述半导体陶瓷电容器体积小,电容大,但电压特性、介质损耗和频率特性都差,因而只能作旁路用。然而,制造技术的进展足以提高这些特性,由此制造出以SrTiO3系统材料为基本原料的半导体陶瓷电容器,这种电容器可广泛用于各种用途,从耦合、信号电路和脉冲电路,直到半导体噪音的防止。
但尽管取得了如此的进展,半导体陶瓷电容器在电气特性方面终究还是差些,如下面表一所示,下面即将谈到。更详细地说,还原再氧化型电容器与边界层型电容器相比,绝缘电阻降低了,介质损耗增加了。同样,阻挡层型电容器有这样的缺点:介质击穿电压降低到60到80伏的水平,绝缘电阻下降,介质损耗增加。原子价受控型电容器也具有这些缺点。
这类表面层型半导体陶瓷电容器的基本原料都是SrTiO3系统,因而陶瓷体厚,从而使电容器达不到Cs≥5毫微法/平方毫米的大电容。
边界层型半导体陶瓷电容器的基本原料是与BaTiO3不同的SrTiO3系统,因而与表面层型半导体陶瓷电容器比较,绝缘电阻提高了,介质损耗下降了。但这种电容器的电容低到3.0毫微法/平方毫米的水平,达不到Cs≥5毫微法/平方毫米的高水平。
在表面层型半导体陶瓷电容器中,电容C并不与其厚度成反比,因此介电常数εs可按下列方程求出:
Cs(毫微法/平方毫米)=8.85×10-6εs/t……(1)
Vb(伏)=Eb·t……(2)
于是εs·Eb(伏/毫米)=1.13×105Cs·Vb
表一中的εs·Eb乘积即按上式求出。
上述普通半导体陶瓷电容器,各个通常是用这样的方法在其上形成电极的:在陶瓷体表面上涂上由银粉、玻璃粉和有机溶剂组成的银浆料,然后烘焙使其粘上。或者,作为另一种选择方案,也可通过化学镀镍进行。
用银浆料烘焙法形成电极的好处是,得出的陶瓷电容器不仅具有所希望的静电电容和介质损失正切值,而且电极具有足够的抗拉强度和可钎焊性。但如此制造出来的陶瓷电容器成本高,因为银是价昂的贵金属。此外还有一个缺点,即银易引起金属迁移现象。
化学镀镍通常是先用氟化铵与硝酸的混合溶液对陶瓷体表面进行粗化处理,再用氯化锡溶液和氯化钯溶液处理该表面,然后将其浸渍在化学镀镍溶液中,使表面形成化学镀镍淀积层。化学镀过程还包括以下工序:在镍淀积层需要形成电极的部分涂上抗蚀剂,然后将陶瓷体浸入诸如硝酸等腐蚀溶液中,以清除镍淀积层的多余的部分。接着在电极形成过程中,用含酸等的各种溶液破坏或侵蚀陶瓷体,使陶瓷体表面分解。此外,若清洗不干净而在陶瓷体上残留有化学镀液等,就会降低电容产品的质量。
本发明是在考虑到现有技术有上述缺点的基础上提出来的。
本发明的目的,是要提供一种半导体陶瓷电容器的制造方法,特别是一种以钛酸锶为基料的半导体陶瓷电容器的制造方法。这种电容器电极高度可靠、价格不贵、可钎焊性和抗拉强度优异、不会引起金属迁移现象。
根据本发明的一种形式,本发明提供的是一种半导体陶瓷合成物。该合成物包含有含SrTiO3的基本原料和含Y2O3和Nb2O5的半导电性添加剂。Y2O3和Nb2O5的含量各为合成物的0.1至0.4克分子%。
根据本发明的另一种形式,本发明提供的是一种半导体陶瓷电容器。该电容器有一个SrTiO3系统半导体陶瓷合成物制成的半导体陶瓷体。陶瓷体表面淀积有第一导电层,第一导电层由主要成分为金属粉的材料制成,该金属粉可从锌粉和铝粉组成的料组中选取。电容器的第一导电层上还淀积有第二导电层,第二导电层由铜粉为主要成分的材料制成。
根据本发明的另一种形式,本发明提供的是制造半导体陶瓷电容器的方法。在该方法中,在半导体陶瓷体表面涂上第一导电浆料,烘焙之,使其在陶瓷体上形成第一导电层。然后将第二导电浆料涂在第一导电层上,烘焙之,使其形成第二导电层。
参照附图阅读下列详细说明即可清楚了解到本发明的上述及其它目的和优点。附图中:
图1是本发明半导体陶瓷电容器陶瓷体的正视图,其中,陶瓷体的各上部和下部表面都有第一导电层。
图2是图1所示陶瓷体的正视图,陶瓷体的各第一导电层上都形成有第二导电层。
图3是根据本发明制造出来的半导体陶瓷电容器一个实施例的俯视剖面图。
本发明涉及一种半导体陶瓷合成物。本发明的陶瓷合成物包含有含
SrTiO3的基本原料和含Y2O3和Nb2O5的半导电性添加剂。Y2O3和Nb2O5的含量各为合成物的0.1至0.4克分子%。合成物可含0.02至0.2克分子%(以合成物为基准)的MnO。合成物也可含有0.01至0.1克分子%(以合成物为基准)的SiO2。
更详细地说,该半导体陶瓷电容器可按图1至图3所示的方式构成。电容器有一个半导体陶瓷体10,半导体陶瓷体10由SrTiO3组成的基本原料和Y2O3和Nb2O5组成的半导电性添加剂构成。Y2O3和Nb2O5的含量分别以合成物的0.1至0.4克分子%为宜。合成物可以含MnO和SiO2中的至少一种。MnO和SiO2的含量可以分别为合成物的0.02至0.2克分子%和0.01至0.1克分子%。在合成物经过烧结的实施例中,在合成物的晶界上可以有Bi存在。
该电容器的陶瓷体10表面还淀积有第一导电层12。在实施例中,第一导电层是通过烘焙淀积到陶瓷体10的各上部表面14和下部表面16上的。第一导电层12由主要成分为锌粉或铝粉的第一导电浆料构成。第一导电浆料还可含有至少一种熔结玻璃粉之类的玻璃粉,和作为有机粘合剂的有机媒介物。此外,当第一导电浆料以锌粉为主要成分时,它还可含有选自银、铝、铜和它们的氧化物组成的料组中选取的至少一种料粉;而当它以铝粉为主要成分时,则可含有至少一种选自银、锌、铜和它们的氧化物所组成的料组中的料粉。加入这类粉料可以增加电容器的优点。所举实施例的电容器还有第二导电层18,通过烘焙淀积在各第一导电层12上。第二导电层可用主要成分为铜粉的第二导电浆料制成。它还可以含至少一种熔结玻璃粉和金属氧化物粉之类的玻璃粉和作为有机粘合剂的有机媒介物。尤其是金属氧化物粉的加入,可以使第二导电层具有更多的性能。
本发明如此制成的半导体陶瓷电容器,其静电电容、介质损失正切值(tanδ)和绝缘电阻都优异,而且其电极抗拉强度高,可钎焊性能好。
此外由于锌和铝不会引起在银中所见到的那种金属迁移现象,所以运行时高度可靠,又由于锌和铝比银基本上便宜得多,所以造价低。
第二导电层在第一导电层上的形成大大提高了电容器的可钎焊性,这是因为第二导电层的主要成分是可钎焊性能优异的铜。
参照下列实例可以更容易理解本发明的内容。但这些实例仅仅是用以阐明本发明的内容而已,不应理解为对本发明范围的限制。
例1(见申请号87105776,此处略去)
例2
制备半导体陶瓷合成物和装有锌和铜电极的半导体陶瓷电容器。
(1)半导体陶瓷合成物的制备:
基本上重复了例1的过程以制取组成比如表四和表五所示的各合成物。
如此制备的各试样,其电气性能如表四和表五所示,其中介电常数(εs)和介质损失(tanδ)是在1千赫频率下测定的,绝缘电阻则在20℃室温下加50伏电压测定的。
从表四和表五可以看出,本发明半导体陶瓷合成物的介电常数(εs)增加到高达约115,000或以上的水平,介质损失(tanδ)大幅度下降到0.35至0.86%。
此外,表四和表五还表明,只加入其中之一作为半导电性添加剂的Y2O3或Nb2O5时不能提高合成物的介电常数(εs)和直流击穿电压(Eb)(1,2,3,7,11和23号试样)。同时加入Y2O3和Nb2O5时,若其量各低于0.1克分子%,也不能使介电常数和直流击穿电压大幅度增加(4,5,6,12和27号试样)。另外,当Y2O3超过0.4克分子%时,介电常数下降(27至29号试样),Nb2O5超过0.4克分子%时,直流击穿电压下降(6、22和29号试样)。
还有,MnO少于0.02克分子%时,绝缘电阻IR不能显著增加(14和
15号试样),MnO超过0.2克分子%时,促使介质损失增加,介电常数下降(20号试样)。
此外,表五还表明,SiO2量小于0.01克分子%时促使适当的SrO/TiO2比值范围变窄到0.002的程度(30~37号试样),SiO2超过0.10克分子%时会使介电常数下降(50和51号试样)。相反,SiO2量在0.01至0.1克分子%时,适当的SrO/TiO2范围扩大到0.004至0.006。
(2)半导体陶瓷电容器的制造:
按下列程序采用上述制备出来的半导体陶瓷体制造带锌和铜电极的半导体陶瓷电容器。
锌浆料的制备:
取100份重平均粒径为2.5微米的锌粉,加入粒度为325目的B2O3(25重量%)-SiO2(10重量%)-ZnO(65重量%)系统的熔结玻璃粉,其混合比如表六所示,再加入细银粉或金属氧化物粉、作为有机粘合剂的乙基纤维素和丁基卡必醇的有机媒介物,制成混合物,然后边搅拌边混合以制备锌浆料。
第一导电层的形成:
第一导电层是用上述方法制备出来的锌浆料在半导体陶瓷体表面形成的。采用商名为“特多隆”(Tetoron)的200目聚酯合成树脂网通过印刷将锌浆料涂到半导体陶瓷体的上部表面。然后将陶瓷体在干燥烘箱中在125℃下进行干燥,历两约10分钟。
半导体陶瓷体的下部表面也涂上锌浆料,再用基本上与上述相同的方式进行干燥,然后送进分批式烘炉中,令其在大约700℃下在不锈钢丝网上燃烧10分钟。燃烧所需的总时间,包括升温和降温的操作间,约为60分钟。于是在半导体陶瓷体两表面上都形成直径约7.5毫米主要成分是锌的第一导电层。如此得出的陶瓷体,其结构如图1所示。
铜浆料的制备:
取100份重平均粒径为0.5微米的铜粉,加入粒度为325目的B2O3(50重量%)-PbO(50重量%)系统熔结玻璃粉,其混合比如表五所示,再加入金属氧化物粉和由乙烯基纤维素和丁基卡必醇组成并作为有机粘合剂的有机媒介物,然后边搅拌边混合,制备铜浆料。
第二导电层的形成:
用印刷法将如此制备出的铜浆料涂到各第一导电层上,再按基本上与上述锌浆料相同的方式进行干燥。然后令其在360℃下在还原性气氛(90%N2+10%H2)气流中燃烧20分钟进行烘焙,于是以大体上如图2所示的相同的方式在各第一导电层上形成直径约5毫米主要成分为铜的第二导电层。这样,本发明的半导体陶瓷电容器就制备出来了。该电容器有一个半导体陶瓷体,陶瓷体的两表面淀积有主要成分为锌的第一导电层,第一导电层上淀积有主要成分为铜的第二导电层,其结构大体上如图3所示。
对电极的鉴定
为鉴定如此得出的半导体陶瓷电容器的电极,测定了各电极的介电常数(εs)、介质损失正切值(tanδ)、可钎焊性和抗拉强度,结果如表六所示。
为制定对本发明半导体陶瓷电容器各电极的鉴定标准,按下列步骤制造了具有银电极结构的普通SrTiO3系统半导体陶瓷电容器(以下简称为“普通电容器”)。更详细地说,先制备其组成和形状大体上与本例相同的SrTiO3系统半导体陶瓷体,然后按普通方法通过烘焙在陶瓷体的一个表面上淀积银浆料,以便在陶瓷体上形成银电极。然后对此普通电容器进行电气和机械试验,测定电极的介电常数(εs)、介质损失正切值(tanδ)(%)、可钎焊性和抗拉强度T(公斤)。结果表明,介电常数(εs)为75,000,介质损失正切值(tanδ)为0.5%,可钎焊性良好,
抗拉强度T为1.4公斤。从这个普通电容器的试验结果来看,可以认为半导体陶瓷电容器是成功的:其介电常数为100,000或以上,介质损失正切值为1.0%或以下,可钎焊性能与普通电容相同或更好,抗拉强度T为0.5公斤或以上。
此外,为对比起见,对具有图1所示结构的普通电容器进行了试验,该电容器有第一导电层但缺第二导电层。其结果是,介电常数和介质损失正切值与本实例的陶瓷体容器一样,但可钎焊性完全不合格,而且不可能测定抗接强度。
从表六可知,4至26号试样的陶瓷电容器是合格的,与普通电容器相比,介电常数和抗拉强度大大提高。因此值得指出的是,本实例表明,陶瓷电容器的体积可以很小。
此外,本实例所用的锌粉和铜粉的价格分别仅为普通电容器中所用银粉价格的1/200和1/50,这实质上降低了制造成本。第一和第二导电层的形成是用丝网印刷之类的方法进行的,因此无需担心陶瓷体会因暴露而损坏,例如化学镀溶液的腐蚀就足以使电容器的可靠性下降。
因此应该指出的是,本实例的半导体陶瓷合成物和电容器有效地体现了本发明的上述优点。
此外,从本实例可以看出以下各点:
(甲)当采用平均粒径各为5微米、10微米和30微米的锌粉时,就可以体现本实例的上述优点。
(乙)当采用平均粒径各为0.1微米、0.3微米、1微米、5微米和10微米的铜粉时,也可以体现本实例的上述优点。
(丙)锌浆料和铜浆料的玻璃粉采用软化点在330℃至800℃范围的各种玻璃粉时,也可以体现本实例的上述优点。更详细地说,采用各含有至少两种选自下组原料:PbO,ZnO,Bi2O3,BaO,SiO2,ZrO2,TiO2,Al2O3,CaO和SrO且软化点在330℃至800℃范围内的普通熔结玻璃
时,也可以显示同样的效果。这类熔结玻璃包括PbO-B2O3系统、PbO-B2O3-SiO2系统、ZnO-B2O3-BiO2系统等等。
(丁)过去发现,烘焙锌浆料以形成第一导电层的温度最好在锌的熔点(419.5℃)与其沸点(930℃)之间,在500℃和900℃之间则更为理想。温度低于熔点就不能形成有用的第一导电层,且导电层的抗拉强度下降。温度高于沸点则促进锌的氧化,足以使电阻增加。
(戊)过去发现,烘焙铜浆料以形成第二导电层的温度最好在200℃和800℃之间,在250℃和500℃之间则更为理想。温度低于200℃,第一导电层与第二导电层之间就不能充分粘合,从而使电极的抗拉强度下降。温度高于800℃,则促成半导体陶瓷体表面的还原,降低电容器的性能。
例3
制备半导体陶瓷合成物和带铝和铜电极的半导体陶瓷电容器。
(1)半导体陶瓷合成物的制备:
大体上重复例1的过程以制取各合成物,其组成比如表七和表八所示。
如此制备出来的各试样,其电气特性如表七和表八所示。其中,介电常数(εs)和介质损失(tanδ)是在1千赫频率下测定的,绝缘电阻则在20℃室温下加50伏电压测定的。
从表七和表八可以看出,本发明半导体陶瓷合成物的介电常数(εs)提高到约110,000或以上的水平,介质损失(tanδ)则大大下降到0.38%至0.92%。
此外表七和表八还表明,只加入其中一种作为半导电性添加剂的Y2O3或Nb2O5时,合成物的介电常(εs)和直流击穿电压(Eb)就不会增加(1、2、3、7、11和23号试样)。另外,Y2O3和Nb2O5的加入量低于0.1克分子%时,介电常数和直流击穿电压的提高也不大(4,5,6,12
和27号试)。又,Y2O3超过0.4克分子%时,介电常数下降(27至29号试样),Nb2O5超过0.4克分子%时,直流击穿电压下降(6、22和29号试样)。
再有,MnO低于0.02克分子%时,绝缘电阻IR提高不多(14和15号试样),而MnO超过0.2克分子%时促使介质损失增加,介电常数下降(20号试样)。
此外,表八还表明,SiO2量低于0.01克分子%时促使适当范围的SrO/TiO2比值变窄到0.002(30至37号试样),SiO2大于0.10克分子%时,会使介电常数下降(50和51号试样)。相反,SiO2量在0.01至0.1克分子%的范围时使适当范围的SrO/TiO2扩大到0.004至0.006。
(2)半导体陶瓷电容器的制备
采用如此制备出来的半导体陶瓷体按下列工序制备带有铝和铜电极的半导体陶瓷电容器。
铝浆料的制备:
取100份重平均粒径为10微米的铝粉,加入粒度为325目的B2O3(25重量%)-SiO2(10重量%)-ZnO(65重量%)系统熔结玻璃粉,其混合比如表九所示,然后再加入细银粉或金属氧化物粉和起作有机粘合剂作用的乙烯基纤维素和丁基卡必醇的有机媒介物,以制成混合物,边搅拌边混合,制备铝浆料。
第一导电层的形成
第一导电层是用上述方法制备出来的铝浆料在半导体陶瓷体表面形成的。采用商名为“特多隆”(Tetoron)的200目聚酯合成树脂网通过印刷将铝浆料涂到半导体陶瓷体的上部表面,然后将陶瓷体上在干燥烘箱中在125℃下进行干燥,历时约10分钟。
半导体陶瓷体的下部表面也涂上铝浆料,再用基本上与上述相同的方式进行干燥,然后送进分批式烘炉中,令其在大约900℃下在不锈钢
丝网上燃烧10分钟燃烧所需的总时间包括升温和降温的操作时间约为60分钟。于是在半导体陶瓷体两表面都形成直径约7.5毫米主要成分是铝的第一导电层。
铜浆料的制备:
取100份重平均粒径为0.5微米的铜粉,加入粒度为325目的B2O3(50重量%)-PbO(50重量%)系统熔结玻璃粉,其混合比如表九所示,再加入金属氧化物粉和由乙烯基纤维素和丁基卡必醇组成并作为有机粘合剂的有机媒介物,然后边搅拌边混合,制备铜浆料。
第二导电层的形成:
用印刷法将如此制备出的铜浆料涂到各第一导电层上,再按基本上与上述铝浆料相同的方式进行干燥。然后令其在360℃下在还原性气氛(90%N2+10%H2)气流中燃烧20分钟进行烘焙,于是在各第一导电层上就形成直径约5毫米主要成分为铜的第二导电层。这样,本发明的半导体陶瓷电容器就制备出来了。该电容器有一个半导体陶瓷体,陶瓷体两面淀积有主要成分为铝的第一导电层,第一导电层上淀积有主要成分为铜的第二导电层。
对电极的鉴定:
如此得出的半导体陶瓷电容器的诸电极,大体上按例2相同的方式进行鉴定,结果如表九所示。
从表九可知,4至26号试样的陶瓷电容器都是合格品,与普通电容器相比,介电常数和抗拉强度都大大提高。因此应该指出的是,本实例表明,陶瓷体电容器的体积可以很小。
此外,本实例所用的铝粉和铜粉的价格分别仅为普通电容器所用银粉价格的1/100和1/50,这实质上降低了制造成本。第一和第二导电层的形成是用丝网印刷之类的方法进行的,因此无需担心陶瓷体会因暴露而损坏,例如化学镀溶液的腐蚀就足以使电容器的可靠性下降。
因此应该指出的是,本实例的半导体陶瓷合成物和电容器也同样体现了本发明的上述优点。
此外,从本实例可以看出下述以及基本上与例2(甲)至(丙)项和(戊)项所述相同的事实。
更详细地说,我们发现,烘焙铝浆料以形成第一导电层的温度最好在铝的熔点(660.2℃)与其沸点(约2060℃)之间,在800℃和1200℃之间则更为理想。温度低于熔点就不能形成有用的第一导电层,且导电层的抗拉强度下降。温度高于沸点则促进铝的氧化,足以使电阻增加。
上面参照诸实例以某种程度的特殊性说明了本发明的内容,但根据上述教导是完全可以进行各种明显的修改和更改的。因此不言而喻,除另有具体说明之外,在所附权项范围内是可以将本发明付诸实施的。
Claims (9)
1、一种制造半导体陶瓷电容器的方法,该方法包括下列步骤:
往半导电陶瓷表面涂上第一导电浆料,再烘焙所述第一导电浆料,以在所述半导电陶瓷体上形成第一导电层,所述第一导电浆料的主要成分为选自由锌粉和铝粉组成的料组的金属粉;和
往所述第一导电层表面涂上第二导电浆料;
其特征在于:再烘焙所述第二导电浆料,以在所述第一导电层上形成第二导电层,所述第二导电浆料的主要成分为铜粉。
2、如权利要求1所述的方法,其特征在于,所述第二导电浆料是在中性或还原性气氛中烘焙的。
3、如权利要求1所述的方法,其特征在于,所述第一导电浆料包含锌粉、玻璃粉和至少一种选自银、铝、铜及其氧化物组成的料组中的材料的粉料。
4、如权利要求3所述的方法,其特征在于,所述第一导电浆料还包含一种有机媒介物。
5、如权利要求1所述一方法,其特征在于,所述第一导电浆料包含铝粉、玻璃粉和至少一种选自银、锌、铜及其氧化物组成的料组中的材料的粉料。
6、如权利要求5所述的方法,其特征在于,所述第一导电浆料还包含一种有机媒介物。
7、如权利要求1所述的方法,其特征在于,所述第二导电浆料包含铜粉、玻璃粉和一种有机媒介物。
8、如权利要求1所述的方法,其特征在于,所述第二导电浆料包含铜粉、玻璃粉和金属氧化物粉。
9、如权利要求8的方法,其特征在于,所述第二导电浆料还包含一种有机媒介物。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17663286A JPH0734412B2 (ja) | 1986-07-29 | 1986-07-29 | 半導体磁器コンデンサ及びその製造方法 |
JP176633/86 | 1986-07-29 | ||
JP17663386A JPH0734413B2 (ja) | 1986-07-29 | 1986-07-29 | 半導体磁器コンデンサ及びその製造方法 |
JP176632/86 | 1986-07-29 | ||
CN87105776A CN1011838B (zh) | 1986-07-29 | 1987-07-28 | 一种钛酸锶系半导体陶瓷组合物及所制造的电容器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN87105776A Division CN1011838B (zh) | 1986-07-29 | 1987-07-28 | 一种钛酸锶系半导体陶瓷组合物及所制造的电容器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1046635A CN1046635A (zh) | 1990-10-31 |
CN1014661B true CN1014661B (zh) | 1991-11-06 |
Family
ID=27178878
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 90103957 Expired CN1014661B (zh) | 1986-07-29 | 1987-07-28 | 制造半导体陶瓷电容器的方法 |
CN 90108581 Pending CN1050464A (zh) | 1986-07-29 | 1987-07-28 | 一种钛酸锶系半导体陶瓷电容器的制造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 90108581 Pending CN1050464A (zh) | 1986-07-29 | 1987-07-28 | 一种钛酸锶系半导体陶瓷电容器的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN1014661B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1063732C (zh) * | 1994-05-06 | 2001-03-28 | 清华大学 | 钛酸锶基晶界层电容器材料制造方法 |
CN1056130C (zh) * | 1994-05-06 | 2000-09-06 | 清华大学 | 钛酸锶基晶界层电容器材料制造方法 |
CN105272362B (zh) * | 2015-11-10 | 2017-06-30 | 电子科技大学 | 晶界层半导体陶瓷片氧化剂涂覆料及其制备方法 |
-
1987
- 1987-07-28 CN CN 90103957 patent/CN1014661B/zh not_active Expired
- 1987-07-28 CN CN 90108581 patent/CN1050464A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1046635A (zh) | 1990-10-31 |
CN1050464A (zh) | 1991-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1011838B (zh) | 一种钛酸锶系半导体陶瓷组合物及所制造的电容器 | |
CN1111883C (zh) | 陶瓷组合物及由其制备的多层陶瓷电容器 | |
CN1201339C (zh) | 介电陶瓷及其制造和评价方法,及单片陶瓷电子元件 | |
CN1118444C (zh) | 介电陶瓷组合物及叠层陶瓷电容器 | |
CN1238860C (zh) | 导电糊、迭层陶瓷电子器件制造方法及迭层陶瓷电子器件 | |
CN1254831C (zh) | 单块陶瓷电子元件 | |
CN1093101C (zh) | 介电陶瓷组合物和层叠陶瓷元件 | |
CN1100332C (zh) | 叠层陶瓷电容器 | |
CN1085635C (zh) | 介电陶瓷组合物及使用该组合物的叠层陶瓷电容器 | |
CN1280234C (zh) | 介电陶瓷、其生产方法和多层陶瓷电容器 | |
CN1530976A (zh) | 叠片陶瓷电容器 | |
CN1791563A (zh) | X7r绝缘组合物 | |
CN1163464A (zh) | 绝缘陶瓷组合物及使用该组合物的叠层陶瓷电容器 | |
CN1155028C (zh) | 独石瓷介电容器 | |
CN1104015C (zh) | 独石陶瓷电容器 | |
JP2003168619A (ja) | 積層セラミック電子部品の端子電極用導電性ペースト、積層セラミック電子部品の製造方法、積層セラミック電子部品 | |
CN87106154A (zh) | 半导体陶瓷的组成 | |
CN1216382C (zh) | 非还原介质陶瓷和单片陶瓷电容器 | |
CN1774406A (zh) | 电介质瓷器组合物及电子部件 | |
CN1014661B (zh) | 制造半导体陶瓷电容器的方法 | |
CN1263045C (zh) | 电子器件和介电陶瓷组合物以及其制备方法 | |
JP4670164B2 (ja) | 外部電極用銅ペースト組成物及びこれを用いた積層セラミックコンデンサー | |
JPH1012043A (ja) | 導電性組成物および粒界絶縁型半導体磁器コンデンサ | |
JP2002298643A (ja) | 外部電極用導電性ペースト及びそれを用いた積層セラミックコンデンサ | |
JP2018195405A (ja) | 内部電極用導電性ペーストの製造方法および電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |