CN101404257B - 场效应晶体管及其制造方法 - Google Patents

场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN101404257B
CN101404257B CN2008101617639A CN200810161763A CN101404257B CN 101404257 B CN101404257 B CN 101404257B CN 2008101617639 A CN2008101617639 A CN 2008101617639A CN 200810161763 A CN200810161763 A CN 200810161763A CN 101404257 B CN101404257 B CN 101404257B
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
film
face
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101617639A
Other languages
English (en)
Other versions
CN101404257A (zh
Inventor
手塚勉
丰田英二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101404257A publication Critical patent/CN101404257A/zh
Application granted granted Critical
Publication of CN101404257B publication Critical patent/CN101404257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明能够提供一种尽可能地抑制沟道大小以及形状的波动、并且使沟道宽度尽可能小的场效应晶体管及其制造方法。该场效应晶体管的制造方法具备：在半导体基板上形成绝缘膜的掩模的工序，该半导体基板的上表面具备包含Si的半导体层；通过使用掩模来进行蚀刻从而将半导体层加工为向与半导体基板的上表面平行的一个方向延伸的台面状的工序；通过进行氢环境中的热处理，使半导体层的向一个方向延伸且相对的一对侧面间的距离变窄并且使侧面平坦化的工序；形成覆盖侧面被平坦化的半导体层的栅极绝缘膜的工序；形成覆盖栅极绝缘膜的栅电极的工序；以及在栅电极两侧的半导体层上形成源/漏区的工序。

Description

场效应晶体管及其制造方法 
技术领域
本发明涉及一种场效应晶体管及其制造方法。 
背景技术
目前，为了实现CMOS电路元件的高性能化以及高功能化，采用如下方法：通过缩短各个晶体管的栅极长度的同时使栅极绝缘膜薄膜化，从而增加每个单位栅极长度的驱动电流。由此，用于得到所需驱动电流的晶体管大小变小，实现高集成化成为可能，同时能够通过驱动电压的低电压化来降低每个单位元件的功耗。 
但是，近年来通过缩短栅极长度来实现更高性能化的技术壁垒急剧变高。为了缓和这种状况，有效的是具有多个栅电极的构造、例如在沟道的上下配置栅电极的双栅构造、用栅电极包围沟道周围的全包围栅(gate allaround)构造等。全包围栅构造中的沟道大小是10nm左右以下的晶体管，特别地称作纳米线(nanowire)晶体管。另外，在基板上垂直地形成为板状的台面构造的沟道(鳍状物(fin))的两侧上形成栅极的构造被称作FinFET，另外在左右侧面和上表面这三面形成栅极的构造被称作三栅极FET。这些构造统称为多栅极构造，与通常的平面型单栅极构造相比，由栅极引起的沟道载流子的静电支配力增大，因此具有在将沟道的杂质浓度限制得低的情况下也能够抑制短沟道效应的特征。 
另外，还有在一个多栅极沟道中FET的每个设置面积的导通电流未必超过通常的平面型MOSFET的情况，因此还公开了将用于得到足够的导通电流的多个多栅极沟道在上下方向上层叠的构造(例如参照T.Ernst et al.，IEDM Tech Dig.，2006/IEDM.2006.346955)。在该T.Ernst et al.，IEDM Tech Dig.，2006/IEDM.2006.346955中使用如 下方法：预先将Si和SiGe交替层叠，并通过RIE(Reactive IonEtching：反应离子蚀刻)加工为Fin或者台面后，只从SiGe层的侧面通过选择蚀刻来除去。 
这种多栅极MOSFET的沟道通常包括通过光刻(lithography)和RIE形成在SOI基板或者体Si基板上的台面构造、或者鳍状物。此时，存在如下两个技术性问题：1)大小、形状的波动(Fluctuations)的问题；2)使鳍状物等的宽度比光刻的限度还细，必须细到10nm左右。 
作为第一问题的波动问题能够进一步分解为两个要因。其一是基板面内的形状、大小波动，这主要是由于光刻引起的线宽波动或者线边缘粗糙度(LER)而产生的。另一个是垂直于基板的剖面形状的波动，由于RIE引起的台面宽度垂直方向的变化而产生。宽度的波动成为阈值电压等电气特性分散的原因，另外侧壁的凹凸增大载流子散射从而导致驱动电流的下降。 
为了避免这种坏影响，有对于Si沟道的FinFET在RIE后进行氢环境中的高温退火的事例。例如，报告了通过FinFET侧壁的氢退火来降低泄漏的情况(例如参照W.Xiong et al.，IEEE Electron DeviceLett.25,541(2004))。这是Fin剖面的角由于氢退火的Si原子的表面迁移而变圆从而缓和电场集中的效果。另外，报告了导通电流增大和噪声降低(例如参照J-S Lee et al.，IEEE Electron Device Lett.24，186(2003))。但是，该技术也是通过Si原子的表面迁移而使表面平坦化的效果。 
针对作为第2问题的使鳍状物宽度变窄的问题，通常使用牺牲氧化，但是由于氧化膜中的应力、氧化速度的表面取向(surfaceorientation)等，将鳍状物形状保持为矩形并使宽度变窄是困难的。 
然而，现有的氢退火技术在表面迁移的效果下，侧壁的剖面形状有变圆的倾向，因此不进行更微型的CMOS中需要的、Fin宽度更窄的FinFET的剖面形状的控制。另外，对于降低光刻引起的线边缘粗糙度的效果，没有公开明确的技术信息。
另外，在将现有的氢退火技术应用于上下层叠多个沟道的构造中的情况下，蚀刻剖面形状不是矩形，因此上层的沟道宽度和下层的沟道宽度不同，有可能产生各沟道的阈值等的分散。 
另外，在通过将SiGe的鳍状物进行氧化浓缩来制作高Ge组成的SiGe-FinFET、或者纳米线FET的情况下，由于线宽波动而Ge组成产生不均匀，有可能在导通电流、阈值中产生分散。并且，没有关于通过现有的氢退火技术将SiGe的鳍状物侧面进行平坦化来降低线宽波动的报告。并且如前所述，针对使鳍状物宽度变窄的问题，通常使用牺牲氧化膜，但是由于氧化膜中的应力、氧化速度的表面取向等，将鳍状物形状保持为矩形并使宽度变窄是困难的。 
发明内容
本发明是考虑上述情况而作出的，其目的在于提供一种尽可能地抑制沟道的大小以及形状的波动、并且使沟道宽度尽可能小的场效应晶体管及其制造方法。 
根据本发明第1方式的场效应晶体管的制造方法，其特征在于，具备：在半导体基板上形成绝缘膜的掩模的工序，其中，在该半导体基板的上表面具备包含Si的半导体层；通过使用上述掩模来进行蚀刻、从而将上述半导体层加工为向与上述半导体基板的上表面平行的一个方向延伸的台面状的工序；通过进行氢环境中的热处理、从而使上述半导体层的向上述一个方向延伸且相对的一对侧面间的距离变窄并且使上述侧面平坦化的工序；形成覆盖侧面被平坦化的上述半导体层的栅极绝缘膜的工序；形成覆盖上述栅极绝缘膜的栅电极的工序；以及在上述栅电极两侧的上述半导体层上形成源/漏区的工序。 
另外，根据本发明第2方式的场效应晶体管的制造方法，其特征在于，具备：在半导体基板上分别形成绝缘膜的第1以及第2掩模的工序，其中，该半导体基板的不同区域的上表面分别具备Si的第1以及第2半导体层；通过使用上述第1以及第2掩模来进行蚀刻从而将上述第1半导体层加工为向与上述半导体基板的上表面平行的第1 方向延伸的台面状、并且将上述第2半导体层加工为向与上述半导体基板的上表面平行的第2方向延伸的台面状的工序；通过进行氢环境中的热处理而使上述第1半导体层的向上述第1方向延伸且相对的一对第1侧面间的距离变窄且使上述第1侧面平坦化、并且使上述第2半导体层的向上述第2方向延伸且相对的一对第2侧面间的距离变窄且使上述第2侧面平坦化的工序；形成虽然覆盖上述第1半导体层但是使上述第2半导体层的被平坦化的上述侧面露出的第3掩模的工序；在上述第2半导体层的被平坦化的上述侧面上形成SiGe膜的工序；通过进行热氧化处理从而将上述第2半导体层以及上述SiGe膜改变为使上述第2半导体层薄膜化或者细线化的由SiGe构成的第3半导体层以及至少覆盖该第3半导体层的侧面的硅氧化膜的工序；除去上述硅氧化膜的工序；形成分别覆盖上述第1以及第3半导体层的第1以及第2栅极绝缘膜的工序；形成分别覆盖上述第1以及第2栅极绝缘膜的第1以及第2栅电极的工序；在上述第1栅电极两侧的上述第1半导体层上形成第1源/漏区的工序；以及在上述第2栅电极两侧的上述第3半导体层上形成第2源/漏区的工序。 
另外，根据本发明第3方式的场效应晶体管的制造方法，其特征在于，具备：在半导体基板上分别形成绝缘膜的第1以及第2掩模的工序，其中，该半导体基板的不同区域的上表面分别具备Si层以及SiGe层；通过使用上述第1以及第2掩模来进行蚀刻从而将上述Si层加工为向与上述半导体基板的上表面平行的第1方向延伸的台面状并设为第1半导体层、并且将上述SiGe层加工为向与上述半导体基板的上表面平行的第2方向延伸的台面状并设为第2半导体层的工序；通过进行氢环境中的热处理从而使上述第1半导体层的向上述第1方向延伸且相对的一对第1侧面间的距离变窄且使上述第1侧面平坦化、并且使上述第2半导体层的向上述第2方向延伸且相对的一对第2侧面间的距离变窄且使上述第2侧面平坦化的工序；形成分别覆盖侧面被平坦化的上述第1以及第2半导体层的第1以及第2栅极绝缘膜的工序；形成分别覆盖上述第1以及第2栅极绝缘膜的第1以及 第2栅电极的工序；在上述第1栅电极两侧的上述第1半导体层上形成第1源/漏区的工序；以及在上述第2栅电极两侧的上述第2半导体层上形成第2源/漏区的工序。 
另外，根据本发明第4方式的场效应晶体管，其特征在于，具备：上表面是{001}面且相对的一对侧面是{110}面的长方体状的半导体层，其形成在以{001}面为主面的Si基板上，包含Si；在上述半导体层的长度方向上相隔而形成的源区以及漏区；在成为上述源区和上述漏区之间的沟道区的上述半导体层上形成的栅极绝缘膜；以及在上述栅极绝缘膜上形成的栅电极，上述半导体层的上述侧面和上述Si基板的连接部是{111}面。 
附图说明
图1(a)至图2(f)是表示第1实施方式的制造方法的制造工序的图。 
图3(a)至图3(f)是表示第1实施方式的变形例的制造方法的制造工序的图。 
图4(a)至图6(f)是表示第2实施方式的制造方法的制造工序的图。 
图7(a)至图7(f)是表示第3实施方式的制造方法的制造工序的图。 
图8(a)至图9(f)是表示第4实施方式的制造方法的制造工序的图。 
图10(a)至图11(f)是表示第5实施方式的制造方法的制造工序的图。 
图12(a)至图13(d)是表示第6实施方式的制造方法的制造工序的图。 
图14(a)至图18(b)是表示第7实施方式的制造方法的制造工序的图。 
图19(a)至图23(b)是表示第8实施方式的制造方法的制造 工序的图。 
图24(a)至图27(b)是表示第9实施方式的制造方法的制造工序的图。 
图28(a)至图30(b)是表示第10实施方式的制造方法的制造工序的图。 
图31(a)至图31(c)是说明本发明的一个实施方式的图。 
图32A、32B是表示对本发明的一个实施方式的效果进行说明的SEM像的照片。其中，图32A是表示利用RIE的台面蚀刻后的图。图32B是表示在RIE后，1000℃、5分钟、大气压的H2气体中进行退火后的图。 
图33A、33B是表示对本发明的一个实施方式的效果进行说明的SEM像的照片。其中，图33A是表示利用RIE的台面蚀刻后平均台面(鳍状物)宽度65nm的图。图33B是表示在RIE后，1000℃、5分钟、大气压的H2气体中进行退火后平均台面(鳍状物)宽度34nm的图。 
图34A、34B是表示对本发明的一个实施方式的效果进行说明的SEM像的照片。其中，图34A是表示利用RIE的鳍状物加工后的图。图34B是表示在RIE后，950℃、5分钟、大气压的H2气体中进行退火后的图。 
图35A、35B是表示对本发明的一个实施方式的效果进行说明的STEM像的照片。其中，图35A是表示不进行氢热蚀刻而进行热氧化的图。图35B是表示在1000℃、5分钟、大气压的H2气体中进行退火后热氧化的图。 
图36是说明第1实施方式的变形例的效果的图。 
具体实施方式
首先，在说明本发明的实施方式之前，说明作出本发明的经过。 
本发明人对高度、宽度均是几十到几百纳米(nm)的由Si或者SiGe构成的各个微细台面构造进行了各种氢退火实验。 
即，如图31(a)所示，制作了多个在基板上形成以(001)面为主面的由Si或者SiGe构成的半导体层的样品。并且，在这些样品的半导体层上分别形成由绝缘膜构成的硬掩模，使用该硬掩模通过RIE使上述半导体层图形化，形成台面构造。并且，各样品在台面构造上留有硬掩模。 
接着，准备了氢气的分压分别为100％、50％、20％、10％、1％的、氢气和惰性气体Ar的五种混合气体环境。此时，这些混合气体环境的全压是大气压(＝1巴(＝1.0×105Pa))，温度是1000℃。将上述样品放在上述混合环境中，进行5分钟的氢退火。由此，如图31 (b)所示，在氢气的分压分别是100％、50％、20％的环境中进行热处理后的样品的台面宽度变细，并且在其侧面出现了平坦的低指数面((100)面、(110)面、(111)面等)。本发明人认为这种台面的宽度变窄并且侧面出现平坦的低指数面((100)面、(110)面、(111)面等)的效果，与其说是现有技术中得到的由Si原子的表面迁移所致的平坦化效果，不如说是由氢所致的Si的热蚀刻作用引起的。此时的台面蚀刻量是在几分钟左右的蚀刻时间内各侧面为10nm到50nm左右，这对于将通过光刻制作的宽度50nm左右以上的鳍状物或者台面构造变细到10nm左右而言非常有效。 
但是，在氢气的分压是10％、1％的环境中进行热处理后的样品则无法得到上述效果。 
另外，在将包含氢气的混合气体环境的温度变为950℃的情况下，当氢气的分压是100％、50％、20％时，也能够得到相同效果。 
因而，可知在高温(950℃以上)且高氢分压(0.2×105Pa)下进行氢退火时，通过氢的Si热蚀刻的作用而蚀刻台面的侧面，能够得到台面宽度变细、并且该侧面中出现平坦的低指数面((100)面、(110)面、(111)面等)的效果。 
另外，不仅在普通的晶格缓和(格子
Figure G2008101617639D0007130723QIETU
和)Si中观测到该效果，而且在应变Si、以及SiGe的台面中也同样观测到该效果。即，通过对由Si、应变Si或者SiGe构成的如上所述的微细的台面构造在上述条件下进行氢退火，得知可同时实现鳍状物的薄膜化和其侧面的平坦化。 
在具有由Si构成的支承基板、掩埋氧化膜(BOX)、以及以(001)面为主面的SOI层的SOI基板上，通过RIE形成上述台面构造。在图32A中示出此时的SEM(Scanning Electron Microscopy：扫描电子显微镜)像。之后，在图32B中示出在大气压的H2气体环境中对上述台面构造进行1000℃、5分钟的氢热蚀刻的情况下的SEM像。另外，在图33A、图33B中示出图32A、图32B的各个情况下的从上表面看的SEM像。如从图32A、图33A可知，在进行氢热蚀刻之前， 台面构造的侧面不平坦，台面构造的形状(宽度)是波动的。但是，如从图32B、图33B可知，当进行氢热蚀刻时，台面构造(鳍状物)的侧面实质上相对于基板垂直且平坦，台面构造(鳍状物)的形状(宽度)是不波动的。当实际测量宽度的波动(3σ)时，在进行氢热蚀刻之前3σ是7nm，与此相对，在进行氢热蚀刻后3σ是1nm。此外，σ是标准偏差的平方根。 
另外，通过RIE蚀刻以(001)面为主面的体Si基板来形成多个鳍状物。在图34A中示出此时的SEM像。之后，在图34B中示出在大气压的H2气体环境中进行950℃、10分钟的氢热蚀刻的情况下的SEM像。如从图34A、34B可知，与进行氢热蚀刻之前相比，在进行了氢热蚀刻的情况下台面构造的宽度变窄，并且台面构造(鳍状物)的侧面上出现实质上垂直于基板且平坦的(110)面。并且，鳍状物的侧面和基板表面的连接部中出现(111)面。在第6实施方式中说明该(111)面出现的理由。 
还得知如下情况：对这样形成的具有平坦的侧面的鳍状物，如图31(c)所示，还通过将氢热蚀刻后的平坦的台面构造(鳍状物)进行热氧化，从而能够得到抑制线边缘粗糙度的、宽度一致的纳米线构造。 
关于由SiGe构成的半导体层，使用由绝缘膜构成的硬掩模通过RIE形成台面构造，将不进行氢热蚀刻而进行热氧化(氧化浓缩)的情况下的由SiGe构成的台面构造的STEM(Scanning TransmissionElectron Microscopy：扫描透射电子显微镜)像表示在图35A中，将进行氢热蚀刻后进行热氧化的情况下的由SiGe构成的台面构造(鳍状物)的STEM像表示在图35B中。如从图35A可知，在没有进行氢热蚀刻的情况下，继续氧化前的宽度波动而进行氧化。与此相对，在进行氢热蚀刻后进行了氧化的情况下，如从图35B可知，以维持了鳍状物宽度的均匀性的状态进行热氧化，形成宽度均匀的SiGe纳米线。 
本发明是根据上述想法所作出的，下面参照附图详细说明本发明 的实施方式。 
(第1实施方式) 
参照图1(a)至图2(f)说明本发明的第1实施方式的场效应晶体管的制造方法。图1(a)、图1(b)、图1(d)、图2(a)、图2(c)、图2(e)是表示本实施方式的场效应晶体管的制造方法的制造工序的剖面图。图1(c)、图1(e)、图2(b)、图2(d)、图2(f)是平面图。此外，图1(b)、图1(d)、图2(a)、图2(c)、图2(e)是分别以图1(c)、图1(e)、图2(b)、图2(d)、图2(f)所示的切割线A-A进行了切割的剖面图。 
通过本实施方式的制造方法所制造的场效应晶体管是沟道由Si构成的FinFET。 
首先，如图1(a)所示，准备SOI基板4，其具有支承基板1、掩埋氧化膜2、以及以(001)面为主面的50nm厚度的SOI层3，在SOI层3上依次堆积2nm厚度的氧化硅膜5、20nm厚度的氮化硅膜6。 
接着，通过使用了电子束或者准分子激光的光刻技术和反应离子蚀刻(RIE)，在源/漏部7以及成为沟道区的部分8中形成由氧化硅膜5以及氮化硅膜6构成的硬掩模9。在此，沟道方向(与图1(c)所示的切割线A-A正交的方向)是[110]方向，成为沟道区的部分8的硬掩模9的宽度是40nm。使用该硬掩模9通过RIE，如图1(b)、图1(c)所示那样，将源/漏部7以及成为沟道区的部分8加工为台面状。此外，在本实施方式中台面状包括其剖面是：如图33A以及图34A所示，上部的宽度窄、且随着靠近基板4而宽度变宽的实质上的台形状；上部的宽度宽、且随着靠近基板4而宽度变窄的实质上的台形状；上部和下部的宽度比中央部的宽度窄的双凸透镜形状；或者实质上的四方形状。 
接着，用稀氢氟酸除去台面侧面的自然氧化膜后，将SOI基板在大气压(1巴)的氢100％环境、1000℃下退火5分钟。其结果，如图1(d)、1(e)所示，在台面的沟道部分的侧面形成了垂直于基 板4的主面且具有平坦的(110)面10a的鳍状物10。这是由于氢和Si反应而产生氢化硅并挥发从而侧面被蚀刻(氢气的热蚀刻)的效果。{110}面的蚀刻率比其它高指数面低，因此出现(110)面。蚀刻作用与Si的表面迁移存在竞合关系。为了使蚀刻作用占主导，理想的是将温度设为950℃以上、且将氢分压设为0.2×105Pa以上。并且，为了维持台面构造、特别是沟道部分的高纵横比的鳍状物构造，理想的是在上表面形成有硬掩模9。在不满足这些条件中的某一个的情况下，可能观测不到(110)面的出现。在利用氢进行的热蚀刻后，鳍状物10的宽度变成18nm。在此，通过增加蚀刻时间，能够将鳍状物10薄膜化使其宽度为10nm以下。此外，在成为沟道的鳍状物10的侧面上出现(110)面10a的结果，如图1(d)所示，在硬掩模9中形成檐9a。 
接着，如图2(a)、2(b)所示，用热磷酸以及稀氢氟酸蚀刻硬掩模9的檐9a。此时，对硬掩模9的氮化硅膜6不是全部除去而是残留。接着，如图2(c)、2(d)所示，为了使鳍状物10的角变圆，通过1050℃、30秒的快速热氧化(RTO：Rapid Thermal Oxidization)，在鳍状物10的露出的表面上形成热氧化膜11，之后，用稀氢氟酸除去热氧化膜11。其结果，鳍状物10的宽度变成10nm。 
接着，以覆盖鳍状物10的表面的方式，形成由HfO2构成的栅极氧化膜12，并且堆积多晶硅膜。接着，如图2(e)、2(f)所示，使用光刻技术图形化多晶硅膜来形成栅电极13。并且，通过RIE除去在形成栅电极13的区域以外的鳍状物10侧面上所形成的栅极氧化膜12，露出鳍状物10的侧面。此外，形成栅电极13的区域以外的鳍状物10的区域变成源/漏区，连接到源/漏部7。 
接着，使用RTO在鳍状物10的露出的侧面以及栅电极13的侧部形成膜厚2nm的热氧化膜(未图示)。之后，向源/漏部、以及由多晶硅构成的栅电极离子注入杂质(n沟道用杂质是砷，p沟道用杂质是硼)。此时，为了向鳍状物10的左右侧部充分注入杂质，将SOI基板以沟道方向为轴倾斜30度左右即可。
接着，通过CVD(Chemical Vapor Deposition：化学汽相沉积)堆积膜厚5nm的氧化硅膜(未图示)和膜厚15nm的氮化硅膜(未图示)，通过使用RIE来蚀刻这些氮化硅膜以及氧化硅膜，在栅电极13的侧部形成由上述氮化硅膜以及氧化硅膜构成的栅极侧壁。之后，再次离子注入杂质(n沟道用杂质是砷，p沟道用杂质是硼)，通过RTA进行活化，形成源/漏区。这种情况下的离子注入时，为了向鳍状物10的左右侧部充分注入杂质，也将SOI基板以沟道方向为轴倾斜30度左右即可。 
最后，堆积层间绝缘膜(未图示)，在该层间绝缘膜上形成分别通过源/漏区以及栅电极的接触孔(未图示)。接着，用导电性材料掩埋该接触孔，形成各个电极后，在层间绝缘膜上形成布线，从而完成具有MOS晶体管的电路。 
在本实施方式中，在以(001)面为主面的半导体基板上形成了侧面为(110)面的鳍状物，但是也可以在以与(001)面等效的{001}面为主面的半导体基板上形成以与(110)面等效的{110}面为侧面的鳍状物。在此，{001}面是表示(001)面、(010)面、(100)面、(00-1)面、(0-10)面、(-100)面中的任一个的密勒指数的总括表现。另外，{110}面是表示(110)面、(101)面、(011)面、(-1-10)面、(-10-1)面、(0-1-1)面、(-110)面、(1-10)面、(10-1)面、(-101)面中的任一个的密勒指数的总括表现。{111}面是表示(111)面、(-111)面、(1-11)面、(11-1)面、(-1-1-1)面、(1-1-1)面、(-11-1)面、(-1-11)面中的任一个的密勒指数的总括表现。在以下的记载中，(...)面能够替换为与该面等效的面{...}中的任一个。 
本实施方式的制造方法的工艺应用于具有在(001)基板上的[110]方向上图形化的鳍状物形状的沟道的场效应晶体管，由于鳍状物的侧面是(110)面，因此特别是应用于p沟道MOSFET时，能够增大电流驱动力。 
除此之外，还能够应用于具有在(001)基板上的[100]方向上图 形化的沟道的场效应晶体管。在这种情况下，由于鳍状物的侧面出现平坦的(010)面，因此特别是应用于n沟道MOSFET时，能够增大电流驱动力。 
另外，还能够应用于具有(110)基板上的[-110]方向的沟道的场效应晶体管。在这种情况下，由于鳍状物的侧面出现平坦的(001)面，因此特别是应用于n沟道MOSFET时，能够增大电流驱动力。 
另外，还能够应用于具有在(110)基板上的[-112]方向上图形化的沟道的场效应晶体管。在这种情况下，鳍状物的侧面出现平坦的(1-11)面，因此在p沟道MOSFET和n沟道MOSFET下得到相同程度的电流驱动力。因此，存在电路设计变容易的优点。 
另外，还能够应用于具有(110)基板上的[001]方向的沟道的场效应晶体管。在这种情况下，由于鳍状物的侧面出现平坦的(-110)面，因此特别是应用于p沟道MOSFET时，能够增大电流驱动力。 
另外，还能够应用于具有(111)基板上的[-211]方向的沟道的场效应晶体管。在这种情况下，由于鳍状物的侧面出现平坦的(0-11)面，因此特别是应用于p沟道MOSFET时，能够增大电流驱动力。 
另外，在本实施方式中，作为SOI层而使用形成有在面内具有拉伸应变的硅层的SOI基板(应变SOI基板)时，经过相同的工序形成在沟道方向上具有拉伸应变的FinFET。在这种情况下，电子迁移率由于沟道方向的一轴应变而变高，特别是n沟道MOSFET的导通电流增大。 
如以上所说明，根据本实施方式能够得到尽可能地抑制沟道大小以及形状的波动、并且使沟道宽度尽可能小的场效应晶体管。 
(变形例) 
本实施方式一个变形例的场效应晶体管的制造方法表示在图3(a)至图3(f)中。图3(a)、图3(c)、图3(e)是表示本实施方式的场效应晶体管的制造方法的制造工序的剖面图。图3(b)、图3(d)、图3(f)是平面图。此外，图3(a)、图3(c)、图3(e)是分别以图3(b)、图3(d)、图3(f)所示的切割线A-A进行了 切割的剖面图。 
本变形例的制造方法，在图1(d)、1(e)所示的工序、即进行利用氢气的热蚀刻而形成在台面构造的侧面具有(110)面10a的鳍状物10并且在硬掩模9上形成檐9a的工序之间，进行与第1实施方式相同的工序。 
之后，如图3(a)、3(b)所示，除去全部的硬掩模9。接着，在从1050℃到1200℃范围的温度、最好是1100℃，通过进行1分钟的快速热氧化，如图3(c)、3(d)所示，在鳍状物10的表面形成热氧化膜11。通过该热氧化，其侧面变成由从(110)面倾斜的面((311)面、(111)面等)构成的凸透镜状的形状(图3(c)、3(d))。之后，用稀氢氟酸除去热氧化膜11，露出鳍状物10。由此，鳍状物10变成从掩埋氧化膜2浮起的状态。 
接着，以覆盖鳍状物10的表面的方式形成由HfO2构成的栅极氧化膜12，并且堆积多晶硅膜。接着，如图3(e)、3(f)所示，使用光刻技术图形化多晶硅膜来形成栅电极13。并且，通过RIE除去在形成了栅电极13的区域以外的鳍状物10侧面上形成的栅极氧化膜12，露出鳍状物10的侧面。 
之后的工序与第1实施方式相同地进行。其结果，沟道成为具备上表面以及下表面两个(100)面、和凸透镜形状的两个侧面的纳米线。由此，能够降低电子迁移率最低的(110)面的贡献，因此如果应用于n沟道晶体管，则与具有侧面是(110)面的沟道的FinFET相比能够加大驱动电流。另外，变成沟道全部被栅极覆盖的全包围栅构造，因此还能够抑制截止电流。 
像本变形例那样，在图36中示出对2个侧面成为凸透镜形状的纳米线的沟道的电子迁移率进行测量得到的结果(曲线g1所示)、和对2个侧面平坦的纳米线的沟道的电子迁移率进行测量得到的结果(曲线g2)。测量时的温度是300K。此外，沟道由应变Si形成，具备500根沟道长度L是20μm且沟道宽度W是27nm的纳米线。横轴是沟道内的载流子数除以沟道的表面积而得到的值Ns(cm-2)，纵 轴表示电子迁移率。此外，纳米线的侧面形状是由1000℃、5分钟、大气压H2气体中的氢热蚀刻后的热氧化温度来控制的。曲线g1是在1100℃下，曲线g2是在1050℃下。如从图36可知，在通常使用的Ns范围(1×1012cm-2～10×1012cm-2)中，2个侧面成为凸透镜形状的纳米线的沟道的电子迁移率比侧面平坦的纳米线的沟道的电子迁移率大。 
(第2实施方式) 
接着，参照图4(a)至图6(f)说明本发明第2实施方式的场效应晶体管的制造方法。图4(a)至图4(c)是表示本实施方式的制造方法的制造工序的剖面图。图5(a)、图5(c)、图5(e)、图6(a)、图6(c)、图6(e)是本实施方式的场效应晶体管的制造方法的制造工序的剖面图。图5(b)、图5(d)、图5(f)、图6(b)、图6(d)、图6(f)是平面图。此外，图5(a)、图5(c)、图5(e)、图6(a)、图6(c)、图6(e)是分别以图5(b)、图5(d)、图5(f)、图6(b)、图6(d)、图6(f)所示的切割线A-A进行了切割的剖面图。 
本实施方式的制造方法是纳米线MOSFET的制造方法，纳米线由应变SiGe构成。 
首先，如图4(a)所示，准备SOI基板4，其具有支承基板1、掩埋氧化膜2、以(001)面为主面的20nm厚度的SOI层3，在该SOI基板4上通过外延生长依次形成30nm厚度的Si0.9Ge0.1膜20、5nm厚度的Si膜21。此外，Si膜21作为防止Si0.9Ge0.1膜20中的Ge变成挥发性的GeO而脱离的覆盖膜发挥功能，也可以没有。 
接着，进行1150℃的热氧化处理。由此，如图4(b)所示，通过由Si和Ge相互扩散而产生的氧化浓缩，在掩埋氧化膜2上形成30nm厚度的Si0.9Ge0.1膜22，并且在该Si0.9Ge0.1膜22上形成氧化硅膜23。 
接着，如图4(c)所示，用稀氢氟酸除去氧化硅膜23，通过CVD依次堆积5nm厚度的氧化硅膜5以及20nm厚度的氮化硅膜6。在此， 氧化硅膜5也可以是由热氧化形成。 
接着，如图5(a)、5(b)所示，通过使用了电子束或者准分子激光的光刻技术和RIE，在源/漏部7以及成为沟道区的部分8中形成由氧化硅膜5以及氮化硅膜6构成的硬掩模9。在此，沟道方向是[110]方向，硬掩模9的宽度是40nm。通过使用该硬掩模9进行RIE，将源/漏部7以及沟道区8的Si0.9Ge0.1膜22加工为台面状。 
接着，如图5(c)、5(d)所示，用稀氢氟酸除去台面侧面的自然氧化膜后，将SOI基板在大气压的氢100％环境、1000℃下退火5分钟。其结果，台面侧面被氢气热蚀刻，在台面构造的沟道部分(鳍状物部分)10A侧面上出现垂直于基板4的主面且平坦的(110)面。这是由于氢和Si以及Ge反应而产生氢化硅以及氢化锗并挥发从而侧面被蚀刻(利用氢的热蚀刻)的效果。{110}面的蚀刻率比其它高指数面低，因此在侧面出现(110)面。蚀刻作用与Si或者Ge的表面迁移存在竞争关系。为了使蚀刻作用占主导，需要将温度设为950℃以上、且将氢分压设为0.2×105Pa以上。并且，为了维持台面构造、特别是沟道部分的高纵横比的鳍状物构造，需要在上表面形成有硬掩模9。在不满足这些条件中的任一个的情况下，无法观测到(110)面的出现。在利用氢的热蚀刻后，鳍状物10A的宽度变成20nm。此外，在成为沟道部分的鳍状物10A的侧面上出现(110)面10Aa的结果如图5(c)所示，在硬掩模9中形成檐9a。 
接着，用热磷酸以及稀氢氟酸通过蚀刻除去硬掩模9。之后，再次在整个面上依次堆积氧化硅膜以及氮化硅膜，使用光刻技术和RIE图形化由上述氧化硅膜以及氮化硅膜构成的绝缘层，从而用上述绝缘层24覆盖源/漏部7，露出成为沟道部的鳍状物10A(图5(e)、5(f))。 
接着，如图6(a)、6(b)所示，在950℃下热氧化沟道部分，通过氧化浓缩形成直径10nm的Si0.25Ge0.75线沟道(wire channel)16。此时，线沟道16的周围被热氧化膜25覆盖。 
接着，如图6(c)、6(d)所示，用热磷酸除去氮化硅膜24后， 利用稀氢氟酸蚀刻除去线沟道16周围的热氧化膜25，露出线沟道16。 
接着，以覆盖线沟道16的周围的方式形成由HfO2构成的栅极氧化膜12后，在基板的正面堆积多晶硅膜。接着，使用光刻技术图形化多晶硅膜来形成栅电极13。并且，通过RIE除去在形成了栅电极13的区域以外的鳍状物周围形成的栅极氧化膜12，露出鳍状物的侧面(图6(e)、6(f))。之后的工序与第1实施方式相同地进行，完成场效应晶体管。 
在本实施方式的制造方法中，沟道是空穴迁移率高的压缩应变SiGe，因此如果将本实施方式的制造方法应用于p沟道MOSFET，则能够提高驱动电流。 
本实施方式的制造方法的工艺也能够应用于具有在(001)基板上的[100]方向上图形化的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(010)面。 
另外，还能够应用于具有(110)基板上的[-110]方向的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(001)面。 
另外，还能够应用于具有在(110)基板上的[-112]方向上图形化的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(1-11)面。 
另外，还能够应用于具有(110)基板上的[001]方向的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(-110)面。 
另外，还能够应用于具有(111)基板上的[-211]方向的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(0-11)面。 
如以上所说明，根据本实施方式能够得到尽可能地抑制沟道大小以及形状的波动、并且使沟道宽度尽可能小的场效应晶体管。 
(第3实施方式) 
接着，参照图7(a)至图7(f)说明本发明第3实施方式的场效应晶体管的制造方法。图7(a)、图7(c)、图7(e)是表示本 实施方式的场效应晶体管的制造方法的制造工序的剖面图。图7(b)、图7(d)、图7(f)是平面图。此外，图7(a)、图7(c)、图7(e)是分别以图7(b)、图7(d)、图7(f)所示的切割线A-A进行了切割的剖面图。 
本实施方式的制造方法是纳米线MOSFET的其他制造方法，纳米线由应变SiGe构成。 
首先，准备有SOI基板4，其具有支承基板1、掩埋氧化膜2、以及以(001)面为主面的30nm厚度的SOI层3，在第1实施方式的图1(d)、1(e)所示的工序、即进行利用氢的热蚀刻而在台面侧面形成垂直于基板主面且具有平坦的(110)面10a的鳍状物10并且在硬掩模9上形成檐9a的工序之前，进行与第1实施方式相同的工序。 
接着，如图7(a)、7(b)所示，在鳍状物10的侧面通过外延生长形成10nm厚度的Si0.9Ge0.1层26。接着，用热磷酸以及稀氢氟酸通过蚀刻除去硬掩模9。之后，再次在整个面上依次堆积氧化硅膜以及氮化硅膜，使用光刻技术和RIE图形化由上述氧化硅膜以及氮化硅膜构成的绝缘层24，从而用上述绝缘层24覆盖源/漏部7，露出沟道部(图7(c)、7(d))。 
接着，如图7(e)、7(f)所示，在950℃下热氧化沟道部分，通过由Si和Ge相互扩散而产生的氧化浓缩，形成直径10nm的由Si0.25Ge0.75构成的线沟道16。此时，线沟道16的周围被热氧化膜25覆盖。 
接着，进行与如图6(c)、6(d)中说明的第2实施方式相同的工序。即，用热磷酸除去氮化硅膜24后，通过稀氢氟酸蚀刻除去线沟道16周围的热氧化膜25，露出线沟道16。之后，进行与第2实施方式相同的工序，完成场效应晶体管。 
在本实施方式的制造方法中，沟道是空穴迁移率高的压缩应变SiGe，因此如果将本实施方式的制造方法应用于p沟道MOSFET，则能够提高驱动电流。 
本实施方式的制造方法的工艺，还能够应用于具有在(001)基 板上的[100]方向上图形化的沟道的场效应晶体管。在这种情况下，在鳍状物侧面出现平坦的(010)面。 
另外，还能够应用于具有(110)基板上的[-110]方向的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(001)面。 
另外，还能够应用于具有在(110)基板上的[-112]方向上图形化的沟道的场效应晶体管。在这种情况下，在鳍状物侧面出现平坦的(1-11)面。 
另外，还能够应用于具有(110)基板上的[001]方向的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(-110)面。 
另外，还能够应用于具有(111)基板上的[-211]方向的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(0-11)面。 
如以上所说明，根据本实施方式能够得到尽可能地抑制沟道大小以及形状的波动、并且使沟道宽度尽可能小的场效应晶体管。 
(第4实施方式) 
接着，参照图8(a)至图9(f)说明本发明第4实施方式的场效应晶体管的制造方法。图8(a)、图8(b)、图8(d)、图9(a)、图9(c)、图9(e)是表示本实施方式的场效应晶体管的制造方法的制造工序的剖面图。图8(c)、图8(e)、图9(b)、图9(d)、图9(f)是平面图。此外，图8(b)、图8(d)、图9(a)、图9(c)、图9(e)是分别以图8(c)、图8(e)、图9(b)、图9(d)、图9(f)所示的切割线A-A进行了切割的剖面图。 
本实施方式是多重线(multiwire)MOSFET的制造方法。 
首先，如图8(a)所示，准备SOI基板4，其具有支承基板1、掩埋氧化膜2、以及以(001)面为主面的12nm厚度的SOI层3，在该SOI层3上通过外延生长交替地层叠两组10nm厚度的Si0.7Ge0.3膜41、12nm厚度的Si膜42，并且在最上部通过外延生长形成10nm厚度的Si0.7Ge0.3膜41。之后，依次堆积5nm厚度的氧化硅膜5、20nm 厚度的氮化硅膜6。 
接着，如图8(b)、8(c)所示，与第1实施方式相同，制作在顶部具有由氧化硅膜5以及氮化硅膜6构成的硬掩模9的台面构造。在此，沟道方向是[110]方向，硬掩模9的宽度是32nm。 
接着，如图8(d)、8(e)所示，用稀氢氟酸除去台面侧壁的自然氧化膜后，将SOI基板在大气压的氢100％环境、1000℃下退火5分钟。于是，台面构造的侧面由于氢而被热蚀刻，在成为沟道的鳍状物10B的侧面出现垂直于基板主面且平坦的(110)面。在本实施方式中，鳍状物10B具有SOI层3、Si0.7Ge0.3膜41、Si膜42、Si0.7Ge0.3膜41、Si膜42、以及Si0.7Ge0.3膜41的层叠构造。在利用氢的热蚀刻后，鳍状物10B的宽度变成12nm。此外，在成为沟道的鳍状物10B的侧面出现(110)面10Ba的结果如图8(d)所示，在硬掩模9中形成檐9a。 
接着，用热磷酸以及稀氢氟酸通过蚀刻除去硬掩模9，之后，再次在整个面上堆积由氧化硅膜和氮化硅膜构成的绝缘层。接着，使用光刻技术和RIE图形化上述绝缘层，从而用上述绝缘层24覆盖源/漏部7，且露出成为沟道部的鳍状物10B。接着，通过使用了CF4或者SF6的化学干蚀刻(CDE)来选择性地蚀刻除去Si0.7Ge0.3膜41，形成3个由Si构成的线沟道43(参照图9(a)、9(b))。也可以代替CDE而用使用了含有氢氟酸、硝酸的混合酸的蚀刻液的湿蚀刻来进行该选择性蚀刻。 
接着，如图9(c)、9(d)所示，为了使由Si构成的线沟道43的角变圆，通过1050℃、30秒的RTO来形成覆盖线沟道43周围并且覆盖源/漏部7表面的热氧化膜11。之后，用稀氢氟酸除去热氧化膜11，并且使最下部的由Si构成的线沟道43从掩埋氧化膜2浮起。其结果，3个由Si构成的线沟道43的宽度以及高度变成10nm。 
接着，以覆盖3根线沟道43周围的方式形成由HfO2构成的栅极氧化膜12，并且在整个面上堆积多晶硅膜(图9(e))。接着，使用光刻技术图形化多晶硅膜来形成栅电极13。并且，通过RIE除 去在形成了栅电极13的区域以外的鳍状物周围形成的栅极氧化膜12，露出鳍状物10B的侧面。之后的工序与第1实施方式相同地进行，形成场效应晶体管。 
根据本实施方式的制造方法的工艺，还能够应用于具有在(001)基板上的[100]方向上图形化的沟道的场效应晶体管。在这种情况下，在鳍状物侧面出现平坦的(010)面，因此特别是应用于n沟道MOSFET时，能够增大电流驱动力。 
另外，还能够应用于具有(110)基板上的[-110]方向的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(001)面，因此特别是应用于n沟道MOSFET时，能够增大电流驱动力。 
另外，还能够应用于具有在(110)基板上的[-112]方向上图形化的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(1-11)面，因此在p沟道MOSFET和n沟道MOSFET下得到相同程度的电流驱动力。因此，存在电路设计变容易的优点。 
另外，还能够应用于具有(110)基板上的[001]方向的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(-110)面，因此特别是应用于p沟道MOSFET时，能够增大电流驱动力。 
另外，还能够应用于具有(111)基板上的[-211]方向的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(0-11)面，因此特别是应用于p沟道MOSFET时，能够增大电流驱动力。 
另外，在本实施方式中，作为SOI层而使用形成有在面内具有拉伸应变的硅层的SOI基板(应变SOI基板)时，经过相同的工序形成沟道方向上具有拉伸应变的多重线MOSFET。在这种情况下，电子迁移率由于沟道方向的一轴应变而变高，n沟道MOSFET的导通电流增大。 
如以上所说明，根据本实施方式能够得到尽可能地抑制沟道大小以及形状的波动、并且使沟道宽度尽可能小的场效应晶体管。 
此外，在本实施方式中，优选的Si1-xGex膜41的Ge的组成x是0.3。通常组成x大于等于0.25时，SiGe的蚀刻率急剧增大，因此， Si1-xGex膜41的Ge的组成x理想的是大于等于0.25小于等于0.6。此外，上限值是由下面的理由来决定的。即，在Si基板上生长Si1-xGex膜时，随着组成x变大，Si和SiGe膜间的晶格失配变大，在SiGe膜中产生更大的压缩应变。因此在本实施方式的SiGe膜厚(10nm)中，当组成x超过0.6时，SiGe膜中的应变超过临界值，外延生长中将产生晶格缺陷。 
(第5实施方式) 
接着，参照图10(a)至图11(f)说明本发明第5实施方式的场效应晶体管的制造方法。图10(a)、图10(b)、图10(d)、图11(a)、图11(c)、图11(e)是表示本实施方式的场效应晶体管的制造方法的制造工序的剖面图。图10(c)、图10(e)、图11(b)、图11(d)、图11(f)是平面图。此外，图10(b)、图10(d)、图11(a)、图11(c)、图11(e)是分别以图10(c)、图10(e)、图11(b)、图11(d)、图11(f)所示的切割线A-A进行了切割的剖面图。 
本实施方式是多重线MOSFET的制造方法，成为沟道的多重线由应变SiGe形成。因此，由于应变SiGe高的空穴迁移率，当将本实施方式的制造方法特别是应用于p沟道MOSFET时，与将Si用于沟道的情况相比，得到更高的驱动电流。 
首先，如图10(a)所示，准备SOI基板4，其具有支承基板1、掩埋氧化膜2、以及以(001)面为主面的10nm厚度的SOI层3，在该SOI层3上通过外延生长交替地形成三组10nm厚度的Si0.7Ge0.3膜41、30nm厚度的Si0.95Ge0.05膜44，并且在最上部通过外延生长而形成10nm厚度的Si0.7Ge0.3膜41。之后，依次堆积5nm厚度的氧化硅膜5、20nm厚度的氮化硅膜6。 
接着，如图10(b)、10(c)所示，与第1实施方式相同，制作在顶部具有由氧化硅膜5以及氮化硅膜6构成的硬掩模9的台面构造。在此，沟道方向是[110]方向，硬掩模9的宽度是40nm。 
接着，用稀氢氟酸除去台面构造侧面的自然氧化膜后，将SOI 基板在大气压的氢100％环境、1000℃下退火5分钟。其结果，如图10(d)、10(e)所示，台面构造的侧面由于氢而被热蚀刻，在成为沟道的鳍状物10C的侧面出现垂直于基板主面且平坦的(110)面10Ca。在利用氢的热蚀刻后，鳍状物10C的宽度变成20nm。此外，在成为沟道的鳍状物10C的侧面出现(110)面10Ca的结果如图10(d)所示，在硬掩模9中形成檐9a。 
接着，用热磷酸以及稀氢氟酸通过蚀刻除去硬掩模9。之后，再次在整个面上堆积由氧化硅膜和氮化硅膜构成的绝缘层。接着，使用光刻技术和RIE图形化上述绝缘层，从而用上述绝缘层24覆盖源/漏部7，且露出成为沟道部的鳍状物10C。接着，通过使用了CF4或者SF6的化学干蚀刻(CDE)选择性地蚀刻除去Si0.7Ge0.3膜41，形成3个由Si0.95Ge0.05构成的线沟道45(参照图11(a)、11(b))。关于该选择性蚀刻，也可以代替CDE而使用利用了氢氟酸和硝酸的混合酸的湿蚀刻。 
接着，如图11(c)、11(d)所示，在950℃下热氧化成为沟道的鳍状物10C，通过氧化浓缩形成由直径10nm的Si0.62Ge0.38构成的3个线沟道46。此时，3个线沟道46周围被热氧化膜25覆盖。 
接着，用热磷酸除去绝缘层24的氮化硅膜后，利用稀氢氟酸蚀刻除去覆盖3个线沟道46周围的热氧化膜25，露出3个线沟道46的表面。之后，以覆盖3根线沟道46周围的方式形成由HfO2构成的栅极氧化膜12，并且在整个面上堆积多晶硅膜。 
接着，如图11(e)、11(f)所示，使用光刻技术图形化多晶硅膜从而形成栅电极13。并且，通过RIE除去在形成了栅电极13的区域以外的鳍状物周围形成的栅极氧化膜12，露出鳍状物10C的侧面。之后的工序与第1实施方式相同地进行，形成场效应晶体管。 
本实施方式的制造方法的工艺还能够应用于具有在(001)基板上的[100]方向上图形化的沟道的场效应晶体管。在这种情况下，在鳍状物侧面出现平坦的(010)面。 
另外，还能够应用于具有(110)基板上的[-110]方向的沟道的 场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(001)面。 
另外，还能够应用于具有在(110)基板上的[-112]方向上图形化的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(1-11)面。 
另外，还能够应用于具有(110)基板上的[001]方向的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(-110)面。 
另外，还能够应用于具有(111)基板上的[-211]方向的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(0-11)面。 
如以上所说明，根据本实施方式能够得到尽可能地抑制沟道大小以及形状的波动、并且使沟道宽度尽可能小的场效应晶体管。 
此外，在本实施方式中，优选的Si1-xGex膜41的Ge的组成x也与第4实施方式中说明的相同，理想的是大于等于0.25小于等于0.6。此外，残留的Si1-xGex膜44的Ge的组成x理想的是不到蚀刻率没增大的0.25，更理想的是在0.1以下。 
(第6实施方式) 
接着，参照图12(a)至图13(d)说明本发明第6实施方式的场效应晶体管的制造方法。图12(a)、图12(c)、图12(e)、图13(a)、图13(c)是表示本实施方式的场效应晶体管的制造方法的制造工序的剖面图。图12(b)、图12(d)、图12(f)、图13(b)、图13(d)是平面图。此外，图12(a)、图2(c)、图12(e)、图13(a)、图13(c)是分别以图12(b)、图12(d)、图12(f)、图13(b)、图13(d)所示的切割线A-A进行了切割的剖面图。 
首先，在以(001)面为主面的硅基板60上堆积20nm厚度的氮化硅膜。接着，通过使用了电子束或者准分子激光的光刻技术和反应离子蚀刻(RIE)来图形化氮化硅膜，在源/漏部7以及成为沟道区的部分8中形成硬掩模6。在此，沟道方向是[110]方向，硬掩模6的宽度是40nm。接着，使用该硬掩模6通过RIE将源/漏部7以及沟道区 8加工为台面状(图12(a)、12(b))。 
接着，如图12(c)、12(d)所示，在用稀氢氟酸除去台面构造侧面的自然氧化膜后，将硅基板60在大气压的氢100％环境、950℃下退火5分钟。由此，台面构造10的侧面被蚀刻，在成为沟道部分8的鳍状物10的侧面出现垂直于基板主面且平坦的(100)面10a。 
并且，在台面构造下部的、鳍状物10和基板60的连接部61上出现(111)面，与台面上部的(110)面10a相交。这是通过氢和Si的反应而产生氢化硅并挥发从而鳍状物10的侧面以及基板60的表面被蚀刻(利用氢进行的热蚀刻)的效果。{110}面以及{111}面的蚀刻率比其它高指数面低，因此现出(110)面以及(111)面。在利用氢的热蚀刻后，鳍状物10的宽度变成15nm。在此，鳍状物10下端的位置是被(111)面和(110)面的交叉线规定的直线，因此形成宽度波动极小的鳍状物10。此外，在鳍状物10的侧面出现(110)面10a的结果如图12(c)所示，在硬掩模6中形成檐6a。 
接着，如图12(e)、12(f)所示，用层间绝缘膜62掩埋鳍状物10后，通过CMP(Chemical Mechanical Polishing：化学机械研磨)进行平坦化直到露出硬掩模6的顶部。 
接着，如图13(a)、13(b)所示，用RIE蚀刻层间绝缘膜62，并且用稀氢氟酸使作为鳍状物10侧面的(110)面再次露出。之后，进一步用热磷酸除去硬掩模6的檐部分6a。此时，不是将氮化硅膜6全部除去，而是留一部分在台面构造上。 
接着，在鳍状物10的侧面形成由HfO2构成的栅极氧化膜12，并且在整个面上堆积多晶硅膜。接着，使用光刻技术图形化多晶硅膜来形成栅电极13(图13(c)、13(d))。并且，通过RIE除去在形成了栅电极13的区域以外的鳍状物侧面形成的栅极氧化膜12，露出鳍状物10的侧面。之后的工序与第1实施方式相同地进行，形成场效应晶体管。 
如以上所说明，根据本实施方式能够得到尽可能地抑制沟道大小以及形状的波动、并且使沟道宽度尽可能小的场效应晶体管。
在利用本实施方式的制造方法所制造的场效应晶体管中，以(110)面为侧面而具有的鳍状物底部的宽度是由(111)面和(110)面的交叉线唯一规定的，因此有鳍状物宽度的波动被限制在几原子层以内的优点。 
(第7实施方式) 
接着，参照图14(a)至图18(b)说明本发明第7实施方式的互补型MOSFET(CMOSFET)元件的制造方法。本实施方式是具备沟道由SOI层形成的n沟道FinFET、沟道由应变SGOI层形成的p沟道FinFET的CMOSFET的制造方法。在此，SGOI基板是指将SOI基板的SOI层替换为SiGe的构造。图14(a)、图14(c)、图15(a)、图15(c)、图16(a)、图16(c)、图17(a)、图17(c)、图18(a)是表示本实施方式的CMOSFET的制造方法的制造工序的剖面图。图14(b)、图14(d)、图15(b)、图15(d)、图16(b)、图16(d)、图17(b)、图17(d)、图18(b)是平面图。此外，图14(a)、图14(c)、图15(a)、图15(c)、图16(a)、图16(c)、图17(a)、图17(c)、图18(a)是分别以图14(b)、图14(d)、图15(b)、图15(d)、图16(b)、图16(d)、图17(b)、图17(d)、图18(b)所示的切割线A-A进行了切割的剖面图。 
首先，准备SOI基板4，其具有支承基板1、掩埋氧化膜2、以及例如以(001)面为主面的SOI层3，如图14(a)、14(b)所示，使用与第1实施方式相同的工序，在n沟道晶体管形成区80、p沟道晶体管形成区90上分别形成SOI的台面构造。接着，如图14(c)、14(d)所示，使用与第1实施方式相同的工序，对台面构造的侧面进行利用氢的热蚀刻。由此，在台面构造的侧面形成垂直于基板且具有平坦的面10a的鳍状物10。此时，在硬掩模9上形成檐9a。 
接着，使用与第1实施方式相同的工序，通过除去硬掩模9的檐9a，如图15(a)、15(b)所示形成n沟道用台面81和p沟道用台面91。接着，通过蚀刻除去硬掩模9后，如图15(c)、15(d)所 示，通过1050℃、30秒的快速热氧化(RTO)，以覆盖台面构造的表面方式形成热氧化膜11，并且通过CVD在整个面上形成20nm厚度的氮化硅膜83。 
接着，如图16(a)、16(b)所示，通过利用热磷酸进行的湿蚀刻来除去p沟道晶体管形成区90上的氮化硅膜83，利用稀氢氟酸蚀刻来除去p沟道用鳍状物10侧面的热氧化膜11，露出鳍状物10的表面。此时，只在p沟道用台面91上部残留氮化硅膜83a。接着，如图16(c)、16(d)所示，在p沟道用台面91的侧面外延生长10n的Si0.85Ge0.15。 
接着，如图17(a)、17(b)所示，当热氧化p沟道用台面91的侧面直到台面91的宽度变成10nm为止时，通过氧化浓缩形成由Si0.7Ge0.3构成的台面构造92。此时，台面构造92的周围被热氧化膜84覆盖。接着，如图17(c)、17(d)所示，用热磷酸除去氮化硅膜83、83a，用稀氢氟酸除去氧化硅膜11、热氧化膜84。由此，在n沟道晶体管形成区中出现具有由硅构成的鳍状物10的台面构造81，在p沟道晶体管形成区中出现具有由Si0.7Ge0.3构成的鳍状物10A的台面构造92。 
接着，如图18(a)、18(b)所示，在整个面上堆积由HfO2构成的栅极氧化膜12，并且在整个面上堆积多晶硅膜。并且，使用光刻技术图形化多晶硅膜，形成栅电极13。并且，通过RIE除去在形成有栅电极13的区域以外的鳍状物侧面上形成的栅极氧化膜12，露出鳍状物的侧面。之后的工序进行与第1实施方式相同的工序，形成CMOSFET。 
如以上所说明，根据本实施方式能够得到尽可能地抑制沟道大小以及形状的波动、并且使沟道宽度尽可能小的场效应晶体管。 
此外，在基板主面是(001)面的本实施方式中，成为n沟道MOSFET的沟道的鳍状物方向、和成为p沟道MOSFET的沟道的鳍状物方向相同，但是也可以相差45度或者90度。另外，在基板主面是(110)面的情况、且任一个沟道是[-110]方向的情况下，也可以相 差90度。这在下面的第8至第10实施方式中也相同。 
(第8实施方式) 
接着，参照图19(a)至图23(b)说明本发明第8实施方式的CMOSFET的制造方法。利用本实施方式的制造方法所制造的CMOSFET具备沟道由SOI层形成的n沟道FinFET、沟道由应变SGOI层形成的p沟道FinFET。即，本实施方式的制造方法与第7实施方式的制造方法不同。图19(a)至图20(c)是表示本实施方式的制造方法的制造工序的剖面图。另外，图21(a)、图21(c)、图22(a)、图22(c)、图23(a)是表示制造工序的剖面图，图21(b)、图21(d)、图22(b)、图22(d)、图23(b)是平面图。此外，图21(a)、图21(c)、图22(a)、图22(c)、图23(a)是分别以图21(b)、图21(d)、图22(b)、图22(d)、图23(b)所示的切割线A-A进行了切割的剖面图。 
首先，如图19(a)所示，准备SOI基板4，其具有支承基板1、掩埋氧化膜2、以及50nm厚度的SOI层3，在SOI层3上通过公知的浅沟道隔离(STI)工序形成元件分离区72，通过该元件分离区72分离n沟道晶体管形成区80以及p沟道晶体管形成区90。 
接着，如图19(b)所示，在50nm厚度的SOI层3上形成厚度5nm的热氧化膜73和厚度20nm的氮化硅膜74，使用光刻技术和RIE来除去p沟道晶体管形成区90上的氮化硅膜74。 
接着，如图19(c)所示，通过稀氢氟酸蚀刻来除去p沟道晶体管形成区90上的热氧化膜73，之后在p沟道晶体管形成区90上依次外延生长形成50nm的Si0.85Ge0.15膜75、10nm的Si膜76。 
接着，如图20(a)所示，热氧化p沟道晶体管形成区90，形成氧化膜77，并且通过氧化浓缩形成50nm厚度的SiGe膜75a。 
接着，如图20(b)所示，用稀氢氟酸以及热磷酸分别除去热氧化膜77、73、和氮化硅膜74，分别露出n沟道晶体管形成区80的SOI层3的表面以及p沟道晶体管形成区90的SiGe膜75a的表面。 
接着，如图20(c)所示，再次在n沟道晶体管形成区80以及p 沟道晶体管形成区90的各个表面上形成2nm厚度的热氧化膜78、和20nm厚度的氮化硅膜79。 
接着，图形化氮化硅膜79以及热氧化膜78，在n沟道晶体管形成区80以及p沟道晶体管形成区90的各个区上形成由热氧化膜78以及氮化硅膜79构成的硬掩模9，使用该硬掩模9通过RIE如图21(a)、21(b)所示，将源/漏部以及沟道区8加工为台面状。 
接着，进行第1实施方式中说明的利用氢的热蚀刻，将具备垂直于基板且具有平坦的侧面的鳍状物10以及鳍状物10A的台面构造形成在n沟道晶体管形成区80以及p沟道晶体管形成区90上(图21(c)、21(d))。此时，在硬掩模9上形成檐9a。 
接着，使用第1实施方式中说明的工序，除去硬掩模9的檐9a(图22(a)、22(b))。接着，在鳍状物10、10A的侧面形成热氧化膜11，进行调整使鳍状物10、10A的边缘部变圆、且使宽度成为合适的值(图22(c)、22(d))。 
接着，使用第1实施方式中说明的工序，除去热氧化膜11，露出鳍状物10、10A的侧面，之后在该露出的侧面上形成栅极氧化膜12，在整个面上堆积多晶硅膜。接着，与第1实施方式中说明的工序相同，使用光刻技术以及RIE图形化上述多晶硅膜，形成栅电极(图23(a)、23(b))。之后，通过RIE而除去在形成有栅电极13的区域以外的鳍状物10、10A的侧面上形成的栅极氧化膜12，露出鳍状物10、10A的侧面。之后的工序进行与第1实施方式相同的工序，形成CMOSFET。 
第7以及第8实施方式应用于具有在(001)基板上的[110]方向上图形化的沟道的MOSFET，鳍状物的侧面由(110)面构成，因此特别是能够增大p沟道MOSFET的电流驱动力。 
除此之外，还能够应用于具有在(001)基板上的[100]方向上图形化的沟道的MOSFET。在这种情况下，在鳍状物的侧面出现平坦的(010)面，因此特别是能够增大n沟道MOSFET的电流驱动力。 
另外，还能够应用于具有(110)基板上的[-110]方向的沟道的 MOSFET。在这种情况下，在鳍状物的侧面出现平坦的(001)面，因此特别是能够增大n沟道MOSFET的电流驱动力。 
另外，还能够应用于具有在(110)基板上的[-112]方向上图形化的沟道的MOSFET。在这种情况下，在鳍状物的侧面出现平坦的(1-11)面。 
另外，还能够应用于具有(110)基板上的[001]方向的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦的(-110)面。 
另外，还能够应用于具有(111)基板上的[-211]方向的沟道的场效应晶体管。在这种情况下，在鳍状物的侧面出现平坦(0-11)的面。 
如以上所说明，根据本实施方式能够得到尽可能地抑制沟道大小以及形状的波动、并且使沟道宽度尽可能小的场效应晶体管。 
另外，作为本实施方式的一个变形例中，作为SOI层而使用形成有在面内具有拉伸应变ε的硅层的SOI基板(应变SOI基板)，通过进行与本实施方式相同的工序，形成n沟道MOSFET的沟道在沟道方向上具有拉伸应变的应变Si、p沟道MOSFET的沟道在沟道方向上具有压缩应变的应变Si1-xGex的CMOSFET。但是，为了使p沟道成为压缩应变，必须是ε/ε0<x。在此，ε0是由Si和Ge的晶格失配产生的应变，是0.042。该不等式意味着晶格缓和Si1-xGex的晶格常数与原来的应变SOI基板的面内晶格常数相比变大。 
(第9实施方式) 
接着，参照图24(a)至图27(b)说明本发明第9实施方式的CMOSFET的制造方法。本实施方式是将沟道由Si构成的n沟道FinFET、沟道由应变SiGe构成的p沟道FinFET形成在体Si基板上的CMOSFET的制造方法。图24(a)至图24(c)是表示本实施方式的制造方法的制造工序的剖面图。另外，图25(a)、图25(c)、图26(a)、图26(c)、图27(a)是表示制造工序的剖面图，图25(b)、图25(d)、图26(b)、图26(d)、图27(b)是平面图。图25(a)、图25(c)、图26(a)、图26(c)、图27(a) 是分别以图25(b)、图25(d)、图26(b)、图26(d)、图27(b)所示的切割线A-A进行了切割的剖面图。 
首先，如图24(a)所示，在以(001)面为主面的体Si基板60上形成膜厚是20nm的热氧化膜100，之后在热氧化膜100上涂覆光致抗蚀剂，使用光刻技术在n沟道晶体管形成区80上残留抗蚀图案102。并且，将该抗蚀图案102作为掩模而使用RIE来除去p沟道晶体管形成区90的热氧化膜100，并且在Si基板60上形成深度60nm的沟104。 
接着，如图24(b)所示，除去抗蚀图案102，在沟104上通过外延生长而形成Si0.7Ge0.3膜106，从而使表面与n沟道晶体管形成区80的Si表面在一个面上。接着，除去n沟道晶体管形成区80的热氧化膜100后，如图24(c)所示，在整个面上形成2nm厚度的热氧化膜108，之后在整个面堆积20nm厚度的氮化硅膜110。 
接着，如图25(a)、25(b)所示，通过使用了电子束或者准分子激光的光刻技术和RIE来图形化氮化硅膜110以及热氧化膜108，从而在n沟道晶体管形成区80以及p沟道晶体管形成区90上，分别在源/漏部7以及成为沟道区的部分8上形成由热氧化膜108以及氮化硅膜110构成的硬掩模9。在此，沟道方向是[110]方向，硬掩模9的宽度是40nm。并且，通过使用该硬掩模9来进行RIE，从而将源/漏部7以及成为沟道区的部分8加工为台面状。 
接着，通过进行与第6实施方式的图12(c)、(d)中说明的工序相同的工序，在n沟道晶体管形成区80以及p沟道晶体管形成区90上形成分别具备作为侧面具有垂直于基板主面且平坦的(110)面的鳍状物10以及10A的台面构造(图25(c)、图25(d))。此时，在台面构造的下部，在鳍状物和基板的连接部中出现(111)面，与鳍状物的侧面(110)面相交。 
接着，如图26(a)、26(b)所示，在整个面上堆积层间绝缘膜62，利用CMP进行平坦化直到露出硬掩模9的上表面。接着，如图26(c)、26(d)所示，削去层间绝缘膜62，露出鳍状物10、10A 的侧面，并且除去硬掩模9的檐部分9a(参照图26(a))。 
接着，使用与第6实施方式相同的工序，如图27(a)、27(b)所示，在鳍状物10、10A的沟道区上分别形成栅极氧化膜12，并且以覆盖该栅极氧化膜12的方式形成栅电极13。之后进行与第6实施方式相同的工序，形成CMISFET。 
如以上所说明，本实施方式也与第6实施方式相同，能够得到尽可能地抑制沟道大小以及形状的波动、并且使沟道宽度尽可能小的场效应晶体管。 
(第10实施方式) 
接着，参照图28(a)至图30(b)说明本发明第10实施方式的CMOSFET的制造方法。本实施方式是将沟道由Si构成的n沟道FinFET、沟道由应变SiGe构成的p沟道FinFET形成在体Si基板上的CMOSFET的制造方法。另外，图28(a)、图28(c)、图29(a)、图29(c)、图30(a)是表示制造工序的剖面图，图28(b)、图28(d)、图29(b)、图29(d)、图30(b)是平面图。此外，图28(a)、图28(c)、图29(a)、图29(c)、图30(a)是分别以图28(b)、图28(d)、图29(b)、图29(d)、图30(b)所示的切割线A-A进行了切割的剖面图。 
首先，使用与第6实施方式相同的工序，在以(001)面为主面的体Si基板60上形成由氮化硅膜构成的硬掩模6。并且，使用该硬掩模6进行RIE，分别在n沟道晶体管形成区80以及p沟道晶体管形成区90中，将源/漏部7以及成为沟道区的部分8加工为台面状。 
接着，通过进行与第6实施方式的图12(c)、(d)中说明的工序相同的工序，在n沟道晶体管形成区80以及p沟道晶体管形成区90上分别形成具备作为侧面而具有垂直于基板主面且平坦的(110)面的鳍状物10的台面构造(图28(c)、图28(d))。此时，在台面构造下部中，在鳍状物和基板的连接部61中出现(111)面，与鳍状物10的侧面(110)面相交。 
接着，在整个面上堆积硅氧化膜后，如图29(a)、29(b)所 示，使用光刻技术和化学干蚀刻或者湿蚀刻来除去p沟道晶体管形成区90上的硅氧化膜，只在n沟道晶体管形成区80上残留硅氧化膜120。之后，在p沟道晶体管形成区90的鳍状物10的侧面通过选择外延生长而形成10nm厚度的Si0.85Ge0.15膜122(图29(a))。 
接着，如图29(c)、29(d)所示，热氧化p沟道晶体管形成区90，直到p沟道晶体管形成区90的鳍状物10A的宽度变成10nm为止进行氧化浓缩，从而使Ge组成增大到30％。此时，鳍状物10A侧部也被硅氧化膜120覆盖。 
接着，如图30(a)、30(b)所示，用硅氧化膜62掩埋Si基板的整个面后，利用CMP进行平坦化直到露出硬掩模6的上表面。之后进行与第9实施方式相同的工序，形成CMOSFET。 
对于上述第1至第10实施方式，能够改变栅极绝缘膜、栅电极、源/漏构造。关于栅极绝缘膜，例如还能够使用各实施方式中叙述的HfO2之外的其他高介电常数材料的HfSiON、HfSiO2、HfO2、HfArOx、ZrO2、以及这些高介电常数材料和由SiO2或者GeO2构成的界面层的层叠构造、或Si氮氧化膜(SiON)。当然，还能够使用通常的热氧化膜(SiO2)。 
另外，作为栅电极还能够使用Ni硅化物、TiN、Ni锗化物(Ni1-xGex)，Ni锗硅化物(NiSi(Ge))、W硅化物、TiSiN、TaN、TaSiN、WN、AlN等。另外，还能够组合在通常的CMOS工艺中使用的降低源/漏部寄生电阻的方法。例如，还能够选择外延生长Si或者SiGe或者Ge来加粗。另外，还能够将源/漏部的全部或者一部分进行金属硅化。 
另外，用于氢热蚀刻的温度条件在950℃以上且1100℃以下是适当的。因为如果不到950℃，蚀刻作用小，而超过1100℃则鳍状物无法维持矩形形状，而是变成点状。为了得到充分的蚀刻作用，氢分压必须在0.2×105Pa以上。有效的蚀刻时间、即将在升温、降温等时满足上述热蚀刻条件的时间和在温度恒定下的蚀刻时间相加后时间为1分钟至30分钟是合适的。 
另外，在氢退火时，还能够追加产生上述热蚀刻的温度、压力条件 以外的条件下的退火(例如，温度不到950℃、氢分压1×105Pa下的退火、或者1000℃、氢分压0.1×105Pa下的退火)。 
由此，除了不同方向的氢热蚀刻效果之外，还能够得到表面迁移所致的平坦化效果。 
另外，通过使升温、降温中的任一个、或者两方中的氢分压不到0.2×105Pa，还能够抑制升温或者降温时的蚀刻，使蚀刻的控制性变好。 
另外，氢热蚀刻的前处理不限于稀氢氟酸处理，也可以形成1nm～5nm厚度的硅氧化膜。该氧化膜可以由热氧化形成，也可以通过臭氧水、过氧化氢形成。在这种情况下，氧化膜在氢退火炉中通过升温工序而挥发，因此Si或者SiGe表面没有暴露于大气中，因此提高了热蚀刻的再现性。 
另外，还能够将多个鳍状物构造或者纵向堆积的纳米线排列与一对源/漏区相连接并作为一个晶体管进行处理。另外，还能够将第1实施方式到第5实施方式的主要部分的工序应用于体Si基板。 
这种情况下，只要追加如图12(e)至图13(b)所示的层间绝缘膜中的掩埋工序、和用于鳍状物头露出的层间绝缘膜的除去工序即可。 
根据本发明的各种实施方式的制造方法，在Si基板上或者SOI基板上，形成包含Si或者Ge的半导体膜，在该半导体膜的最上部形成绝缘膜的硬掩模，使用该硬掩模将上述半导体膜加工成台面状，并在950℃以上且1100℃以下的温度中，在0.2×105Pa以上的氢环境中进行热处理，从而使该台面的侧面蚀刻，出现(110)面等低指数面并被平坦化。由此，能够同时得到台面宽度缩小和平坦化的效果。另外，在FinFET的制造中，能够得到抑制了光刻引起的线边缘粗糙度、剖面形状波动的宽度为10nm左右或其以下的鳍状物。 
另外，在如第4实施方式或者第5实施方式的、垂直于基板的方向上层叠的多重纳米线沟道的形成中，由于出现垂直于基板的结晶面，能够使上下沟道的宽度一致。其结果，得到降低FinFET、多重纳米线FET的元件特性分散、增加驱动电流的效果。 
根据本发明的各种实施方式，能够提供尽可能地抑制沟道大小以 及形状的波动、并且使沟道宽度尽可能小的场效应晶体管及其制造方法。

Claims (12)

1.一种场效应晶体管的制造方法，其特征在于，具备：
在半导体基板上形成绝缘膜的掩模的工序，其中，在该半导体基板的上表面具备包含Si的半导体层；
通过使用上述掩模来进行蚀刻、从而将上述半导体层加工为具有向与上述半导体基板的上表面平行的一个方向延伸的一对相对的侧面的台面形状的工序；
通过进行氢环境中的热处理、从而使上述半导体层的上述一对侧面间的距离比与上述一个方向正交的方向的上述掩模的宽度还窄并且使上述一对侧面平坦化的工序，其中被平坦化的上述一对侧面是{110}面以及{111}面中的任一个；
形成覆盖被平坦化的上述一对侧面的栅极绝缘膜的工序；
形成覆盖上述栅极绝缘膜的栅电极的工序；以及
在上述栅电极两侧的上述半导体层上形成源/漏区的工序，
上述氢环境中的热处理的温度是950℃以上1100℃以下、且氢分压是0.2×105Pa以上。
2.根据权利要求1所述的场效应晶体管的制造方法，其特征在于，
在形成上述栅极绝缘膜之前，还具备：
通过至少将具有被平坦化的侧面的上述半导体层中的上述侧面进行氧化而在上述侧面上形成氧化膜、并将上述半导体层薄膜化或者细线化的工序；以及
除去上述氧化膜的工序。
3.根据权利要求1所述的场效应晶体管的制造方法，其特征在于，
上述半导体基板是在绝缘层上形成Si层的SOI基板，在形成上述掩模之前，还具备：
在上述Si层上形成SiGe膜的工序；
通过进行热氧化处理而将上述Si层和上述SiGe膜的层叠构造改变为SiGe层和硅氧化层的层叠构造的工序；以及
通过除去上述硅氧化层从而将上述半导体层设为上述SiGe层的工序。
4.根据权利要求1所述的场效应晶体管的制造方法，其特征在于，
侧面被平坦化的上述半导体层是Si层，在形成上述栅极绝缘膜之前，还具备：
在上述Si层的被平坦化的上述侧面上形成SiGe膜的工序；
通过进行热氧化处理而将上述Si层以及上述SiGe膜改变为将上述Si层薄膜化或者细线化的SiGe层以及至少覆盖该SiGe层中的侧面的硅氧化膜的工序；以及
除去上述硅氧化膜的工序。
5.根据权利要求1所述的场效应晶体管的制造方法，其特征在于，
侧面被平坦化的上述半导体层具有Si膜和SiGe膜的层叠构造，在形成上述栅极绝缘膜之前，还具备选择性地除去上述半导体层的SiGe膜的工序。
6.根据权利要求1所述的场效应晶体管的制造方法，其特征在于，
侧面被平坦化的上述半导体层具有第一SiGe膜和Ge成分比上述第一SiGe膜高的第二SiGe膜的层叠构造，在形成上述栅极绝缘膜之前，还具备选择性地除去上述半导体层的第二SiGe膜的工序。
7.根据权利要求1所述的场效应晶体管的制造方法，其特征在于，
上述半导体基板是以{001}面为主面的体Si基板，
上述半导体层的被平坦化的侧面是{110}面，上述被平坦化的侧面和上述Si基板的连接部是{111}面。
8.根据权利要求7所述的场效应晶体管的制造方法，其特征在于，
上述半导体层是SiGe层。
9.一种场效应晶体管的制造方法，其特征在于，具备：
在半导体基板上分别形成绝缘膜的第1以及第2掩模的工序，其中，该半导体基板的不同区域的上表面分别具备Si的第1以及第2半导体层；
通过使用上述第1以及第2掩模来进行蚀刻从而将上述第1半导体层加工为具有向与上述半导体基板的上表面平行的第1方向延伸的一对相对的第1侧面的第1台面形状、并且将上述第2半导体层加工为具有向与上述半导体基板的上表面平行的第2方向延伸的一对相对的第2侧面的第2台面形状的工序；
通过进行氢环境中的热处理而使上述第1半导体层的上述一对第1侧面间的距离比与上述第1方向正交的方向的上述第1掩模的宽度还窄且使上述一对第1侧面平坦化、并且使上述第2半导体层的上述一对第2侧面间的距离比与上述第2方向正交的方向的上述第2掩模的宽度还窄且使上述一对第2侧面平坦化的工序，其中被平坦化的上述一对第1侧面是{110}面以及{111}中的任一个，被平坦化的上述一对第2侧面是{110}面以及{111}中的任一个；
形成虽然覆盖上述第1半导体层但是使上述第2半导体层的被平坦化的上述一对第2侧面露出的第3掩模的工序；
在上述第2半导体层的被平坦化的上述一对第2侧面上形成SiGe膜的工序；
通过进行热氧化处理从而将上述第2半导体层以及上述SiGe膜改变为使上述第2半导体层薄膜化或者细线化的由SiGe构成的第3半导体层以及至少覆盖该第3半导体层的侧面的硅氧化膜的工序；
除去上述硅氧化膜的工序；
形成分别覆盖上述第1以及第3半导体层的第1以及第2栅极绝缘膜的工序；
形成分别覆盖上述第1以及第2栅极绝缘膜的第1以及第2栅电极的工序；
在上述第1栅电极两侧的上述第1半导体层上形成第1源/漏区的工序；以及
在上述第2栅电极两侧的上述第3半导体层上形成第2源/漏区的工序，
上述氢环境中的热处理的温度是950℃以上1100℃以下、且氢分压是0.2×105Pa以上。
10.一种场效应晶体管的制造方法，其特征在于，具备：
在半导体基板上分别形成绝缘膜的第1以及第2掩模的工序，其中，该半导体基板的不同区域的上表面分别具备Si层以及SiGe层；
通过使用上述第1以及第2掩模来进行蚀刻从而将上述Si层加工为具有向与上述半导体基板的上表面平行的第1方向延伸的一对相对的第1侧面的第1台面形状并设为第1半导体层、并且将上述SiGe层加工为具有向与上述半导体基板的上表面平行的第2方向延伸的一对相对的第2侧面的第2台面形状并设为第2半导体层的工序；
通过进行氢环境中的热处理从而使上述第1半导体层的上述一对第1侧面间的距离比与上述第1方向正交的方向的上述第1掩模的宽度还窄且使上述一对第1侧面平坦化、并且使上述第2半导体层的上述一对第2侧面间的距离比与上述第2方向正交的方向的上述第2掩模的宽度还窄且使上述一对第2侧面平坦化的工序，其中被平坦化的上述一对第1侧面是{110}面以及{111}中的任一个，上述一对第2侧面是{110}面以及{111}中的任一个；
形成分别覆盖被平坦化的上述一对第1侧面和被平坦化的上述一对第2侧面的第1以及第2栅极绝缘膜的工序；
形成分别覆盖上述第1以及第2栅极绝缘膜的第1以及第2栅电极的工序；
在上述第1栅电极两侧的上述第1半导体层上形成第1源/漏区的工序；以及
在上述第2栅电极两侧的上述第2半导体层上形成第2源/漏区的工序，
上述氢环境中的热处理的温度是950℃以上1100℃以下、且氢分压是0.2×105Pa以上。
11.一种场效应晶体管，其特征在于，具备：
上表面是{001}面且相对的一对平坦的侧面是{110}面的长方体状的半导体层，其形成在以{001}面为主面的Si基板上，包含Si；
在上述半导体层的长度方向上相隔而形成的源区以及漏区；
在成为上述源区和上述漏区之间的沟道区的上述半导体层的上述一对平坦的侧面上形成的栅极绝缘膜；以及
在上述栅极绝缘膜上形成的栅电极，
上述半导体层的上述一对侧面和上述Si基板的连接部是{111}面。
12.根据权利要求11所述的场效应晶体管，其特征在于，
上述半导体层是SiGe层。
CN2008101617639A 2007-10-05 2008-09-26 场效应晶体管及其制造方法 Active CN101404257B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007262344 2007-10-05
JP2007262344A JP4966153B2 (ja) 2007-10-05 2007-10-05 電界効果トランジスタおよびその製造方法
JP2007-262344 2007-10-05

Publications (2)

Publication Number Publication Date
CN101404257A CN101404257A (zh) 2009-04-08
CN101404257B true CN101404257B (zh) 2010-12-08

Family

ID=40522499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101617639A Active CN101404257B (zh) 2007-10-05 2008-09-26 场效应晶体管及其制造方法

Country Status (3)

Country Link
US (3) US7923314B2 (zh)
JP (1) JP4966153B2 (zh)
CN (1) CN101404257B (zh)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592827B1 (en) * 2007-01-12 2009-09-22 Pdf Solutions, Inc. Apparatus and method for electrical detection and localization of shorts in metal interconnect lines
US8518767B2 (en) * 2007-02-28 2013-08-27 International Business Machines Corporation FinFET with reduced gate to fin overlay sensitivity
US20090307683A1 (en) * 2008-06-08 2009-12-10 Sam Gharabally Network-Based Update of Application Programs
JP5525156B2 (ja) * 2008-12-09 2014-06-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、および該半導体装置の製造方法
JP4724231B2 (ja) * 2009-01-29 2011-07-13 株式会社東芝 半導体装置およびその製造方法
US7884004B2 (en) * 2009-02-04 2011-02-08 International Business Machines Corporation Maskless process for suspending and thinning nanowires
US7902541B2 (en) * 2009-04-03 2011-03-08 International Business Machines Corporation Semiconductor nanowire with built-in stress
US8080456B2 (en) * 2009-05-20 2011-12-20 International Business Machines Corporation Robust top-down silicon nanowire structure using a conformal nitride
US8084308B2 (en) * 2009-05-21 2011-12-27 International Business Machines Corporation Single gate inverter nanowire mesh
US8759943B2 (en) * 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
FR2950481B1 (fr) * 2009-09-18 2011-10-28 Commissariat Energie Atomique Realisation d'un dispositif microelectronique comprenant des nano-fils de silicium et de germanium integres sur un meme substrat
US7993999B2 (en) * 2009-11-09 2011-08-09 International Business Machines Corporation High-K/metal gate CMOS finFET with improved pFET threshold voltage
US8129247B2 (en) * 2009-12-04 2012-03-06 International Business Machines Corporation Omega shaped nanowire field effect transistors
US8143113B2 (en) * 2009-12-04 2012-03-27 International Business Machines Corporation Omega shaped nanowire tunnel field effect transistors fabrication
US8173993B2 (en) * 2009-12-04 2012-05-08 International Business Machines Corporation Gate-all-around nanowire tunnel field effect transistors
US8097515B2 (en) * 2009-12-04 2012-01-17 International Business Machines Corporation Self-aligned contacts for nanowire field effect transistors
US8455334B2 (en) 2009-12-04 2013-06-04 International Business Machines Corporation Planar and nanowire field effect transistors
US8384065B2 (en) * 2009-12-04 2013-02-26 International Business Machines Corporation Gate-all-around nanowire field effect transistors
US8722492B2 (en) 2010-01-08 2014-05-13 International Business Machines Corporation Nanowire pin tunnel field effect devices
JP5166458B2 (ja) 2010-01-22 2013-03-21 株式会社東芝 半導体装置及びその製造方法
US8174055B2 (en) 2010-02-17 2012-05-08 Globalfoundries Inc. Formation of FinFET gate spacer
US8399314B2 (en) 2010-03-25 2013-03-19 International Business Machines Corporation p-FET with a strained nanowire channel and embedded SiGe source and drain stressors
US8324940B2 (en) 2010-04-13 2012-12-04 International Business Machines Corporation Nanowire circuits in matched devices
US8361907B2 (en) 2010-05-10 2013-01-29 International Business Machines Corporation Directionally etched nanowire field effect transistors
US8324030B2 (en) 2010-05-12 2012-12-04 International Business Machines Corporation Nanowire tunnel field effect transistors
US8835231B2 (en) 2010-08-16 2014-09-16 International Business Machines Corporation Methods of forming contacts for nanowire field effect transistors
US8536563B2 (en) 2010-09-17 2013-09-17 International Business Machines Corporation Nanowire field effect transistors
US8753942B2 (en) 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US20120168711A1 (en) * 2011-01-05 2012-07-05 Mark Albert Crowder Narrow-Waist Nanowire Transistor with Wide Aspect Ratio Ends
US8835261B2 (en) * 2011-03-14 2014-09-16 International Business Machines Corporation Field effect transistor structure and method of forming same
CN102214596B (zh) * 2011-05-26 2012-08-29 北京大学 一种以空气为侧墙的围栅硅纳米线晶体管的制备方法
CN102214595B (zh) * 2011-05-26 2012-10-10 北京大学 一种空气为侧墙的围栅硅纳米线晶体管的制备方法
JP5325932B2 (ja) * 2011-05-27 2013-10-23 株式会社東芝 半導体装置およびその製造方法
CN102956484B (zh) * 2011-08-22 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103035517B (zh) * 2011-09-29 2017-07-04 联华电子股份有限公司 半导体制作工艺
US9459234B2 (en) 2011-10-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd., (“TSMC”) CMOS compatible BioFET
US9689835B2 (en) 2011-10-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Amplified dual-gate bio field effect transistor
US9406518B2 (en) * 2011-11-18 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. (110) surface orientation for reducing fermi-level-pinning between high-K dielectric and group III-V compound semiconductor substrate
CN103123899B (zh) * 2011-11-21 2015-09-30 中芯国际集成电路制造(上海)有限公司 FinFET器件制造方法
US9159823B2 (en) 2011-12-09 2015-10-13 Intel Corporation Strain compensation in transistors
CN106887453B (zh) 2011-12-19 2020-08-21 英特尔公司 Ⅲ族-n纳米线晶体管
KR101654443B1 (ko) 2011-12-23 2016-09-05 인텔 코포레이션 비평면 게이트 올어라운드 장치 및 그의 제조 방법
CN107195671B (zh) * 2011-12-23 2021-03-16 索尼公司 单轴应变纳米线结构
US20130200459A1 (en) * 2012-02-02 2013-08-08 International Business Machines Corporation Strained channel for depleted channel semiconductor devices
JP6105204B2 (ja) * 2012-02-10 2017-03-29 株式会社日立ハイテクサイエンス Ｔｅｍ観察用試料作製方法
JP2013183085A (ja) 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法
CN103295901B (zh) * 2012-03-02 2016-08-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN103311111B (zh) * 2012-03-16 2015-12-16 中芯国际集成电路制造(上海)有限公司 鳍式晶体管的形成方法
KR101823105B1 (ko) * 2012-03-19 2018-01-30 삼성전자주식회사 전계 효과 트랜지스터의 형성 방법
CN102623338B (zh) * 2012-03-31 2014-11-26 上海华力微电子有限公司 基于soi的纵向堆叠式硅纳米线场效应晶体管制备方法
CN102646624B (zh) * 2012-03-31 2014-04-16 上海华力微电子有限公司 基于SOI的三维阵列式后栅型Si-NWFET制造方法
CN102623322B (zh) * 2012-03-31 2014-07-16 上海华力微电子有限公司 基于体硅的纵向堆叠式SiNWFET制备方法
CN102610529A (zh) * 2012-03-31 2012-07-25 上海华力微电子有限公司 基于体硅的三维阵列式后栅型SiNWFET制备方法
CN103367131B (zh) * 2012-04-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 鳍部、鳍部及鳍式场效应晶体管的形成方法
CN102683213B (zh) * 2012-05-03 2014-10-15 上海华力微电子有限公司 SOI上双层隔离混合晶向后栅型反型模式SiNWFET的制备方法
CN102664169B (zh) * 2012-05-03 2014-10-22 上海华力微电子有限公司 基于SOI的后栅型积累模式Si-NWFET制备方法
CN102637605B (zh) * 2012-05-03 2015-01-07 上海华力微电子有限公司 基于SOI的后栅型积累模式Si-NWFET制备方法
CN102709245B (zh) * 2012-05-04 2014-06-04 上海华力微电子有限公司 制备双层SOI混合晶向后栅型反型模式SiNWFET的方法
CN103456609B (zh) * 2012-06-05 2016-04-20 中芯国际集成电路制造(上海)有限公司 一种全包围栅极器件形成纳米线的方法
CN103515229B (zh) * 2012-06-19 2016-01-06 中芯国际集成电路制造(上海)有限公司 鳍部和鳍式场效应管的形成方法
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
CN103578988B (zh) * 2012-07-20 2016-03-16 中芯国际集成电路制造(上海)有限公司 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法
US8735869B2 (en) 2012-09-27 2014-05-27 Intel Corporation Strained gate-all-around semiconductor devices formed on globally or locally isolated substrates
EP2717316B1 (en) * 2012-10-05 2019-08-14 IMEC vzw Method for producing strained germanium fin structures
CN103811346B (zh) * 2012-11-09 2017-03-01 中国科学院微电子研究所 半导体器件及其制造方法
US8653599B1 (en) 2012-11-16 2014-02-18 International Business Machines Corporation Strained SiGe nanowire having (111)-oriented sidewalls
US8728844B1 (en) 2012-12-05 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Backside CMOS compatible bioFET with no plasma induced damage
US9299809B2 (en) * 2012-12-17 2016-03-29 Globalfoundries Inc. Methods of forming fins for a FinFET device wherein the fins have a high germanium content
US9389199B2 (en) 2013-03-14 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Backside sensing bioFET with enhanced performance
US20140264468A1 (en) 2013-03-14 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Biofet with increased sensing area
US9412664B2 (en) 2013-05-06 2016-08-09 International Business Machines Corporation Dual material finFET on single substrate
US9276087B2 (en) 2013-05-10 2016-03-01 Samsung Electronics Co., Ltd. Methods of manufacturing FINFET semiconductor devices using sacrificial gate patterns and selective oxidization of a fin
KR102017625B1 (ko) 2013-05-10 2019-10-22 삼성전자주식회사 반도체 장치 및 그 제조방법
US8975168B2 (en) * 2013-05-28 2015-03-10 Stmicroelectronics, Inc. Method for the formation of fin structures for FinFET devices
US8809947B1 (en) * 2013-05-30 2014-08-19 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with cladded non-planar transistor structures
CN104241128B (zh) * 2013-06-09 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种垂直SiGe FinFET的制备方法
US9401429B2 (en) * 2013-06-13 2016-07-26 United Microelectronics Corp. Semiconductor structure and process thereof
US8841189B1 (en) * 2013-06-14 2014-09-23 International Business Machines Corporation Transistor having all-around source/drain metal contact channel stressor and method to fabricate same
US9171843B2 (en) * 2013-08-02 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
CN104347416B (zh) * 2013-08-05 2017-12-29 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
KR102069609B1 (ko) * 2013-08-12 2020-01-23 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9121820B2 (en) * 2013-08-23 2015-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Top-down fabrication method for forming a nanowire transistor device
US9553012B2 (en) * 2013-09-13 2017-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and the manufacturing method thereof
CN104465347A (zh) * 2013-09-24 2015-03-25 北大方正集团有限公司 多晶硅表面处理方法及系统
US9299768B2 (en) * 2013-10-06 2016-03-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with non-linear surface
US9368492B2 (en) 2013-10-15 2016-06-14 Globalfoundries Forming fins of different materials on the same substrate
CN105684152B (zh) * 2013-10-31 2020-02-18 国立研究开发法人科学技术振兴机构 Iii-v族化合物半导体纳米线、场效应晶体管以及开关元件
US9653584B2 (en) 2013-12-23 2017-05-16 Intel Corporation Pre-sculpting of Si fin elements prior to cladding for transistor channel applications
CN103794512B (zh) * 2014-01-15 2017-02-15 上海新储集成电路有限公司 双Finfet晶体管及其制备方法
US10134759B2 (en) * 2014-02-18 2018-11-20 Stmicroelectronics, Inc. Semiconductor device including groups of nanowires of different semiconductor materials and related methods
US9406530B2 (en) 2014-03-27 2016-08-02 International Business Machines Corporation Techniques for fabricating reduced-line-edge-roughness trenches for aspect ratio trapping
US9281303B2 (en) 2014-05-28 2016-03-08 International Business Machines Corporation Electrostatic discharge devices and methods of manufacture
US9966471B2 (en) * 2014-06-27 2018-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked Gate-All-Around FinFET and method forming the same
CN104071745B (zh) * 2014-07-02 2016-06-15 中国科学院上海微系统与信息技术研究所 一种具有密贴悬空栅极的硅纳米线场效应管的制备方法
CN104299914B (zh) * 2014-08-08 2018-06-01 武汉新芯集成电路制造有限公司 FinFET的制造方法
CN104157579B (zh) * 2014-09-10 2017-10-03 中国科学院上海微系统与信息技术研究所 一种多沟道全包围栅极的半导体器件结构的制备方法
US9219150B1 (en) * 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
US9614056B2 (en) * 2014-10-28 2017-04-04 Globalfoundries Inc. Methods of forming a tri-gate FinFET device
US10509008B2 (en) 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
US9607901B2 (en) * 2015-05-06 2017-03-28 Stmicroelectronics, Inc. Integrated tensile strained silicon NFET and compressive strained silicon-germanium PFET implemented in FINFET technology
US10134839B2 (en) * 2015-05-08 2018-11-20 Raytheon Company Field effect transistor structure having notched mesa
US9709524B2 (en) 2015-05-15 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device with adaptations for multiplexed biosensing
US9761667B2 (en) * 2015-07-30 2017-09-12 International Business Machines Corporation Semiconductor structure with a silicon germanium alloy fin and silicon germanium alloy pad structure
US9627544B2 (en) 2015-08-04 2017-04-18 United Microelectronics Corp. Method of forming semiconductor device
US9716145B2 (en) * 2015-09-11 2017-07-25 International Business Machines Corporation Strained stacked nanowire field-effect transistors (FETs)
US9716142B2 (en) 2015-10-12 2017-07-25 International Business Machines Corporation Stacked nanowires
US10161901B2 (en) 2015-12-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Dual gate biologically sensitive field effect transistor
CN105609560B (zh) * 2015-12-07 2019-03-12 中国科学院微电子研究所 具有高质量外延层的半导体器件及其制造方法
US11038057B2 (en) 2015-12-07 2021-06-15 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device with high-quality epitaxial layer and method of manufacturing the same
CN105633167B (zh) * 2015-12-07 2019-10-01 中国科学院微电子研究所 具有高质量外延层的半导体器件及其制造方法
US9425293B1 (en) 2015-12-30 2016-08-23 International Business Machines Corporation Stacked nanowires with multi-threshold voltage solution for pFETs
US10043672B2 (en) * 2016-03-29 2018-08-07 Lam Research Corporation Selective self-aligned patterning of silicon germanium, germanium and type III/V materials using a sulfur-containing mask
US9953883B2 (en) * 2016-04-11 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor device including a field effect transistor and method for manufacturing the same
US9941302B2 (en) 2016-04-20 2018-04-10 International Business Machines Corporation Structure and method to form defect free high-mobility semiconductor fins on insulator
US9953874B2 (en) 2016-04-28 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs
US9837405B1 (en) * 2016-08-02 2017-12-05 International Business Machines Corporation Fabrication of a vertical fin field effect transistor having a consistent channel width
EP3312885A1 (en) * 2016-10-18 2018-04-25 IMEC vzw Method for forming nanowires from strained layers on surfaces of a fin
EP3382761A1 (en) 2017-03-29 2018-10-03 IMEC vzw Integration of silicon-germanium semiconductor structures
EP3425673A1 (en) * 2017-07-04 2019-01-09 IMEC vzw Germanium nanowire fabrication
US20190198614A1 (en) * 2017-12-22 2019-06-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of fabrication of a semiconductor device including one or more nanostructures
WO2019132910A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Pmos and nmos contacts in common trench
JP7145740B2 (ja) * 2018-01-22 2022-10-03 東京エレクトロン株式会社 エッチング方法
CN110277316B (zh) * 2018-03-13 2023-06-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11869973B2 (en) * 2018-06-20 2024-01-09 Intel Corporation Nanowire transistor structure and method of shaping
CN110970432A (zh) * 2018-09-28 2020-04-07 芯恩（青岛）集成电路有限公司 全包围栅纳米片互补反相器结构及其制造方法
US11670551B2 (en) * 2019-09-26 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Interface trap charge density reduction
CN111312806B (zh) * 2020-03-04 2021-07-02 中国科学院金属研究所 一种单层原子沟道鳍式场效应晶体管的制备方法及产品
KR20220092103A (ko) 2020-12-24 2022-07-01 삼성전자주식회사 집적회로 소자
US11843032B2 (en) * 2021-03-30 2023-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure with channel and method for forming the same
FR3123502B1 (fr) * 2021-05-27 2024-01-05 Commissariat Energie Atomique Procédé de fabrication d'un transistor a structure de grille enrobante
CN115312600A (zh) * 2022-07-11 2022-11-08 成都功成半导体有限公司 一种凹陷式Fin-MOSFET栅结构HEMT及制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3543946B2 (ja) * 2000-04-14 2004-07-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
JP2002231945A (ja) * 2001-02-06 2002-08-16 Denso Corp 半導体装置の製造方法
JP3985537B2 (ja) 2002-01-31 2007-10-03 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP3782021B2 (ja) * 2002-02-22 2006-06-07 株式会社東芝 半導体装置、半導体装置の製造方法、半導体基板の製造方法
JP3896881B2 (ja) 2002-03-26 2007-03-22 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US7473967B2 (en) * 2003-05-30 2009-01-06 Panasonic Corporation Strained channel finFET device
JP3927165B2 (ja) * 2003-07-03 2007-06-06 株式会社東芝 半導体装置
KR100585111B1 (ko) * 2003-11-24 2006-06-01 삼성전자주식회사 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법
US7579280B2 (en) * 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
US20060086977A1 (en) * 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7547637B2 (en) * 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
JP4271210B2 (ja) * 2006-06-30 2009-06-03 株式会社東芝 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
US7550773B2 (en) * 2007-06-27 2009-06-23 International Business Machines Corporation FinFET with top body contact

Also Published As

Publication number Publication date
JP4966153B2 (ja) 2012-07-04
CN101404257A (zh) 2009-04-08
US7923314B2 (en) 2011-04-12
US8304817B2 (en) 2012-11-06
US8389347B2 (en) 2013-03-05
US20110163355A1 (en) 2011-07-07
US20110165738A1 (en) 2011-07-07
JP2009094229A (ja) 2009-04-30
US20090090934A1 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
CN101404257B (zh) 场效应晶体管及其制造方法
TWI702657B (zh) 鰭狀場效電晶體裝置與其形成方法
KR100781580B1 (ko) 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법
US6855588B1 (en) Method of fabricating a double gate MOSFET device
JP4277021B2 (ja) 半導体装置
US9892912B2 (en) Method of manufacturing stacked nanowire MOS transistor
KR101081066B1 (ko) 단일 게이트 인버터 나노와이어 메시
JP5571286B2 (ja) 電界効果トランジスタを製造する方法
EP1488462B1 (en) Strained fin fets structure and method
JP5017795B2 (ja) 電界効果トランジスタの製造方法
TW201818476A (zh) 用於半導體裝置的延伸區域
JP5728444B2 (ja) 半導体装置およびその製造方法
US20140138742A1 (en) Device Having Source/Drain Regions Regrown from Un-Relaxed Silicon Layer
US20120292672A1 (en) Finfet integrated circuits and methods for their fabrication
JP2008172082A (ja) 半導体装置及び半導体装置の製造方法
US20100019321A1 (en) MULTIPLE-GATE MOS TRANSISTOR USING Si SUBSTRATE AND METHOD OF MANUFACTURING THE SAME
CN107452627B (zh) 半导体装置的制造方法
US7335945B2 (en) Multi-gate MOS transistor and method of manufacturing the same
JP2006507684A (ja) ２トランジスタｎｏｒデバイス
JP2010010587A (ja) 半導体素子及び半導体素子の製造方法
WO2007023979A1 (ja) Ｍｏｓｆｅｔおよび半導体装置の製造方法
JP2005051140A (ja) 半導体装置およびその製造方法
KR20050065908A (ko) ＦｉｎＦＥＴ의 Ｆｉｎ 채널 및 그 제조방법
JP2013235880A (ja) 半導体装置とその製造方法
JP2022552417A (ja) 水平ゲートオールアラウンド（ｈＧＡＡ）ナノワイヤ及びナノスラブトランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant