CN101369453A - 闪存存储器设备和控制闪存存储器设备的方法 - Google Patents

闪存存储器设备和控制闪存存储器设备的方法 Download PDF

Info

Publication number
CN101369453A
CN101369453A CNA2008101714554A CN200810171455A CN101369453A CN 101369453 A CN101369453 A CN 101369453A CN A2008101714554 A CNA2008101714554 A CN A2008101714554A CN 200810171455 A CN200810171455 A CN 200810171455A CN 101369453 A CN101369453 A CN 101369453A
Authority
CN
China
Prior art keywords
block
bad
signal
flash memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101714554A
Other languages
English (en)
Other versions
CN101369453B (zh
Inventor
边大锡
林瀛湖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101369453A publication Critical patent/CN101369453A/zh
Application granted granted Critical
Publication of CN101369453B publication Critical patent/CN101369453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/806—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by reducing size of decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/844—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by splitting the decoders in stages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种闪存存储器设备，包括多个存储块，解码器，配置成响应块选择信号选择至少一个所述存储块，以及控制器，配置成响应于块地址产生所述块选择信号。当块地址对应不良块时，所述控制器产生块选择信号以使得所述解码器中断对应于块地址的存储块的选择。

Description

闪存存储器设备和控制闪存存储器设备的方法
相关申请的交叉引用
要求韩国专利申请号为10-2007-0040502的优先权，其主题内容通过引用被结合于此。
技术领域
公开的本发明涉及半导体存储设备以及更具体地，涉及闪存存储器设备和闪存存储器设备的控制方法。
背景技术
半导体存储器设备通常分为易失性和非易失性。易失性半导体存储器设备的优点包括快速读和写速度，而缺点包括当断电后丢失存储的内容。相比较，非易失性半导体存储器设备在即使断电时也能够保持存储的内容。因而，非易失性存储器被用于不管电源是否持续提供仍需要存储内容的应用中。非易失性半导体存储器设备包括，例如，掩模型只读存储器(MROM)，可编程只读存储器(PROM)，可擦可编程只读存储器(EPROM)，电可擦除只读存储器(EEPROM)等。
但是，一些非易失性存储器，例如MROM，PROM和EPROM不能通过系统自身擦除或写入，因而对普通用户来说更新存储的内容是困难的。另一方面，EEPROM能够电擦除或写入。因此，EEPROM应用已经扩展到需要持续更新的辅助存储器和系统编程中(例如，闪存EEPROM)。闪存EEPROM展示出比传统EEPROM更高的集成度，以及因此特别适合用于大型的辅助存储器应用。NAND型闪存EEPROM(下文中称作NAND闪存存储器设备)比其他类型的闪存EEPROM集成度更高。
通常，闪存存储器设备是配置成用来存储信息和读取存储的信息所需的集成电路。闪存存储器设备可以包括具有重写功能的多个存储单元。存储单元中的每一个可以存储单个位数据或多位数据。由于高集成度、大容量等，闪存存储器设备可以具有增加的功能。尽管这种倾向减少了最小化的形体尺寸，它增加了复杂度以及因而减小了芯片产量。
因此，闪存存储器设备可以包括用来替代有缺陷的存储单元的冗余存储单元，以及用于将有缺陷的存储单元的地址转换成冗余存储单元的地址的装置。如果在测试期间检测到具有缺陷的存储单元的不良块，可以设置行解码器从而不选择不良块。行解码器可以包括用于在块单元中选择行的块解码器。块解码器可以包括设置为中断访问不良块的保险丝或者锁存器(latch)电路。
图1A和1B是显示配置成中断对不良块的访问的传统块解码器的电路图。图1A显示了块解码器的例子，其配置成基于保险丝12是否被编程而处理该不良块。图1B显示了块解码器的例子，其配置为基于存储在锁存器电路22中的信息处理该不良块。
参照图1A，通过切割块解码器10的保险丝12而将存储块视为不良块。在这种情况下，尽管用于选择存储块的块选择信号Pi、Qi和Ri都是高，当保险丝12被切断时NAND门11的输出信号没有传输给节点N1。因此，节点N1具有高电平而节点N2具有低电平。因此，由于字符串选择线SSL被接地而块字线BWL被设置为低电平，不良块的选择被中断。
参照图1B，将指示不良块和正常块的数据存储在块解码器20的锁存器22中。存储在锁存器22中的逻辑“1”指示不良块而存储在锁存器22中的逻辑“0”指示正常块。当逻辑“1”存储在块解码器20中的锁存器22中时，逻辑“1”被传送到NOR门23的输入端子。节点N3因而设置为低电平而不管块选择信号Pi、Qi和Ri的值。
如图1A和1B所示，传统的块解码器包括用于管理不良块的保险丝或锁存器电路。但是，这样的块解码器配置增加了存储器设备的复杂度和行解码器的大小。当块解码器包括保险丝时，由于保险丝编程的不稳定性而增加了不良块的数目。当块解码器包括锁存器时，在不良块信息存储在锁存器中期间的初始化操作中可能出现错误。闪存存储器设备可能进一步包括用于将数据写入到结合在行解码器中的锁存器中的装置。因此，需要能够依靠简单的行解码器结构管理不良块的闪存存储器设备。
发明内容
本发明旨在提供一种能够执行修复操作而无需输入不良块信息到行解码器中的闪存存储器设备和控制方法。
本发明的一个方面提供一种闪存存储器设备，其包括多个存储块，解码器，配置成响应块选择信号选择至少一个所述存储块；以及控制器，配置成响应于块地址产生所述块选择信号。当块地址对应不良块时，所述控制器产生块选择信号以使得所述解码器中断对应于块地址的存储块的选择。
本发明的另一个方面提供一种闪存存储器设备，其包括具有多个存储块的单元阵列；具有一个或多个冗余块的冗余单元阵列；以及对应于多个存储块的多个块解码器，用于响应于块选择信号而分别选择相应的存储块。该闪存存储器设备还包括修复控制器，用于响应于块地址而产生块选择信号；以及冗余块解码器，用于当块地址对应于不良块时，激活一个或多个冗余块中的一个冗余块。所述块解码器中的每一个都不具有用于存储不良块信息的存储单元。同样，所述修复控制器产生块选择信号以中断选择不良块。
根据本发明的再一方面，提供一种在闪存存储器设备中管理不良块的方法，该闪存存储器设备包括存储块和响应于块选择信号而用来选择该存储块的块解码器。该方法包括比较输入的块地址和指示有缺陷的存储块的不良块地址；当输入的块地址对应于不良块地址时，产生标记信号；以及响应于标记信号产生输出信号，该输出信号向外指示该块地址对应于不良块地址。该块解码器不存储指示有缺陷的存储块的信息。
附图说明
参照附图将描述本发明的非限制性的和非穷举的实施例，其中：
图1A和1B是显示传统块解码器的电路图；
图2是根据本发明的一个典型实施例显示闪存存储器设备的框图。
图3是根据本发明的一个典型实施例显示在图2中图示的块解码器的电路图；
图4是根据本发明的一个典型实施例显示在图2中图示的禁止电路的电路图；
图5A到5C是根据本发明的一个典型实施例显示在图2中图示的预解码器的电路图；
图6A到6C是根据本发明的典型实施例用于读、编程和写操作的时序图；
图7A到7C是根据本发明的典型实施例用于读、编程和写操作的时序图。
图8是根据本发明的典型实施例用于读操作的时序图。
图9是根据本发明的另一个典型实施例显示闪存存储器设备的框图。
图10是根据本发明的一个实施例显示在图9中图示的禁止电路的电路图。
图11是根据本发明的典型实施例显示包含闪存存储器设备的存储卡的框图。
具体实施方式
现在将更全面地参照附图描述本发明，其中已经示出了本发明的典型实施例。但是，本发明可以体现为各种不同的形式，而并不解释为仅仅局限于图示的实施例。更确切地，这些实施例仅作为例子提供，以便表达本发明的观点给本领域技术人员。因此，与本发明的某些实施例相关的已知的处理、元件和技术没有被描述。贯穿于附图和所写的描述，相同的参考标记表示相同或类似的元件，另外指定的除外。
图2是根据本发明的第一图示实施例显示闪存存储器设备的框图。
参照图2，闪存存储器设备100包括行解码器140，其不包括指示不良块的保险丝或锁存器(例如那些在图1A和1B中示出的)。不管怎样，该闪存存储器设备100能够执行与不良块有关的修复操作，具体地，通过包括修复控制器110、禁止电路120和预解码器130的控制系统。
修复控制器110确定输入块地址BLK_Add是否对应于不良块。当块地址BLK_Add对应于k个不良块中的一个时，修复控制器110输出标记信号/BADk，将其提供给禁止电路120。禁止电路120产生禁止信号/DIS，用于阻止行解码器140中对应于块地址BLK_Add的块解码器BDx(其中x＝0～m-1)的活动。为了生成标记信号/BADk，修复控制器110可以包括不良块地址寄存器111，其存储不良块的地址。在闪存存储器设备100的初始化操作期间，不良块地址可以从单元阵列150的初始化数据区域读取并存储在不良块地址寄存器111中。
禁止电路120产生用于阻止对应于不良块和/或不良块地址的块解码器BDx(例如，BD2)的选择的禁止信号/DIS。当标记信号/BADk被激活时，产生禁止信号/DIS以便阻止选择存储块。
预解码器130可以解码块地址BLK_Add并产生用于选择存储块的选择信号Pi、Qi和Ri。行解码器140响应于来自预解码器130的块选择信号Pi、Qi和Ri而选择存储块。当禁止信号/DIS被激活时，预解码器130产生块选择信号Pi、Qi和Ri以阻止对应于输入的块地址Pi、Qi和Ri的存储块的活动。
响应于行地址，行解码器140可以选择存储块和页。特别是，响应于块选择信号Pi、Qi和Ri，行解码器140可以选择存储块和页。在选择的存储块中的一页可以通过页地址选择。但是，根据当前实施例，在行解码器140中的每一个块解码器不包含指示不良块的存储部件(例如，保险丝或锁存器)。可以仅仅基于块选择信号Pi、Qi和Ri而执行停止不良块的活动的操作。下面将参照图3更加详细地描述在行解码器140中的各个块解码器BD0到BDm-1的结构。
单元阵列150包括多个存储块MCBx(其中，x＝0～m-1)，其分别连接到行解码器140中的相应块解码器DBx。该单元阵列150可以包括从工艺水平来讲有缺陷的存储单元。具有有缺陷的存储单元的存储块被称为不良块，例如不良块MCB2，例如，其被连接到对应的块解码器BD2。
页缓冲器160可以在选择页中编程存储单元，或者可以感测并放大存储在选择页中的存储单元中的数据。就是说，基于操作模式，页缓冲器160可以用作写驱动器或感测放大器。例如，在读操作模式，页缓冲器160可以感测并将数据存储在已选择的存储单元中(例如，在选择页中的存储单元)。
当选择不良块时，外围块170执行数据输入/输出操作，产生例如准备/繁忙信号RnB，执行通过/失败检测操作等。根据本发明的实施例，闪存存储器设备100不包括用于替代不良块的冗余单元。因此，有必要通知外部系统例如存储器控制器(未示出)输入的块地址BLK_Add是不良块地址。外围块170可以控制页缓冲器160或电压产生器(未示出)以阻止对应于连同不良块地址一起输入的命令的操作。外围块170通知外围系统对应于不良块的地址被输入。以下是外围块170的详细描述。
响应于标记信号/BADk，数据输出缓冲器171可以阻止数据输出。可替换地，当标记信号/BADk被激活时，数据输出缓冲器171可以输出指示不良块被选择的固定数据。例如，数据输出缓冲器171可以输出在数据输出循环期间由擦除状态数据“1”组成的页数据。
通过准备/繁忙信号RnB，准备/繁忙(RnB)产生器172能够输出块地址BLK_Add对应于不良块的指示。虽然固定数据从数据输出缓冲器171输出，该准备/繁忙产生器172能够向外围输出不良块地址已经被输入。可替换地，虽然数据输出缓冲器171的数据输出操作被中断，准备/繁忙产生器172能够发送不良块地址被输入的指示。例如，当标记信号/BADk被激活时，准备/繁忙产生器172可以设置准备/繁忙信号RnB为繁忙状态“BUSY”。可替换地，在数据输出循环期间，准备/繁忙产生器172可以设置以输出具有繁忙状态“BUSY”的准备/繁忙信号RnB。结果，存储器控制器(未示出)可以根据准备/繁忙信号RnB的状态选择另一个存储块。在各种实施例中，可以仅利用数据输出缓冲器171和准备/繁忙产生器172中的一个来外围地提供不良块地址是否已经被输入的指示。
响应于标记信号/BADk，编程/读/擦除控制器173可以中断对应于块地址BLK_Add的单元区域中的编程、读或擦除操作。因此阻止例如编程、读或擦除操作或者页缓冲器160的位线设置操作的高电压的产生是可能的。这些中断操作可以通过例如产生准备/繁忙信号RnB而有机地实现。
通过/失败检测部分174配置成检测编程的或擦除的存储单元的数据是否是通过数据。在公开的实施例中，响应于标记信号/BADk能够利用通过/失败检测部分174来通知内部控制逻辑输入地址对应于不良块。
根据上述的闪存存储器设备，能够阻止访问不良块，且无需在每一个行解码器140的块解码器中结合入保险丝、锁存器或其他的存储部件，用于指示不良块。当对应不良块的地址被输入时，闪存存储器设备100可以向外输出指示不良块已经被选择的信息(例如，RnB和/或固定数据)。因此，能够通过确认该输出信息(例如，RnB和/或固定数据)并选择不同的存储块来应对不良块。
图3是根据本发明的图示实施例显示在图2中图示的块解码器的电路图。
参照图3，行解码器140可以包括分别对应于存储块的块解码器BD0到BDm-1。块解码器BD0到BDm-1的每一个都不包括指示不良块的存储部件。例如，块解码器BDx不具备不良块情形下切断的保险丝或用于中断锁存器传输块选择信号Pi、Qi和Ri的锁存器。因此，行解码器140比传统的具有保险丝或锁存器的行解码器占据更小的芯片区域。
参照图3，如果块选择信号Pi、Qi和Ri都被激活，节点N4设定为高电平，以及用于禁止字符串选择线SSL的开关晶体管NM被切断。基于节点N4的逻辑值，高电压开关144利用高电压驱动块字线BWL。由此仅仅通过块选择信号Pi、Qi和Ri而确定是否选择存储块。因此，本发明的块解码器BDx不需要保险丝、锁存器或其他的存储部件。
图4是根据本发明的图示实施例显示在图2中图示的禁止电路的电路图。
参照图4，禁止电路120包括4个用于接收输入标记信号/BADk(k＝1～16)的NAND门。每个输出被提供给NOR门125，如果对应于不良块的任意一个标记信号/BADk(k＝1～16)被激活，则NOR门125输出禁止信号/DIS。在描述的例子中，禁止电路120在低电平中激活禁止信号/DIS。尽管该例子描述了16个不良块，对于本领域技术人员来说不良块的数量不局限于该例子。
图5A到5C是根据本发明的图示性实施例，显示在图2中图示出的预解码器的电路图。预解码器130基于块地址BLK_Add由地址位A13～A21构成的假设而构建的。参照图5A，例如，块选择信号P1～P8可以通过解码三个地址位A12、A13和A14而获取。
图5B显示了用于解码地址位A15～A17并产生块选择信号Q1～Q8的预解码器130的一部分。禁止信号/DIS可以被应用到用于解码地址位A15～A17的各个NAND门133～134。因此，当禁止信号/DIS被激活为低(逻辑“0”)时，块选择信号Q1～Q8被设定为低电平。图5C显示了用于解码地址位A18～A21并产生块选择信号R1～R16的预解码器130的一部分。
根据预解码器130的典型配置，当禁止信号/DIS被激活时，块选择信号Q1～Q8可以设置为低电平，以致于对应于块地址BLK_Add的存储块的选择被中断。
图6A到6C是根据本发明的图示实施例说明闪存存储器设备的读、编程和写操作的时序图。
如以下更全面的描述，提供显示使用准备/繁忙信号RnB以通知外围系统对应于不良块的地址已经被接收的例子。图6A到6C说明了其中当标记信号/BADk被激活时，准备/繁忙信号RnB被设置成保持准备状态“READY”。
图6A是显示在读操作期间准备/繁忙信号RnB的典型改变的时序图。当多个标记信号/BADk中的任何一个被激活时，准备/繁忙产生器172使得准备/繁忙信号RnB保持在准备状态“READY”。相比较，如果在传统的闪存存储器设备中接收地址，在地址输入之后，准备/繁忙信号RnB变成繁忙状态“BUSY”，如图6中的虚线所示，然后转变成准备状态“READY”。此时，读出数据被输出到I/O总线。在根据本发明的实施例的闪存存储器设备中，当标记信号/BADk被激活时，准备/繁忙信号RnB保持在准备状态“READY”而没有转变成繁忙状态“BUSY”。基于准备/繁忙信号RnB的状态，存储器控制器(未示出)能够确保提供给闪存存储器设备的地址对应于不良块以及选择不同的存储块。
图6B是显示在编程操作期间准备/繁忙信号RnB的典型改变的时序图。通常，在输入地址和编程数据之后，准备/繁忙信号RnB设置成输出繁忙状态“BUSY”，如图6B中的虚线所示。相比较，在根据本发明的实施例的闪存存储器设备中，当标记信号/BADk被激活时，准备/繁忙信号RnB保持在准备状态“READY”而没有转变成繁忙状态“BUSY”。基于准备/繁忙信号RnB的状态，存储器控制器(未示出)能够确保提供给闪存存储器设备的地址对应于不良块以及选择不同的存储块。
图6C是显示在擦除操作期间准备/繁忙信号RnB的典型改变的时序图。参照图6C，当输入用于擦除操作的准备/繁忙信号RnB对应于不良块时，标记信号/BADk可以被激活，如图6C所示。例如，编程/读/擦除控制器173可以响应于标记信号/BAD的激活中断所需的擦除操作。响应于标记信号/BADk的激活，准备/繁忙产生器172将准备/繁忙信号RnB保持在准备状态“READY”。换言之，不存在如虚线所示的转变成繁忙状态“BUSY”。基于准备/繁忙信号处在准备状态“READY”，存储器控制器(未示出)能够确认不良块的选择，以及选择的存储块的擦除操作被中断。
基于外围块170的上述典型操作，如图6A到6C所示，能够确认不良块何时被选择。因此，存储器控制器(未示出)能够选择正常的存储块而非不良块。
图7A到7C是说明外围块170的典型操作的时序图，其中，直到在标记信号/BADk的激活，准备/繁忙信号RnB保持在繁忙状态“BUSY”。
图7A是在显示在读操作期间的准备/繁忙信号RnB的典型改变的时序图。当标记信号/BADk被激活时，编程/读/擦除控制器173中断与单元阵列150相关的数据读出操作，而数据输出缓冲器171被禁止因而数据无法输出。此时，在数据输出周期期间，准备/繁忙产生器172将准备/繁忙信号RnB保持在繁忙状态“BUSY”，如实线所示。在图7A中，虚线指示当正常存储块被存取时，准备/繁忙信号RnB的状态。
图7B是显示在编程操作期间准备/繁忙信号RnB的典型改变的时序图。当标记信号/BADk被激活时，编程/读/擦除控制器173中断与单元阵列150相关的数据写操作。在正常的编程循环期间，准备/繁忙产生器172将准备/繁忙信号RnB保持在繁忙状态“BUSY”，如图7B的实线所示。在图7B中，虚线指示当正常存储块被存取时，准备/繁忙信号RnB的状态。
图7C是显示在擦除操作期间准备/繁忙信号RnB的典型改变的时序图。当标记信号/BADk被激活时，编程/读/擦除控制器173中断与对应于块地址BLK_Add的存储块相关的擦除操作。准备/繁忙产生器172使得在正常的擦除循环期间，准备/繁忙信号RnB设置为繁忙状态“BUSY”，如图7C的实线所示。在图7C中，虚线指示当正常存储块被存取时，准备/繁忙信号RnB的状态。
如图7A到7C的时序图所示，如果对应于不良块的地址被输入，对应于输入指令的内部操作被中断。此时，在相应的循环期间，准备/繁忙产生器172将准备/繁忙信号RnB保持在繁忙状态“BUSY”。因而基于准备/繁忙信号RnB的状态，用户能够识别不良块的选择。此外，用户能够选择正常存储块代替不良块，以便再次执行编程/读/擦除操作。
图8是根据本发明的图示实施例说明闪存存储器设备的典型读操作的时序图。当标记信号/BADk被激活时，数据输出缓冲器171输出指示不良块的选择的固定数据，而非页面缓冲器160感测和锁存的数据。此时，准备/繁忙产生器172和编程/读/擦除控制器173可以正常操作。尽管没有在图中示出，也能够将固定数据从附加准备的锁存器电路加载到数据输出缓冲器171以及从数据输出缓冲器171输出该加载的数据。因此，基于经由输入/输出总线传送的固定数据，而非准备/繁忙信号RnB能够检测是否选择了不良块。
可以理解的是在先描述的本发明的实施例使用了不含有冗余块的闪存存储器设备。但是，可以在如图2所示的、结合有行解码器结构的闪存存储器设备中提供冗余块。
图9是根据本发明的另一个图示实施例显示闪存存储器设备的框图。参见图9，闪存存储器设备200包括主要行解码器240和冗余行解码器270。主要行解码器240不包含用于指示不良块的存储部件，例如保险丝或锁存器。闪存存储器设备200进一步包括修复控制器210、禁止电路220和预解码器230。修复控制器能够执行与不良块相关的修复操作。
例如，修复控制器配置成检测输入的块地址BLK_Add是否对应于不良块。当块地址BLK_Add对应于不良块时，修复控制器210可以输出指示块地址BLK_Add是不良块的标记信号/BADk。修复控制器210产生用于选择对应于块地址BLK_Add的冗余块解码器RBDj的修复信号REPj。修复控制器210可以包括用于存储不良块地址的不良块地址寄存器211和用于存储冗余块地址的冗余块地址寄存器212。在闪存存储器设备200的初始化操作期间，不良块地址可以从单元阵列250的初始数据区域读出并存储在不良块地址寄存器211中。
禁止电路220产生用于阻止对应于不良块的主要行解码器240的块解码器(例如，BD2)的活动的禁止信号/DIS。当标记信号/BADk被激活时，禁止电路220可以激活禁止信号/DIS以便阻止选择存储块。可替换地，当用于将不良块转换成正常块的修复信号REPj被激活时，禁止电路220可以激活禁止信号/DIS。与禁止电路220相关的详细描述参照图10。
预解码器230解码块地址BLK_Add并产生用于选择存储块的选择信号Pi、Qi和Ri。该块选择信号Pi、Qi和Ri可以发送到主要行解码器240以选择存储块。但是，如果禁止信号/DIS被激活，预解码器230可以产生块选择信号Pi、Qi和Ri以中断对应于输入的块地址BLK_Add的存储块的选择。
主要行解码器240响应于行地址而选择存储块和行。特别地，主要行解码器240可以包括多个块解码器BDx，(例如，BD0～BDm-1)，它们的每一个响应行地址选择相应的存储块以及在相应的存储块中的行。例如，每一个块解码器BDx可以响应块选择信号Pi、Qi和Ri选择存储块并响应页地址而在已选择的存储块中选择行。根据本实施例，闪存存储器设备的每个块解码器BDx都不包含用于指示不良块的保险丝或锁存器以及其他的存储部件。这是因为与不良块相关的选择和中断操作由块选择信号Pi、Qi和Ri执行。每个块解码器可以例如如图3所示而构造。
主要单元阵列250可以包括以行(例如，字线)和列(例如，位线)布置的多个存储单元。存储单元构成了分别对应于主要行解码器240中的块解码器BD0～BDm-1的多个存储块MCB0～MCBm-1。
页面缓冲器260可以在选择的存储块的选择页面中编程存储单元，或感测并放大在选择页面的存储单元中存储的数据。就是说，基于操作模式，页面缓冲器260可以用作写驱动器或感测放大器。例如，在读操作模式期间，页面缓冲器260可以感测数据并将数据存储在选择的存储单元中。如果标记信号/BADk被激活，页面缓冲器260可以感测并放大在冗余块(例如，RMCB0)的选择页面中的存储单元，其中不良块(例如，MCB2)被替换。
冗余行解码器270和冗余单元阵列280可以分别具有与主要行解码器240和主要单元阵列250相同的结构。在冗余行解码器270中的冗余块解码器RBD0～RBDn-1可以分别通过来自修复控制器210的修复信号REPj(其中，j＝0～n-1)而选择。
已经参照附图描述了包含冗余存储块的闪存存储器设备的图示实施例。如所述，闪存存储器设备200能够中断对不良块的存取，而无需包括用于指示不良块的存储组件(例如，保险丝或锁存器)。就是说，基于修复控制器210的控制，不良块被转换成对应的冗余块。
图10是根据本发明的图示实施例显示在图9中图示的禁止电路的电路图。为了描述的方便，假设在闪存存储器设备200中包含16个不良块和2个冗余块。
参照图10，禁止电路220包括NAND门221、222、223、224和225以及NOR门226，其如图10中所示连接。根据禁止电路220的该典型配置，禁止信号/DIS响应被激活的任何一个标记符号/BAD1～/BAD16或修复信号REP1～REP2而被激活。在描述的例子中，禁止电路220以低电平激活禁止信号/DIS。如上所述，尽管例子描述了16个不良块和2个冗余块，对于本领域技术人员来说块的数目不限于该例子是显而易见的。
图11是根据本发明的图示实施例显示包含闪存存储器设备的存储卡的框图。参照图11，根据本发明的实施例，存储卡300支持大容量数据存储功能，以及可以包括闪存存储器设备310。存储卡300进一步包括配置成控制主机和闪存存储器设备310之间的数据交换的存储器控制器320。闪存存储器设备310可以包括块解码器，它们都不具有用于指示不良块的保险丝或锁存器。如上所述，存储控制器320配置成基于输入/输出数据或者准备/繁忙信号RnB检测提供给闪存存储器设备310的地址是否对应于不良块。
静态随机存取存储器(SRAM)321可以用作处理单元322(例如CPU)的工作存储器。主机接口323可以包括连接到存储卡300的主机的数据交换协议。误差检验与校正(ECC)块324可以用于检验和校正在从能够存储单个位数据和/或多位数据的闪存存储器设备310中读取数据中的错误。存储器接口325可以配置成与闪存存储器设备310对接。处理单元322可以执行用于存储器控制器320的数据交换的全面控制操作。尽管在图中未示出，对于本领域技术人员来说存储卡300可以进一步包括例如只读存储器(ROM)以用来存储用于与主机对接的代码数据是显而易见的。
如上所述，闪存存储器设备和存储器系统能够修复不良块而无需在块解码器中使用保险丝或锁存器。因此，能够减小行解码器的大小并提高闪存存储器设备和含有闪存存储器设备的存储器系统的稳定性。
虽然已经参照典型实施例描述了本发明，对于那些本领域技术人员来说，不脱离本发明精神和范围进行各种改变和修改是显而易见的。因此，可以理解的是，上述实施例并非限制性的而是说明性的。

Claims (19)

1.一种闪存存储器设备，包括：
多个存储块；
解码器，配置成响应块选择信号选择所述多个存储块中的至少一个；以及
控制器，配置成响应于块地址产生所述块选择信号，
其中，当块地址对应不良块时，所述控制器产生块选择信号以使得所述解码器中断对应于块地址的存储块的选择。
2.如权利要求1所述的闪存存储器设备，其中所述解码器没有用于存储不良块信息的存储部件。
3.如权利要求1所述的闪存存储器设备，其中所述控制器包括：
修复控制器，配置成当块地址对应于不良块时产生标记信号；
禁止电路，配置成响应于标记信号产生禁止信号；以及
预解码器，配制成响应于所述块地址产生块选择信号，
其中，当所述预解码器接收禁止信号时，产生块选择信号以阻止不良块的活动。
4.如权利要求3所述的闪存存储器设备，进一步包括：
输出缓冲器，配置成临时存储从已选择的存储块输出的数据；以及
准备/繁忙产生器，配置成响应于标记信号输出指示所述块地址是否对应于不良块的准备/繁忙信号。
5.如权利要求4所述的闪存存储器设备，其中准备/繁忙产生器进一步配置成响应于标记信号设置准备/繁忙信号为繁忙状态。
6.如权利要求4所述的闪存存储器设备，其中准备/繁忙产生器进一步配置成响应于标记信号设置准备/繁忙信号为准备状态。
7.如权利要求4所述的闪存存储器设备，其中输出缓冲器进一步配置成响应于标记信号输出指示对应于块地址的存储块是不良块的固定数据。
8.如权利要求7所述的闪存存储器设备，进一步包括：
用于存储固定数据的存储器。
9.如权利要求4所述的闪存存储器设备，进一步包括：
编程/读/擦除控制器，配置成响应于标记信号而中断与对应于块地址的存储块相关的编程/读/擦除操作中的一个。
10.如权利要求4所述的闪存存储器设备，进一步包括：
通过/失败检测器，配置成响应于标记信号指示失败状态。
11.如权利要求3所述的闪存存储器设备，其中修复控制器进一步包括存储不良块的块地址的地址寄存器。
12.一种闪存存储器设备，包括：
单元阵列，包括多个存储块；
冗余单元阵列，包括一个或多个冗余块；
对应于多个存储块的多个块解码器，用于响应于块选择信号而分别选择相应的存储块；
修复控制器，用于响应于块地址而产生块选择信号；以及
冗余块解码器，用于当块地址对应于不良块时，激活一个或多个冗余块中的一个冗余块，
其中，多个块解码器中的每一个都不具有用于存储不良块信息的存储部件；以及
其中修复控制器产生块选择信号以中断选择不良块。
13.如权利要求12所述的闪存存储器设备，其中修复控制器包括：
修复控制电路，用于当块地址对应于不良块时，产生用来指示不良块地址的标记信号和用来选择对应于不良块的冗余块的修复信号；
禁止电路，用于响应于标记信号和修复信号产生禁止信号；以及
预解码器，用于响应于块地址产生块选择信号，
其中，当接收禁止信号时，预解码器产生块选择信号以阻止对应于块地址的存储块的活动。
14.如权利要求13所述的闪存存储器设备，其中修复控制电路包括存储不良块地址的存储器。
15.如权利要求13所述的闪存存储器设备，其中修复控制电路包括存储冗余块的地址的存储器。
16.一种管理闪存存储器设备中的不良块的方法，该闪存存储器设备包括存储块和响应于块选择信号而用来选择该存储块的块解码器，该方法包括：
比较输入的块地址和指示有缺陷的存储块的不良块地址；
当输入的块地址对应于不良块地址时，产生标记信号；以及
响应于标记信号产生输出信号，该输出信号向外指示该块地址对应于不良块地址，
其中块解码器不包括用于指示有缺陷的存储块的存储部件。
17.如权利要求16所述的方法，其中输出信号包括准备/繁忙信号。
18.如权利要求16所述的方法，其中输出信号包括具有通过输入/输出管脚输出的预定位值的数据。
19.如权利要求16所述的方法，进一步包括：
中断对应于随同输入块地址输入的命令的内部操作。
CN200810171455.4A 2007-04-25 2008-04-25 闪存存储器设备和控制闪存存储器设备的方法 Active CN101369453B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070040502A KR100918299B1 (ko) 2007-04-25 2007-04-25 배드 블록 정보를 저장하지 않는 행 디코더를 갖는 플래시메모리 장치 및 그것의 제어 방법
KR40502/07 2007-04-25

Publications (2)

Publication Number Publication Date
CN101369453A true CN101369453A (zh) 2009-02-18
CN101369453B CN101369453B (zh) 2014-09-24

Family

ID=39886782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810171455.4A Active CN101369453B (zh) 2007-04-25 2008-04-25 闪存存储器设备和控制闪存存储器设备的方法

Country Status (4)

Country Link
US (2) US7768831B2 (zh)
KR (1) KR100918299B1 (zh)
CN (1) CN101369453B (zh)
TW (1) TWI483257B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779096A (zh) * 2012-07-11 2012-11-14 山东华芯半导体有限公司 一种基于页块面三维的闪存地址映射方法
CN106205722A (zh) * 2016-07-07 2016-12-07 北京兆易创新科技股份有限公司 一种非易失性存储器的恢复方法和装置
CN107452423A (zh) * 2016-04-20 2017-12-08 三星电子株式会社 计算系统、非易失性存储器模块以及操作存储设备的方法
CN110147333A (zh) * 2019-04-19 2019-08-20 宜鼎国际股份有限公司 写入保护电路
CN110853694A (zh) * 2019-10-31 2020-02-28 西安紫光国芯半导体有限公司 一种nand闪存缺陷的修复方法
CN112610202A (zh) * 2019-09-19 2021-04-06 中国石油化工股份有限公司 用于石油钻井系统的随钻测量总成的中央存储单元
US11481149B2 (en) 2016-04-20 2022-10-25 Samsung Electronics Co., Ltd. Memory module and memory system relating thereto

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1979912B1 (en) * 2006-01-27 2012-11-21 Kilopass Technology, Inc. Electrically programmable fuse bit
KR100769772B1 (ko) * 2006-09-29 2007-10-23 주식회사 하이닉스반도체 플래시 메모리 장치 및 이를 이용한 소거 방법
KR20090014823A (ko) * 2007-08-07 2009-02-11 삼성전자주식회사 배드 블록을 리맵핑하는 플래시 메모리 장치 및 그것의배드 블록의 리맵핑 방법
TWI427635B (zh) * 2009-09-17 2014-02-21 Moai Electronics Corp Flash memory control system and flash memory control method
US8151039B2 (en) * 2009-10-19 2012-04-03 Moai Electronics Corporation System and method for controlling flash memory without using ready/busy signal
TWI451437B (zh) * 2010-10-06 2014-09-01 Macronix Int Co Ltd 減少反及閘非揮發記憶體中讀取干擾的方法與裝置
US8719648B2 (en) 2011-07-27 2014-05-06 International Business Machines Corporation Interleaving of memory repair data compression and fuse programming operations in single fusebay architecture
US8467260B2 (en) * 2011-08-05 2013-06-18 International Business Machines Corporation Structure and method for storing multiple repair pass data into a fusebay
US8537627B2 (en) 2011-09-01 2013-09-17 International Business Machines Corporation Determining fusebay storage element usage
US8867286B2 (en) * 2011-12-20 2014-10-21 Industrial Technology Research Institute Repairable multi-layer memory chip stack and method thereof
KR101998312B1 (ko) * 2012-02-20 2019-07-10 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 블럭 디코더 및 디코딩 방법
US9007860B2 (en) * 2013-02-28 2015-04-14 Micron Technology, Inc. Sub-block disabling in 3D memory
US9690650B2 (en) * 2013-03-11 2017-06-27 Macronix International Co., Ltd. Storage scheme for built-in ECC operations
KR102291639B1 (ko) * 2015-07-13 2021-08-20 에스케이하이닉스 주식회사 레디 비지 신호를 출력하는 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20200047551A (ko) * 2017-07-30 2020-05-07 뉴로블레이드, 리미티드. 메모리 기반 분산 프로세서 아키텍처
KR102545174B1 (ko) * 2018-10-05 2023-06-19 삼성전자주식회사 차지 펌프 회로를 포함하는 메모리 장치
US11069415B2 (en) 2018-10-05 2021-07-20 Samsung Electronics Co., Ltd. Memory device including charge pump circuit
KR20210111390A (ko) * 2020-03-02 2021-09-13 삼성전자주식회사 배드 블록 검출 시간을 단축하기 위한 메모리 장치 및 방법
KR20220061519A (ko) 2020-11-06 2022-05-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 부분 구제 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438546A (en) * 1994-06-02 1995-08-01 Intel Corporation Programmable redundancy scheme suitable for single-bit state and multibit state nonvolatile memories
FR2770826B1 (fr) * 1997-11-07 2000-01-07 Eurocopter France Pale de rotor a volet orientable
KR20000061317A (ko) * 1999-03-25 2000-10-16 윤종용 지연부가 최소화된 리던던시 제어회로
JP3967537B2 (ja) 2000-10-30 2007-08-29 株式会社東芝 不揮発性半導体記憶装置
JP3893005B2 (ja) 2000-01-06 2007-03-14 富士通株式会社 不揮発性半導体記憶装置
JP3754600B2 (ja) * 2000-06-13 2006-03-15 シャープ株式会社 不揮発性半導体記憶装置およびそのテスト方法
DE60042272D1 (de) * 2000-10-06 2009-07-09 St Microelectronics Srl Interne Addressierungsstruktur eines Halbleiterspeichers
JP2003045196A (ja) * 2001-08-02 2003-02-14 Fujitsu Ltd ブロックアドレス切替機能を有するメモリ回路
JP2003109396A (ja) 2001-09-28 2003-04-11 Toshiba Corp 半導体記憶装置
KR100463199B1 (ko) * 2002-03-04 2004-12-23 삼성전자주식회사 플렉서블 리던던시 스킴을 갖는 반도체 메모리 장치
JP2003308698A (ja) * 2002-04-12 2003-10-31 Toshiba Corp 不揮発性半導体メモリ装置
US7159141B2 (en) * 2002-07-01 2007-01-02 Micron Technology, Inc. Repairable block redundancy scheme
KR100490084B1 (ko) * 2002-09-12 2005-05-17 삼성전자주식회사 효율적인 리던던시 구제율을 갖는 반도체 메모리 장치
US7019998B2 (en) * 2003-09-09 2006-03-28 Silicon Storage Technology, Inc. Unified multilevel cell memory
KR100938024B1 (ko) * 2007-07-25 2010-01-21 주식회사 하이닉스반도체 플래시 메모리 소자
KR100965066B1 (ko) * 2008-03-28 2010-06-21 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 블록 선택 회로

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779096A (zh) * 2012-07-11 2012-11-14 山东华芯半导体有限公司 一种基于页块面三维的闪存地址映射方法
CN102779096B (zh) * 2012-07-11 2015-02-04 山东华芯半导体有限公司 一种基于页块面三维的闪存地址映射方法
CN107452423A (zh) * 2016-04-20 2017-12-08 三星电子株式会社 计算系统、非易失性存储器模块以及操作存储设备的方法
US11481149B2 (en) 2016-04-20 2022-10-25 Samsung Electronics Co., Ltd. Memory module and memory system relating thereto
CN106205722A (zh) * 2016-07-07 2016-12-07 北京兆易创新科技股份有限公司 一种非易失性存储器的恢复方法和装置
CN110147333A (zh) * 2019-04-19 2019-08-20 宜鼎国际股份有限公司 写入保护电路
CN112610202A (zh) * 2019-09-19 2021-04-06 中国石油化工股份有限公司 用于石油钻井系统的随钻测量总成的中央存储单元
CN110853694A (zh) * 2019-10-31 2020-02-28 西安紫光国芯半导体有限公司 一种nand闪存缺陷的修复方法

Also Published As

Publication number Publication date
US20100259982A1 (en) 2010-10-14
TW200847175A (en) 2008-12-01
US7768831B2 (en) 2010-08-03
TWI483257B (zh) 2015-05-01
KR20080095684A (ko) 2008-10-29
US20080266956A1 (en) 2008-10-30
US7974125B2 (en) 2011-07-05
CN101369453B (zh) 2014-09-24
KR100918299B1 (ko) 2009-09-18

Similar Documents

Publication Publication Date Title
CN101369453B (zh) 闪存存储器设备和控制闪存存储器设备的方法
CN101246738B (zh) 具有备份电路的存储系统及编程方法
US7885111B2 (en) Flash memory device and method for providing initialization data
US7394689B2 (en) NAND flash memory device having security redundancy block and method for repairing the same
US6956769B2 (en) Semiconductor memory device with a flexible redundancy scheme
JP4761959B2 (ja) 半導体集積回路装置
KR101407362B1 (ko) 상 변화 메모리 장치
CN101512669B (zh) 非易失性存储器系统中的有缺陷区块隔离
CN102132354B (zh) 闪存中的数据的快速低功率读取
CN101471141B (zh) 执行故障测试、块管理、擦除以及编程的方法
US7248502B2 (en) Non-volatile semiconductor memory device
US10839932B2 (en) Semiconductor device and operating method thereof
KR100300686B1 (ko) 반도체 기억 장치 및 반도체 기억 시스템
US20060140027A1 (en) Semiconductor memory device and method of operating the same
KR20000035627A (ko) 반도체 기억 장치
US7894262B2 (en) Nonvolatile semiconductor storage device having guaranteed and backup blocks
EP1402365A1 (en) Method and circuit arrangement for memory error processing
CN104733042B (zh) 半导体器件
CN101563675A (zh) 具有高写入并行度的用于快闪存储器的列冗余
US9064605B2 (en) Semiconductor system and method for reparing the same
US20080205151A1 (en) Non-Volatile Memory Device and Method of Driving the Same
KR100536491B1 (ko) 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를위한 어드레스 쉬프팅 방법
KR100301931B1 (ko) 리던던트 선택 회로를 갖는 반도체 메모리 장치
KR20110082274A (ko) 반도체 메모리 장치 및 그 동작 방법
CN116206659A (zh) 一种otp存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant