KR20110082274A - 반도체 메모리 장치 및 그 동작 방법 - Google Patents

반도체 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20110082274A
KR20110082274A KR1020100002174A KR20100002174A KR20110082274A KR 20110082274 A KR20110082274 A KR 20110082274A KR 1020100002174 A KR1020100002174 A KR 1020100002174A KR 20100002174 A KR20100002174 A KR 20100002174A KR 20110082274 A KR20110082274 A KR 20110082274A
Authority
KR
South Korea
Prior art keywords
page buffer
group
read
command
memory cells
Prior art date
Application number
KR1020100002174A
Other languages
English (en)
Inventor
구철희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100002174A priority Critical patent/KR20110082274A/ko
Publication of KR20110082274A publication Critical patent/KR20110082274A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예에 따른 반도체 메모리 장치는 데이터 저장을 위한 제 1 메모리 셀들과, 리페어 어드레스 정보, 동작 전압 정보를 포함하는 옵션정보를 저장하는 제 2 메모리 셀들을 포함하는 메모리 셀 어레이; 및 다수의 페이지 버퍼 그룹을 구비하는 페이지 버퍼 블록을 포함하고, 상기 제 2 메모리 셀을 독출하는 경우, 상기 페이지 버퍼블록의 일부 페이지 버퍼 그룹을 활성화하는 것을 특징으로 한다.

Description

반도체 메모리 장치 및 그 동작 방법{Semiconductor memory device and method of operating the same}
본 발명은 반도체 메모리 장치 및 그 동작 방법에 관한 것이다.
일반적으로 반도체 메모리 장치의 사이즈를 줄이면, 메모리의 에러율은 증가한다. 예를 들면, 작은 사이즈의 반도체 메모리 장치는 제조하기도 어려울뿐더러 워드라인의 쇼트 혹은 메모리 셀의 불량 등이 발생하기 쉽다. 이러한 에러를 줄이기 위해서 리던던시 메모리(redundancy memory)가 필요하다.
반도체 메모리 장치에서는 불량이 발생된 메모리 셀 또는 불량 메모리 셀이 연결되는 컬럼 라인 전체를 리던던시 메모리 셀이나 리던던시 메모리 셀이 연결되는 컬럼 라인 전체로 대체하는 리페어 동작을 수행함으로써, 메모리 셀의 수율을 높인다.
그리고 리페어 동작을 수행하는 경우에는, 불량 메모리 셀 또는 컬럼 라인의 어드레스가 미리 저장되어 있어야 한다. 이를 위하여 반도체 메모리 장치에서 불량 메모리 셀이나 컬럼 라인의 어드레스를 퓨즈회로를 이용하여 저장했었다.
그러나 퓨즈회로가 차지하는 면적이 큰 점과, 한번 저장된 어드레스 정보는 변경이 불가능하며 반도체 메모리 장치의 제조과정이 끝나면 새로운 어드레스 정보는 추가할 수 없다는 점 등의 문제를 해결하기 위하여 반도체 메모리 장치의 메모리 셀들 중 일부를 캠(Content Addressable Memory; CAM) 셀로 사용하여, 결함 메모리 셀 또는 컬럼 라인의 어드레스를 저장하는 기술이 개발되었다. 캠셀에는 결함 메모리 셀 또는 컬럼 라인의 어드레스뿐만 아니라, 반도체 메모리 장치가 구동될 때 필요한 다양한 옵션 정보, 예를 들면 프로그램, 독출 및 소거를 수행할 때의 동작 전압 정보 등이 저장된다.
따라서 캠셀을 이용하는 반도체 메모리 장치에서, 전원이 입력되는 파워 업 동작 중에 캠셀의 데이터를 리드(Read)하는 동작은 반드시 필요하다.
현재 반도체 메모리 장치에서는 전원이 입력되는 파워 업(Power UP) 시에 반도체 메모리 장치 내부의 전압이 일정 레벨 까지 도달되기까지 일정 시간을 소요하고, 반도체 메모리 장치 내부의 전압이 일정 레벨에 도달하면 캠셀 리드 명령이 자동으로 생성되어 캠셀에 저장된 옵션 정보와 불량 메모리 셀 또는 컬럼 라인의 어드레스 정보인 불량 어드레스 정보를 독출 한다.
독출된 옵션 정보는 반도체 메모리 장치 내부에 동작 제어를 위한 로직으로 입력되고, 불량 어드레스 정보는 리페어 동작 제어 회로로 입력된다. 상기 리페어 동작 제어 회로는 래치 회로를 구비하고 있어서, 불량 어드레스 정보를 전원이 입력되어 있는 동안에만 저장하고 있을 수 있다.
따라서 본 발명이 이루고자 하는 본 발명의 실시 예에 따른 반도체 메모리 장치는 동작 시킬 필요가 있는 페이지 버퍼들만 선택하여 동작 시킬 수 있는 반도체 메모리 장치와 그 동작 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 반도체 메모리 장치는,
데이터 저장을 위한 제 1 메모리 셀들과, 리페어 어드레스 정보, 동작 전압 정보를 포함하는 옵션정보를 저장하는 제 2 메모리 셀들을 포함하는 메모리 셀 어레이; 및 다수의 페이지 버퍼 그룹을 구비하는 페이지 버퍼 블록을 포함하고, 상기 제 2 메모리 셀을 독출하는 경우, 상기 페이지 버퍼블록의 일부 페이지 버퍼 그룹을 활성화하는 것을 특징으로 한다.
그리고 입력되는 독출 명령이 상기 제 2 메모리 셀을 독출하라는 명령인지 여부를 판단하여 상기 페이지 버퍼그룹 독출하라는 옵션 정보 관련 동작 명령인지에 따라서 페이지 버퍼 그룹들 중 일부를 선택하고, 선택된 페이지 버퍼 그룹에 페이지 버퍼 제어신호를 제공하기 위한 로직 그룹을 더 포함한다.
상기 로직 그룹은, 상기 동작 명령에 따라서 상기 페이지 버퍼 그룹의 동작을 제어하기 위한 페이지 버퍼 제어신호를 출력하고, 상기 동작 명령이 독출명령인 경우, 상기 제 1 메모리 셀들과 제 2 메모리 셀들 중 어떤 메모리 셀을 독출할지를 판단한 후, 그 판단결과에 따라 상기 페이지 버퍼 그룹들 중에 일부 또는 전체를 선택하는 그룹 선택 신호를 출력하는 제어 로직; 및 상기 그룹 선택 신호에 의해 상기 페이지 버퍼 그룹들 중 일부 또는 전체를 선택하고, 선택된 페이지 버퍼 그룹에 상기 페이지 버퍼 제어신호를 전달하는 그룹 선택 로직을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 반도체 메모리 장치는,
데이터 저장을 위한 메모리 셀들에 프로그램할 데이터를 임시저장하거나, 상기 메모리 셀들에 저장된 데이터를 독출하기 위한 페이지 버퍼들이 포함되는 페이지 버퍼 블록; 및 상기 페이지 버퍼 블록의 페이지 버퍼들을 2개 이상의 페이지 버퍼 그룹으로 나누어, 입력되는 동작 명령에 따라서 페이지 버퍼 그룹들 중 일부 또는 전부를 선택하고, 선택된 페이지 버퍼 그룹에 페이지 버퍼 제어신호를 제공하기 위한 로직 그룹을 포함한다.
본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법은,
페이지 버퍼들을 두개 이상의 그룹으로 나누는 단계; 입력되는 동작 명령이 독출 명령인 경우, 데이터 저장을 위한 제 1 메모리 셀들을 독출하기 위한 독출명령인지, 또는 옵션정보 저장을 위한 제 2 메모리 셀들을 독출하기 위한 독출명령인지 판단하는 단계; 상기 제 2 메모리 셀들을 독출하기 위한 독출 명령인 경우, 상기 옵션 정보의 데이터 크기에 따라서 상기 여러 개의 페이지 버퍼 그룹 중 일부를 선택하는 단계; 및 상기 선택된 페이지 버퍼 그룹에만 동작 제어신호를 인가하고, 상기 제 2 메모리 셀에 대한 데이터 독출을 수행하는 단계를 포함한다.
상기 독출명령이 상기 제 1 메모리 셀들을 독출하기 위한 독출 명령인 경우, 기 페이지 버퍼 그룹 전체를 선택하여 동작 제어신호를 인가하고 상기 제 1 메모리 셀들에 대한 독출 동작을 수행하는 단계를 더 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 메모리 장치에서 페이지 버퍼들을 그룹단위로 나누어 각각의 그룹별로 제어신호가 입력될 수 있도록 함으로써, 필요한 페이지 버퍼 그룹만을 동작시키는 경우에는 전류 소모를 줄일 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 나타낸다.
도 2는 도1의 제 1 페이지 버퍼 블록 및 로직 그룹간의 연결 관계를 간략히 나타내는 블록도이다.
도 3은 본 발명의 실시 예에 따른 반도체 장치의 동작 방법을 설명하기 위한 동작 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 나타낸다.
도 1을 참조하면, 반도체 메모리 장치(100)는 제 1 및 제 2 플레인(110, 120), X 디코더(130), 제 1 및 제 2 페이지 버퍼 블록(140, 150), 입출력 제어로직(160), 전압 제공 회로(170), 로직 그룹(180) 및 리페어 제어회로(190)를 포함한다.
제 1 및 제 2 플레인(110, 120)은 각각 데이터 저장을 위한 메모리 셀들이 직렬로 연결된 메모리 스트링들이 복수개 포함되어 있는 복수개의 메모리 블록들을 포함한다.
상기 메모리 블록들 중의 일부가 캠셀부(111, 121)로 설정되어 사용된다.
상기 제 1 및 제 2 플레인(110, 120)에서 프로그램할 데이터가 저장되는 메모리 셀들과 캠셀들은 동일한 구조를 갖는다. 그리고 각각의 메모리 블록들에는 메모리 셀들이 직렬로 연결되어 구성되는 셀 스트링(CS)들이 포함된다.
X 디코더(130)는 어드레스 제어신호에 응답하여 상기 제 1 및 제 2 플레인(110, 120)의 메모리 블록들 중 하나를 선택하여 인에이블 한다.
X 디코더(130)는 멀티 플레인 동작 명령이 입력되는 경우에는 어드레스 제어신호에 응답하여 상기 제 1 및 제 2 플레인(110, 120) 각각에서 하나씩 메모리 블록을 선택하여 인에이블 한다.
제 1 및 제 2 페이지 버퍼 블록(140, 150)은 각각 제 1 및 제 2 플레인(110, 120)의 비트라인들에 연결되는 페이지 버퍼(PB)들을 포함한다.
제 1 및 제 2 플레인(110, 120)에 비트라인이 4K 바이트라면, 제 1 및 제 2 페이지 버퍼 블록(140, 150)에 포함되는 페이지 버퍼(PB)들도 4K 바이트가 된다. 본 발명의 실시 예에서는 하나의 비트라인마다 페이지 버퍼(PB)가 연결되는 경우를 가정하였다.
일반적으로 반도체 메모리 장치(100)는 페이지 단위로 데이터를 프로그램하거나, 저장된 데이터를 독출 한다. 본 발명의 실시 예에서는 하나의 페이지가 4K 바이트가 된다.
즉, 한 페이지의 프로그램 또는 독출 동작을 수행하면, 4K 바이트의 페이지 버퍼들이 동시에 동작한다.
그러나 캠셀부(111, 121)에는 하나의 페이지 크기보다 사이즈가 작은 데이터가 입력된다. 캠셀부(111, 121)에 저장되는 데이터들로는 리페어 어드레스 정보나, 프로그램, 독출 또는 소거 동작을 수행할 때 필요한 전압 정보 등이 있다.
각각의 정보 들은 종류별로 서로 다른 페이지에 저장된다.
상기 리페어 어드레스 정보나 전압 정보 등은 각각이 4K 바이트의 크기를 넘지 않고, 그보다 더 작은 사이즈를 갖는다. 예를 들면, 1K 바이트의 크기나 3K 바이트의 크기보다 작은 데이터 사이즈를 갖는다. 본 발명의 실시 예에서는 캠셀부(111, 121)에 저장된 리페어 어드레스 정보와 전압 정보 등이 1K 바이트의 크기를 넘지 않는 것으로 가정한다.
따라서 캠셀부(111)의 각각의 페이지 전체에 데이터가 저장되는 것이 아니라, 각각의 페이지의 1K 바이트만 부분에만 데이터가 저장된다.
각각의 페이지 버퍼(PB)들은 프로그램하기 위한 데이터를 임시 저장하거나, 제 1 또는 제 2 플레인(110, 120)의 메모리 셀들에 저장된 데이터를 독출 하여 임시 저장하기 위한 래치회로들을 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치(100)에서는 제 1 및 제 2 페이지 버퍼 블록(140, 150)의 페이지 버퍼들을 두개 이상의 그룹으로 나누고, 각각의 그룹 단위로 동작 제어를 위한 제어신호를 입력한다. 본 발명의 실시 예에서는 제 1 및 제 2 페이지 버퍼 블록(140, 150)을 각각 1K 바이트의 페이지 버퍼(PB)가 포함되는 4개의 페이지 버퍼 그룹으로 나눈다.
입출력 제어로직(160)은 제 1 및 제 2 페이지 버퍼 블록(140, 150)과 반도체 메모리 장치(100)의 외부와의 데이터 입출력을 제어한다. 또한 입출력 제어로직(160)은 컨트롤러(200)와 로직 그룹(180)간의 명령어나 상태 코드(state_code<7:0>)등의 입출력도 제어한다.
전압 제공회로(170)는 반도체 메모리 장치(100)의 프로그램, 독출 또는 소거 동작을 수행할 때 필요한 동작 전압을 생성한다.
로직 그룹(180)은 프로그램, 독출 또는 소거 동작 제어를 위한 로직들을 포함한다. 로직 그룹(180)은 상기 제 1 및 제2 페이지 버퍼 블록(140, 150)의 동작을 제어하는 제어신호들도 출력한다.
본 발명의 실시 예에 따른 로직 그룹(180)은 제 1 및 제 2 페이지 버퍼 블록(140, 150)에 포함되는 4개의 페이지 버퍼 그룹 각각에 대해서 페이지 버퍼 제어신호를 입력한다. 로직 그룹(180)이 페이지 버퍼 그룹별로 페이지 버퍼 제어 신호를 입력하는 것은 다음의 도 2를 참고하여 상세히 설명하겠다.
도 2에서는 대표적으로 제 1 페이지 버퍼 블록(140)만 도시하였으며, 제 2 페이지 버퍼 블록(150)도 제 1 페이지 버퍼 블록(140)과 유사하게 4개의 그룹으로 나뉘어져 있다.
도 2는 도1의 제 1 페이지 버퍼 블록 및 로직 그룹간의 연결 관계를 간략히 나타내는 블록도이다.
도 2를 참조하면, 제 1 페이지 버퍼 블록(140)은 제 1 내지 제 4 PB 그룹(141 내지 144)을 포함한다.
그리고 로직 그룹(180)은 제어로직(181)과 그룹 선택 로직(182) 및 레지스터(183)를 포함한다.
제어로직(181)은 상술한 프로그램, 독출 또는 소거 동작을 제어하기 위한 제어신호와 페이지 버퍼의 동작을 제어하기 위한 페이지 버퍼 제어신호를 출력한다.
제어로직(181)은 독출 명령이 입력되면, 이 독출 명령이 캠셀 독출을 위한 캠셀 리드 명령인지 메모리 셀의 독출을 위한 프로그램 데이터 독출 명령인지를 판단한다.
그리고 제어로직(181)은 판단 결과에 따라서 그룹 선택신호(PBG_select<3:0>)를 생성한다. 그룹 선택신호(PBG_select<3:0>)는 그룹 선택 로직(182)으로 입력된다.
그룹 선택 로직(182)은 제어로직(181)으로부터 입력되는 그룹 선택 신호(PBG_select<3:0>)에 따라서 제 1 내지 제 4 PB 그룹(141 내지 144)을 선택한다.
그리고 그룹 선택 로직(182)은 선택한 PB 그룹으로 페이지 버퍼 제어신호를 전달한다. 레지스터(183)는 반도체 메모리 장치(100)가 동작하기 위해 필요한 전압정보 등의 옵션 정보가 저장되는 곳이다.
상기 그룹 선택 로직(182)은 그룹 선택 신호(PBG_select<3:0>)에 따라서 인에이블 되어 제어로직(181)로부터 출력되는 페이지 버퍼 제어신호들을 각각 연결되는 PB 그룹으로 전달하는 스위칭 회로 등으로 구성될 수 있다.
제어 로직(181)에서 그룹 선택 신호(PBG_select<3:0>)를 출력하는 방법은 다음과 같다.
도 3은 본 발명의 실시 예에 따른 반도체 장치의 동작 방법을 설명하기 위한 동작 순서도이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 반도체 장치(100)에 전원이 입력되기 시작하면, 파워업 동작과 초기화 동작이 시작된다(S301).
파워업 동작을 하는 동안 반도체 장치(100)에 입력되는 전원전압의 레벨이 일정 전압레벨 이상이 되면, 로직 그룹(180)의 제어로직(181)은 자체적으로 캠셀 리드 명령 생성하고, 제어로직(181) 자신에게 입력한다(S303).
본 발명의 실시 예에 따라 제 1 플레인(110)의 캠셀부(111)에만 데이터가 저장되어 있고, 캠셀부(111)에 저장되어 있는 각각의 데이터의 사이즈는 1K 바이트를 넘지 않는다. 따라서 캠셀부(111)의 각각의 페이지들은 1K 바이트만 사용된다.
따라서 캠셀 리드 명령이 입력되면, 제어 로직(181)은 페이지 버퍼의 동작을 제어하기 위한 페이지 버퍼 제어신호를 출력하는 것과 동시에, 제 1 PB 그룹(141)을 선택하기 위한 그룹 선택신호(PBG_select<3:0>)를 출력한다(S305).
상기 그룹 선택신호(PBG_select<3:0>)는 제 1 PB그룹(141)을 선택하는 경우에는 그룹 선택 신호(PBG_select<3:0>)를 '1000' 으로 생성하여 출력할 수 있다.
이에 따라 그룹 선택 로직(182)에서는 제 1 PB 그룹(141)으로만 페이지 버퍼 제어신호가 전달되도록 하고, 나머지 제 2 내지 제 4 PB 그룹(142 내지 144)에는 페이지 버퍼 제어신호가 전달되지 못하게 한다.
상기 페이지 버퍼 제어신호가 제 1 PB 그룹(141)에 입력되면, 제 1 PB 그룹(141)만 동작하여 캠셀 리드 동작이 수행된다(S307).
반도체 메모리 장치(100)에 전원이 입력되어 파워업을 하는 동안 수행되는 캠셀 리드 동작에서는 옵션정보가 아니라, 디폴트(default)로 설정되는 독출전압 정보를 이용한다.
캠셀 리드에 의하여 독출된 캠셀부(111)의 데이터는 제 1 PB 그룹(141)의 페이지 버퍼(PB)들에 저장되고, 제 1 PB 그룹(141)에 저장된 데이터는 리페어 제어회로(190)와 로직 그룹(180)내의 옵션 정보 저장을 위한 레지스터(183)로 전송된다(S309).
파워업과 초기화 동작이 완료된 이후에(S311), 반도체 메모리 장치(100)는 대기 상태가 된다(S313).
이후에 반도에 메모리 장치(100)로 동작 명령이 입력되면, 제어 로직(181)은 입력된 동작 명령이 데이터 독출을 위한 독출 명령인지를 확인하고(S315), 독출 명령인 경우에 제 1 페이지 버퍼 블록(140)의 모든 페이지 버퍼 그룹을 선택하기 위한 그룹 선택신호(PBG_select<3:0)를 생성한다(S317). 제 1 내지 제4 PB 그룹(141 내지 144)을 모두 선택하기 위한 그룹 선택 신호(PBG_select<3:0>)는 '1111'로 생성될 수 있다.
그리고 일반적인 데이터 독출 동작이 수행된다(S319). 일반적인 데이터 독출 동작이 수행되면 제 1 페이지 버퍼 블록(140)의 모든 페이지 버퍼(PB)들이 데이터 독출을 위해 동작한다.
한편, 입력된 동작 명령이 독출 명령이 아니라면, 입력된 명령이 프로그램 명령인지를 확인한다(S321). 입력된 동작 명령이 프로그램 명령이라면, 프로그램 동작을 수행하고(S323), 다시 대기상태가 된다(S313).
제어 로직(181)은 프로그램 명령이 입력되는 경우에는, 상기 프로그램 명령과 함께 입력되는 데이터를 캠셀부(111)에 프로그램을 할지 또는 일반 메모리 셀에 프로그램할지에 상관없이 제 1 내지 제4 PB 그룹(141 내지 144)을 모두 선택하는 그룹 선택신호(PBG_select<3:0>)를 출력한다.
그러나 프로그램 명령도 아니라면, 소거 명령인지를 확인한다(S325). 소거 명령이 입력된 것으로 판단되면 소거 동작을 수행한다(S327). 도 3의 동작 설명을 하는데 있어서, 반도체 메모리 장치(100)에 입력되는 여러 가지 동작 명령중 리드명령, 프로그램 명령 및 소거 명령에 대해서만 나타내었다.
상술한 동작 설명을 하는데 있어서 본 발명의 실시 예에 따른 반도체 메모리 장치(100)는 전원이 입력되기 시작하는 파워업 동작 중에만 캠셀 리드 명령이 입력된다고 가정하였다. 그러나 파워업이 끝난 이후에도 사용자의 선택에 따라 캠셀리드를 하는 경우라면, 단계(S319)의 데이터 독출 명령 입력시에 캠셀 리드 명령인지를 확인하는 동작이 추가되게 한다. 캠셀 리드 명령이라고 판단되면 제어로직(181)은 제 1 PB 그룹(141)만을 선택하기 위한 그룹 선택신호(PBG_select<3:0>)를 생성한다.
상기 그룹 선택신호(PBG_select<3:0>)에 의하여 제 1 PB 그룹(141)만 동작한다.
이와 같이 캠셀 리드 동작에서, 캠셀부(111)에 저장된 데이터의 사이즈에 따라서 모든 페이지 버퍼(PB)들이 아니라 일부의 페이지 버퍼(PB; 본 발명의 실시 예에서는 제 1 PB 그룹(141))만이 동작하도록 제어신호 입력을 제어한다.
따라서 모든 페이지 버퍼(PB)들로 페이지 버퍼 제어신호를 입력할 때와 비교하여, 불필요한 페이지 버퍼(PB)들로 제어신호를 입력하기 위해 필요했던 전력이 필요하지 않게 되어 전력소모가 줄어든다.
특히 파워업과 같이 초기의 전원전압이 공급되기 시작하고 있는 시점에서는 캠셀 리드를 수행할 때, 불필요한 페이지 버퍼(PB)들에 입력되는 제어신호로 인한 전력낭비로 인하여 급격히 전압 강하가 발생될 수 있다. 그러나 캠셀 리드에 필요한 페이지 버퍼(PB)들만을 동작시킴으로써 전압강하를 방지하여 반도체 메모리 장치(100)의 동작 오류가 방지된다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
141 내지 144 : 제 1 내지 제 4 PB 그룹
181 : 제어로직 182 : 그룹 선택 로직
183 : 레지스터

Claims (12)

  1. 데이터 저장을 위한 제 1 메모리 셀들과, 리페어 어드레스 정보, 동작 전압 정보를 포함하는 옵션정보를 저장하는 제 2 메모리 셀들을 포함하는 메모리 셀 어레이; 및
    다수의 페이지 버퍼 그룹을 구비하는 페이지 버퍼 블록을 포함하고,
    상기 제 2 메모리 셀을 독출하는 경우, 상기 페이지 버퍼블록의 일부 페이지 버퍼 그룹을 활성화하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1항에 있어서,
    입력되는 독출 명령이 상기 제 2 메모리 셀을 독출하라는 명령인지 여부를 판단하여 상기 페이지 버퍼그룹 독출하라는 옵션 정보 관련 동작 명령인지에 따라서 페이지 버퍼 그룹들 중 일부를 선택하고, 선택된 페이지 버퍼 그룹에 페이지 버퍼 제어신호를 제공하기 위한 로직 그룹을 더 포함하는 반도체 메모리 장치.
  3. 제 2항에 있어서,
    상기 로직 그룹은,
    상기 동작 명령에 따라서 상기 페이지 버퍼 그룹의 동작을 제어하기 위한 페이지 버퍼 제어신호를 출력하고, 상기 동작 명령이 독출명령인 경우, 상기 제 1 메모리 셀들과 제 2 메모리 셀들 중 어떤 메모리 셀을 독출할지를 판단한 후, 그 판단결과에 따라 상기 페이지 버퍼 그룹들 중에 일부 또는 전체를 선택하는 그룹 선택 신호를 출력하는 제어 로직; 및
    상기 그룹 선택 신호에 의해 상기 페이지 버퍼 그룹들 중 일부 또는 전체를 선택하고, 선택된 페이지 버퍼 그룹에 상기 페이지 버퍼 제어신호를 전달하는 그룹 선택 로직
    을 포함하는 반도체 메모리 장치.
  4. 제 3항에 있어서,
    상기 제어로직은,
    상기 동작 명령이 상기 제 1 메모리 셀들을 독출 하는 명령인 것으로 판단되면, 상기 페이지 버퍼 블록 내의 모든 페이지 버퍼를 선택하기 위한 그룹 선택 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 3항에 있어서,
    상기 제어로직은,
    상기 동작 명령이 상기 제 2 메모리 셀들을 독출 하는 명령인 것으로 판단되면, 상기 제 2 메모리 셀들에 저장되는 옵션 정보의 크기에 따라 상기 페이지 버퍼 블록 내에 페이지 버퍼들 중 일부를 선택하기 위한 그룹 선택 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 3항에 있어서,
    상기 로직 그룹은,
    상기 제 2 메모리 셀들로부터 독출 되는 옵션정보가 저장되는 레지스터를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 3항에 있어서,
    상기 제어 로직은,
    상기 동작 명령이 프로그램 명령인 경우, 상기 페이지 버퍼 블록내의 모든 페이지 버퍼 그룹들을 선택하기 위한 그룹 선택 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 데이터 저장을 위한 메모리 셀들에 프로그램할 데이터를 임시저장하거나, 상기 메모리 셀들에 저장된 데이터를 독출하기 위한 페이지 버퍼들이 포함되는 페이지 버퍼 블록; 및
    상기 페이지 버퍼 블록의 페이지 버퍼들을 2개 이상의 페이지 버퍼 그룹으로 나누어, 입력되는 동작 명령에 따라서 페이지 버퍼 그룹들 중 일부 또는 전부를 선택하고, 선택된 페이지 버퍼 그룹에 페이지 버퍼 제어신호를 제공하기 위한 로직 그룹
    을 포함하는 반도체 메모리 장치.
  9. 제 8항에 있어서,
    상기 로직 그룹은,
    상기 동작 명령에 따라서 상기 페이지 버퍼 그룹의 동작을 제어하기 위한 페이지 버퍼 제어신호를 출력하고, 상기 동작 명령이 독출명령인 경우, 독출해야 하는 메모리 셀들에 연결되는 페이지 버퍼 그룹들을 판단하고, 그 판단결과에 따라 상기 페이지 버퍼 그룹들 중에 일부 또는 전체를 선택하는 그룹 선택 신호를 출력하는 제어 로직; 및
    상기 그룹 선택 신호에 의해 상기 페이지 버퍼 그룹들 중 일부 또는 전체를 선택하고, 선택된 페이지 버퍼 그룹에 상기 페이지 버퍼 제어신호를 전달하는 그룹 선택 로직
    을 포함하는 반도체 메모리 장치.
  10. 페이지 버퍼들을 두개 이상의 그룹으로 나누는 단계;
    입력되는 동작 명령이 독출 명령인 경우, 데이터 저장을 위한 제 1 메모리 셀들을 독출하기 위한 독출명령인지, 또는 옵션정보 저장을 위한 제 2 메모리 셀들을 독출하기 위한 독출명령인지 판단하는 단계;
    상기 제 2 메모리 셀들을 독출하기 위한 독출 명령인 경우, 상기 옵션 정보의 데이터 크기에 따라서 상기 여러 개의 페이지 버퍼 그룹 중 일부를 선택하는 단계; 및
    상기 선택된 페이지 버퍼 그룹에만 동작 제어신호를 인가하고, 상기 제 2 메모리 셀에 대한 데이터 독출을 수행하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  11. 제 10항에 있어서,
    상기 독출명령이 상기 제 1 메모리 셀들을 독출하기 위한 독출 명령인 경우, 상기 페이지 버퍼 그룹 전체를 선택하여 동작 제어신호를 인가하고 상기 제 1 메모리 셀들에 대한 독출 동작을 수행하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  12. 제 10항에 있어서,
    상기 옵션 정보는,
    리페어 어드레스 정보와,
    프로그램 동작을 수행하기 위한 프로그램 전압 정보와,
    독출 동작을 수행하기 위한 독출전압 정보와,
    소거 동작을 수행하기 위한 소거전압 정보를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
KR1020100002174A 2010-01-11 2010-01-11 반도체 메모리 장치 및 그 동작 방법 KR20110082274A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100002174A KR20110082274A (ko) 2010-01-11 2010-01-11 반도체 메모리 장치 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100002174A KR20110082274A (ko) 2010-01-11 2010-01-11 반도체 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20110082274A true KR20110082274A (ko) 2011-07-19

Family

ID=44920329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100002174A KR20110082274A (ko) 2010-01-11 2010-01-11 반도체 메모리 장치 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20110082274A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852815B2 (en) 2016-01-08 2017-12-26 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852815B2 (en) 2016-01-08 2017-12-26 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same

Similar Documents

Publication Publication Date Title
CN101369453B (zh) 闪存存储器设备和控制闪存存储器设备的方法
CN1905070B (zh) 能够存储多比特数据和单比特数据的闪存设备
US7760553B2 (en) Fuse circuit and flash memory device having the same
TWI605454B (zh) 半導體記憶體裝置
JP2009507326A (ja) 欠陥入出力線の修復用の再設定可能なメモリブロック冗長
JPWO2006126445A1 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法
JP2008181642A (ja) フラッシュメモリ装置及び動作方法及びプログラム方法及びデータ読み出し方法
CN110083554A (zh) 用于配置混合存储器模块的存储器的i/o的设备及方法
US20090244975A1 (en) Flash memory device and block selection circuit thereof
TW201320102A (zh) 非揮發性記憶體的寫入時序控制電路和控制方法
JP2005327434A (ja) Ｎａｎｄフラッシュメモリ素子のリダンダンシ回路
US7778096B2 (en) Flash memory device
KR100468635B1 (ko) 비휘발성 반도체 기억 장치 및 정보기기
US7551498B2 (en) Implementation of column redundancy for a flash memory with a high write parallelism
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
KR20090011195A (ko) 플래시 메모리 소자 및 프로그램 방법
KR20110082274A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20140124545A (ko) 비휘발성 메모리 및 이의 부트업 동작 방법
WO2007023545A1 (ja) 冗長救済機能を備える記憶装置
US8599593B2 (en) Memory system and method of operating the same
JP3872922B2 (ja) 半導体記憶装置及びメモリ混載ロジックｌｓｉ
KR20100115123A (ko) 불휘발성 메모리 소자 및 그 동작 방법
US8897048B2 (en) Semiconductor memory device and programming method thereof
KR100536491B1 (ko) 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를위한 어드레스 쉬프팅 방법
JP2005190648A (ja) フラッシュメモリ素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application