KR20100115123A - 불휘발성 메모리 소자 및 그 동작 방법 - Google Patents

불휘발성 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR20100115123A
KR20100115123A KR1020090033679A KR20090033679A KR20100115123A KR 20100115123 A KR20100115123 A KR 20100115123A KR 1020090033679 A KR1020090033679 A KR 1020090033679A KR 20090033679 A KR20090033679 A KR 20090033679A KR 20100115123 A KR20100115123 A KR 20100115123A
Authority
KR
South Korea
Prior art keywords
address
column
latch
column address
data
Prior art date
Application number
KR1020090033679A
Other languages
English (en)
Inventor
정승현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090033679A priority Critical patent/KR20100115123A/ko
Publication of KR20100115123A publication Critical patent/KR20100115123A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 메인 셀들과 리던던시 셀들을 포함하는 메모리 셀 어레이; 상기 메모리 셀 어레이에 프로그램할 데이터를 저장하거나 상기 메모리 셀 어레이로부터 독출된 데이터를 저장하는 페이지 버퍼들; 상기 메인 셀들 중 결함이 발생된 메모리 셀의 컬럼 어드레스를 저장하기 위한 캠(Content Addressable Memory; CAM)셀부; 상기 캠셀부에 저장된 컬럼 어드레스를 임시 저장하기 위한 래치부; 및 상기 래치부의 컬럼 어드레스를 리드하여 컬럼에 연결되는 페이지 버퍼에 소거 또는 프로그램 검증 패스 데이터가 입력되도록 하는 어드레스 카운터를 포함하는 불휘발성 메모리 소자 및 그 동작 방법을 제공한다.
리페어 컬럼 어드레스, 검증 패스 데이터 입력

Description

불휘발성 메모리 소자 및 그 동작 방법{Non volatile memory device and method of operating the same}
본 발명은 불휘발성 메모리 소자와 그 동작 방법에 관한 것이다.
전기적으로 프로그램(Program)과 소거(Erase)가 가능하며, 전원이 공급되지 않는 상태에서도 데이터가 소거되지 않고 저장 가능한 불휘발성 메모리 소자의 수요가 증가하고 있다. 그리고 많은 수의 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서, 메모리 셀의 고집적화 기술이 개발되고 있다.
불휘발성 메모리 소자에 있어서 메모리 셀에 결함이 있는 경우, 이를 리던던시 셀로 대체하는 리페어 과정을 거친다.
리페어를 위해서는 테스트를 통해서 결함이 발생한 컬럼 어드레스를 파악하여, 결함이 발생된 컬럼 어드레스를 캠(Content Addressable Memory; CAM)셀에 저장한다.
그리고 메모리 블록을 소거한 이후에는, 캠셀에 저장되어 있는 컬럼 어드레스에 따라 컬럼 스캔과 동시에 결함 컬럼과 연결된 페이지 버퍼에 강제로 소거가 패스되었다는 데이터를 입력함으로써 소거동작이 완료된다.
이를 위해서는 소거나 프로그램 동작을 시작하기 전에 모든 컬럼 어드레스에 대해서 리페어된 컬럼인지를 확인하고, 리페어된 컬럼에 연결되는 페이지 버퍼에는 패스데이터를 입력하고, 리페어되지 않는 컬럼에 연결되는 페이지 버퍼에는 초기화 데이터를 입력하는 과정을 수행한다. 이러한 과정은 모든 컬럼 어드레스가 리페어 컬럼 어드레스인지를 확인해야 하며, 모든 페이지 버퍼에 데이터를 입력해야 하기 때문에 수행하는 시간이 길다.
따라서 본 발명이 이루고자 하는 기술적 과제는 불휘발성 메모리 소자의 프로그램 또는 소거 동작시 리페어 정보만을 이용하여 리페어된 컬럼에 해당하는 페이지 버퍼에 소거 또는 프로그램 검증 패스 데이터를 입력 할 수 있는 불휘발성 메모리 소자 및 그 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
메인 셀들과 리던던시 셀들을 포함하는 메모리 셀 어레이; 상기 메모리 셀 어레이에 프로그램할 데이터를 저장하거나 상기 메모리 셀 어레이로부터 독출된 데이터를 저장하는 페이지 버퍼들; 상기 메인 셀들 중 결함이 발생된 메모리 셀의 컬럼 어드레스를 저장하기 위한 캠(Content Addressable Memory; CAM)셀부; 상기 캠셀부에 저장된 컬럼 어드레스를 임시 저장하기 위한 래치부; 및 상기 래치부의 컬럼 어드레스를 리드하여 컬럼에 연결되는 페이지 버퍼에 소거 또는 프로그램 검증 패스 데이터가 입력되도록 하는 어드레스 카운터를 포함한다.
상기 래치부는, 상기 컬럼 어드레스를 각각 저장하기 위한 어드레스 래치부들을 포함하는 것을 특징으로 한다.
상기 어드레스 래치부는, 다음번 어드레스 래치부에 저장된 컬럼 어드레스가 있는지 여부를 나타내는 플래그 정보가 저장되는 플래그부를 포함하는 것을 특징으로 한다.
상기 어드레스 카운터는, 상기 어드레스 래치부의 어드레스를 카운팅하여, 각각의 어드레스 래치부에 저장된 컬럼 어드레스 정보가 출력되게 하는 제 1 어드레스 카운터; 및 상기 제 1 어드레스 카운터에 의해 출력되는 컬럼 어드레스에 연결되는 페이지 버퍼를 상기 검증 패스 데이터가 입력되도록 선택하기 위한 어드레스 신호를 출력하는 제 2 어드레스 카운터를 포함한다.
상기 제 2 어드레스 카운터는, 상기 플래그부에 저장된 플래그 정보가 다음번 어드레스 래치부에 저장된 컬럼 어드레스가 없는 것을 나타내는 데이터 상태일 때 카운팅 동작을 종료하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자는,
정상적인 메모리 셀이 연결되는 비트라인들을 포함하는 제 1 비트라인 그룹과, 페일이 발생한 메모리 셀이 연결되는 비트라인들을 포함하는 제 2 비트라인 그룹 및 상기 제 2 비트라인 그룹을 대신하기 위한 제 3 비트라인 그룹들의 비트라인들 중 하나 이상의 비트라인에 연결되는 페이지 버퍼들을 포함하는 페이지 버퍼부; 상기 제 2 비트라인그룹에 포함된 비트라인들의 컬럼 어드레스 정보들이 각각 저장되는 래치부들이 포함되는 어드레스 래치부; 상기 어드레스 래치부에 저장된 컬럼 어드레스에 해당하는 비트라인에 연결되는 페이지 버퍼를 선택하는 어드레스 신호를 출력하는 어드레스 카운터; 및 상기 어드레스 신호에 따라 선택되는 페이지 버퍼에 소거 또는 프로그램 검증 패스에 해당하는 제 1 데이터를 저장하기 위한 데이터 입출력 경로를 제공하는 Y 디코더를 포함한다.
상기 어드레스 래치부는, 각각의 래치부에 다음번 래치부에 저장된 컬럼 어 드레스가 있는지 여부를 나타내는 플래그 정보가 저장되는 플래그부가 구성되는 것을 특징으로 한다.
상기 어드레스 카운터는, 상기 래치부의 어드레스를 카운팅하여, 각각의 래치부에 저장된 컬럼 어드레스 정보가 출력되게 하는 제 1 어드레스 카운터; 및 상기 제 1 어드레스 카운터에 의해 출력되는 컬럼 어드레스에 연결되는 페이지 버퍼를 상기 검증 패스 데이터가 입력되도록 선택하기 위한 어드레스 신호를 출력하는 제 2 어드레스 카운터를 포함한다.
상기 제 2 어드레스 카운터는, 상기 플래그부에 저장된 플래그 정보가 다음번 래치부에 저장된 컬럼 어드레스가 없는 것을 나타내는 데이터 상태일 때 카운팅 동작을 종료하는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
정상적인 메모리 셀이 연결되는 비트라인들을 포함하는 제 1 비트라인 그룹과, 페일이 발생한 메모리 셀이 연결되는 비트라인들을 포함하는 제 2 비트라인 그룹 및 상기 제 2 비트라인 그룹을 대신하기 위한 제 3 비트라인 그룹을 포함하는 메모리 셀 어레이와, 상기 제 1 내지 제 3 비트라인 그룹에 포함되는 비트라인들 중 하나 이상의 비트라인과 연결되는 페이지 버퍼들을 포함하는 불휘발성 메모리 소자가 제공되는 단계; 소거 검증 또는 프로그램 검증을 수행하기 위해서, 상기 제 2 비트라인 그룹에 포함되는 비트라인들의 컬럼 어드레스가 각각 저장되는 래치들의 어드레스를 카운팅하여 순차적으로 상기 컬럼 어드레스가 출력되도록 하는 단계; 상기 출력되는 상기 컬럼 어드레스를 이용하여 컬럼 어드레스 카운팅을 수행하 여, 상기 컬럼 어드레스에 해당하는 비트라인에 연결되는 페이지 버퍼를 선택하기 위한 제어신호를 출력하는 단계; 및 상기 선택된 검증 패스를 나타내는 제 1 데이터를 입력하는 단계를 포함한다.
상기 각각의 래치의 컬럼 어드레스가 출력되도록 한 후, 해당 래치에 저장된 플래그 정보를 확인하는 단계; 및 상기 플래그 정보가 다음번 래치부에 저장된 컬럼 어드레스가 없는 것을 나타내는 제 2 데이터 상태일 때 상기 래치들의 어드레스 카운팅을 중단하는 단계를 포함한다.
상기 래치들의 어드레스 카운팅이 중단된 후, 상기 소거 검증 또는 프로그램 검증을 수행하는 단계를 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 그 동작 방법은, 리페어된 컬럼과 연결되는 페이지 버퍼에 패스 데이터를 입력할 때, 모든 컬럼 어드레스를 확인하지 않고 리페어된 컬럼만을 선택하여 패스데이터 입력을 함으로써 리페어된 컬럼에 연결된 패스데이터를 입력하는 시간을 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 소자를 나타낸다.
도 1을 참조하면, 불휘발성 메모리 소자(100)는 메모리 셀 어레이(110), 페이지 버퍼부(120), Y 디코더(130), 캠셀 래치부(140), 제어부(150) 및 캠셀부(160)를 포함한다.
메모리 셀 어레이(110)는 메인 셀부(111) 및 리던던시 셀부(112)를 포함한다. 메인 셀부(111)는 데이터 저장을 위한 메인 셀들이 비트라인과 워드라인들에 연결되어 구성되고, 리던던시 셀부(112)는 메인셀부(111)에서 결함이 발생된 메인 셀이 연결된 비트라인에 대해 리페어되어 대체되는 비트라인들에 연결되는 리던던시 셀들을 포함한다. 비트라인들은 컬럼 어드레스에 따라서 선택된다.
페이지 버퍼부(120)는 하나 이상의 비트라인에 연결되고, 프로그램 또는 데이터 독출 동작을 위해 동작하는 페이지 버퍼들을 포함한다.
Y 디코더(130)는 제어부(150)의 제어신호에 따라서 선택되는 페이지 버퍼들 각각의 데이터 입출력 경로를 제공한다. Y 디코더(130)는 컬럼 먹스(131)와 디코더(132)를 포함한다.
컬럼 먹스(131)는 리페어 제어신호에 따라서 메인셀부(111) 또는 리던던시 셀부(112)에 연결된 페이지 버퍼를 선택하고, 디코더(132)는 어드레스 카운터(151)에서 입력되는 어드레스 신호를 디코딩하여 컬럼먹스(131)가 해당 컬럼에 연결된 페이지 버퍼를 선택하게 한다.
이때 리페어 제어신호가 입력되면, 컬럼 먹스(131)는 메인셀부(111)의 컬럼이 아닌 리던던시 셀부(112)의 컬럼을 리페어 정보에 따라 선택한다.
캠셀 래치부(140)는 불휘발성 메모리 소자(100)가 동작을 시작할 때, 캠셀부(160)에 저장된 옵션정보들과 리페어된 컬럼 어드레스가 저장된다. 캠셀 래치부(140)는 리페어된 컬럼 어드레스가 입력되기 위해서 제 1 내지 제 N 컬럼 어드레스 래치부(141)와 각각의 컬럼 어드레스 래치부마다 플래그부(142)가 포함된다.
제 1 내지 제 N 컬럼 어드레스 래치부(141-1 내지 141-N)는 캠 어드레스 카운터(152)로부터 입력되는 캠 래치 어드레스 카운팅 신호에 따라서 순차적으로 리페어된 컬럼 어드레스가 저장되는 래치 회로들이고, 플래그부(142)는 각각의 컬럼 어드레스 래치부마다 구성되고, 다음번 컬럼 어드레스 래치부에 저장된 데이터가 있는지 없는지를 확인하기 위한 것으로서 플래그 값이 '0'이면 다음번 컬럼 어드레스 래치부부터는 저장된 리페어 컬럼 어드레스가 없다는 것을 의미한다.
캠셀부(160)는 도 1에 나타난 바와 같이 별도의 저장부로 구성될 수도 있고, 메인셀부(111)에 일부를 지정하여 사용할 수 있다. 캠셀부(160)는 불휘발성 메모리 소자(100)의 동작에 필요한 다양한 옵션정보가 저장되고, 리페어 컬럼 어드레스가 저장된다.
제어부(150)는 동작 제어를 위한 어드레스 카운터(151)를 포함하고, 어드레스 카운터(151)는 캠 어드레스 카운터(152)를 포함한다.
어드레스 카운터(151)는 프로그램, 독출 또는 소거 동작 등에 필요한 어드레스 카운팅을 수행하고, 어드레스 신호를 Y 디코더(130)로 제공한다.
그리고 캠 어드레스 카운터(152)는 제 1 내지 제 N 컬럼 어드레스 래치부(141-1 내지 141-N)의 어드레스를 카운팅하여, 각각의 컬럼 어드레스 래치부에 저장되어 있는 리페어 컬럼 어드레스를 차례로 어드레스 카운터(151)로 전달한다.
어드레스 카운터(151)는 캠셀 래치부(140)에서 전달되는 리페어된 컬럼 어드레스에 해당하는 어드레스가 카운팅되면, 어드레스 신호를 Y 디코더(130)로 출력한다.
상기한 불휘발성 메모리 소자(100)의 동작을 상세히 설명하면 다음과 같다.
도 2는 불휘발성 메모리 소자의 초기 동작을 설명하기 위한 순서도이다.
도 2를 참조하면, 불휘발성 메모리 소자(100)는 전원이 입력되기 시작하면(S201), 초기화 동작을 수행하는데 캠셀부(160)에 저장된 옵션정보를 로딩하고(S203), 로딩된 옵션정보들을 캠셀 래치부(140)에 저장한다(S205).
그리고 초기화가 끝나면, 대기상태로서 외부에서 동작 명령이 입력되기를 기다린다.
불휘발성 메모리 소자(100)는 소거동작에서의 검증이나 프로그램 검증을 위해서 리페어된 컬럼인 비트라인에 연결되는 페이지 버퍼에 패스 데이터를 입력해야 한다.
이를 위해서 본 발명의 실시 예에서는 다음과 같이 동작한다.
도 3은 본 발명의 실시 예에 따른 리페어 컬럼 어드레스에 연결되는 페이지 버퍼에 데이터 입력을 하기 위한 동작을 설명하기 위한 순서도이다.
도 3은 소거 동작을 대표적으로 설명한 것으로, 프로그램 동작에서도 검증을 위해서 리페어된 컬럼에 연결된 페이지 버퍼에 패스 데이터를 입력하는 동작이 수행될 때는 동일한 방식으로 동작한다.
도 3을 참조하면, 소거 동작을 시작하면(S301), 리페어된 비트라인에 연결된 페이지 버퍼에 패스데이터를 입력해야 한다.
이를 위해서 캠 어드레스 카운터(152)의 카운팅 신호(CAM_ADD_Count)와 어드레스 카운터(151)의 카운팅 신호(ADD_Count)를 '0'으로 초기화하고(S303), 카운팅을 시작한다(S305).
제 1 컬럼 어드레스 카운터(141-1)에 저장된 리페어 컬럼 어드레스가 어드레스 카운터(151)로 입력되면(S307), 어드레스 카운터는 입력된 리페어 컬럼 어드레스까지 어드레스 카운팅을 수행하여 리페어제어신호를 Y 디코더(130)로 전송한다(S309).
Y 디코더(130)는 리페어 제어신호가 입력되는 컬럼에 연결된 페이지 버퍼에 패스 데이터를 입력한다.
그리고 캠 어드레스 카운터(152)는 제 1 컬럼 어드레스 래치부(141-1)에 연결된 플래그부(142)에 플래그를 확인한다(S311). 플래그가 '0'이라면 더 이상 저장된 리페어 컬럼 어드레스가 없음을 의미하고, 플래그가 '1'이라면 다음으로 저장된 리페어 컬럼 어드레스가 있음을 의미한다.
따라서 플래그가 '0'이면 패스데이터 입력 동작이 종료되고, 플래그가 '1'이면 캠 어드레스 카운터(152)가 어드레스 카운팅을 수행하여 제 2 컬럼 어드레스 래치부(141-1)에 저장된 리페어 컬럼 어드레스가 어드레스 카운터(151)로 전달된다.
어드레스 카운터(151)는 입력되는 리페어 컬럼 어드레스에 패스 데이터가 입력되도록 리페어 제어신호를 Y 디코더(130)로 전송한다.
상기와 같은 동작에 의해서, 리페어 컬럼 어드레스에 연결되지 않는 페이지 버퍼에 데이터를 입력하는 동작이 없이, 리페어 컬럼 어드레스에 연결된 페이지 버퍼만을 선택하여 패스 데이터를 입력하고, 더 이상의 리페어 컬럼 어드레스가 없을 때는 패스 데이터 입력 동작을 중단하여 패스데이터 입력 시간을 단축할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 소자를 나타낸다.
도 2는 불휘발성 메모리 소자의 초기 동작을 설명하기 위한 순서도이다.
도 3은 본 발명의 실시 예에 따른 리페어 컬럼 어드레스에 연결되는 페이지 버퍼에 데이터 입력을 하기 위한 동작을 설명하기 위한 순서도이다.
*도면의 주요 부분의 간단한 설명*
100 : 불휘발성 메모리 소자 110 : 메모리 셀 어레이
120 : 페이지 버퍼부 130 : Y 디코더
140 : 캠셀 래치부 150 : 제어부
160 : 캠셀부

Claims (12)

  1. 메인 셀들과 리던던시 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이에 프로그램할 데이터를 저장하거나 상기 메모리 셀 어레이로부터 독출된 데이터를 저장하는 페이지 버퍼들;
    상기 메인 셀들 중 결함이 발생된 메모리 셀의 컬럼 어드레스를 저장하기 위한 캠(Content Addressable Memory; CAM)셀부;
    상기 캠셀부에 저장된 컬럼 어드레스를 임시 저장하기 위한 래치부; 및
    상기 래치부의 컬럼 어드레스를 리드하여 컬럼에 연결되는 페이지 버퍼에 소거 또는 프로그램 검증 패스 데이터가 입력되도록 하는 어드레스 카운터
    를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 래치부는,
    상기 컬럼 어드레스를 각각 저장하기 위한 어드레스 래치부들을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제 2항에 있어서,
    상기 어드레스 래치부는,
    다음번 어드레스 래치부에 저장된 컬럼 어드레스가 있는지 여부를 나타내는 플래그 정보가 저장되는 플래그부를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 제 3항에 있어서,
    상기 어드레스 카운터는,
    상기 어드레스 래치부의 어드레스를 카운팅하여, 각각의 어드레스 래치부에 저장된 컬럼 어드레스 정보가 출력되게 하는 제 1 어드레스 카운터; 및
    상기 제 1 어드레스 카운터에 의해 출력되는 컬럼 어드레스에 연결되는 페이지 버퍼를 상기 검증 패스 데이터가 입력되도록 선택하기 위한 어드레스 신호를 출력하는 제 2 어드레스 카운터를 포함하는 불휘발성 메모리 소자.
  5. 제 4항에 있어서,
    상기 제 2 어드레스 카운터는,
    상기 플래그부에 저장된 플래그 정보가 다음번 어드레스 래치부에 저장된 컬럼 어드레스가 없는 것을 나타내는 데이터 상태일 때 카운팅 동작을 종료하는 것을 특징으로 하는 불휘발성 메모리 소자.
  6. 정상적인 메모리 셀이 연결되는 비트라인들을 포함하는 제 1 비트라인 그룹과, 페일이 발생한 메모리 셀이 연결되는 비트라인들을 포함하는 제 2 비트라인 그룹 및 상기 제 2 비트라인 그룹을 대신하기 위한 제 3 비트라인 그룹들의 비트라인 들 중 하나 이상의 비트라인에 연결되는 페이지 버퍼들을 포함하는 페이지 버퍼부;
    상기 제 2 비트라인그룹에 포함된 비트라인들의 컬럼 어드레스 정보들이 각각 저장되는 래치부들이 포함되는 어드레스 래치부;
    상기 어드레스 래치부에 저장된 컬럼 어드레스에 해당하는 비트라인에 연결되는 페이지 버퍼를 선택하는 어드레스 신호를 출력하는 어드레스 카운터; 및
    상기 어드레스 신호에 따라 선택되는 페이지 버퍼에 소거 또는 프로그램 검증 패스에 해당하는 제 1 데이터를 저장하기 위한 데이터 입출력 경로를 제공하는 Y 디코더
    를 포함하는 불휘발성 메모리 소자.
  7. 제 6항에 있어서,
    상기 어드레스 래치부는,
    각각의 래치부에 다음번 래치부에 저장된 컬럼 어드레스가 있는지 여부를 나타내는 플래그 정보가 저장되는 플래그부가 구성되는 것을 특징으로 하는 불휘발성 메모리 소자.
  8. 제 7항에 있어서,
    상기 어드레스 카운터는,
    상기 래치부의 어드레스를 카운팅하여, 각각의 래치부에 저장된 컬럼 어드레스 정보가 출력되게 하는 제 1 어드레스 카운터; 및
    상기 제 1 어드레스 카운터에 의해 출력되는 컬럼 어드레스에 연결되는 페이지 버퍼를 상기 검증 패스 데이터가 입력되도록 선택하기 위한 어드레스 신호를 출력하는 제 2 어드레스 카운터를 포함하는 불휘발성 메모리 소자.
  9. 제 8항에 있어서,
    상기 제 2 어드레스 카운터는,
    상기 플래그부에 저장된 플래그 정보가 다음번 래치부에 저장된 컬럼 어드레스가 없는 것을 나타내는 데이터 상태일 때 카운팅 동작을 종료하는 것을 특징으로 하는 불휘발성 메모리 소자.
  10. 정상적인 메모리 셀이 연결되는 비트라인들을 포함하는 제 1 비트라인 그룹과, 페일이 발생한 메모리 셀이 연결되는 비트라인들을 포함하는 제 2 비트라인 그룹 및 상기 제 2 비트라인 그룹을 대신하기 위한 제 3 비트라인 그룹을 포함하는 메모리 셀 어레이와, 상기 제 1 내지 제 3 비트라인 그룹에 포함되는 비트라인들 중 하나 이상의 비트라인과 연결되는 페이지 버퍼들을 포함하는 불휘발성 메모리 소자가 제공되는 단계;
    소거 검증 또는 프로그램 검증을 수행하기 위해서, 상기 제 2 비트라인 그룹에 포함되는 비트라인들의 컬럼 어드레스가 각각 저장되는 래치들의 어드레스를 카운팅하여 순차적으로 상기 컬럼 어드레스가 출력되도록 하는 단계; 및
    상기 출력되는 상기 컬럼 어드레스를 이용하여 컬럼 어드레스 카운팅을 수행 하여, 상기 컬럼 어드레스에 해당하는 비트라인에 연결되는 페이지 버퍼를 선택하기 위한 제어신호를 출력하는 단계; 및
    상기 선택된 검증 패스를 나타내는 제 1 데이터를 입력하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  11. 제 10항에 있어서,
    상기 각각의 래치의 컬럼 어드레스가 출력되도록 한 후, 해당 래치에 저장된 플래그 정보를 확인하는 단계; 및
    상기 플래그 정보가 다음번 래치부에 저장된 컬럼 어드레스가 없는 것을 나타내는 제 2 데이터 상태일 때 상기 래치들의 어드레스 카운팅을 중단하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  12. 제 11항에 있어서,
    상기 래치들의 어드레스 카운팅이 중단된 후, 상기 소거 검증 또는 프로그램 검증을 수행하는 단계를 포함하는 불휘발성 메모리 소자의 동작 방법.
KR1020090033679A 2009-04-17 2009-04-17 불휘발성 메모리 소자 및 그 동작 방법 KR20100115123A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090033679A KR20100115123A (ko) 2009-04-17 2009-04-17 불휘발성 메모리 소자 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090033679A KR20100115123A (ko) 2009-04-17 2009-04-17 불휘발성 메모리 소자 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20100115123A true KR20100115123A (ko) 2010-10-27

Family

ID=43134092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090033679A KR20100115123A (ko) 2009-04-17 2009-04-17 불휘발성 메모리 소자 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20100115123A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131569B1 (ko) * 2010-10-29 2012-04-04 주식회사 하이닉스반도체 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법
US8737147B2 (en) 2012-06-05 2014-05-27 SK Hynix Inc. Nonvolatile memory apparatus
KR20170103438A (ko) * 2016-03-04 2017-09-13 에스케이하이닉스 주식회사 어드레스 생성회로 및 그를 포함하는 반도체 메모리 장치
US9852815B2 (en) 2016-01-08 2017-12-26 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131569B1 (ko) * 2010-10-29 2012-04-04 주식회사 하이닉스반도체 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법
US8587978B2 (en) 2010-10-29 2013-11-19 SK Hynix Inc. Nonvolatile memory apparatus, repair circuit for the same, and method for reading code addressable memory data
US8737147B2 (en) 2012-06-05 2014-05-27 SK Hynix Inc. Nonvolatile memory apparatus
US9852815B2 (en) 2016-01-08 2017-12-26 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same
KR20170103438A (ko) * 2016-03-04 2017-09-13 에스케이하이닉스 주식회사 어드레스 생성회로 및 그를 포함하는 반도체 메모리 장치

Similar Documents

Publication Publication Date Title
CN101369453B (zh) 闪存存储器设备和控制闪存存储器设备的方法
KR102117633B1 (ko) 셀프 리페어 장치
KR100634414B1 (ko) 에러 검출용 패러티 발생기를 구비한 낸드 플래시 메모리 장치 및 그것의 에러 검출 방법
KR101936354B1 (ko) 메모리 장치 및 이의 테스트 방법
US7739560B2 (en) Nonvolatile semiconductor memory device and method of self-testing the same
US20100195425A1 (en) Semiconductor device, semiconductor package and memory repair method
US20120075943A1 (en) Method and Apparatus for Memory Repair With Redundant Columns
US20190237155A1 (en) Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks
KR101967270B1 (ko) 메모리 장치 및 이의 테스트 방법
US8977912B2 (en) Method and apparatus for repairing memory
KR102253011B1 (ko) 리페어 회로 및 이를 포함하는 반도체 메모리 장치
KR20150002004A (ko) 비휘발성 메모리 및 이를 포함하는 반도체 장치
CN112634960B (zh) 存储器及其寻址方法
KR20100115123A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR100865824B1 (ko) 메모리 소자 및 리페어 방법
US20120269018A1 (en) Memory system having memory and memory controller and operation method thereof
US20140313841A1 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
US8634261B2 (en) Semiconductor memory device and method of operating the same
US11341011B2 (en) Repair circuit and memory device including the same
KR20100085657A (ko) 불휘발성 메모리 소자 및 그 동작 방법
US20100329027A1 (en) Nonvolatile memory device and method of operating the same
KR100938085B1 (ko) 메모리 소자 및 소거 검증 방법
KR100609573B1 (ko) 플래시 메모리 장치 및 그의 테스트 방법
KR101184305B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR100933839B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination