CN101345134A - 层叠电容器 - Google Patents
层叠电容器 Download PDFInfo
- Publication number
- CN101345134A CN101345134A CNA2008101280324A CN200810128032A CN101345134A CN 101345134 A CN101345134 A CN 101345134A CN A2008101280324 A CNA2008101280324 A CN A2008101280324A CN 200810128032 A CN200810128032 A CN 200810128032A CN 101345134 A CN101345134 A CN 101345134A
- Authority
- CN
- China
- Prior art keywords
- electrode
- internal electrode
- lead division
- inside middle
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 109
- 239000012212 insulator Substances 0.000 claims abstract description 49
- 230000003068 static effect Effects 0.000 claims description 107
- 239000000203 mixture Substances 0.000 claims description 93
- 238000010030 laminating Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 20
- 239000000919 ceramic Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 239000010953 base metal Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001802 infusion Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明的层叠电容器,具备:电容器素体,层叠有多个绝缘体层;第1及第2端子电极,配置在电容器素体的外表面中在与多个绝缘体层的层叠方向平行的方向上延伸的一个外表面上;第1内部电极群,具有与第1端子电极连接的第1内部电极,和与第2端子电极连接的第2内部电极;第2内部电极群,具有与第1端子电极连接的第3内部电极,与第2端子电极连接的第4内部电极,不与第1及第2端子电极连接的至少一个中间内部电极,第1及第2内部电极,以在第1及第2内部电极之间以形成一个静电容量成分的方式,夹持绝缘体层而配置,第3及第4内部电极,和中间内部电极,以在第3及第4内部电极之间形成多个静电容量成分的方式,夹持绝缘体层而配置。
Description
技术领域
本发明涉及一种层叠电容器。
背景技术
作为层叠电容器,具备:层叠有多个绝缘体层的电容器素体、以夹持绝缘体层并相对的方式配置的分别多个第1内部电极以及第2内部电极、配置在电容器素体的外表面的平行于多个绝缘体层的层叠方向的方向上延伸的一个外表面上的第1以及第2的端子电极;众所周知多个第1内部电极与第1端子电极连接,多个第2内部电极与第2端子电极连接(例如参照日本专利特开2004-140183号公报)。在日本专利特开2004-140183号公报记载的陶瓷电子部件中,由于第1以及第2端子电极配置在同一个外表面上,因此使层叠电容器内的电流的路径变短,可降低等效串联电感(ESL)。
发明内容
但是,在为了去除噪声而与在电子设备的电源电路等连接的层叠电容器中,需要在宽频带区域发挥去除噪声的效果,为此,要求在宽频带区域上具有低阻抗。可是,在日本专利特开2004-140183号公报记载的层叠电容器中,没有对在宽频带区域上降低阻抗进行研究。因此,在日本专利特开2004-140183号公报记载的层叠电容器中,不能够在宽频带区域上降低阻抗,存在在宽频带区域上难以有效地去除噪声问题。
本发明是为了解决上问题,其目的是提供一种可维持低的等效串联电感,并在宽频带区域上具有低阻抗的层叠电容器。
本发明所涉及的层叠电容器具备:电容器素体,层叠有多个绝缘体层;第1及第2端子电极,配置在电容器素体的外表面中在与多个绝缘体层的层叠方向平行的方向上延伸的一个外表面上;第1内部电极群,具有与第1端子电极连接的第1内部电极,和与第2端子电极连接的第2内部电极;第2内部电极群,具有与第1端子电极连接的第3内部电极,与第2端子电极连接的第4内部电极,和不与第1以及第2端子电极连接的至少一个中间内部电极,第1及第2内部电极,以在第1以及第2内部电极之间以形成一个静电容量成分的方式,夹持绝缘体层而配置,第3及第4内部电极,和中间内部电极,以在第3以及第4内部电极之间形成多个静电容量成分的方式,夹持绝缘体层而配置。
在本发明所涉及的层叠电容器中,在第1内部电极群中形成一个静电容量成分,在第2内部电极群中形成多个静电容量成分。此时,由于多个静电容量成分串联连接,因此上述多个静电容量成分的合成静电容量,比上述一个静电容量成分的静电容量小。所以,基于第1内部电极群中的一个静电容量成分的自共振频率,和基于第2内部电极群中的多个静电容量成分的自共振频率是不同的,从而可实现在宽频带区域上的低阻抗化。因为多个静电容量成分的合成静电容量比一个静电容量成分的静电容量小,所以基于上述多个静电容量成分的自共振频率比基于上述一个静电容量成分的自共振频率高。
另外,在本发明中,由于第1以及第2端子电极配置在一个外表面上,因此形成在层叠电容器内的电流的路径较短,从而可降低层叠电容器的等效串联电感。
优选,第2内部电极群,作为至少一个中间内部电极,具有与第3以及第4内部电极相对的第1中间内部电极。另外,第2内部电极群,作为至少一个中间内部电极,具有第2~第4中间内部电极,第2中间内部电极,与第3内部电极以及第3中间内部电极相对,第4中间内部电极,与第4内部电极以及第3中间内部电极相对。
优选,在第2内部电极群中,包含两种内部电极群,分别是具有第1中间内部电极的内部电极群,和具有第2~第4中间内部电极的内部电极群,上述第1中间内部电极,与上述第3以及第4内部电极相对,上述第2中间内部电极,与上述第3内部电极以及上述第3中间内部电极相对,上述第4中间内部电极,与上述第4内部电极以及上述第3中间内部电极相对。在此情况下,由于在第2内部电极群中包含了两种的内部电极群,因此可进一步实现在宽频带区域上的低阻抗化。具有第2~第4中间内部电极的内部电极群,比具有第1中间内部电极的内部电极群,具有的串联连接的静电容量成分数量多,因此其合成静电容量变小。因此,基于第1内部电极群中的一个静电容量成分的自共振频率,基于具有第1中间内部电极的内部电极群中的多个静电容量成分的自共振频率,以及基于具有第2~第4中间内部电极的内部电极群中的多个静电容量成分的自共振频率,均不相同。
优选,第1内部电极具有与第1端子电极连接的第1引出部,第2内部电极具有与第2端子电极连接的第2引出部,第3内部电极具有与第1端子电极连接的第3引出部,第4内部电极具有与第2端子电极连接的第4引出部,第3以及第4引出部的宽度,比第1以及第2引出部的宽度大。在此情况下,在第2内部电极群中的多个静电容量成分的等效串联电感,比在第1内部电极群中的一个静电容量成分的等效串联电感低。其结果,可进一步降低层叠电容器的等效串联电感。
但是,即使使第1以及第2引出部的宽度比第3以及第4的引出部的宽度宽,也可以降低等效串联电感。电容的自共振频率,一般是随着电容的等效串联电感变小而增高。因此,在第1以及第2引出部的宽度比第3以及第4引出部的宽度要宽的情况下,基于一个静电容量成分的自共振频率,与基于多个静电容量成分的自共振频率相接近,因此妨碍了在宽频带区域上的低阻抗化。
优选,第1内部电极具有与第1端子电极连接的第1引出部,第2内部电极具有与第2端子电极连接的第2引出部,第3内部电极具有与第1端子电极连接的第3引出部,第4内部电极具有与第2端子电极连接的第4引出部,第3引出部与第4引出部的距离,比第1引出部与第2引出部的距离小。在此情况下,第2内部电极群中的多个静电容量成分的等效串联电感低于第1内部电极群中的一个静电容量成分的等效串联电感。其结果,可进一步降低层叠电容器的等效串联电感能。
但是,即使使第1引出部与第2引出部的距离比第3引出部与第4引出部的距离小,也可降低等效串联电感。如上所述电容的自共振频率随着电容的等效串联电感变小而增高。因此,在第1引出部与第2引出部的距离比第3引出部与第4引出部的距离小的情况下,基于一个静电容量成分的自共振频率,和基于多个静电容量成分的自共振频率相接近,从而妨碍了在宽频带区域上的低阻抗化。
优选,第1以及第2内部电极群,在电容器素体内沿着多个绝缘体层的层叠方向配置。
优选,配置有所述第1以及第2端子电极的所述外表面,构成相对其它部件的安装面。
根据本发明,能够提供一种维持低的等效串联电感,并在宽频带区域上具有低阻抗的层叠电容器。
通过以下的详细描述和附图,可进一步充分理解本发明,但该详细描述和附图仅以举例说明的形式而给出,因此,不能将该详细描述和附图理解为对本发明的限制。
通过以下给出的详细描述,可使本发明的可应用范围变得更清楚。但是必须理解的是,用来说明本发明的优选实施方式的详细描述和附图是仅以举例说明的形式而给出的,对于本领域技术人员而言显而易见,本发明的技术思想和范围内包括各种变化和变形方式。
附图说明
图1是表示第1实施方式所涉及的层叠电容器的概略立体图。
图2是表示第1实施方式所涉及的层叠电容器的概略立体图。
图3是包含于第1实施方式所涉及的层叠电容器的电容器素体的分解立体图。
图4是表示内部电极的构成的图。
图5是表示内部电极的构成的图。
图6是表示内部电极的构成的图。
图7是表示在第1实施方式所涉及的层叠型滤波器中阻抗的频率特性的曲线图。
图8是表示在第1实施方式的变形例中各个内部电极的构成的图。
图9是表示在第1实施方式的变形例中各个内部电极的构成的图。
图10是表示在第1实施方式的变形例中各个内部电极的构成的图。
图11是表示第2实施方式所涉及的层叠电容器的概略立体图。
图12是包含于第2实施方式所涉及的层叠电容器的电容器素体的分解立体图。
图13是表示内部电极的构成的图。
图14是表示内部电极的构成的图。
图15是表示在第2实施方式所涉及的层叠型滤波器中阻抗的频率特性的曲线图。
图16是表示在第2实施方式的变形例中各个内部电极的构成的图。
图17是表示在第2实施方式的变形例中各个内部电极的构成的图。
图18是表示在第2实施方式的变形例中各个内部电极的构成的图。
图19是表示在第2实施方式的变形例中各个内部电极的构成的图。
具体实施方式
以下参照附图,就有关本发明的优选实施方式加以详细地说明。另外,在说明中,在具有同一要素或同一功能的要素中使用同一符号从而省略重复说明。
第1实施方式
参照图1~图6就有关第1实施方式所涉及的层叠电容器C1的构成加以说明。图1以及图2是表示第1实施方式所涉及的层叠电容器的概略立体图。图3是包含于第1实施方式所涉及的层叠电容器的电容器素体的分解立体图。图4~图6的(a)以及(b)是表示各个内部电极的构成的图。
层叠电容器C1,如图1以及图2所示,具备大致长方体形的电容器素体1、第1端子电极40以及第2端子电极42。
电容器素体1包含互相相对的第1端面2以及第2端面3、互相相对的第1侧面4以及第2侧面5、互相相对的第3侧面6以及第4侧面7。第1侧面4以及第2侧面5以连接第1以及第2端面2、3的方式在第1以及第2端面2、3相对的第1方向上延伸。第3侧面6以及第4侧面7以连接第1以及第2端面2、3的方式在第1以及第2端面2、3相对的第1方向上延伸。第1方向、第1与第2侧面4、5相对的第2方向、以及第3与第4侧面6、7相对的第3方向互相垂直。在本实施方式中,第2侧面5成为对其他的部件(例如电路基板或者电子部件等)的安装面。
电容器素体1,如图3所示,具有多个绝缘体层9。电容器素体1通过将多个绝缘体层9在第1及第2端面2、3相对的第1方向上进行层叠而构成,并具有介电特性。各个绝缘体层9由含有例如介电体陶瓷(BaTiO3类、Ba(Ti,Zr)O3类、或者(Ba,Ca)TiO3类等的介电体陶瓷)的陶瓷生片的烧结体构成。在实际的层叠电容器C1中,各个绝缘体层9以互相之间的边界不能够用目视辨认的程度而被一体化。
层叠电容器C1,如图3所示,具备多个第1内部电极群10以及多个第2内部电极群20。各个第1内部电极群10具有第1内部电极11以及第2内部电极15。各个第2内部电极群20具有第3内部电极21、第4内部电极25、以及第1中间内部电极30;或者具有第3内部电极21、第4内部电极25、第2中间内部电极31、第3中间内部电极32、以及第4中间内部电极33。各个内部电极11、15、21、25、30~33(第1内部电极群10以及第2内部电极群20),配置在电容器素体1的内部。第1以及第2内部电极群10、20在电容器素体内沿着第1方向而被配置。各个内部电极11、15、21、25、30~33,作为层叠型的电气元件的内部电极,由通常所使用的导电性材料(例如贱金属的Ni等)构成。各个内部电极11、15、21、25、30~33由作为含有所述导电性材料的导电性膏的烧结体来构成。
各个第1内部电极11,如图4(a)所示,具有主电极部12、以端部露出于第2侧面5的方式从主电极部12延伸的第1引出部13。主电极部12和第1引出部13一体形成。第1引出部13从主电极部12的第2侧面5侧的长边上的靠近第3侧面6的部分向着第2侧面5延伸。
各个第2内部电极15,如图4(b)所示,具有矩形的主电极部16、以端部露出于第2侧面5的方式从主电极部16延伸的第2引出部17。主电极部16和第2引出部17一体形成。第2引出部17从主电极部16的第2侧面5侧的长边上的靠近第4侧面7的部分向着第2侧面5延伸。
第1内部电极11的主电极部12和第2内部电极15的主电极部16夹持着绝缘体层9相对。在绝缘体层9内,与第1内部电极11的主电极部12和第2内部电极15的主电极部16重叠的部分是实质性地生成一个静电容量成分的领域。即,第1内部电极11和第2内部电极15,以在该第1以及第2内部电极11、15之间形成一个静电容量成分的方式夹持着绝缘体层9而配置。
各个第3内部电极21,如图5(a)所示,具有矩形的主电极部22、以端部露出于第2侧面5的方式从主电极部22延伸的第3引出部23。主电极部22和第3引出部23一体形成。第3引出部23从主电极部22的第2侧面5侧的长边上的靠近第3侧面6的部分向着第2侧面5延伸。主电极部22的面积比主电极部12、16的面积小。
各个第4内部电极25,如图5(a)所示,具有矩形的主电极部26、以端部露出于第2侧面5的方式从主电极部26延伸的第4引出部27。主电极部26和第4引出部27一体形成。第4引出部27从主电极部26的第2侧面5侧的长边上的靠近第4侧面7的部分向着第2侧面5延伸。第3内部电极21和第4内部电极25位于同一个层。主电极部26的面积比主电极部12、16的面积小。
第1中间内部电极30位于与第3以及第4内部电极21、25不同的层。即,第1中间内部电极30夹持着绝缘体层9,与第3以及第4内部电极21、25(主电极部22、26)相对。
在绝缘体9中,与第3内部电极21的主电极部22和第1中间内部电极30重叠的部分是实质性地产生一个静电容量成分的领域。在绝缘体9中,第4内部电极25的主电极部26和第1中间内部电极30重叠的部分是实质性地产生一个静电容量成分的领域。即,第3内部电极21、第4内部电极25、以及第1中间内部电极30以在该第3及第4内部电极21、25之间形成两个静电容量成分的方式夹持绝缘体层9而配置。形成于第3以及第4内部电极21、25之间的两个静电容量成分串联连接。
第3中间内部电极32如图6(a)所示位于与第3以及第4内部电极21、25同一个层。即,第3中间内部电极32位于第3以及第4内部电极21、25之间。第3及第4内部电极21、25,与第3中间内部电极32在从第3侧面6向第4侧面7的方向上按照第3内部电极21、第3中间内部电极32、第4内部电极25的顺序配置。
第2以及第4中间内部电极31、33,如图6(b)所示,位于同一个层,第3及第4内部电极21、25,与第3中间内部电极32位于不同的层。即,第2中间内部电极31,夹持着绝缘体层9,与第3内部电极21(主电极部22)以及第3中间内部电极32相对。第4中间内部电极33,夹持着绝缘体层9,与第4内部电极25(主电极部26)以及第3中间内部电极32相对。
在绝缘体层9中,与第3内部电极21的主电极部22和第2中间内部电极31重叠的部分是实质性地产生一个静电容量成分的领域。在绝缘体9中,与第2内中间内部电极31和第3中间内部电极32重叠的部分是实质性地产生一个静电容量成分的领域。在绝缘体9中,与第3中间内部电极32和第4中间内部电极33重叠的部分是实质性地产生一个静电容量成分的领域。与第4内部电极25的主电极部26和第4中间内部电极33重叠的部分是实质性地产生一个静电容量成分的领域。即,第3内部电极21、第4内部电极25、第2~第4中间内部电极31~33,以在该第3及第4内部电极21、25之间形成四个静电容量成分的方式夹持绝缘体层9配置。形成于第3以及第4内部电极21、25之间的四个静电容量成分串联连接。
在第2内部电极群20中包含两种内部电极群,分别是,具有第3及第4内部电极21、25、和第1中间内部电极30的第2内部电极群20a,以及具有第3及第4内部电极21、25、和第2~第4中间内部电极31~33的第2内部电极群20b。
第3以及第4引出部23、27的宽度(W2、W3)设定为比第1以及第2引出部13、17的宽度(W1)宽。即,在第3以及第4引出部23、27的露出于第2侧面5的部分的长度,设定为比第1以及第2引出部13、17的露出于第2侧面5的部分的长度长。具有第2内部电极群20b的第3以及第4内部电极21、25的第3以及第4引出部23、27的宽度(W3),设定为比具有第2内部电极群20a的第3以及第4内部电极21、25的第3以及第4引出部23、27的宽度(W2)宽。即,第2内部电极群20b的第3以及第4引出部23、27的露出于第2侧面5的部分的长度设定为比第2内部电极群20a的第3以及第4引出部23、27的露出于第2侧面5的部分的长度长。各个引出部13、17、23、27的宽度为该引出部13、17、23、27在第3方向上的长度。
第1以及第2端面2、3,在第1内部电极11和第2内部电极15的相对方向上相对。因此,层叠电容器C1在安装于其他部件的状态下,第1~第4内部电极11、15、21、25和第1~第4中间内部电极30~33在相对其他部件的安装面(安装层叠电容器C1的面)垂直的方向上延伸。
第1端子电极40配置在电容器素体1的第2侧面5上。第1端子电极40,以完全覆盖第1引出部13的露出于第2侧面5的部分,和第3引出部23的露出于第2侧面5的部分的方式在第1方向上延伸而形成。第1端子电极40与各个第1以及第3引出部13、23物理且电连接。由此,全部第1以及第3内部电极11、21与第1端子电极40物理且电连接。
第2端子电极42配置在电容器素体1的第2侧面5上。第2端子电极42,以完全覆盖第2引出部17的露出于第2侧面5的部分,和第4引出部27的露出于第2侧面5的部分的方式在第1方向上延伸而形成。第2端子电极42与各个第2以及第4引出部17、27物理且电连接。由此,全部第2以及第4内部电极15、25与第2端子电极42物理且电连接。
第1以及第2端子电极40、42,通过将含有例如导电性金属粉末和玻璃粉的导电性膏涂布于电容器素体1的外表面并烧结而形成。根据需要,也可以在烧结的第1以及第2端子电极40、42的上面形成电镀层。可以通过浸渍法或者印刷法等来进行导电性膏的涂布。第1以及第2端子电极40、42在电容器素体1的表面上互相电绝缘而形成。
如以上所述,在第1实施方式中,在第1内部电极群10中形成一个静电容量成分,在第2内部电极群20a中形成两个静电容量成分,在第2内部电极群20b中形成四个静电容量成分。由第2内部电极群20a形成的两个静电容量成分串联连接,由第2内部电极群20b形成的四个静电容量成分串联连接。因此,由第2内部电极群20b形成的四个静电容量成分的合成静电容量,比由第2内部电极群20a形成的两个静电容量成分的合成静电容量小,由第2内部电极群20a形成的两个静电容量成分的合成静电容量,比由第1内部电极群10形成的静电容量成分的静电容量小。
一般来说,电容的自共振频率(fr),在设该电容的等效串联电感作为L,静电容量作为C时,可由下式表示:
fr=(2π(L×C)1/2)-1
因此,通过改变电容器的等效串联电感或者静电容量,可以改变电容的自共振频率。此时,静电容量如果变小,则自共振频率就会变高。等效串联电感如果变低,则自共振频率就会变高。
在第1实施方式中,基于第1内部电极群10中的一个静电容量成分的自共振频率(fr1)、基于第2内部电极群20a中的两个静电容量成分的自共振频率(fr21)以及基于第2内部电极群20b中的四个静电容量成分的自共振频率(fr22)的相互关系为:
fr1<fr21<fr22
其结果,如图7所示,能够实现在宽频带区域上的低阻抗化。图7是表示第1实施方式所涉及的层叠电容器C1的频率(Hz)-阻抗(Ω)特性的曲线图。在图7所示的曲线图中,横轴表示频率(Hz),纵轴表示阻抗(Ω)。
在本实施方式中,由于第1以及第2端子电极40、42配置在电容器素体1的第2侧面5,因此形成在层叠电容器C1内的电流的路径比较短。其结果,可降低层叠电容器C1的等效串联电感。
在本实施方式中,第1以及第2引出部13、17的宽度(W1)、第2内部电极群20a中的第3以及第4引出部23、27的宽度(W2)以及第2内部电极群20b中的第3以及第4引出部23、27的宽度(W3)的关系设定为:
W1<W2<W3
由此,第1内部电极群10中的一个静电容量成分的等效串联电感(L1)、第2内部电极群20a中的两个静电容量成分的等效串联电感(L21)以及第2内部电极群20b中的四个静电容量成分的等效串联电感(L22)的关系成为:
L1>L21>L22
其结果,可进一步降低层叠电容器C1的等效串联电感。
但是,即使将各个引出部13、17、23、27的宽度(W1、W2、W3)的关系设定为:
W1>W2>W3
也可以由此降低层叠电容器C1的等效串联电感,但是,当各个引出部13、17、23、27的宽度(W1、W2、W3)的关系为:
W1>W2>W3时,
各个自共振频率(fr1、fr21、fr22)的值就会变得相接近,妨碍在宽频带区域上的低阻抗化,因此不优选。
以下是根据图8~图10就有关第1实施方式所涉及的层叠电容器C1的变形例加以说明。本变形例所涉及的层叠电容器,与上述实施方式的层叠电容器C1的不同点在于第1~第4内部电极11、15、21、25的形状。图8~图10的(a)以及(b)表示在第1实施方式的变形例中各个内部电极的构成的图。
如图8~图10所示,第1引出部13与第2引出部17的距离(D1)、第2内部电极群20a中的第3引出部23与第4引出部27的距离(D2)以及第2内部电极群20b中的第3引出部23与第4引出部27的距离(D3)的关系设定为:
D1>D2>D3
所谓第1引出部13与第2引出部17的距离(D1)具体是指,第1引出部13和第1端子电极40的连接点,与第2引出部17和第2端子电极42的连接点之间的最短直线距离。所谓第3引出部23与第4引出部27的距离(D2、D3)具体是指,第3引出部23和第1端子电极40的连接点,与第4引出部27和第2端子电极42的连接点之间的最短直线距离。
即使是在本变形例中,基于第1内部电极群10中的一个静电容量成分的自共振频率(fr1)、基于第2内部电极群20a中的两个静电容量成分的自共振频率(fr21)以及基于第2内部电极群20b中的四个静电容量成分的自共振频率(fr22)的关系仍为:
fr1<fr21<fr22
其结果,能够实现在宽频带区域上的低阻抗化。
第1内部电极群10中的一个静电容量成分的等效串联电感(L1)、第2内部电极群20a中的两个静电容量成分的等效串联电感(L21)以及第2内部电极群20b中的四个静电容量成分的等效串联电感(L22)的关系为:
L1>L21>L22
其结果,可进一步降低层叠电容器C1的等效串联电感。
但是,即使将各个引出部13、17、23、27之间的距离(D1、D2、D3)的关系设定为:
D1<D2<D3
也可以由此降低层叠电容器C1的等效串联电感,但是,当各个引出部13、17、23、27之间的距离(D1、D2、D3)的关系为:
D1<D2<D3时,
各个自共振频率(fr1、fr21、fr22)的值就会变得相接近,妨碍在宽频带区域上的低阻抗化,因此不优选。
第2实施方式
参照图11~图14,就有关第2实施方式所涉及的层叠电容器C2的构成加以说明。图11是表示第2实施方式所涉及的层叠电容器的概略立体图。图12是包含于第2实施方式所涉及的层叠电容器的电容器素体的分解立体图。图13以及图14的(a)以及(b)是表示各个内部电极的构成的图。
层叠电容器C2,如图11所示,具备大致长方体形的电容器素体1、第1端子电极80以及第2端子电极82。在本实施方式中,第2侧面5为对其他部件(例如电路基板或者电子部件)的安装面。
层叠电容器C2,如图12所示,具备多个第1内部电极群10以及多个第2内部电极群20。各个第1内部电极群10具有第1内部电极51以及第2内部电极55。各个第2内部电极群20具有第3内部电极61、第4内部电极65以及第1中间内部电极70。各个内部电极51、55、61、65、70,配置在电容器素体1的内部。各个内部电极51、55、61、65、70,作为层叠型的电气元件的内部电极,由通常所使用的导电性材料(例如贱金属的Ni等)构成的。各个内部电极51、55、61、65、70由作为含有所述导电性材料的导电性膏的烧结体来构成的。
各个第1内部电极51,如图13(a)所示,具有矩形的主电极部52、以端部露出于第1~第3侧面4、5、6的方式从主电极部52延伸的第1引出部53。主电极部52和第1引出部53一体形成。第一引出部53从主电极部52的靠近第3侧面6的端部向第1~第3侧面4、5、6延伸。
各个第2内部电极55,如图13(a)所示,具有矩形的主电极部56、以端部露出于第1、第2以及第4侧面4、5、7的方式从主电极部56延伸的第2引出部57。主电极部56和第2引出部57一体形成。第2引出部57从主电极部56的靠近第4侧面7的端部向着第1、第2以及第4侧面4、5、7延伸。
第1内部电极51的主电极部52和第2内部电极55的主电极部56夹持着绝缘体层9相对。在绝缘体层9内,与第1内部电极51的主电极部52和第2内部电极55的主电极部56重叠的部分是实质性地生成一个静电容量成分的领域。即,第1内部电极51和第2内部电极55,以在该第1以及第2内部电极51、55之间形成一个静电容量成分的方式夹持着绝缘体层9而配置。
各个第3内部电极61,如图14(a)所示,具有矩形的主电极部62、以端部露出于第1~第3侧面4、5、6的方式从主电极部62延伸的第3引出部63。主电极部62和第3引出部63一体形成。第3引出部63从主电极部62的靠近第3侧面6的端部向着第1~第3侧面4、5、6延伸。主电极部62的面积比主电极部52、56的面积小。
各个第4内部电极65,如图14(a)所示,具有矩形的主电极部66、以端部露出于第1、第2以及第4侧面4、5、7的方式从主电极部66延伸的第4引出部67。主电极部66和第4引出部67一体形成。第4引出部67从主电极部66的靠近第4侧面7的端部向着第1、第2以及第4侧面4、5、7延伸。第3内部电极61和第4内部电极65位于同一个层。主电极部66的面积比主电极部52、56的面积小。
第1中间内部电极70位于与第3以及第4内部电极61、65不同的层。即,第1中间内部电极70夹持着绝缘体层9,与第3以及第4内部电极61、65(主电极部62、66)相对。
在绝缘体9中,与第3内部电极61的主电极部62和第1中间内部电极70重叠的部分是实质性地产生一个静电容量成分的领域。在绝缘体9中,与第4内部电极65的主电极部66和第1中间内部电极70重叠的部分是实质性地产生一个静电容量成分的领域。即,第3内部电极61、第4内部电极65以及第1中间内部电极70以在该第3及第4内部电极61、65之间形成两个静电容量成分的方式夹持绝缘体层9而配置。形成于第3以及第4内部电极61、65之间的两个静电容量成分串联连接。
第1以及第3引出部53、63,跨越第1~第3侧面4、5、6而露出,第2以及第4引出部57、67,跨越第1、第2以及第4侧面4、5、7而露出。第3以及第4引出部63、67的露出于电容器素体1的外表面的部分的长度(X2),设定为比第1以及第2引出部53、57的露出于电容器素体1的外表面的部分的长度(X1)长。在此,各个引出部53、57、63、67的露出于电容器素体1的外表面的部分的长度(X1、X2)为相当于各个引出部53、57、63、67的宽度。
在层叠电容器C2中,与层叠电容器C1相同在将层叠电容器C2安装于其他的部件的情况下,第1~第4内部电极51、55、61、65和第1中间内部电极70在相对其他的部件的安装面(安装层叠电容器C2的面)垂直方向上延伸。
第1端子电极80配置为,覆盖电容器素体1的第3侧面6的全体且跨越与第3侧面6相邻的四个面2、3、4、5的方式而配置。第1端子电极80,以完全覆盖第1以及第3引出部53、63的露出于第1~第3侧面4、5、6的部分的方式而形成。第1端子电极80与各个第1以及第3引出部53、63物理且电连接。由此,全部第1以及第3内部电极51、61与第1端子电极80物理且电连接。
第2端子电极82配置为,覆盖电容器素体1的第4侧面7的全体且跨越与第4侧面7相邻的四个面2、3、4、5的方式而配置。第2端子电极82,以完全覆盖第2以及第4引出部57、67的露出于第1、第2以及第4侧面4、5、7的部分的方式而形成。第2端子电极82与各个第2以及第4引出部57、67物理且电连接。由此,全部第2以及第4内部电极55、65与第2端子电极82物理且电连接。
第1以及第2端子电极80、82,通过将含有例如导电性金属粉末和玻璃粉的导电性膏涂布于电容器素体1的外表面并烧结而形成。根据需要,也可以在烧结的第1以及第2端子电极80、82的上面形成电镀层。可以通过浸渍法或者印刷法等来进行导电性膏的涂布。第1以及第2端子电极80、82在电容器素体1的表面上互相电绝缘而形成。
如以上所述,在第2实施方式中,在第1内部电极群10中形成一个静电容量成分,在第2内部电极群20中形成两个静电容量成分。由第2内部电极群20形成的两个静电容量成分串联连接。因此,由第2内部电极群20形成的两个静电容量成分的合成静电容量比由第1内部电极群10形成的静电容量成分的静电容量小。
在第2实施方式中,基于第1内部电极群10中的一个静电容量成分的自共振频率(fr1)、基于第2内部电极群20中的两个静电容量成分的自共振频率(fr2)的关系成为:
fr1<fr2
如图15所示,能够实现在宽频带区域上的低阻抗化。图15是表示第2实施方式所涉及的层叠电容器C2的频率(Hz)-阻抗(Ω)特性的曲线图。在图15所示的曲线图中,横轴表示频率(Hz),纵轴表示阻抗(Ω)。
在本实施方式中,由于第1以及第2端子电极80、82的一部分配置在电容器素体1的第2侧面5,因此形成在层叠电容器C2内的电流的路径比较短。其结果,可降低层叠电容器C2的等效串联电感。
在本实施方式中,第1以及第2引出部53、57的露出于电容器素体1的外表面的部分的长度(X1)、第3以及第4引出部63、67的露出于电容器素体1的外表面的部分的长度(X2)的关系设定为:
X1<X2
由此,第1内部电极群10中的一个静电容量成分的等效串联电感(L1)、第2内部电极群20中的两个静电容量成分的等效串联电感(L2)的关系成为:
L1>L2
于是,可进一步降低层叠电容器C2的等效串联电感。
但是,在第2实施方式中,如图13以及图14所示,第1引出部53与第2引出部57的距离(D4)、第3引出部63与第4引出部67的距离(D5)的关系设定为:
D4>D5
所谓第1引出部53与第2引出部57的距离(D4)具体是指,第1引出部53和第1端子电极80的连接点,与第2引出部57和第2端子电极82的连接点之间的最短直线距离。所谓第3引出部63与第4引出部67的距离(D5)具体是指,第3引出部63和第1端子电极80的连接点,与第4引出部67和第2端子电极82的连接点之间的最短直线距离。
由此,第1内部电极群10中的一个静电容量成分的等效串联电感(L1)与在第2内部电极群20中的两个静电容量成分的等效串联电感(L2)的关系成为:
L1>L2
其结果,可进一步降低层叠电容器C2的等效串联电感。
以下,根据图16~图19就有关第2实施方式所涉及的层叠电容器C2的变形例加以说明。本变形例所涉及的层叠电容器,与上述实施方式的层叠电容器C2的不同点在于第1~第4内部电极51、55、61、65以及第1中间内部电极70的形状。图16~图19的(a)以及(b)是表示各个内部电极的构成的图。
首先,对由图16以及图17所表示的变形例的构成加以说明。如图16所示,第1引出部53跨越第2以及第3侧面5、6而露出,第2引出部57跨越第2以及第4侧面5、7而露出。如图17所示,第3引出部63跨越第2以及第3侧面5、6而露出,第4引出部67跨越第2以及第4侧面5、7而露出。第1以及第2的引出部53、57的露出于电容器素体1的外表面的部分的长度(X1)、第3以及第4的引出部63、67的露出于电容器素体1的外表面的部分的长度(X2)的关系设定为:
X1<X2
第1引出部53与第2引出部57的距离(D4)、第3引出部63与第4引出部67的距离(D5)的关系设定为:
D4>D5
在由图16以及图17所表示的本变形例中,基于第1内部电极群10中的一个静电容量成分的自共振频率(fr1)、基于第2内部电极群20中的两个静电容量成分的自共振频率(fr2)的相互关系为:
fr1<fr2
其结果,可实现在宽频带区域上的低阻抗化,并可进一步降低等效串联电感便。
以下是对由图18以及图19所表示的变形例的构成加以说明。第2内部电极群20,如图19所示,具有第1中间内部电极70a和70b。第1中间内部电极70a和70b位于相同的层,且位于与第3以及第4内部电极61、65不相同的层。即,第1中间内部电极70a和70b夹持着绝缘体层9与第3以及第4内部电极61、65(主电极部62、66)相对。
在绝缘体层9中,与第3内部电极61的主电极部62和第1中间内部电极70a重叠的部分是实质性地产生一个静电容量成分的领域。在绝缘体9中,与第4内中间内部电极65的主电极66和第1中间内部电极70a重叠的部分是实质性地产生一个静电容量成分的领域。即,第3内部电极61和第4内部电极65以及第1中间内部电极70a,以在该第3及第4内部电极61、65之间形成两个静电容量成分的方式夹持绝缘体层9而配置。该两个静电容量成分串联连接。
在绝缘体层9中,与第3内部电极61的主电极部62和第1中间内部电极70b重叠的部分是实质性地产生一个静电容量成分的领域。在绝缘体9中,与第4内中间内部电极65的主电极66和第1中间内部电极70b重叠的部分是实质性地产生一个静电容量成分的领域。即,第3内部电极61、第4内部电极65以及第1中间内部电极70b,以在该第3及第4内部电极61、65之间形成两个静电容量成分的方式夹持绝缘体层9而配置。该两个静电容量成分串联连接。
利用第1中间内部电极70a串联连接的两个静电容量成分,与利用第1中间内部电极70b串联连接的两个静电容量成分并联连接。
如图18所示,第1引出部53跨越第1以及第3侧面4、6而露出,同时跨越第2以及第3侧面5、6而露出。第2引出部57跨越第1以及第4侧面4、7而露出,同时跨越第2以及第4侧面5、7而露出。如图19所示,第3引出部63跨越第1以及第3侧面4、6而露出,同时跨越第2以及第3侧面5、6而露出。第4引出部67跨越第1以及第4侧面4、7而露出,同时跨越第2以及第4侧面5、7而露出。第1以及第2引出部53、57的露出于电容器素体1的外表面的部分的长度(X11+X12)、第3以及第4引出部63、67的露出于电容器素体1的外表面的部分的长度(X21+X22)的关系设定为:
X11+X12<X21+X22
第1引出部53和第2引出部57的距离(D4)、第3引出部63和第4引出部67的距离(D5)的关系设定为:
D4>D5
在由图18以及图19所示的本变形例中,基于第1内部电极群10中的一个静电容量成分的自共振频率(fr1)、基于第2内部电极群20中的两个静电容量成分的自共振频率(fr2)的关系为:
fr1<fr2
其结果,能够实现在宽频带区域上的低阻抗化,并可进一步降低等效串联电感。
以上是就有关本发明的优选的实施方式作了说明,但本发明并不限定于上述的实施方式,只要是不脱离其要旨的范围可进行各种各样的变更。
第1以及第2内部电极群的数目以及位置不限于所述的实施方式和变形例。包含于电容器素体1的绝缘体层9的层叠数以及各个内部电极11、15、21、25、30~33、51、55、61、65、70、70a、70b的层叠数并不限于由上述实施方式以及变形例所示的数目。各个内部电极11、15、21、25、30~33、51、55、61、65、70、70a、70b的形状也不限于由上述实施方式以及变形例所示的形状。
第2内部电极群20的种类并不局限于上述的实施方式以及变形例中所记载的数目(一个或者两个),也可以是三个以上。在第2内部电极群20中串联连接的静电容量成分的数目也不限于在上述的实施方式以及变形例中所记载的数目(两个或者四个),也可以是三个,另外,也可以是五个以上。在第2实施方式中,在第2内部电极群20中虽然是两个静电容成分进行串联连接,但是并不只限于此,如第1实施方式的第2内部电极群20b所示,也可以使四个静电容量成分串联连接。
从以上对本发明的描述可明显得知,本发明可以以许多形态来进行变化。而这些变化将被认为不超过本发明的技术思想和范围。并且,以下的权利要求是有意地将对于本领域技术人员而言为显而易见的变型方式包括在其范围之内。
Claims (9)
1.一种层叠电容器,其特征在于,具备:
电容器素体,层叠有多个绝缘体层;
第1及第2端子电极,配置在所述电容器素体的外表面中在与所述多个绝缘体层的层叠方向平行的方向上延伸的一个外表面上;
第1内部电极群,具有与所述第1端子电极连接的第1内部电极,和与所述第2端子电极连接的第2内部电极;
第2内部电极群,具有与所述第1端子电极连接的第3内部电极,与所述第2端子电极连接的第4内部电极,和不与所述第1以及第2端子电极连接的至少一个中间内部电极,
所述第1及第2内部电极,以在所述第1以及第2内部电极之间以形成一个静电容量成分的方式,夹持所述绝缘体层而配置,
所述第3及第4内部电极,和所述中间内部电极,以在所述第3以及第4内部电极之间形成多个静电容量成分的方式,夹持绝缘体层而配置。
2.如权利要求1所述的层叠电容器,其特征在于:
所述第2内部电极群,作为所述至少一个中间内部电极,具有与所述第3以及第4内部电极相对的第1中间内部电极。
3.如权利要求2所述的层叠电容器,其特征在于:
所述第2内部电极群,作为所述至少一个中间内部电极,具有第2~第4中间内部电极,
所述第2中间内部电极,与所述第3内部电极以及所述第3中间内部电极相对,
所述第4中间内部电极,与所述第4内部电极以及所述第3中间内部电极相对。
4.如权利要求1所述的层叠电容器,其特征在于:
所述第2内部电极群,作为所述至少一个中间内部电极,具有第2~第4中间内部电极,
所述第2中间内部电极,与所述第3内部电极以及所述第3中间内部电极相对,
所述第4中间内部电极,与所述第4内部电极以及所述第3中间内部电极相对。
5.如权利要求1所述的层叠电容器,其特征在于:
在所述第2内部电极群中包含两种内部电极群,分别是具有第1中间内部电极的内部电极群,和具有第2~第4中间内部电极的内部电极群,
所述第1中间内部电极,与所述第3以及第4内部电极相对,
所述第2中间内部电极,与所述第3内部电极以及所述第3中间内部电极相对,
所述第4中间内部电极,与所述第4内部电极以及所述第3中间内部电极相对。
6.如权利要求1~5中任何一项所述的层叠电容器,其特征在于:
所述第1内部电极具有与所述第1端子电极连接的第1引出部,
所述第2内部电极具有与所述第2端子电极连接的第2引出部,
所述第3内部电极具有与所述第1端子电极连接的第3引出部,
所述第4内部电极具有与所述第2端子电极连接的第4引出部,
所述第3以及第4引出部的宽度,比所述第1以及第2引出部的宽度大。
7.如权利要求1~5中任何一项所述的层叠电容器,其特征在于:
所述第1内部电极具有与所述第1端子电极连接的第1引出部,
所述第2内部电极具有与所述第2端子电极连接的第2引出部,
所述第3内部电极具有与所述第1端子电极连接的第3引出部,
所述第4内部电极具有与所述第2端子电极连接的第4引出部,
所述第3引出部与第4引出部的距离,比所述第1引出部与第2引出部的距离小。
8.如权利要求1~5中任何一项所述的层叠电容器,其特征在于:
所述第1以及第2内部电极群,在所述电容器素体内,沿着所述多个绝缘体层的层叠方向配置。
9.如权利要求1~5中任何一项所述的层叠电容器,其特征在于:
配置有所述第1以及第2端子电极的所述外表面,构成相对其它部件的安装面。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007179873 | 2007-07-09 | ||
JP2007179873A JP4374041B2 (ja) | 2007-07-09 | 2007-07-09 | 積層コンデンサ |
JP2007-179873 | 2007-07-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101345134A true CN101345134A (zh) | 2009-01-14 |
CN101345134B CN101345134B (zh) | 2011-11-23 |
Family
ID=40247105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101280324A Active CN101345134B (zh) | 2007-07-09 | 2008-07-09 | 层叠电容器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7843679B2 (zh) |
JP (1) | JP4374041B2 (zh) |
CN (1) | CN101345134B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102385988A (zh) * | 2010-09-06 | 2012-03-21 | 株式会社村田制作所 | 电子部件 |
CN104810150A (zh) * | 2014-01-27 | 2015-07-29 | 三星电机株式会社 | 多层陶瓷电容器和其上安装有多层陶瓷电容器的板 |
CN104810149A (zh) * | 2014-01-27 | 2015-07-29 | 三星电机株式会社 | 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4957709B2 (ja) * | 2008-11-26 | 2012-06-20 | 株式会社村田製作所 | 積層コンデンサ |
KR20130052875A (ko) * | 2011-11-14 | 2013-05-23 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
KR101499717B1 (ko) * | 2013-05-21 | 2015-03-06 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
US9609753B2 (en) * | 2013-07-11 | 2017-03-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board for mounting of the same |
KR102122932B1 (ko) * | 2013-08-08 | 2020-06-15 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
JP6293175B2 (ja) * | 2016-01-28 | 2018-03-14 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
WO2017175693A1 (ja) | 2016-04-05 | 2017-10-12 | 三菱瓦斯化学株式会社 | ポリカーボネート共重合体、それを用いた光学レンズ及びフィルム、並びに該共重合体の製造方法 |
KR102067174B1 (ko) * | 2017-11-10 | 2020-01-15 | 삼성전기주식회사 | 3단자 적층형 커패시터 |
DE112019001177T5 (de) | 2018-03-06 | 2020-12-10 | Avx Corporation | Mehrschichtiger Keramikkondensator mit Ultrabreitbandleistungsfähigkeit |
CN111801754B (zh) | 2018-03-06 | 2022-04-12 | 京瓷Avx元器件公司 | 具有超宽带性能的多层陶瓷电容器 |
US11211201B2 (en) | 2019-01-28 | 2021-12-28 | Avx Corporation | Multilayer ceramic capacitor having ultra-broadband performance |
WO2020159813A1 (en) | 2019-01-28 | 2020-08-06 | Avx Corporation | Multilayer ceramic capacitor having ultra-broadband performance |
CN116612991A (zh) | 2019-01-28 | 2023-08-18 | 京瓷Avx元器件公司 | 具有超宽带性能的多层陶瓷电容器 |
WO2020159807A1 (en) | 2019-01-28 | 2020-08-06 | Avx Corporation | Multilayer ceramic capacitor having ultra-broadband performance |
WO2020159809A1 (en) | 2019-01-28 | 2020-08-06 | Avx Corporation | Multilayer ceramic capacitor having ultra-broadband performance |
US11705280B2 (en) | 2019-04-25 | 2023-07-18 | KYOCERA AVX Components Corporation | Multilayer capacitor having open mode electrode configuration and flexible terminations |
JP2021022588A (ja) * | 2019-07-24 | 2021-02-18 | 株式会社村田製作所 | コンデンサ素子 |
CN112002551B (zh) * | 2020-07-03 | 2022-09-13 | 成都宏科电子科技有限公司 | 一种使用频率达40g+的结构稳定的超宽带电容器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3444436A (en) * | 1967-04-26 | 1969-05-13 | Erie Technological Prod Inc | Mounted capacitor with spaced terminal feet |
JPH10261546A (ja) * | 1997-03-19 | 1998-09-29 | Murata Mfg Co Ltd | 積層コンデンサ |
JP2000106322A (ja) | 1998-09-29 | 2000-04-11 | Kyocera Corp | 積層セラミックコンデンサ |
JP4864271B2 (ja) | 2002-10-17 | 2012-02-01 | 株式会社村田製作所 | 積層コンデンサ |
JP4089726B2 (ja) * | 2003-08-22 | 2008-05-28 | 株式会社村田製作所 | 積層型電子部品 |
JP4105665B2 (ja) * | 2004-08-30 | 2008-06-25 | Tdk株式会社 | 積層セラミックコンデンサ |
CN1993783B (zh) * | 2004-12-24 | 2010-09-01 | 株式会社村田制作所 | 多层电容器及其安装结构 |
JP4418969B2 (ja) * | 2005-06-03 | 2010-02-24 | 株式会社村田製作所 | 積層セラミックコンデンサ |
US20080174931A1 (en) * | 2007-01-18 | 2008-07-24 | Skamser Daniel J | Vertical electrode layer design to minimize flex cracks in capacitors |
-
2007
- 2007-07-09 JP JP2007179873A patent/JP4374041B2/ja active Active
-
2008
- 2008-06-10 US US12/136,364 patent/US7843679B2/en active Active
- 2008-07-09 CN CN2008101280324A patent/CN101345134B/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102385988A (zh) * | 2010-09-06 | 2012-03-21 | 株式会社村田制作所 | 电子部件 |
CN102385988B (zh) * | 2010-09-06 | 2014-10-29 | 株式会社村田制作所 | 电子部件 |
CN104810150A (zh) * | 2014-01-27 | 2015-07-29 | 三星电机株式会社 | 多层陶瓷电容器和其上安装有多层陶瓷电容器的板 |
CN104810149A (zh) * | 2014-01-27 | 2015-07-29 | 三星电机株式会社 | 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板 |
CN104810149B (zh) * | 2014-01-27 | 2018-07-27 | 三星电机株式会社 | 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板 |
Also Published As
Publication number | Publication date |
---|---|
JP2009016746A (ja) | 2009-01-22 |
JP4374041B2 (ja) | 2009-12-02 |
US20090015986A1 (en) | 2009-01-15 |
CN101345134B (zh) | 2011-11-23 |
US7843679B2 (en) | 2010-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101345134B (zh) | 层叠电容器 | |
CN1841593B (zh) | 叠层电容器 | |
JP7114839B2 (ja) | 積層型キャパシタ及びその実装基板 | |
KR101148894B1 (ko) | 적층 콘덴서 | |
CN101345133B (zh) | 层叠电容器 | |
CN100474464C (zh) | 积层陶瓷电容器 | |
US6850404B2 (en) | Component and interference suppression circuit | |
US20120188681A1 (en) | Multilayer capacitor | |
JP2018182298A (ja) | 積層型キャパシタ及びその実装基板 | |
KR101141369B1 (ko) | 적층 세라믹 콘덴서 및 그 제조방법 | |
CN109767916A (zh) | 多层电容器 | |
KR101939083B1 (ko) | 적층형 커패시터 및 그 제조방법 | |
JP2021044592A (ja) | 積層型キャパシタ | |
CN101465204B (zh) | 叠层电容器阵列 | |
CN101447335A (zh) | 层叠电容器 | |
US20230046899A1 (en) | Multilayered capacitor and board having the same mounted thereon | |
CN112309714B (zh) | 多层电容器和其上安装有多层电容器的基板 | |
KR101051620B1 (ko) | 적층 콘덴서 | |
JP2001185449A (ja) | 積層セラミックコンデンサ | |
JPH07272975A (ja) | 複合コンデンサ | |
JP2021097202A (ja) | 積層型キャパシタ及びその実装基板 | |
CN101458993B (zh) | 层叠电容器阵列 | |
JP2000182891A (ja) | 積層コンデンサ | |
JP4412386B2 (ja) | 貫通型積層コンデンサ | |
JP2835122B2 (ja) | 積層複合部品とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |