CN101334950B

CN101334950B - 显示设备,显示设备的驱动方法以及电子设备

Info

Publication number: CN101334950B
Application number: CN2008101274056A
Authority: CN
Inventors: 猪野益充; 鹈饲育弘
Original assignee: Sony Corp
Current assignee: Japan Display Inc
Priority date: 2007-06-29
Filing date: 2008-06-30
Publication date: 2010-09-29
Anticipated expiration: 2028-06-30
Also published as: CN101334950A; KR20090004614A; JP5301201B2; TWI404023B; JP2009031752A; TW200912877A; KR101532655B1

Abstract

这里公开的是显示设备，其包括像素部分、多条扫描线、多条信号线以及驱动电路。像素部分包括多个像素电路，像素数据通过切换元件写入所述多个像素电路中的每一个，该像素电路被布置成形成包括多列的矩阵。该多条扫描线与所述像素电路的列对应地布置，并且配置成控制该切换元件的传导。该多条信号线与所述像素电路的列对应地布置，并且配置成允许该像素数据通过其传播。该驱动电路配置成输出用于致使所述像素电路的切换元件传导到所述扫描线的扫描脉冲。一波形成形电路被布置在每条所述扫描线的导线中并被配置来执行在所述扫描线中传播的扫描脉冲的波形成形。

Description

显示设备，显示设备的驱动方法以及电子设备

相关申请的交叉引用

本发明包含涉及于2008年4月30日在日本专利局提交的日本专利申请JP2008-119202以及于2007年6月29日在日本专利局提交的日本专利申请JP2007-173459和JP2007-173460的主题，这些专利申请的全部内容通过引用合并到这里。

技术领域

本发明涉及其中作为切换装置的薄膜晶体管形成在透明绝缘衬底上的显示设备，用于该显示设备的驱动方法，以及电子设备。

背景技术

显示设备(例如，其中液晶元(liquid crystal cell)被用作显示元件或光电元件(electro-optical element)的液晶显示设备)是这样一种图像显示设备，其中这样的像素排列成矩阵并且输出图像通过液晶显示面显示。

该液晶显示设备具有纤细(slim)和耗能低的特征。为了体现这些特性中的大多数，将这种液晶显示设备应用于各种电子设备(诸如个人数字助理(PDA)、便携式电话机、数字照相机、视频摄像机和个人计算机)。

图1A至图1C示出流行的液晶显示设备以及这种液晶显示设备的栅极脉冲波形(gate pulse waveform)的示例。

首先参考图1A，所示的液晶显示设备1包括有效像素部分2、垂直驱动电路(VDRV)3和水平驱动电路(HDRV)4。

有效像素部分2具有排列成矩阵的多个像素电路21。

每个像素电路21包括用作切换装置的薄膜晶体管TFT22、液晶元23以及保持电容器24。液晶元23在其像素电极上连接到TFT22的漏极或源极。保持电容器24在其一个极上连接到TFT22的漏极。

像素电路21连接到沿关于各个行的像素阵列方向布线的栅极线5-1至5-m以及沿关于各个列的另一像素阵列方向布线的信号线6-1至6-n。

像素电路21的TFT22的栅极以行为单位单独连接到栅极线5-1至5-m中的相条。像素电路21的源极或漏极以列为单位单独连接到信号线6-1至6-n中的相条。

进一步，在每个像素电路21中，液晶元23在其像素电极上连接到TFT22的漏极，而在其相反电极(opposing electrode)上连接到公共线7。保持电容器24连接在TFT22的漏极与该公共线7之间。

将该公共线7连接成从未示出的、与驱动电路等整体地形成在玻璃衬底上的VCOM电路，作为公共电压Vcom接收预定交流电压。

栅极线5-1至5-m单独由垂直驱动电路3驱动，而信号线6-1至6-n单独由水平驱动电路4驱动。

垂直驱动电路3接收垂直开始信号VST、垂直时钟Vclk以及使能信号ENAB，并且在垂直方向上(即，行的方向上)关于每一个场周期扫描，以便相继地选择以行为单位连接到栅极线5-1至5-m像素电路21。

具体地说，当从垂直驱动电路3将扫描脉冲Gp1施加到扫描线5-1时，选择第一行中各列上的像素，而当将另一个扫描脉冲Gp2施加到扫描线5-2时，选择第二行中各列上的像素。类似地，在其后，分别将栅极脉冲GP3、......、Gpm相继施加到栅极线或扫描线5-3、......、5-m。

分别在从垂直驱动电路3到栅极线5-1至5-m的栅极脉冲Gp的输出级上配备栅极缓冲器8-1至8-m。

图1B示出在栅极脉冲Gpm的门缓冲之后、在到栅极线5-m的栅极缓冲器8-m的输出级上的波形的示例。

图1C示出在栅极脉冲Gpm的栅极线5-m的布线端子部分上的波形的示例。

水平驱动电路4接收水平开始脉冲Hst以及相互反相的水平时钟Hclk，该水平开始脉冲Hst从未示出的时钟产生器产生并且指示水平扫描的开始，而该水平时钟Hclk用作水平扫描的基准。然后，水平驱动电路4产生取样脉冲。

水平驱动电路4响应因此而产生的取样脉冲相继地取样输入到此的图像数据R(红)、G(绿)和B(蓝)，并且将所取样的图像数据作为要写入到像素电路21的数据信号，供应给信号线6-1至6-n。

水平驱动电路4将信号线6-1至6-n划分为多个组，并且包括相应于各个组的信号驱动器41至44。

虽然图1所示的液晶显示设备1具有基本配置，但关于通过如上该的这种垂直驱动电路3的栅极线驱动以及通过如上该的这种水平驱动电路4的信号线驱动，已经提出大量技术。例如，这样的技术公开日本专利号3,276,996(以下称为专利文献1)、日本专利公开号2007-52370(以下称为专利文献2)、日本专利号3,270,485(以下称为专利文献3)、日本专利公开号2006-78505(以下称为专利文献4)、日本专利公开号2005-148424(以下称为专利文献5)以及日本专利公开号2005-148425(以下称为专利文献6)。

发明内容

附带地，从图1所示的液晶显示设备1中的垂直驱动电路3输出的栅极脉冲GP通常在面板的内部的栅极布线中引起电阻并且引起寄生在该栅极布线上的电容(即，TFT的栅极电容以及像素电极和VCOM布线之间的电容)，以致产生阻抗。

结果，如图1C中的虚线所指示，在垂直驱动电路3的每个栅极布线的接线端(即，离垂直驱动电路3的栅极布线的远端部分)上的栅极输出波形，指示由于所产生的阻抗所产的时间常数而引起的、关于在紧邻垂直驱动电路3的输出级上的输出的波形的一些失真。

该栅极脉冲的波形的失真在该栅极线上离垂直驱动电路3的输出级的距离不同的位置之间引起一些差别。

结果，作为在该栅极线上的不同位置处的像素晶体管TFT22在相互距离栅极信号移置定时(displaced timing)处导通，因此使液晶显示设备上的图像质量变差。具体地说，在水平方向上出现黑色与灰色中的亮度差别。

进一步，例如，对于4K2K SuperHighVision(4096×RGB×1080)的像素数，由于水平周期1H短于HighVision(1920×RGB×1080)的周期，因此图像质量变差得更厉害。

除此而外，240Hz的高帧速率(正常速率为60Hz)进一步将1H周期减少到1/4，这丧失了显示图像本身的能力。

这里，描述了高帧速率。例如，液晶显示设备采用增加用于一秒周期期间的显示的帧数和帧频到用于显示的四倍普通帧数和帧频的技术，由此提高活动画面特性。由于液晶显示设备正常情况下以60Hz运行，所以高帧速率为240Hz。

同时，公开在专利文献1至6中的技术具有以下该的缺点。

公开在专利文献1中的技术关注故意使得栅极脉冲的下降沿比该栅极脉冲的上升沿长，以在截止晶体管时将不希望的电势侵入抑制到像素电极的方法。然而，该技术不做出用于沿着栅极线的延迟分布的消除对策。

因此，该技术不适合包括如此大量的、栅极线的电阻在屏幕的左右引起阴影减少(shading reduction)或使用高帧速率来显示的像素的液晶显示设备。

公开在专利文献2中的技术涉及对于每个像素而执行的在垂直方向上的数据传送、沿关于各个像素布置的控制时钟布线在垂直方向上的水平扫描信号的传送以及栅极脉冲信号关于每个像素的输出。

根据该技术，需要用于移位寄存器的电源VDD和VSS、用于移位寄存器的时钟信号和输入信号线以及输出信号线，并且在液晶孔径(aperture ofliquid crystal)周围需要用于这些线的空间。这使得液晶孔径比减少。

这引起传送因子的降低和背光功率的增加。

进一步，由于控制时钟线和信号线相互相邻地安置，所以出现在该信号线和控制时钟线之间的寄生电容引起的不希望的电势的侵入。因此，很可能出现故障。进一步，由于时钟本身由于由该电容引起的其失真而具有一些延迟，所以不存在抑制栅极延迟的任何作用。

公开在专利文献3中的技术使用PWM(脉冲波调制)方法，通过该方法，不是将模拟信号，而是将数字信号作为信号数据显示，接收像素的栅极脉冲并将CMOS电路的输出用作像素电势的输出。

然而，该技术基本上不提供针对栅极布线的延迟的对策。因此，该技术不适合包括如此大量的、栅极线的电阻在屏幕的左右引起阴影减少或使用高帧速率来显示的像素的液晶显示设备。

在公开在专利文献4中的显示方法中，按照下列方式执行使用薄膜晶体管(TFT)的写入方法。

在该写入方法中，从左相继地执行像素显示，并且按照表现为好像帧写入似的方式，在1/24秒中执行关于1/240秒的一帧图像的写入，或以相继移位定时写入液晶1/60秒(专利文献4的图21)。

然而，专利文献4没有描述图像信号数据到数据线驱动电路的输入定时(输入方法)的任何特征，并且没有公开用于以240Hz的图像帧频率写入的特殊写入系统。

在公开在专利文献5和6中的技术中，在像素中建存储器来降低功耗，并且构造CMOS的SRAM结构的电路。

然而，该技术关注用于供应像素电势的电路和信号线到末端的布线，而没有公开消除栅极延迟的电路配置。

因此，由于出现沿显示设备的栅极线的一些延迟，所以该电路不能应付包括大量像素或以高速驱动的显示设备。

因此，需要提供显示设备、用于该显示设备的驱动方法以及可以抑制沿扫描线的延迟并且其中可以以高速驱动大量像素的电子设备。

根据本发明的实施方式，提供显示设备，包括：

像素部分，包括多个像素电路，像素数据通过切换元件写入每个这样的像素电路，该像素电路被布置成形成包括多列的矩阵；

多条扫描线，与该像素电路的列对应地布置，并且配置成控制该切换元件的传导；

多条信号线，与该像素电路的列对应地布置，并且配置成允许该像素数据通过其传播；以及

驱动电路，配置成输出用于致使该像素电路的切换元件向该扫描线传导的的扫描脉冲。

其中，布置在每条扫描线的导线(wire)中并配置来执行在该扫描线中传播的扫描脉冲的波形成形的波形成形电路。

根据本发明的另一种实施方式，提供用于显示设备的驱动方法，该显示设备包括：像素部分，其包括多个像素电路，像素数据通过切换元件写入每个这样的像素电路，该像素电路被布置成形成包括多列的矩阵；多条扫描线，与该像素电路的列对应地布置，并且配置成控制该切换元件的传导；多条信号线，与该像素电路的列对应地布置，并且配置成允许该像素数据通过其传播；以及驱动电路，配置成输出用于致使该像素电路的切换元件向该扫描线传导的扫描脉冲，该驱动方法包括步骤：

成形扫描线的、在每条扫描线中间传播的扫描脉冲的波形。

根据本发明的再一种实施方式，提供用于显示设备的驱动方法，该显示设备包括：像素部分，其包括多个像素电路，像素数据通过切换元件写入每个这样的像素电路，该像素电路被布置成形成包括多列的矩阵；多条扫描线，与该像素电路的列对应地布置，并且配置成控制该切换元件的传导；多条信号线，与该像素电路的列对应地布置，并且配置成允许该像素数据通过其传播；以及驱动电路，配置成输出用于致使该像素电路的切换元件向该扫描线传导的扫描脉冲，该驱动方法包括步骤：

通过与信号线并行的导线供应使能信号，以响应该使能信号控制波形成形操作的开始；以及

成形扫描线的、在每条扫描线中间传播的扫描脉冲的波形。

根据本发明的再另一实施方式，提供电子设备，包括：

显示设备，其包括

像素部分，其包括多个像素电路，像素数据通过切换元件写入每个这样的像素电路，该像素电路被布置成形成包括多列的矩阵；

多条信号线，与该像素电路的列对应地布置，并且配置成允许该像素数据通过其传播；

驱动电路，配置成输出用于致使该像素电路的切换元件向该扫描线传导的扫描脉冲；以及

波形成形电路，布置在每条扫描线的导线中，并配置来执行在该扫描线中传播的扫描脉冲的波形成形。

该显示设备、用于该显示设备的驱动方法以及电子设备的优点在于：它们可以抑制扫描线中的延迟，并且可以实现以高速驱动的大量像素的显示。

附图说明

图1A、图1B和图1C分别是示出流行的液晶显示设备的配置的示例以及栅极脉冲波形的示例的电路图和波形图；

图2A、图2B和图2C分别是示出根据本发明的第一实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例的电路图和波形图；

图3是示出底栅极结构的TFT示意截面图；

图4是示出顶栅极结构的TFT示意截面图；

图5A、图5B和图5C是示出由CMOS缓冲器形成的图2A的液晶显示设备中的波形成形电路的示例的电路图；

图6A、图6B和6C是示出根据本发明的第二实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的视图；

图7A、图7B和图7C分别是示出根据本发明的第三实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例的电路图和波形图；

图8是示出根据本发明的第四实施方式的液晶显示设备的配置的示例的电路图；

图9、图10和图11分别是示出根据本发明的第五、第六和第七实施方式的液晶显示设备的配置的示例的电路图；

图12A、图12B和图12C分别是示出根据本发明的第八实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例的电路图和波形图；

图13A、图13B和图13C是示出由时钟CMOS电路形成的图2A的液晶显示设备的波形成形电路的视图；

图14A、图14B和图14C分别是示出根据本发明的第九实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例的电路图和波形图；

图15A、图15B和图15C分别是示出根据本发明的第十实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例的电路图和波形图；

图16A至图16J是图解图15A中所示的液晶显示设备的操作的定时图；

图17、图18和图19分别是示出根据本发明的第十一至十三实施方式的液晶显示设备的配置的示例的电路图；

图20A、图20B和图20C分别是示出根据本发明的第十四实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例的电路图和波形图；

图21A、图21B和图21C是示出由包括CMOS配置的NAND电路的时钟CMOS电路(clocked CMOS circuit)形成的图20A的液晶显示设备的波形成形电路的电路图；

图22A、图22B和图22C分别是示出根据本发明的第十五实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例的电路图和波形图；

图23A、图23B和图23C分别是示出根据本发明的第十六实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例的电路图和波形图；

图24A至24I是图解图23A中所示的液晶显示设备的操作的定时图；

图25A至25K是图解图23A中所示的液晶显示设备的不同操作的定时图；

图26、图27和图28分别是示出根据本发明的第十七、第十八和第十九实施方式的液晶显示设备的配置的示例的电路图；

图29A、图29B和图29C分别是示出根据本发明的第二十实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例的电路图和波形图；

图30A和图30B是透射型液晶显示设备的截面图；

图31、图32、图33和图34是示出采用图5A的波形成形电路的透射型液晶显示设备的像素电路的第一、第二、第三和第四示例的平面图；

图35A和图35B分别是透射与反射型液晶显示设备的像素电路的截面图和示出采用图5A的波形成形电路的透射与反射型液晶显示设备的像素电路的第一示例的平面图；

图36A和图36B分别是反射型液晶显示设备的像素电路的截面图和示出采用图5A的波形成形电路的反射型液晶显示设备的像素电路的第一示例的平面图；

图37是示出采用图5A的波形成形电路的透射与反射型液晶显示设备的像素电路的第二示例的平面图；

图38是示出采用图5A的波形成形电路的反射型液晶显示设备的像素电路的第二示例的平面图；

图39、图40、图41和图42是示出采用图13的波形成形电路的透射型液晶显示设备的像素电路的第一、第二、第三和第四示例的平面图；

图43是示出采用图13的波形成形电路的透射与反射型液晶显示设备的像素电路的第一示例的平面图；

图44是示出采用图13的波形成形电路的反射型液晶显示设备的像素电路的第一示例的平面图；

图45是示出采用图13的波形成形电路的透射与反射型液晶显示设备的像素电路的第二示例的平面图；

图46是示出采用图13的波形成形电路的反射型液晶显示设备的像素电路的第二示例的平面图；

图47、图48、图49和图50分别是示出采用图21的波形成形电路的透射型液晶显示设备的像素电路的第一、第二、第三和第四示例的平面图；

图51是示出采用图21的波形成形电路的透射与反射型液晶显示设备的像素电路的第一示例的平面图；

图52是示出采用图21的波形成形电路的反射型液晶显示设备的像素电路的第一示例的平面图；

图53是示出采用图21的波形成形电路的透射与反射型液晶显示设备的像素电路的第二示例的平面图；

图54是示出采用图21的波形成形电路的反射型液晶显示设备的像素电路的第二示例的平面图；以及

图55A至图55G是示出根据本发明的显示设备应用到的电子设备的几个示例的示意图。

具体实施方式

在以下，联系在附图中显示的其优选实施方式，详细描述本发明。

<第一实施方式>

图2A至图2C分别示出根据本发明的第一实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例。

首先参考图2A，液晶设备100包括有效像素区域部分110、垂直驱动电路(VDRV)120和水平驱动电路(HDRV)130。

栅极缓冲器140-1至140-m被布置在垂直驱动电路120到作为栅极脉冲GP的扫描线的栅极线115-1至115-m的输出级上。

在本实施方式的有源矩阵型的液晶设备100中，用于执行关于从垂直驱动电路120输出的栅极脉冲的波形成形和电压改变的波形成形电路150-11至150-1m和150-21至150-2m被布置在栅极线115-1至115-m的导线中间。

将从垂直驱动电路120输出的栅极脉冲或应用了波形成形和电压改变之后的栅极脉冲，通过每条栅极线150-1至150-m供应给由薄膜晶体管形成的像素开关晶体管。

以下详细描述该波形成形电路的配置、位置等。

有效像素区域部分110包括排列成矩阵的多个像素电路111。

每个像素电路111包括用作切换元件的薄膜晶体管(TFT)112、液晶元113和保持区域或存储电容器114。

液晶元113在其像素电极上连接到TFT112的漏极或源极。保持电容器114在其电极之一上连接到TFT112的漏极。

对于像素电路111，栅极线115-1至115-m沿着关于各个行的像素阵列方向延伸，而信号线116-1至116-n沿着关于各个列的像素阵列方向布线。

像素电路111的各TFT112在其栅极以行为单位连接到相同栅极线115-1至115-m。进一步，像素电路111的各TFT112在其源极或其漏极以列为单位连接到相同信号线116-1至116-n。

进一步，液晶元113在其像素电极连接到TFT112的漏极，而在其相反电极连接到公共线117。保持电容器114连接在TFT112的漏极与公共线117之间。

从未示出的、与驱动电路等整体地形成在玻璃衬底上的VCOM电路，向公共线117施加预定交流电压(ac voltage)，作为公共电压Vcom接收预定交流电压。

由垂直驱动电路120驱动栅极线115-1至115-m，而由水平驱动电路130驱动信号线116-1至116-n。

TFT112是用于选择要用于显示的像素和供应显示信号到所选择的像素的像素区域的切换元件。

例如，TFT112具有像如图3所示的底栅极结构或如图4所示的顶栅极结构。

参考图3，在所示的底栅极结构的TFT112A中，用栅极绝缘膜202覆盖的栅极形成在例如由玻璃衬底形成的透明绝缘沉底201上。

栅极203作为扫描线连接到栅极线115，而作为扫面信号的栅极脉冲从栅极线115输入到栅极203。TFT112A响应于扫描线导通或截止。栅极203由金属或例如钼(Mo)或钽(Ta)合金的膜通过像溅射(sputtering)那样的方法形成。

TFT112A包括形成在栅极绝缘膜202上并被配置成起沟道形成区域(channel formation region)作用的半导体膜204。TFT112A进一步包括跨越半导体膜204形成的一对n⁺扩散层205和206。在半导体膜204上形成夹层绝缘膜207，而将另一夹层绝缘膜208形成来覆盖透明绝缘衬底201、栅极绝缘膜202、n⁺扩散层205和206以及夹层绝缘膜207。

源极210通过在夹层绝缘膜208上形成的接触孔209a连接到n⁺扩散层205。同时，漏极211通过在夹层绝缘膜208上形成的接触孔209b连接到另一n⁺扩散层206。

例如，通过定型(patterning)铝(Al)来形成源极210和漏极211。将信号线116连接到源极210，而将漏极211通过未示出的连接极连接到像素区域或像素极。

现在参考图4，示出顶栅极结构的TFT112B。TFT112B包括形成在透明绝缘衬底221上并被配置成起沟道形成区域作用的半导体膜222，其中透明绝缘衬底221例如由玻璃衬底形成。TFT112B进一步包括跨越半导体膜222而形成的一对n⁺扩散层223和224。

按照覆盖半导体膜222以及n⁺扩散层223和224对的方式，形成栅极绝缘膜225，并且在与半导体膜222相对的栅极绝缘膜225上形成栅极226。进一步，按照覆盖透明绝缘衬底221、栅极绝缘膜225以及栅极226的方式，形成夹层式绝缘衬底227。

源极229通过形成在夹层式绝缘衬底227中的接触孔228a和栅极绝缘膜225，连接到n⁺扩散层223。漏极230通过形成在夹层式绝缘衬底227中的另一接触孔228b和栅极绝缘膜225，连接到另一n⁺扩散层224。

返回参考图2A，在上述液晶显示设备1中，每个像素电路111的TFT112由非晶硅(a-Si)或多晶硅的半导体薄膜的晶体管形成。

垂直驱动电路120接收垂直开始信号VST、垂直时钟VCK和使能信号ENB，并且关于每个一场周期在垂直方向(即，行的方向)上扫描，以相继地选择以行为单位连接到栅极线115-1至115-m的像素电路111。

特别地，如果从垂直驱动电路120向栅极线115-1提供栅极脉冲Gp1，则选择第一行中各列上的像素，而当将另一个扫描脉冲Gp2提供到扫描线115-2时，则选择第二行中各列上的像素。在其后，分别将栅极脉冲GP3、......、Gpm相继分别被提供到栅极线115-3、......、115-m。

图2B示出在栅极缓冲器140-m上栅极脉冲Gpm的栅极缓冲之后、在到栅极线115-m的栅极缓冲器140-m上栅极脉冲Gpm的输出级上的波形的示例。

图2C示出在栅极线115-m的线端子部分上栅极脉冲Gpm的波形的示例。

水平驱动电路130接收水平开始脉冲Hst以及相互反相的水平时钟HCK，并产生取样脉冲，其中该水平开始脉冲Hst从未示出的时钟产生器产生并且指示水平扫描的开始，而该水平时钟HCK产生用于水平扫描的基准。

水平驱动电路130响应因此而产生的取样脉冲相继地取样输入到此的图像数据R(红)、G(绿)和B(蓝)，并且将所取样的图像数据作为要写入到像素电路21的数据信号，供应给信号线116-1至116-n。

水平驱动电路130将信号线116-1至116-n划分为多个组，并且包括相应于各个组的信号驱动器131至134。

这里，描述波形成形电路。

在本发明中，如上所述，对来自缓冲器140-1至140-m的栅极脉冲执行波形成形和电压改变的波形成形电路150-11至150-1m和150-21至150-2m被布置在栅极线115-1至115-m的导线中间。

因此，像从图2C中的实线所指示的波形中看到的那样，在远离栅极线115-1至115-m的栅极缓冲器140-1至140-m的输出极的远端部分或接线端部分上的栅极脉冲的波形改善了其失真。注意到，图2C中的虚线所指示的波形展示了在没有插入任何波形成型电路的远端部分或接线端部分上的栅极脉冲的波形的失真。

因此，显示设备使大量像素和高帧频的显示变得容易。

波形成形电路150-11至150-1m和150-21至150-2m分别被布置在用于波形成形的栅极线115-1至115-m的线中间。

进一步，波形成形电路150-11至150-1m和150-21至150-2m公共地连接到用于作为HIGH(高)电势的电源电压VDD2的电源线160，以及用于作为LOW(低)电势的另一电源电压VSS2的电源线161。

例如，波形成形电路150-11至150-1m和150-21至150-2m都由包括如图5A至图5C中所见到的、级联连接的两个CMOS缓冲器的电路形成。

在该第一实施方式中，波形成形电路150-11至150-1m和150-21至150-2m布置在在像素电路111的矩阵的坐标排列中、在垂直方向(即，信号线的延长方向)上的相同坐标上。

更具体地说，波形成形电路150-11至150-1m分别布置在信号线116-6和栅极线115-1至115-m的交叉位置上。波形成形电路150-21至150-2m分别布置在信号线116-10和栅极线115-1至115-m之间的交叉位置上。

注意到，在图2A中，用于HIGH电势的电源电压VDD2的电源线160和用于LOW电势的电源电压VSS2的电源线161分别由虚线和交替的长和短划线指示，以使得容易区分和理解栅极线和信号线。

图5A至图5C图解了根据本实施方式的波形成形电路由CMOS缓冲器形成的示例。具体地，图5A示出等效电路，图5B示出具体电路，而图5C图解缓冲器的输出侧的电容。

如在图5B中所见到的那样，每个波形成形电路150包括级联连接的CMOS缓冲器或反相器BF1和另一个CMOS缓冲器或反相器BF2。

CMOS缓冲器BF1包括p-沟道MOS(PMOS)晶体管PT1和n-沟道MOS(NMOS)晶体管NT1。

PMOS晶体管PT1在其源极上连接到用于HIGH电势的电源电压VDD2的电源线160，而在其漏极上连接到NMOS晶体管NT1的漏极。节点ND1由PMOS晶体管PT1和NMOS晶体管NT1的漏极的连接点形成。NMOS晶体管NT1在其源极连接到用于LOW电势的电源电压VSS2的电源线161。

PMOS晶体管PT1和NMOS晶体管NT1的栅极相互连接，输入节点ND1形成在这些栅极的连接点上。输入节点ND1连接到栅极线115(115-1至115-m)中的相应条。

CMOS缓冲器BF2包括PMOS晶体管PT2和NMOS晶体管NT2。

PMOS晶体管PT2在其源极上连接到用于HIGH电势的电源电压VDD2的电源线160，而在其漏极上连接到NMOS晶体管NT2的漏极。节点ND2由PMOS晶体管PT2和NMOS晶体管NT2的漏极的连接点形成。NMOS晶体管NT2在其源极连接到用于LOW电势的电源电压VSS2的电源线161。

PMOS晶体管PT2和NMOS晶体管NT2的栅极相互连接，这些栅极的连接点连接到CMOS缓冲器BF1的节点ND1。节点ND2作为输出节点连接到栅极线115(115-1至115-m)中的相应条。

具有上述这样的配置的波形成形电路150以正逻辑(positive logic)，从垂直驱动电路120的排列侧(arrangement side)，即，从图2中的左侧的输出侧，输出沿相应栅极线115(115-1至115-m)传播的栅极脉冲GP1至GPm，除此而外，并进一步进行波形成形。

用于波形成形的CMOS缓冲器BF1和BF2的输出表示栅极线的电容Cgate，进一步表示包括像素电极或TFT(像素晶体管)处于导通状态的状态下的液晶电容Clcd和像素的存储电容Cs的液晶电容。

进一步，由于CMOS缓冲器的一级展示关于输入至此的负逻辑输出，所以为了波形成形电路150输出正逻辑输出，波形成形电路150由CMOS缓冲器BF1和BF2的串联连接电路形成。

由于波形成形电路150需要输出电源，因此布置用于供应用来导通和截止像素栅极的高侧的电源电压VDD2的电源线160和低侧的电源电压VSS2的电源线161。

将用于电源线160和161的布线布置得与像素信号线并行。

其原因是，在电源线160和161在信号线116(116-1至116-n)附近被布线成相互并行的情况下，例如，液晶的孔径比的下降可以被最小化。进一步，在对用于电压VDD2和VSS2的电源线160和161展示低电阻的总线连接在有效像素区域部分110之上的情况下，在水平方向上的电源线的电压降可以被最小化。

结果，从有效像素的水平方向上的波形成形电路150输出的、对应于高电平的电压(高电压)和对应于低电平的另一电压(低电压)的变化也可以被最小化。

进一步，在该第一实施方式中，用于要被供应给波形成形电路150的电压VDD2和VSS2的电源线160和161以及波形成形电路150最好被布置在水平方向中的相同坐标上。

其原因是，由于水平方向上的波形成形电路150的坐标是固定的，栅极脉冲波形不会受到延迟。

如上所述，根据该第一实施方式，布置在用于从垂直驱动电路120输出的栅极脉冲的栅极线的导线中间的、执行波形成形和电压改变的波形成形电路150-11至150-1m和150-21至150-2m。

因此，利用该第一实施方式，可以达到下列效果。

在包括大量4K2K的像素并且使用240Hz的高帧频的显示设备中，消除了由于栅极线引起的延迟而在向左和向右方向上的阴影的出现，并且可以获得良好的画面质量。

进一步，可以抑制在来自垂直驱动电路120的栅极脉冲GP的波形中的输出延迟和失真的出现，并且可以降低位于有源矩阵显示设备的画面帧的左侧和右侧的垂直驱动电路和缓冲器电路的占用面积。因此，可以在其左和右部分上以降低宽度(reduced width)形成显示设备的画面帧。

进一步，在水平方向中的相同坐标上布置用于要供应给波形成形电路150的电压VDD2和VSS2的电源线160和161以及波形成形电路150，因此可以抑制栅极脉冲波形的延迟。

<第二实施方式>

图6A、图6B和图6C分别示出根据本发明的第二实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例。

首先参考图6A，根据该第二实施方式的液晶显示设备100A在配置上类似于根据上述第一实施方式的液晶设备100，但在波形成形电路150的排列位置方面与根据上述第一实施方式的液晶设备100不同。

具体地，在上述第一实施方式的液晶设备100中，在水平方向中的相同坐标上布置用于要供应给波形成形电路150的电压VDD2和VSS2的电源线160和161以及波形成形电路150。

相反，在该第二实施方式的液晶显示设备100A中，不在水平方向中的相同坐标上布置用于要供应给波形成形电路150的电压VDD2和VSS2的电源线160和161以及波形成形电路150，而在关于栅极线和信号线的导线的相应关系下以相互距离一列的移置关系进行布置。

在图6A的示例中，波形成形电路150-11被布置在信号线116-3和栅极线115-1的交叉位置的附近。波形成形电路150-12被布置在信号线116-4和栅极线115-2的交叉位置的附近。波形成形电路150-13被布置在信号线116-5和栅极线115-3的交叉位置的附近。波形成形电路150-14(m)被布置在信号线116-6和栅极线115-m的交叉位置的附近。

同时，波形成形电路150-21被布置在信号线116-7和栅极线115-1的交叉位置的附近。波形成形电路150-22被布置在信号线116-8和栅极线115-2的交叉位置的附近。波形成形电路150-23被布置在信号线116-9和栅极线115-3的交叉位置的附近。波形成形电路150-24(m)被布置在信号线116-10和栅极线115-m的交叉位置的附近。

在这种情况下，在水平方向上的波形成形电路150的坐标不固定这样的情况下，从用于电源电压VDD2和基准电压VSS2的电源线160和161中消除了局部片面性(local one-sidedness)。因此，确保在用于电压VDD2和VSS2的电源线160和161的布线布局的影响下的像素的透射因子方面的均匀性。

在这种情况下，显示设备的亮度分布固定不变。

该第二实施方式的其他部分的配置类似于第一实施方式的其他部分的配置，并且也可以达到类似于通过上述第一实施方式所达到的效果那样的效果。

<第三实施方式>

图7A、图7B和图7C分别示出根据本发明的第三实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例。

首先参考图7A，根据该第三实施方式的液晶显示设备100B在配置上类似于根据上述第一和第二实施方式的液晶显示设备100和100A，但在波形成形电路150的排列位置方面与根据上述第一和第二实施方式的液晶显示设备100和100A不同。

具体地，在上述第一和第二实施方式的液晶显示设备100和100A中，在水平方向中的相同坐标上布置用于要供应给波形成形电路150的电压VDD2和VSS2的电源线160和161以及波形成形电路150。

或者相反，不在相同坐标上布置用于要供应给波形成形电路150的电压VDD2和VSS2的电源线160和161以及波形成形电路150。

相反，在根据该第三实施方式的液晶显示设备100B中，波形成形电路150-11至150-nm被布置在栅极线和信号线的几乎所有交叉位置附近的栅极线上，或换句话说，在用于栅极脉冲的像素电路111的输入部分上。

在以这种方式对于每个像素电路111，将波形成形电路150布置上栅极线的导线上的情况下，可以允许多个像素电路111存在于不同波形成形电路之间，以便在那里不出现栅极脉冲的波形的延迟的弥散(dispersion)。

换句话说，在多个像素电路111存在于一个波形成形电路和另一个波形成形电路之间的情况下，消除了寄生电容的非均匀性，并且确保波形成形电路的像素栅极的均匀载荷电容(uniform load capacitance)。因此，关于栅极没有进一步的延迟出现。

该第三实施方式的其他部分的配置类似于第一和第二实施方式的其他部分的配置，并且也可以达到类似于通过上述第一和第二实施方式所达到的效果那样的效果。

<第四实施方式>

图8示出根据本发明的第四实施方式的液晶显示设备的配置的示例。

参考图8，根据该第四实施方式的液晶显示设备100C在配置上类似于根据上述第一实施方式的液晶显示设备100，与根据上述第一实施方式的液晶显示设备100的不同之处在于，它采用在图像数据被时分地写入面板的系统中也有效的配置。

具体地，在如像在图8中看见的那样利用时分开关来减少面板的画面帧的情况下，也在在水平选择周期内时分开关的时分数量不足以满足电特性和图像特性的情况下，需要本发明的应用。

来自信号驱动器131至134的信号SV1至SV4通过具有多个传送门(transfer gate)TMG的选择器SEL，传送到信号线116(116-1至116-12)。

通过从外部供应并且具有相互互补的电平的选择信号S1和其反转信号XS1、另一选择信号S2和其反转信号XS2、再一选择信号S3和其反转信号XS3，......，控制传送门(模拟开关)TMG的传导状态。

在采用如上所述的这样配置的情况下，高分辨率(UXGA)和高速帧速率型的有源矩阵显示设备可以采用减少连接端子的数量的选择器时分驱动系统，并且改善连接的机械依赖性。

该第四实施方式的其他部分的配置类似于第一实施方式的其他部分的配置，并且也可以达到类似于通过上述第一实施方式所达到的效果那样的效果。

<第五实施方式>

图9示出根据本发明的第五实施方式的液晶显示设备的配置的示例。

参考图9，根据该第五实施方式的液晶显示设备100D在配置上类似于根据上述第二实施方式的液晶显示设备100A，与根据上述第二实施方式的液晶显示设备100A的不同之处在于，它采用在图像数据被时分地写入面板的系统中也有效的配置。

具体地，在如像在图9中看见的那样利用时分开关来减少面板的画面帧的情况下，也在在水平选择周期内时分开关的时分数量不足以满足电特性和图像特性的情况下，需要本发明的应用。

参考图9，来自信号驱动器131至134的信号SV1至SV4通过具有多个传送门TMG的选择器SEL，传送到信号线116(116-1至116-12)。

该第五实施方式的其他部分的配置类似于第二实施方式的其他部分的配置，并且也可以达到类似于通过上述第二实施方式所达到的效果那样的效果。

<第六实施方式>

图10示出根据本发明的第六实施方式的液晶显示设备的配置的示例。

参考图10，根据该第六实施方式的液晶显示设备100E在配置上类似于根据上述第三实施方式的液晶显示设备100B，与根据上述第三实施方式的液晶显示设备100B的不同之处在于，它采用在图像数据被时分地写入面板的系统中也有效的配置。

具体地，在如像在图10中看见的那样利用时分开关来减少面板的画面帧的情况下，也在在水平选择周期内时分开关的时分数量不足以满足电特性和图像特性的情况下，需要本发明的该实施方式的应用。

参考图10，来自信号驱动器131至134的信号SV1至SV4通过具有多个传送门TMG的选择器SEL，传送到信号线116(116-1至116-12)。

该第六实施方式的其他部分的配置类似于第三实施方式的其他部分的配置，并且也可以达到类似于通过上述第三实施方式所达到的效果那样的效果。

<第七实施方式>

图11示出根据本发明的第七实施方式的液晶显示设备的配置的示例。

参考图11，根据该第七实施方式的液晶显示设备100F在配置上类似于根据上述第三实施方式的液晶显示设备100B，与根据上述第三实施方式的液晶显示设备100B不同之处在于以下点。

具体地，在液晶显示设备100F中，用于电源电压VDD2的电源线160和用于电源电压VSS2的电源线161也布线在所有信号线116(116-1至116-m)和所有栅极线115(115-1至115-m)之间。

在采用如上所述的这样配置的情况下，可以防止出现在栅极线和信号线之间的不希望的电压对相邻像素电路111的侵入。因此，可以获得良好的画面质量。

该第七实施方式的其他部分的配置类似于第三实施方式的其他部分的配置，并且也可以达到类似于通过上述第一至第三实施方式所达到的效果那样的效果。

注意到，虽然在第七实施方式中的电压电源线的布线模式未在图11中示出，但第七实施方式的配置也可以应用到其他第一、第二和第四至第六实施方式。此外，在这种情况下，可以防止不希望的电压对相邻像素电路111的侵入，并且可以实现获得良好的画面质量的效果。

<第八实施方式>

图12A、图12B和图12C分别示出根据本发明的第八实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例。

首先参考图12A，根据该第八实施方式的液晶显示设备100G在配置上类似于根据上述第一实施方式的液晶显示设备100，与根据上述第一实施方式的液晶显示设备100的不同之处在于，波形成形电路配置成不由简单地级联的CMOS缓冲器形成，而是使用时钟CMOS电路形成。

这里，描述波形成形电路151。

同样，在该第八实施方式中，如上所述，对来自缓冲器140-1至140-m的栅极脉冲执行波形成形和电压改变的波形成形电路151-11至151-1m和151-21至151-2m被布置在栅极线115-1至115-m的导线中间。

因此，像从图12C中的实线所指示的波形中看到的那样，在远离栅极线115-1至115-m的栅极缓冲器140-1至140-m的输出极的远端部分或接线端部分上的栅极脉冲的波形改善了其失真。注意到，图12C中的虚线所指示的波形展示了在没有插入任何波形成型电路的远端部分或接线端部分上的栅极脉冲的波形的失真。

因此，该显示设备使大量像素和高帧频的显示变得容易。

波形成形电路151-11至151-1m和151-21至151-2m分别被布置在用于波形成形的栅极线115-1至115-m的线中间。

进一步，波形成形电路151-11至151-1m和151-21至151-2m公共地连接到用于作为HIGH电势的电源电压VDD2的电源线160，以及用于作为LOW电势的另一电源电压VSS2的电源线161。例如，波形成形电路151-11至151-1m和151-21至151-2m都由包括如图13A至图13C中所见到的、级联连接的时钟CMOS和CMOS缓冲器的电路形成。

在该第八实施方式中，波形成形电路151-11至151-1m和151-21至151-2m布置在在垂直方向中的相同坐标上。

更具体地说，波形成形电路151-11至151-1m分别布置在信号线116-6和栅极线115-1至115-m的交叉位置上。波形成形电路151-21至151-2m分别布置在信号线116-10和栅极线115-1至115-m之间的交叉位置上。

图13A至图13C图解了由如该第八实施方式那样的时钟CMOS缓冲器形成波形成形电路的示例。

具体地，图13A示出等效电路，图13B示出具体电路，而图13C图解缓冲器的输出侧的电容。

如在图13B中所见到的那样，每个波形成形电路151包括替代图5的CMOS缓冲器BF1的配置的时钟CMOS缓冲器或反相器BF3，以及与时钟CMOS缓冲器BF3级联连接的另一个CMOS缓冲器或反相器BF2。

时钟CMOS缓冲器BF3除了图5的CMOS缓冲器BF1的配置外，还包括PMOS晶体管PT3和NMOS晶体管NT3。

PMOS晶体管PT3在其源极上连接到用于HIGH电势的电源电压VDD2的电源线160，而在其漏极上连接到PMOS晶体管PT1的源极。

同时，NMOS晶体管NT3在其源极连接到用于LOW电势的电源电压VSS2的电源线161，而在其漏极上连接到NMOS晶体管NT1的源极。

将时钟CK供应给NMOS晶体管NT3的栅极，并且将该时钟CK的反转或互补信号信号XCK供应给PMOS晶体管PT3的栅极。

当时钟CK展示高电平时，将PMOS晶体管PT3和NMOS晶体管NT3置于导通状态来致使时钟CMOS电路操作。

时钟CK和XCK具有作为可以控制波形成形电路151的操作的开始的使能信号的功能。

波形成形电路151的其他部分的配置类似于图5A至图5C所示的电路的其他配置，因此，这里省略其重复描述以避免冗余。

具有上述这样的配置的波形成形电路151作为正逻辑输出，输出从垂直驱动电路120的排列侧，即，输出侧或图13中的左侧上，传送的栅极脉冲GP1至GPm的波形，并进一步进行波形成形。

用于波形成形的时钟CMOS缓冲器BF3和CMOS缓冲器BF1的输出表示栅极线的电容Cgate，也表示包括像素电极或TFT(像素晶体管)处于导通状态的状态下的液晶电容Clcd和像素的存储电容Cs的液晶电容。

进一步，由于时钟CMOS缓冲器BF3指示关于输入至此的反转逻辑输出，所以波形成形电路151由CMOS缓冲器BF2连接到时钟CMOS缓冲器BF3的电路形成，以便获得正逻辑输出。

由于波形成形电路151需要输出电源，因此布置用于供应用来导通和截止像素栅极的高侧电源电压VDD2和低侧电源电压VSS2的电源线160和161的导线。

该导线被布置得与像素信号线并行。其原因是，在它们被布置得与信号线116(116-1至116-n)并行并且位于信号线116(116-1至116-n)附近的情况下，液晶的孔径比的下降可以被最小化。

进一步，在对用于电压VDD2和VSS2的电源线160和161展示低电阻的总线连接在有效像素区域部分110之上的情况下，在水平方向上的电源线的电压降可以被最小化。

结果，要从有效像素的水平方向上的波形成形电路151输出的高电压和低电压的变化也可以被最小化。

当时钟进入形成波形成形电路151的CMOS缓冲器时，时钟CMOS缓冲器BF3在作为控制信号的时钟(使能信号)CK或XCK的上升沿或下降沿处开始其操作。

在用于时钟CK和XCK的电源线162被布置在显示设备的垂直方向并被致使操作的情况下，虽然在垂直方向上出现时钟CK和XCK的一些延迟或波形的失真，但在水平方向上，时钟CK和XCK具有相同寄生电容的相同来历(same history)。因此，延迟变成固定不变。

结果，沿布置在水平方向上的栅极线传送的信号展示受时钟控制的延迟波形。这引起以高速垂直地被扫描的选择信号的产生，而不需要栅极选择波形，注意水平方向。

进一步，同样在该第八实施方式中，用于要被供应给波形成形电路151的电压VDD2和VSS2的电源线160和161以及波形成形电路151最好与第一实施方式类似地被布置在水平方向中的相同坐标上。

其原因是，由于水平方向上的波形成形电路151的坐标是固定的，所以栅极脉冲波形不会受到延迟。

该第八实施方式的其他部分的配置类似于第一实施方式的其他部分的配置，并且也可以达到类似于通过上述第一实施方式所达到的效果那样的效果。除此而外，还可以较高精确度地维持延迟固定不变。

<第九实施方式>

图14A、图14B和图14C分别示出根据本发明的第九实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例。

参考图14A，根据该第九实施方式的液晶显示设备100H在配置上类似于根据上述第八实施方式的液晶显示设备100G，与根据上述第八实施方式的液晶显示设备100G在波形成形电路150的排列位置方面不同。

具体地说，在上述第八实施方式的液晶设备100G中，用于要被供应给波形成形电路150的电压VDD2和VSS2的电源线160和161、用于时钟CK和XCK的电源线162以及波形成形电路150被布置在水平方向中的相同坐标上。

相反，在该第九实施方式的液晶设备100H中，用于要被供应给波形成形电路150的电压VDD2和VSS2的电源线160和161、用于时钟CK和XCK的电源线162以及波形成形电路150不被布置在水平方向中的相同坐标上，而在关于栅极线和信号线的导线的相应关系下以相互距离一列的移置关系进行布置。

在图14A的示例中，波形成形电路150-11被布置在信号线116-3和栅极线115-1的交叉位置的附近。波形成形电路150-12被布置在信号线116-4和栅极线115-2的交叉位置的附近。

波形成形电路150-13被布置在信号线116-5和栅极线115-3的交叉位置的附近。波形成形电路150-14(m)被布置在信号线116-6和栅极线115-m的交叉位置的附近。

在这种情况下，在水平方向上的波形成形电路150的坐标不固定这样的情况下，从用于电源电压VDD2和基准电压VSS2的电源线160和161中消除了局部片面性。因此，确保在用于电压VDD2和VSS2的电源线160和161的布线布局的影响下的像素的透射因子方面的均匀性。

在这种情况下，显示设备的亮度分布固定不变。

该第九实施方式的其他部分的配置类似于第八实施方式的其他部分的配置，并且也可以达到类似于通过上述第一和第八实施方式所达到的效果那样的效果。

<第十实施方式>

图15A、图15B和图15C分别示出根据本发明的第十实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例。

同时，图16A至16J图解了根据该第十实施方式的液晶显示设备的操作。

具体地，图16A图解用于垂直驱动电路的时钟VCK；图16B图解用于波形成形电路的时钟CK；图16C图解时钟CK的反转XCK；以及图16D图解垂直开始信号VST(Vst)。

图16E图解作为针对垂直驱动电路120的第一行的直接输出(immediateoutput)的栅极脉冲GP1；图16F图解作为针对垂直驱动电路120的第二行的直接输出的栅极脉冲GP2；以及图16G图解作为针对垂直驱动电路120的第三行的直接输出的栅极脉冲GP3。

图16H图解在垂直驱动电路120的第一行的远端部分上的栅极脉冲GP1；图16I图解在垂直驱动电路120的第二行的远端部分上的栅极脉冲GP2；以及图16J图解在垂直驱动电路120的第三行的远端部分上的栅极脉冲GP3。

进一步，图16E的时间图Vgate_1_L图解第一行的直接输出脉冲；图16F的时间图Vgate_2_L图解第二行的直接输出脉冲；以及图16G的时间图Vgate_3_L图解第三行的直接输出脉冲。

进一步，图16H的时间图Vgate_1_R图解第一行的远端脉冲；图16I的时间图Vgate_2_R图解第二行的远端脉冲；以及图16J的时间图Vgate_3_R图解第三行的远端脉冲。

参考图15A，根据该第十实施方式的液晶显示设备100I在配置上类似于根据上述第八和第九实施方式的液晶显示设备100G和100H，与根据上述第八和第九实施方式的液晶显示设备100G和100H在波形成形电路151的排列位置方面不同。

具体地说，在上述第八和第九实施方式的液晶设备100G和110H中，用于要被供应给波形成形电路151的电压VDD2和VSS2的电源线160和161以及波形成形电路151被布置在水平方向中的相同坐标上。

或者相反，用于要被供应给波形成形电路151的电压VDD2和VSS2的电源线160和161以及波形成形电路151不被布置在水平方向中的相同坐标上。

相反，在根据该第十实施方式的液晶显示设备100I中，波形成形电路151-11至151-nm被布置在栅极线和信号线的几乎所有交叉位置的附近的栅极线上，或换句话说，在用于栅极脉冲的像素电路111的输入部分上。

116-3和栅极线115-1的交叉位置的附近。波形成形电路150-12被布置在信号线116-4和栅极线115-2的交叉位置的附近。

利用该第十实施方式，将栅极脉冲成形为像从图16A至16J看见的良好波形。

进一步，虽然栅极脉冲的波形因用于时钟CK和XCK等的电源线162的寄生电容而失真，但由于在水平方向上，用于时钟CK和XCK的所有电源线162具有相等的寄生电容值，所以时钟CK和XCK的波形上的失真是相同的。

然后，由于水平方向上传送的栅极脉冲通过波形成形电路151，所以其波形不会受到水平方向上的失真和延迟。

按照这种方式，由于在栅极线的导线上为每个像素电路111布置波形成形电路151，所以可以允许多个像素电路111存在于不同波形成形电路之间，使得在那里不出现栅极脉冲的波形的延迟的弥散。

换句话说，在多个像素电路存在于一个波形成形电路和另一个波形成形电路之间的情况下，消除了寄生电容的非均匀性，并且确保波形成形电路的像素栅极的均匀载荷电容。因此，关于栅极没有进一步的延迟出现。

该第十实施方式的其他部分的配置类似于第八和第九实施方式的其他部分的配置，并且也可以达到类似于通过上述第八和第九实施方式所达到的效果那样的效果。

<第十一实施方式>

图17示出根据本发明的第十一实施方式的液晶显示设备的配置的示例。

参考图17，根据该第十一实施方式的液晶显示设备100J在配置上类似于根据上述第八实施方式的液晶显示设备100G，与根据上述第八实施方式的液晶显示设备100G的不同之处在于，它采用在图像数据被时分地写入面板的系统中也有效的配置。

具体地，在如像在图17中看见的那样利用时分开关来减少面板的画面帧的情况下，也在在水平选择周期内时分开关的时分数量不足以满足电特性和图像特性的情况下，需要本发明的应用。

在图17中，来自信号驱动器131至134的信号SV1至SV4通过具有多个传送门TMG的选择器SEL，传送到信号线116(116-1至116-12)。

该第十一实施方式的其他部分的配置类似于第八实施方式的其他部分的配置，并且也可以达到类似于通过上述第八实施方式所达到的效果那样的效果。

<第十二实施方式>

图18示出根据本发明的第十二实施方式的液晶显示设备的配置的示例。

参考图18，根据该第十二实施方式的液晶显示设备100K在配置上类似于根据上述第九实施方式的液晶显示设备100H，与根据上述第九实施方式的液晶显示设备100H的不同之处在于，它采用在图像数据被时分地写入面板的系统中也有效的配置。

具体地，在如像在图18中看见的那样利用时分开关来减少面板的画面帧的情况下，也在在水平选择周期内时分开关的时分数量不足以满足电特性和图像特性的情况下，需要本发明的应用。

参考图18，来自信号驱动器131至134的信号SV1至SV4通过具有多个传送门TMG的选择器SEL，传送到信号线116(116-1至116-12)。

该第十二实施方式的其他部分的配置类似于第九实施方式的其他部分的配置，并且也可以达到类似于通过上述第八和第九实施方式所达到的效果那样的效果。

<第十三实施方式>

图19示出根据本发明的第十三实施方式的液晶显示设备的配置的示例。

参考图19，根据该第十三实施方式的液晶显示设备100L在配置上类似于根据上述第十实施方式的液晶显示设备100I，与根据上述第十实施方式的液晶显示设备100I的不同之处在于，它采用在图像数据被时分地写入面板的系统中也有效的配置。

具体地，在如像在图19中看见的那样利用时分开关来减少面板的画面帧的情况下，也在在水平选择周期内时分开关的时分数量不足以满足电特性和图像特性的情况下，需要本发明的应用。

参考图19，来自信号驱动器131至134的信号SV1至SV4通过具有多个传送门TMG的选择器SEL，传送到信号线116(116-1至116-12)。

该第十三实施方式的其他部分的配置类似于第十实施方式的其他部分的配置，并且也可以达到类似于通过上述第八至第十实施方式所达到的效果那样的效果。

注意到，虽然在第七实施方式中的电压电源线的布线模式未在图11中示出，但它也可以应用到第八至第十实施方式。

此外，在这种情况下，可以防止不希望的电压对相邻像素电路111的侵入。因此，可以实现获得良好的画面质量的效果。

<第十四实施方式>

图20A、图20B和图20C分别示出根据本发明的第十四实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例。

首先参考图20A，根据该第十四实施方式的液晶显示设备100M在配置上类似于根据上述第一实施方式的液晶显示设备100，与根据上述第一实施方式的液晶显示设备100的不同之处在于，与根据上述第一实施方式的液晶显示设备100不同之处在于以下点。

具体地，在根据该第十四实施方式的液晶显示设备100M中，波形成形电路配置成不由简单地级联的CMOS缓冲器形成，而是使用时钟CMOS电路形成。

这里，描述波形成形电路152。

同样，在该第十四实施方式中，如上所述，对来自缓冲器140-1至140-m的栅极脉冲执行波形成形和电压改变的波形成形电路152-11至152-1m和152-21至152-2m被布置在栅极线115-1至115-m的导线中间。

因此，像从图20C中的实线所指示的波形中看到的那样，在远离栅极线115-1至115-m的栅极缓冲器140-1至140-m的输出极的远端部分或接线端部分上的栅极脉冲的波形改善了其失真。注意到，图20C中的虚线所指示的波形展示了在没有插入任何波形成型电路的远端部分或接线端部分上的栅极脉冲的波形的失真。

因此，该显示设备使大量像素和高帧频的显示变得容易。

波形成形电路152-11至152-1m和152-21至152-2m分别被布置在用于波形成形的栅极线115-1至115-m的线中间。

进一步，波形成形电路152-11至152-1m和152-21至152-2m公共地连接到用于作为HIGH电势的电源电压VDD2的电源线160，以及用于作为LOW电势的电源电压VSS2的电源线161。

例如，波形成形电路152-11至152-1m和152-21至152-2m都由包括如在图21A至图21C中所见到的、级联连接的CMOS配置的NAND栅极和CMOS缓冲器的电路形成。

在该第十四实施方式中，波形成形电路152-11至152-1m和152-21至152-2m布置在在垂直方向中的相同坐标上。

更具体地说，波形成形电路152-11至152-1m分别布置在信号线116-6和栅极线115-1至115-m的交叉位置上。波形成形电路152-21至152-2m分别布置在信号线116-10和栅极线115-1至115-m之间的交叉位置上。

图21A至图21C图解了由CMOS配置的时钟CMOS电路形成根据该第十四实施方式的波形成形电路的示例。

具体地，图21A示出等效电路，图21B示出具体电路，而图21C图解缓冲器的输出侧的电容。

如在图21B中所见到的那样，每个波形成形电路152包括CMOS配置的NAND电路11以及与NAND电路11级联连接的CMOS缓冲器或反相器BF11。

CMOS配置的NAND电路11包括PMOS晶体管对PT11和PT12和NMOS晶体管对NT11和NT12。

PMOS晶体管PT11和PT12在其源极上连接到用于HIGH电势的电源电压VDD2的电源线160。PMOS晶体管PT11和PT12在其漏极上连接到NMOS晶体管NT11的漏极，而节点ND11由漏极的连接点形成。

NMOS晶体管NT11在其源极连接到NMOS晶体管NT12的漏极，NMOS晶体管NT12在其源极连接到用于LOW电势的基准电压VSS2的电源线161。

PMOS晶体管PT12和NMOS晶体管NT12在其栅极上相互连接，而节点ND1由各栅极的连接点形成，并且连接到栅极线115(115-1至115-m)。

进一步，PMOS晶体管PT12和NMOS晶体管NT12在其栅极上连接到用于使能信号ENB的电源线。

CMOS缓冲器BF11包括PMOS晶体管PT13和NMOS晶体管NT13。

PMOS晶体管NT13在其源极上连接到用于HIGH电势的电源电压VDD2的电源线160，而在其漏极上连接到NMOS晶体管NT13的漏极。节点12由这些漏极的连接点形成。

NMOS晶体管NT13在其源极上连接到用于LOW电势的基准电压VSS2的电源线161。

PMOS晶体管PT13和NMOS晶体管NT13在其栅极上相互连接，并且将各栅极的连接点连接到CMOS配置的NAND电路11的节点ND11。节点ND12作为输出节点连接到栅极线115(115-1至115-m)中的相应条。

具有上述这样的配置的波形成形电路152作为正逻辑输出，输出从垂直驱动电路120的排列侧，即，输出侧或图20中的左侧上，传送的栅极脉冲GP1至GPm的波形，并进一步进行波形成形。

用于波形成形的CMOS配置的NAND电路11和CMOS缓冲器BF11的输出表示栅极线的电容Cgate，也表示包括像素电极或TFT(像素晶体管)处于导通状态的状态下的液晶电容Clcd和像素的存储电容Cs的电容。

进一步，由于CMOS配置的NAND电路11指示关于输入至此的反转逻辑输出，所以波形成形电路152由其中CMOS缓冲器BF11串联连接到CMOS配置的NAND电路11的电路形成，以便获得正逻辑输出。

由于波形成形电路152需要输出电源，因此布置用于供应用来导通和截止像素栅极的高侧电源电压VDD2和低侧电源电压VSS2的电源线160和161的导线。

该导线被布置得与像素信号导线并行。其原因是，在它们被布置得与信号线116(116-1至116-n)并行并且位于信号线116(116-1至116-n)附近的情况下，液晶的孔径比的下降可以被最小化。

进一步，在对用于电压VDD2和晶体管VSS2的电源线160和161展示低电阻的总线连接在有效像素区域部分110之上的情况下，在水平方向上的电源线的电压降可以被最小化。

结果，要从有效像素的水平方向上的波形成形电路152输出的高电压和低电压的变化也可以被最小化。

当使能信号被输入形成波形成形电路152的CMOS配置的NAND电路11时，CMOS配置的NAND电路11在作为控制信号的使能信号或时钟ENB的上升沿或下降沿处开始其操作。

在用于使能信号的电源线163被布置在显示设备的垂直方向并被致使操作的情况下，虽然在垂直方向上出现使能信号的一些延迟或波形的失真，但使能信号具有相同寄生电容的相同来历。因此，延迟变成固定不变。

结果，沿布置在水平方向上的栅极线传送的信号展示受时钟控制的延迟波形。这引起以高速垂直地被扫描的选择信号的产生，而不需要栅极选择波形，不需要注意水平方向。

进一步，同样在该第十四实施方式中，用于要被供应给波形成形电路152的电压VDD2和晶体管VSS2的电源线160和161以及波形成形电路152最好与第一和第八实施方式类似地被布置在水平方向中的相同坐标上。

其原因是，由于水平方向上的波形成形电路152的坐标是固定的，所以栅极脉冲波形不会受到延迟。

该第十四实施方式的其他部分的配置类似于第一实施方式的其他部分的配置，并且也可以达到类似于通过上述第一实施方式所达到的效果那样的效果。除此而外，还可以较高精确度地维持延迟固定不变。

<第十五实施方式>

图22A、图22B和图22C分别示出根据本发明的第十五实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例。

参考图22A，根据该第十五实施方式的液晶显示设备100N在配置上类似于根据上述第十四实施方式的液晶显示设备100M，与根据上述第十四实施方式的液晶显示设备100M在波形成形电路152的排列位置方面不同。

具体地说，在上述第十四实施方式的液晶设备100M中，用于要被供应给波形成形电路152的电压VDD2和晶体管VSS2的电源线160和161、用于使能信号ENB的电源线163以及波形成形电路152被布置在水平方向中的相同坐标上。

相反，在该第十五实施方式的液晶设备100N中，用于要被供应给波形成形电路152的电压VDD2和晶体管VSS2的电源线160和161、用于使能信号ENB的电源线163以及波形成形电路152不被布置在水平方向中的相同坐标上，而在关于栅极线和信号线的导线的相应关系下以相互距离一列的移置关系进行布置。

在图22A的示例中，波形成形电路152-11被布置在信号线116-3晶体管和栅极线115-1的交叉位置的附近。波形成形电路152-12被布置在信号线116-4晶体管和栅极线115-2的交叉位置的附近。波形成形电路152-13被布置在信号线116-5晶体管和栅极线115-3的交叉位置的附近。波形成形电路152-14(m)被布置在信号线116-6和栅极线115-m的交叉位置的附近。

同时，波形成形电路152-21被布置在信号线116-7和栅极线115-1的交叉位置的附近。波形成形电路152-22被布置在信号线116-8和栅极线115-2的交叉位置的附近。波形成形电路152-23被布置在信号线116-9和栅极线115-3的交叉位置的附近。波形成形电路152-24(m)被布置在信号线116-10和栅极线115-4m的交叉位置的附近。

在这种情况下，在水平方向上的波形成形电路152的坐标不固定这样的情况下，从用于电源电压VDD2和基准电压VSS2的电源线160和161中消除了局部片面性。因此，确保在用于电压VDD2和VSS2的电源线160和161的布线布局的影响下的像素的透射因子方面的均匀性。

在这种情况下，显示设备的亮度分布固定不变。

该第十五实施方式的其他部分的配置类似于第十四实施方式的其他部分的配置，并且也可以达到类似于通过上述第一和第十四实施方式所达到的效果那样的效果。

<第十六实施方式>

图23A、图23B和图23C分别示出根据本发明的第十六实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例。

同时，图24A至24I图解根据该第十六实施方式的液晶显示设备的操作。

具体地，图24A图解垂直开始信号或开始脉冲VST(Vst)；图24B图解用垂直驱动电路的垂直时钟VCK；以及图16C图解用于波形成形电路的使能信号ENB。

图24D图解作为针对垂直驱动电路120的第一行的直接输出的栅极脉冲GP1；图24E图解作为针对垂直驱动电路120的第二行的直接输出的栅极脉冲GP2；以及图24F图解作为针对垂直驱动电路120的第三行的直接输出的栅极脉冲GP3。

图24G图解在垂直驱动电路120的第一行的远端部分上的栅极脉冲GP1；图24H图解在垂直驱动电路120的第二行的远端部分上的栅极脉冲GP2；以及图24I图解在垂直驱动电路120的第三行的远端部分上的栅极脉冲GP3。

进一步，图24D的时间图Vgate_1_L图解第一行的直接输出脉冲；图24E的时间图Vgate_2_L图解第二行的直接输出脉冲；以及图24F的时间图Vgate_3_L图解第三行的直接输出脉冲。

进一步，图24G的时间图Vgate_1_R图解第一行的远端脉冲；图24H的时间图Vgate_2_R图解第二行的远端脉冲；以及图24I的时间图Vgate_3_R图解第三行的远端脉冲。

图25A图解垂直开始信号或开始脉冲VST(Vst)；以及图25B图解用垂直驱动电路的垂直时钟VCK。

图25C图解用于在第一级上的波形成形电路的使能信号ENB；图25D图解作为针对垂直驱动电路120的第一行的直接输出的栅极脉冲GP1；以及图25E图解在垂直驱动电路120的第一行的远端部分上的栅极脉冲GP1。

图25F图解用于在中间级上的波形成形电路的使能信号ENB；图25G图解作为针对垂直驱动电路120的中间行的直接输出的栅极脉冲GPM；以及图25H图解在中间行上的垂直驱动电路120的远端部分上的栅极脉冲GPM。

图25I图解用于在最末级上的波形成形电路的使能信号ENB；图25J图解作为针对垂直驱动电路120的最末行的直接输出的栅极脉冲GPF；以及图25K图解在最末行上的垂直驱动电路120的远端部分上的栅极脉冲GPF。

进一步，图25D的时间图Vgate_1_L图解第一行的直接输出脉冲；以及图25E的时间图Vgate_1_R图解第一行的远端脉冲。

图25G的时间图Vgate_M_L图解中间行的直接输出脉冲；以及图25H的时间图Vgate_M_R图解中间行的远端脉冲。

图25J的时间图Vgate_F_L图解最末行的直接输出脉冲；以及图25K的时间图Vgate_F_R图解最末行的远端脉冲。

参考图23A，根据该第十六实施方式的液晶显示设备100O在配置上类似于根据上述第十四和第十五实施方式的液晶显示设备100M和100N，与根据上述第十四和第十五实施方式的液晶显示设备100M和100N在波形成形电路152的排列位置方面不同。

具体地说，在上述第十四和第十五实施方式的液晶设备100M和110N中，用于要被供应给波形成形电路152的电压VDD2和VSS2的电源线160和161以及波形成形电路152被布置在水平方向中的相同坐标上。

或者相反，用于要被供应给波形成形电路152的电压VDD2和VSS2的电源线160和161以及波形成形电路152不被布置在水平方向中的相同坐标上。

相反，在根据该第十六实施方式的液晶显示设备100O中，波形成形电路152-11至152-nm被布置在栅极线和信号线的几乎所有交叉位置的附近的栅极线上，或换句话说，在用于栅极脉冲的像素电路111的输入部分上。

利用该第十六实施方式，将栅极脉冲成形为像从图24A至24I看见的良好波形。

进一步，虽然使能信号ENB的波形因电源线163等的寄生电容而失真，但由于在水平方向上，用于使能信号ENB的所有电源线163具有相等的寄生电容值，所以使能信号ENB的波形上的失真是相同的。

然后，由于水平方向上传送的栅极脉冲通过波形成形电路152，所以其波形不会受到水平方向上的失真和延迟。

按照这种方式，由于在栅极线的导线上为每个像素电路111布置波形成形电路152，所以可以允许多个像素电路111存在于不同波形成形电路之间，使得在那里不出现栅极脉冲的波形的延迟的弥散。

该第十六实施方式的其他部分的配置类似于第十四和第十五实施方式的其他部分的配置，并且也可以达到类似于通过上述第十四和第十五实施方式所达到的效果那样的效果。

<第十七实施方式>

图26示出根据本发明的第十七实施方式的液晶显示设备的配置的示例。

参考图26，根据该第十七实施方式的液晶显示设备100P在配置上类似于根据上述第十四实施方式的液晶显示设备100M，与根据上述第十四实施方式的液晶显示设备100M的不同之处在于，它采用在图像数据被时分地写入面板的系统中也有效的配置。

具体地，在如像在图26中看见的那样利用时分开关来减少面板的画面帧的情况下，也在在水平选择周期内时分开关的时分数量不足以满足电特性和图像特性的情况下，需要本发明的应用。

在图26中，来自信号驱动器131至134的信号SV1至SV4通过具有多个传送门TMG的选择器SEL，传送到信号线116(116-1至116-12)。

该第十七实施方式的其他部分的配置类似于第十五实施方式的其他部分的配置，并且也可以达到类似于通过上述第十四实施方式所达到的效果那样的效果。

<第十八实施方式>

图27示出根据本发明的第十八实施方式的液晶显示设备的配置的示例。

参考图27，根据该第十八实施方式的液晶显示设备100Q在配置上类似于根据上述第十五实施方式的液晶显示设备100N，与根据上述第十五实施方式的液晶显示设备100N的不同之处在于，它采用在图像数据被时分地写入面板的系统中也有效的配置。

具体地，在如像在图27中看见的那样利用时分开关来减少面板的画面帧的情况下，也在在水平选择周期内时分开关的时分数量不足以满足电特性和图像特性的情况下，需要本发明的应用。

参考图27，来自信号驱动器131至134的信号SV1至SV4通过具有多个传送门TMG的选择器SEL，传送到信号线116(116-1至116-12)。

该第十八实施方式的其他部分的配置类似于第十五实施方式的其他部分的配置，并且也可以达到类似于通过上述第十四和第十五实施方式所达到的效果那样的效果。

<第十九实施方式>

图28示出根据本发明的第十九实施方式的液晶显示设备的配置的示例。

参考图28，根据该第十九实施方式的液晶显示设备100R在配置上类似于根据上述第十六实施方式的液晶显示设备100O，与根据上述第十六实施方式的液晶显示设备100O的不同之处在于，它采用在图像数据被时分地写入面板的系统中也有效的配置。

具体地，在如像在图28中看见的那样利用时分开关来减少面板的画面帧的情况下，也在在水平选择周期内时分开关的时分数量不足以满足电特性和图像特性的情况下，需要本发明的应用。

参考图28，来自信号驱动器131至134的信号SV1至SV4通过具有多个传送门TMG的选择器SEL，传送到信号线116(116-1至116-12)。

该第十九实施方式的其他部分的配置类似于第十六实施方式的其他部分的配置，并且也可以达到类似于通过上述第十四至第十六实施方式所达到的效果那样的效果。

<第二十实施方式>

图29A、图29B和图29C分别示出根据本发明的第二十实施方式的液晶显示设备的配置的示例以及栅极脉冲波形的示例。

首先参考图29A，根据该第二十实施方式的液晶显示设备100S在配置上类似于根据上述第十六实施方式的液晶显示设备100O，与根据上述第十六实施方式的液晶显示设备100O不同之处在于以下点。

具体地，在根据该第二十实施方式的液晶显示设备100S中，用于电源电压VDD2的电源线160和用于电源电压VSS2的电源线161也布线在所有信号线116(116-1至116-m)和所有栅极线115(115-1至115-m)之间。

该第二十实施方式的其他部分的配置类似于第十实施方式的其他部分的配置，并且也可以达到类似于通过上述第十四和第十六实施方式所达到的效果那样的效果。

注意到，虽然在第二十实施方式中的电压电源线的布线模式未在图29A中示出，但该第二十实施方式的配置也可以应用到其他第十四、第十五和第十七至第十九实施方式。此外，在这种情况下，可以防止不希望的电压对相邻像素电路111的侵入，并且可以实现获得良好的画面质量的效果。

以上描述了本发明的第一至第二十实施方式中的等效电路上的波形成形电路150、151和152的排列位置、配置、电源线模式等。

在以下，描述装置上的波形成形电路150、151和152的排列位置。

在该实施方式中，在透射型液晶显示设备情况下，波形成形电路150、151和152基本上被布置黑色过滤掩模正下方。

同时，在反射型或透射型与反射型的液晶显示设备中，将波形成形电路150、151和152布置在反射区域中。

图30A和图30B示出透射型的液晶显示设备。

参考图30A和图30B，所示的透射型液晶显示设备300包括如上参考图3所述的那样一个底栅极型(bottom gate type)TFT，并且被配置成使得液晶层330被夹在TFT衬底310与相对衬底320之间。

如在图30A中所见到的那样，TFT衬底310包括玻璃衬底311、在玻璃衬底311上形成的平化膜312、在平化膜312上形成的透明电极313以及在透明电极313上形成的定向膜314。

相对衬底320包括玻璃衬底321、形成在玻璃衬底321上的挡光区域322以及形成在挡光区域322上的定向膜323。

注意到，在图30B中，与图3中的元件类似的元件用类似的附图标记表示。进一步，由于以上描述和TFT的自身结构，所以这里省略重复的描述来避免冗余。

图31示出采用以上参考图5A至图5C所述的波形成形电路的透射型液晶显示设备的像素电路的第一示例。

如在图31中看见的那样，波形成形电路150的元件PT1、PT2、NT1和NT2以及布线布置在由黑色过滤掩模(black color filter mask)形成的挡光区域322正下方。

在该示例中，以正逻辑输入的栅极脉冲GP在其通过缓冲器BF1和BF2之后，被以正逻辑施加到像素电路111的TFT112的栅极。

由于波形成形电路150由多晶硅TFT(薄膜晶体管)形成，所以背光被波形成形电路150阻挡，这成为像素的透射因子下降的原因。

因此，关于包括由TFT(薄膜晶体管)形成的波形成形电路150和用于波形成形电路150的电压VDD2和VSS2的电源线160和161的确定像素，可能出现亮度的一些弥散。

因此，将由用于减少像素中的亮度弥散的黑色过滤掩模形成的挡光区域322放置在该电路上来固定透射因子，从而抑制亮度弥散。

图32示出采用以上参考图5A至图5C所述的波形成形电路的透射型液晶显示设备的像素电路的第二示例。

该第二示例类似于图31的第一示例，不同之处在于，该第二示例借助于缓冲器BF1反转以负逻辑输入的栅极脉冲GP的电平，以便以正逻辑将栅极脉冲GP施加到像素电路111的TFT112的栅极。然后，通过缓冲器BF2，以负逻辑输出该栅极脉冲GP。

因此，像素电路111被定位于缓冲器BF1的输出端和缓冲器BF2的输入端之间。

图33示出采用以上参考图5A至图5C所述的波形成形电路的透射型液晶显示设备的像素电路的第三示例。

该第三示例类似于图31的第一示例，不同之处在于，该第三示例被配置成阻止来自信号线116和栅极线115的不希望的电压的侵入。

具体地说，在该第三示例中，信号线116和栅极线115被夹在用于电源电压VDD2的电源线160和用于基准电压VSS2的电源线161之间，以便阻止来自信号线116和栅极线115的不希望的电压的侵入。

图34示出采用以上参考图5A至图5C所述的波形成形电路的透射型液晶显示设备的像素电路的第四示例。

该第四示例类似于图32的第二示例，不同之处在于，该第四示例被配置成阻止来自信号线116和栅极线115的不希望的电压的侵入。

具体地说，在该第四示例中，信号线116和栅极线115被夹在用于电源电压VDD2的电源线160和用于基准电压VSS2的电源线161之间，以便阻止来自信号线116和栅极线115的不希望的电压的侵入。

图35A示出透射与反射型液晶显示设备的像素电路，图35B示出采用以上参考图5A至图5C所述的波形成形电路的透射与反射型液晶显示设备的像素电路的第一示例。

首先参考图35A，所示的透射与反射型液晶显示设备400包括透明绝缘衬底401以及形成在该透明绝缘衬底401上的薄膜晶体管(TFT)402、像素区域403等。

该透射与反射型液晶显示设备400进一步包括以与透明绝缘衬底401、TFT402和像素区域403相对的关系布置的透明绝缘衬底404。该透射与反射型液晶显示设备400进一步包括形成在透明绝缘衬底404上的外涂层405、滤色器405A、相对电极406和液晶层407。该液晶层407被夹在像素区域403和相对电极406之间。

这样的像素区域403被布置成矩阵，以相互垂直交叉的关系，将用于将栅极脉冲GP供应给TFT 402的栅极线115和用于将显示信号供应给TFT 402的信号线116布置在各个像素区域403周围，以此形成像素部分。

进一步，均由金属导线形成的保持电容器布线(以下称为CS线)配备在透明绝缘衬底401和TFT402侧上，使得它们并行地延伸到栅极线115。该CS线与像素电极合作形成保持电容CS，并被连接到相对电极406。

进一步，在每个像素区域403中配备用于反射型显示器的反射区域A和用于透射型显示器的透射区域B。

由诸如玻璃之类的透明材料形成透明绝缘衬底401。在透明绝缘衬底401上形成TFT 402、扩散层408和平化层409。具体地说，在TFT402上以插入其间的绝缘膜的方式形成扩散层408，而在扩散层408上形成平化层409。进一步，透明电极410和反射电极411形成在平化层409上。反射电极411形成具有上述反射区域A和透射区域B的像素电路403。

现在参考图35B，波形成形电路150的元件PT1、PT2、NT1和NT2以及布线被布置在反射区域A中。

由于波形成形电路150如上所述地由多晶硅TFT(薄膜晶体管)形成，所以背光被波形成形电路150阻挡，这成为像素的透射因子下降的原因。

在这种情况下，可用这样的方法：在存在像反射液晶一样不通过穿过那里的背光的部件(article)的情况下，波形成形电路150正好被布置在反射液晶的反射区域正下方。

经由波形成形电路150的这种排列，用于形成用于波形成形电路150的CMOS的TFT布局的自由度，与透射型的TFT布局的自由度相比，显著增加。

因此，由于诸如用于电源电压VDD2和基准电压VSS2的电源线之类的电源线的宽度可以增加，所以由于电源线电阻引起的CMOS输出的延迟可能出现变少。

图36A示出反射型液晶显示设备的像素电路，以及图36B示出采用上述参考图5A至图5C所述的波形成形电路的反射型液晶显示设备的像素电路的第一示例。

反射型液晶显示设备的像素电路的装置结构除了不具有透射区域B外，类似于透射与反射型液晶显示设备的装置结构。因此，这里为了避免冗余而省略所述装置结构的重复描述。

同样，在这种情况下，如在图36B所见到的那样，波形成形电路150的元件PT1、PT2、NT1和NT2以及布线被布置在反射区域A中。

图37示出采用上述参考图5A至图5C所述的波形成形电路的透射与反射型液晶显示设备的像素电路的第二示例。

该第二示例类似于图35A和图35B的第一示例，不同之处在于，其被配置成阻止来自信号线116和栅极线115的不希望的电压的侵入。

具体地说，在该示例中，信号线116和栅极线115被夹在用于电源电压VDD2的电源线160和用于基准电压VSS2的电源线161之间，以便阻止来自信号线116和栅极线115的不希望的电压的侵入。

图38示出采用以上参考图5A至图5C所述的波形成形电路的反射型液晶显示设备的像素电路的第二示例。

该第二示例类似于图36的第一示例，不同之处在于，该第二示例被配置成阻止来自信号线116和栅极线115的不希望的电压的侵入。

具体地说，在该第二示例中，信号线116和栅极线115被夹在用于电源电压VDD2的电源线160和用于基准电压VSS2的电源线161之间，以便阻止来自信号线116和栅极线115的不希望的电压的侵入。

图39示出采用以上参考图13A至图13C所述的波形成形电路的透射型液晶显示设备的像素电路的第一示例。

如在图39中看见的那样，波形成形电路151的元件PT1、PT2、PT3、NT1、NT2和NT3以及布线布置在由黑色过滤掩模形成的挡光区域322正下方。

在该示例中，以正逻辑输入的栅极脉冲GP在其通过缓冲器BF3和BF2之后，被以正逻辑施加到像素电路111的TFT112的栅极。

由于波形成形电路151由多晶硅TFT(薄膜晶体管)形成，所以背光被波形成形电路151阻挡，并且这成为像素的透射因子下降的原因。

因此，关于包括由TFT(薄膜晶体管)形成的波形成形电路151和用于波形成形电路151的电压VDD2和VSS2的电源线160和161的确定像素，可能出现亮度弥散。

因此，将由用于减少像素中间的亮度弥散的黑色过滤掩模形成的挡光区域322放置在该电路上来固定透射因子，从而抑制亮度弥散。

图40示出采用以上参考图13A至图13C所述的波形成形电路的透射型液晶显示设备的像素电路的第二示例。

该第二示例类似于图39的第一示例，不同之处在于，该第二示例借助于缓冲器BF3反转以负逻辑输入的栅极脉冲GP的电平，以便以正逻辑将栅极脉冲GP施加到像素电路111的TFT112的栅极。然后，通过缓冲器BF1，以负逻辑输出该栅极脉冲GP。

因此，像素电路111被定位于缓冲器BF3的输出端和缓冲器BF11的输入端之间。

图41示出采用以上参考图13A至图13C所述的波形成形电路的透射型液晶显示设备的像素电路的第三示例。

该第三示例类似于图39的第一示例，不同之处在于，该第三示例被配置成阻止来自信号线116和栅极线115的不希望的电压的侵入。

图42示出采用以上参考图13A至图13C所述的波形成形电路的透射型液晶显示设备的像素电路的第四示例。

该第四示例类似于图40的第二示例，不同之处在于，该第四示例被配置成阻止来自信号线116和栅极线115的不希望的电压的侵入。

图43示出采用以上参考图13A至图13C所述的波形成形电路的透射与反射型液晶显示设备的像素电路的第一示例。

现在参考图43，波形成形电路151的元件PT1、PT2、PT3、NT1、NT2和NT3以及布线被布置在反射区域A中。

由于波形成形电路151如上所述地由多晶硅TFT(薄膜晶体管)形成，所以背光被波形成形电路151阻挡，并且这成为像素的透射因子下降的原因。

在这种情况下，可用这样的方法：在存在像反射液晶一样不通过穿过那里的背光的部件的情况下，波形成形电路151正好被布置在反射液晶的反射区域正下方。

经由波形成形电路151的这种排列，用于形成用于波形成形电路151的CMOS的TFT布局的自由度，与透射型的TFT布局的自由度相比，显著增加。因此，由于诸如用于电源电压VDD2和基准电压VSS2的电源线之类的电源线的宽度可以增加，所以由于电源线电阻引起的CMOS输出的延迟可能出现变少。

图44示出采用上述参考图13A至图13C所述的波形成形电路的反射型液晶显示设备的像素电路的第一示例。

参考图44，同样，在所示的排列中，波形成形电路151的元件PT1、PT2、PT3、NT1、NT2和NT3以及布线被布置在反射区域A中。

图45示出采用上述参考图13A至图13C所述的波形成形电路的透射与反射型液晶显示设备的像素电路的第二示例。

该第二示例类似于图43的第一示例，不同之处在于，其被配置成阻止来自信号线116和栅极线115的不希望的电压的侵入。

图46示出采用以上参考图13A至图13C所述的波形成形电路的反射型液晶显示设备的像素电路的第二示例。

该第二示例类似于图44的第一示例，不同之处在于，该第二示例被配置成阻止来自信号线116和栅极线115的不希望的电压的侵入。

图47示出采用以上参考图21A至图21C所述的波形成形电路的透射型液晶显示设备的像素电路的第一示例。

如在图47中看见的那样，波形成形电路152的元件PT1、PT2、PT3、NT1、NT2和NT3以及布线布置在由黑色过滤掩模形成的挡光区域322正下方。

由于波形成形电路152由多晶硅TFT(薄膜晶体管)形成，所以背光被波形成形电路152阻挡，并且这成为像素的透射因子下降的原因。

因此，关于包括由TFT(薄膜晶体管)形成的波形成形电路152和用于波形成形电路152的电压VDD2和VSS2的电源线160和161的确定像素，可能出现亮度弥散。

图48示出采用以上参考图21A至图21C所述的波形成形电路的透射型液晶显示设备的像素电路的第二示例。

该第二示例类似于图47的第一示例，不同之处在于，该第二示例借助于NAND电路11反转以负逻辑输入的栅极脉冲GP的电平，以便以正逻辑将栅极脉冲GP施加到像素电路111的TFT112的栅极。然后，通过缓冲器BF11，以负逻辑输出该栅极脉冲GP。

因此，像素电路111被定位于NAND电路11的输出端和缓冲器BF11的输入端之间。

图49示出采用以上参考图21A至图21C所述的波形成形电路的透射型液晶显示设备的像素电路的第三示例。

该第三示例类似于图47的第一示例，不同之处在于，该第三示例被配置成阻止来自信号线116和栅极线115的不希望的电压的侵入。

图50示出采用以上参考图21A至图21C所述的波形成形电路的透射型液晶显示设备的像素电路的第四示例。

该第四示例类似于图48的第二示例，不同之处在于，该第四示例被配置成阻止来自信号线116和栅极线115的不希望的电压的侵入。

图51示出采用以上参考图21A至图21C所述的波形成形电路的透射与反射型液晶显示设备的像素电路的第一示例。

现在参考图51，波形成形电路152的元件PT11、PT12、PT13、NT11、NT12和NT13以及布线被布置在反射区域A中。

由于波形成形电路152如上所述地由多晶硅TFT(薄膜晶体管)形成，所以背光被波形成形电路152阻挡，并且这成为像素的透射因子下降的原因。

在这种情况下，可用这样的方法：在存在像反射液晶一样不通过穿过那里的背光的部件的情况下，波形成形电路152正好被布置在反射液晶的反射区域正下方。

经由波形成形电路152的这种排列，用于形成用于波形成形电路152的CMOS的TFT布局的自由度，与透射型的TFT布局的自由度相比，显著增加。因此，由于诸如用于电源电压VDD2和基准电压VSS2的电源线之类的电源线的宽度可以增加，所以由于电源线电阻引起的CMOS输出的延迟可能出现变少。

图52示出采用上述参考图21A至图21C所述的波形成形电路的反射型液晶显示设备的像素电路的第一示例。

参考图52，同样在所示的排列中，波形成形电路155的元件PT11、PT12、PT13、NT11、NT12和NT13以及布线被布置在反射区域A中。

图53示出采用上述参考图21A至图21C所述的波形成形电路的透射与反射型液晶显示设备的像素电路的第二示例。

该第二示例类似于图51的第一示例，不同之处在于，其被配置成阻止来自信号线116和栅极线115的不希望的电压的侵入。

图54示出采用以上参考图21A至图21C所述的波形成形电路的反射型液晶显示设备的像素电路的第二示例。

该第二示例类似于图52的第一示例，不同之处在于，该第二示例被配置成阻止来自信号线116和栅极线115的不希望的电压的侵入。

由根据上述实施方式的有源矩阵液晶显示设备代表的有源矩阵显示设备被用作用于诸如个人计算机和字处理器之类的OA(办公自动化)设备、电视接收机等的显示设备。本发明的显示设备可适用于作为用于诸如便携式电话机或PDA之类的、设备机身的小型化工作正在进行的其他电子设备的显示部分。

具体地说，根据本发明的上述显示设备可以应用到如图55A至图55G作为示例示出的各种电子设备。

具体地说，该显示设备可以用作用于所有领域中将输入其中的图像信号或在其中产生的图像信号显示为图像的电子设备(例如，数字照相机、笔记本型个人计算机、便携式电话机、视频摄像机等)的显示设备。

在以下，描述本发明的显示设备应用到的电子设备的具体示例。

图55A示出本发明应用到的电视接收机的示例。参考图55A，电视接收机500包括由前面板501、滤光器502等组成的图像显示部分303。根据本发明的显示设备可以用作图像显示屏幕部分503。

图55B和图55C示出本发明应用到的数字照相机的示例。参考图55B和图55C，数字照相机510包括图像拾取透镜511、闪光发光部分512、显示部分513、控制开关514等。根据本发明的显示设备可以用作显示部分513。

图55D示出本发明应用到的视频摄像机的示例。参考图55D，该视频摄像机520包括机身部分521、配备在机身部分521的前向面上来拾取图像拾取对象的图像的图像的透镜522、用于操作来开始或停止图像拾取得开始/停止开关523、显示部分524等。根据本发明的显示设备可以用作显示部分524。

图55E和图55F示出本发明应用到的便携式终端设备的示例。参考图55E和图55F，该便携式终端设备530包括上边壳531、下边壳532、铰链形式的连接部分533、显示部分534、副显示部分535、画面灯536和照相机537等。根据本发明的显示设备可以被用作显示部分534或副显示部分535。

图55G示出本发明应用到的笔记本型个人计算机。参考图55G，该笔记本型计算机540包括机身541、操作来输入字符等的键盘542、显示图像的显示部分543等。根据本发明的显示设备可以用作显示部分543。

注意到，在上述实施方式中，将本发明应用于有源矩阵型液晶显示设备。然而，本发明不限于此，而是可以类似地应用到其他有源矩阵型显示设备，诸如在其中将电致发光装置(EL)用作每个像素的光电元件的EL显示设备。

本领域普通技术人员应该理解，依赖于设计要求和其他因素，只要它们在附属权利要求或其等效物的范围内，可以出现各种修改、组合、部分组合和变更。

Claims

1.一种显示设备，包括：

像素部分，包括多个像素电路，像素数据通过切换元件写入所述多个像素电路中的每一个，该像素电路被布置成形成包括多列的矩阵；

多条扫描线，与所述像素电路的行对应地布置，并且配置成控制该切换元件的传导；

多条信号线，与所述像素电路的列对应地布置，并且配置成允许该像素数据通过其传播；以及

驱动电路，配置成输出用于致使所述像素电路的切换元件传导到所述扫描线的扫描脉冲，

其中，一波形成形电路被布置在每条所述扫描线的导线中并被配置来执行在所述扫描线中传播的扫描脉冲的波形成形，

其中，所述波形成形电路由互补金属氧化物半导体电路形成，并以关于到其中的输入信号的正逻辑形成输出信号。

2.根据权利要求1的显示设备，其中，该波形成形电路以被定位在其中所述信号线在所述像素电路的矩阵的坐标排列中延伸的方向中的相同坐标上的这种方式，被布置在所述扫描线中的相应导线中间。

3.根据权利要求1的显示设备，其中，该波形成形电路以被定位在其中所述信号线在所述像素电路的矩阵的坐标排列中延伸的方向中的相互不同的坐标上的这种方式，被布置在所述扫描线中的相应导线中间。

4.根据权利要求1的显示设备，其中，该波形成形电路以定位在所述像素电路的输入级的这样方式，被布置在所述扫描线的导线中间。

5.根据权利要求1的显示设备，还包括：

具有挡光区域的衬底，所述波形成形电路被布置在所述具有挡光区域中。

6.根据权利要求1的显示设备，其中，所述显示设备是反射型或透射与反射型的液晶显示设备，并且所述波形成形电路被布置在所述液晶显示设备的反射区域中。

7.根据权利要求1的显示设备，还包括：

电源线，连接到所述波形成形电路并与所述信号线并行地延伸。

8.根据权利要求7的显示设备，其中，所述电源线被布置在每条所述信号线和所述扫描线的相邻条之间。

9.根据权利要求1的显示设备，还包括：

多个信号驱动器，单独对应于所述信号线；以及多个选择器开关，被布置在所述信号驱动器和所述信号线的相应条之间，并被配置成时分地选择和供应图像数据。

10.根据权利要求1的显示设备，其中，所述波形成形电路可控制来响应于使能信号开始其操作，并且所述显示设备还包括：

用于使能信号的电源线的导线，与所述信号线并行地形成，所述波形形成电路以关于到其中的输入信号的正逻辑形成输出信号。

11.根据权利要求10的显示设备，其中，所述波形成形电路包括CMOS配置的NAND电路，可控制来响应于使能信号开始其操作。

12.一种用于显示设备的驱动方法，该显示设备包括：像素部分，其包括多个像素电路，像素数据通过切换元件写入该多个像素电路中的每一个，该像素电路被布置成形成包括多列的矩阵；多条扫描线，与该像素电路的行对应地布置，并且配置成控制该切换元件的传导；多条信号线，与该像素电路的列对应地布置，并且配置成允许该像素数据通过其传播；以及驱动电路，配置成输出用于致使该像素电路的切换元件向该扫描线传导的扫描脉冲，该驱动方法包括步骤：

成形扫描线的、在每条扫描线中间传播的扫描脉冲的波形，

其中，所述成形步骤以关于到其中的输入信号的正逻辑形成输出信号。

13.一种用于显示设备的驱动方法，该显示设备包括：像素部分，其包括多个像素电路，像素数据通过切换元件写入该多个像素电路中的每一个，该像素电路被布置成形成包括多列的矩阵；多条扫描线，与该像素电路的行对应地布置，并且配置成控制该切换元件的传导；多条信号线，与该像素电路的列对应地布置，并且配置成允许该像素数据通过其传播；以及驱动电路，配置成输出用于致使该像素电路的切换元件向该扫描线传导的扫描脉冲，该驱动方法包括步骤：

通过与信号线并行的导线供应使能信号，以响应所述使能信号控制波形成形操作的开始；以及

成形扫描线的、在每条扫描线中间传播的扫描脉冲的波形，

14.一种电子设备，包括：

显示设备，其包括

像素部分，其包括多个像素电路，像素数据通过切换元件写入该多个像素电路中的每一个，所述像素电路被布置成形成包括多列的矩阵；

多条信号线，与所述像素电路的列对应地布置，并且配置成允许该像素数据通过其传播；

波形成形电路，布置在每条扫描线的导线中，并配置来执行在该扫描线中传播的扫描脉冲的波形的成形，

15.根据权利要求14的电子设备，其中，所述波形成形电路可控制来响应于使能信号开始其操作，并且所述显示设备还包括用于使能信号的电源线的导线，与所述信号线并行地形成。