CN101483068B - 双向移位寄存器、采用它的显示装置 - Google Patents

Abstract

本发明提供一种双向移位寄存器。，使其电路规模小，并且稳定地动作。包括：通过各自的相位不同的3个以上的时钟信号(CLK1～CLK3)中的任意者和确定移位方向的设定信号(FW，RV)而进行传输控制的多个串联连接的单位寄存器(移位寄存器(1))；和可对应于设定信号，从3个以上的时钟信号，选择至少1个时钟信号的选择电路(开关阵列(30))，按照通过对应于每个单位寄存器由选择电路选择的1个时钟信号，使单位寄存器成为复位状态的方式构成。

Description

双向移位寄存器、采用它的显示装置

技术领域

本发明涉及双向移位寄存器，以及采用它的显示装置，特别是涉及适用于扫描电路的双向移位寄存器，与采用它的显示装置。

背景技术

对于以液晶显示装置为代表的平面显示装置，由于厚度小，重量轻，并且耗电量低，故其广泛地用作各种设备的显示装置。最近，为了进一步减小厚度，减轻重量，降低成本，确立了与过去的非晶硅薄膜晶体管相比较，采用电子移动度高的低温多晶硅薄膜晶体管，构成驱动电路，在玻璃基板上成一体地形成该驱动电路的技术。

另外，近年的液晶显示装置的高分辨率的要求日益增加。由于分辨率提高，一次显示的信息量增加，故有助于液晶显示装置的附件价值的提高。另外，可通过使显示装置与双向扫描相对应，对应于液晶显示装置的朝向，改变所显示的影像的朝向。于是，人们希望实现具有高分辨率的显示区域，和双向扫描电路的高附加价值的液晶显示装置。

在专利文献1，2中公开实现这样的液晶显示装置的技术。图28为专利文献1所述的平面显示装置的概略图。在图28中，在该平面显示装置中，在阵列基板101上设置扫描线驱动电路102，信号线驱动电路103，与多个(m×n)的开关元件110。扫描线G1～Gn为用于将扫描线驱动电路102的输出作为开关元件110的控制信号而传输的布线。另外，信号线S1～Sm为用于将来自信号线驱动电路103的输出传输给开关元件110的源极/漏极的布线。

在以上的液晶显示装置中，扫描线驱动电路102，信号线驱动电路103中的至少一者采用双向移位寄存器。双向移位寄存器由多个串联的单位寄存器构成，具有通过3相的移位时钟信号，沿正向或反向移位的功能。

图29为专利文献1中记载的构成双向移位寄存器的单位寄存器的电路图。在图29中，单位寄存器包括时钟端子C1，C2，C3，正向脉冲输入端子INP，反向脉冲输入端子INN，输出端子OUT，移位方向控制信号P，和N，由tr1～tr17的晶体管构成。

由具有时钟端子C1和输出端子OUT之间的导电路径的晶体管tr1，与具有电源电极VDD和输出端子OUT之间的导电路径的晶体管tr2，构成输出电路。

另外，具有下述的输入电路，该输入电路包括：具有正向脉冲输入端子INP与晶体管tr1的控制电极之间的导电路径的晶体管tr3；具有反向脉冲输入端子INN和晶体管tr1的控制电极之间的导电路径的晶体管tr4；具有电源电极VDD和晶体管tr2的控制电极之间的导电路径的晶体管tr5，在正向脉冲移位时，使晶体管tr3和晶体管tr1之间导通，并且使正向脉冲输入端子INP和晶体管tr5的控制电极之间导通，在反向脉冲移位时，使晶体管tr4和晶体管tr1之间导通，并且使反向脉冲输入端子INN和晶体管tr5的控制电极之间导通。

另外，具有下述的复位电路，该复位电路包括：具有时钟端子C2和晶体管tr2的控制电极之间的导电路径的晶体管tr6；具有时钟端子C3和晶体管tr2的控制电极之间的导电路径的晶体管tr7；具有电源电极VDD和晶体管tr1的控制电极之间的导电路径的晶体管tr8，在正向脉冲移位时，使晶体管tr6和晶体管tr2的控制电极以及晶体管tr8的控制电极之间导通，在反向脉冲移位时，使晶体管tr7和晶体管tr2的控制电极以及晶体管tr8的控制电极之间导通。

此外，具有翻转防止电路，在该电路中，在于晶体管tr1导通，晶体管tr2截止的状态，输入到时钟端子C1中的时钟信号的电压电平翻转的场合，防止晶体管tr2的控制电极的电压电平翻转的情况。

再有，在输入电路中，包括：具有晶体管tr3和晶体管tr1的控制电极之间的导电路径的晶体管tr11；具有晶体管tr4和晶体管tr1之间的导电路径的晶体管tr12；具有正向脉冲输入端子INP和晶体管tr5之间的导电路径的晶体管tr13；具有反向脉冲输入端子INN和晶体管tr5之间的导电路径的晶体管tr14，在正向脉冲移位时，使晶体管tr11和tr13导通，在反向脉冲移位时，使晶体管tr12和晶体管tr14导通。

另外，复位电路包括：具有晶体管tr6和晶体管tr2以及晶体管tr8之间的导电路径的晶体管tr15；具有晶体管tr7和晶体管tr2以及晶体管tr8之间的导电路径的晶体管tr16，在正向脉冲移位时使晶体管tr15导通，在反向脉冲移位时使晶体管tr16导通。

此外，翻转防止电路包括：具有电源电极VDD和晶体管tr2的控制电极之间的导电路径与晶体管tr1的向控制电极的导电路径的晶体管tr9；具有晶体管tr9和晶体管tr2之间的导电路径与向时钟端子C1的导电路径的晶体管tr10。

按照这样的由单位寄存器构成的双向移位寄存器，可防止在正向脉冲移位时和反向脉冲移位时，产生输出信号的偏差。

下面对在专利文献2中公开的双向移位寄存器的结构进行说明。图30为专利文献2的包括级联级的移位寄存器的方框图。在图30中，形成输出OUTn按照纵向列而设置的双向扫描电路的结构。各移位寄存器级212通过从时钟发生器201输出的3相的时钟信号C1，C2，C3中的任意者驱动。通过切换时钟信号C1，C2，C3，移位寄存器的移位方向从下向上，或从上向下控制。

图31为图30的移位寄存器所采用的移位寄存器级(单位寄存器)212的电路图。移位寄存器212包括NMOS晶体管216，217，218，218a，219，220，220a，221，221a，225，225a。

在NMOS晶体管216中，栅极与节点P1连接，将时钟信号C1(C3)供给漏极，使源极为输出OUTn。在NMOS晶体管217中，栅极与节点P2连接，使漏极为输出OUTn，源极与电源VSSI连接。NMOS晶体管216，217构成输出电路，按照节点P1，P2的电压电平，使OUTn是有源的。

NMOS晶体管218，218a的每个成二极管连接，相邻的移位寄存器级的输出OUTn-1，OUTn+1与漏极连接，将源极与节点P1共用连接。NMOS晶体管218，218a构成来自相邻的移位寄存器级的输入电路。

在NMOS晶体管219中，栅极与节点P2连接，漏极与节点P1连接，源极与电源VSSI连接，在节点P2为高电平时，节点P1为低电平。

在NMOS晶体管220，220a的每个中，漏极与电源VDD共用连接，移位寄存器级的输出OUTn+2，OUTn-2与栅极连接，源极与节点P2共用连接。NMOS晶体管220，220a相当于复位电路。

在NMOS晶体管221，221a的每个中，漏极与节点P2共用连接，移位寄存器级的输出OUTn-1，OUTn+1与栅极连接，源极与电源VSS共用连接。NMOS晶体管221，221a构成来自相邻的移位寄存器级的输入电路。

在NMOS晶体管225，225a的每个中，漏极与节点P1共用连接，移位寄存器级的输出OUTn+2，OUTn-2与栅极连接，源极与电源VDDI共用连接。NMOS晶体管225，225a相当于复位电路。

以上这样的结构的移位寄存器级212将一个相邻的移位寄存器级的输出OUTn-1，OUTn+1中的任意者通过时钟信号C1(C3)，从输出OUTn，输出给另一相邻的移位寄存器级。另外，通过2个离开的移位寄存器级的输出OUTn+2，OUTn-2，使输出OUTn处于复位状态。

将这样的移位寄存器级212串联连接的移位寄存器不必要求专利文献1中的规定扫描方向的信号(图29中的P和N)，实现双向扫描。

专利文献1：JP特开2004-185684号文献(图1，图4)

专利文献2：JP特表2001-506044号文献(图1，图2)

下面的分析针对本发明而提供。

为了采用过去的双向移位寄存器，实现高附件加值的液晶显示装置，具有下述的问题。

比如，在专利文献1中，为了实现双向扫描，必须重复地设置具有相同功能的电路要素。即，如图29所示，晶体管tr11，tr3，和tr12，tr4分别通过信号P，N，和INP，INN控制。它们中的一者通过各自的扫描方向而激活，另一者处于动作停止的状态。同样，对于tr13和tr14，与tr15，tr6和tr16，tr7的组合，通过扫描方向，激活一者，另一者处于动作停止的状态。于是，在这样的结构的双向移位寄存器中，由于必须具有对应于扫描方向，活性化，非活性化的电路要素，故具有电路规模增加的倾向。

在这里，一般，期望像素的配置间距，构成扫描电路的移位寄存器的配置间距为相同的长度。根据传递从扫描电路输出的信号的电气布线的布置的观点来说，这是不言自明的。伴随显示装置的分辨率的提高，像素的配置间距，与移位寄存器的配置间距均变小。即，如图32所示，伴随像素21的配置间距的缩小，移位寄存器1的电路宽度L像L’那样增加。伴随L的增加，故具有显示装置中的配置有扫描电路的一侧的框缘增加的问题。另外，在显示装置的设计中，在打算将显示部作为装置中心的场合，必须在配置有扫描电路的一侧和相反侧，将框缘扩大到相同的长度。于是，在专利文献1中的双向扫描电路中，难以兼顾配置间距的缩小，与显示装置的框缘的变窄。

另一方面，在专利文献2中，不必像专利文献1那样，对应于扫描方向，重复相同的电路要素而设置电路。但是，由于将图31中的P1，P2等的节点复位的时刻每帧1次，故产生上述节点的电位变化的另一问题。即，在某时钟周期，复位的节点在1帧的剩余的期间，处于浮动(floating)状态。在该浮动的期间，因与对象的节点连接的晶体管的泄漏电流，从外部施加的噪音等，节点的电位变化。具有因该电位变化，本来，必须维持在导通状态或截止状态的电路要素呈现另外的举动，有电路的稳定的动作受到损害的危险。

根据以上情况，如果打算通过已有技术，实现双向扫描电路，或具有双向扫描电路的显示装置，则产生电路规模大，难以兼顾使窄间距和窄框缘，或电路的稳定的动作受到损害中的任意的问题。

发明内容

于是，本发明的目的在于提供电路规模小，并且稳定地动作的双向移位寄存器，以及采用它的显示装置。

用于解决课题的技术方案

本发明的一个方面(侧面)的双向移位寄存器包括多个串联的单位寄存器，其通过相位各不相同的3个以上的时钟信号的任意者和确定移位方向的设定信号而进行传输控制；选择电路，其可对应于上述设定信号，从上述3个以上的时钟信号中，选择至少1个时钟信号，该双向移位寄存器按照通过对应于每个上述单位寄存器，由上述选择电路选择的1个时钟信号，使上述单位寄存器处于复位状态的方式构成。

也可在本发明的双向移位寄存器中，上述单位寄存器包括输出端子；驱动上述输出端子的输出电路；输入电路，其按照输入相邻的单位寄存器的输出信号和设定信号，根据该输出信号和设定信号，使上述输出端子为有效电平的方式，驱动输出电路；和复位用晶体管，其按照通过由选择电路选择的一个时钟信号，使输出端子为非有效电平的方式驱动上述输出电路。

还可在本发明的双向移位寄存器中，输出电路包括按照使输出端子为非有效电平的方式进行控制的第1输出晶体管，复位用晶体管成二极管连接，向漏极供给通过上述选择电路选择的一个时钟信号，源极与上述第1输出晶体管的栅极连接。

在本发明的双向移位寄存器中，输出电路包括按照使输出端子为有效电平的方式进行控制的第2输出晶体管，输入电路包括第1，第2和第3输入晶体管，第1输入晶体管成二极管连接，向漏极供给通过选择电路选择的另一时钟信号，将源极与第2和第3输入晶体管的漏极连接，在第2和第3输入晶体管中，将相邻的一个和另一单位寄存器的输出信号分别供给各个栅极，将源极共同地与第2输出晶体管的栅极连接。

也可在本发明的双向移位寄存器中，选择电路包括通过设定信号，切换到导通状态或断开状态的开关元件，按照该开关元件将3个以上的时钟信号有选择地输出给单位寄存器的方式构成。

也可在本发明的双向移位寄存器中，选择电路至少包括第1选择晶体管和第2选择晶体管，在第1选择晶体管中，3个以上的时钟信号中的任意的布线与栅极电极和源极连接，漏极与第2选择晶体管的源极连接，在第2选择晶体管中，设定信号的布线与栅极连接，输出从漏极选择的一个时钟信号。

也可在本发明的双向移位寄存器中，第1选择晶体管通过3个以上的时钟信号中的任意者，控制在导通状态或截止状态；

第2选择晶体管也可通过设定信号，控制在导通状态或截止状态。

还可在本发明的双向移位寄存器中，单位寄存器包括：

输出端子；

驱动输出端子的输出电路；

输入电路，其按照输入相邻的单位寄存器的输出信号和设定信号，根据该输出信号和设定信号，使输出端子为有效电平的方式，驱动输出电路；

输出电路也可包括第1输出晶体管，该第1输出晶体管按照向栅极供给通过选择电路选择的一个时钟信号，使输出端子为非有效电平的方式进行控制。

也可在本发明的双向移位寄存器中，输出电路包括按照使输出端子为有效电平的方式进行控制的第2输出晶体管；

输入电路包括第1和第2输入晶体管；

在第1和第2输入晶体管中，通过选择电路选择的另一时钟信号供给通过设定信号选择的第1和第2输入晶体管中的一者的漏极，使相邻的一个和另一个单位寄存器供给相应的栅极，源极共同地与第2输出晶体管的栅极连接。

也可在本发明的双向移位寄存器中，选择电路相对多个单位寄存器的全部，或针对规定个数的单位寄存器的每个而设置。

最好，本发明的显示装置为包括排列有多个像素的像素阵列，与激活像素的扫描电路的显示装置，扫描电路包括上述的双向移位寄存器。

也可在本发明的显示装置中，双向移位寄存器中包括的晶体管和像素中的开关晶体管仅仅由NMOS晶体管和PMOS晶体管中的任意一者构成。

也可在本发明的显示装置中，在像素阵列的配置区域的两侧分别具备扫描电路。

还在本发明的本发明的显示装置中，在像素阵列的配置区域的两侧分别具备的扫描电路同时驱动同一开关晶体管的栅极。

发明的效果

按照本发明，通过已选择的时钟信号，使单位寄存器处于复位状态，在不增加电路规模的情况下，实现稳定地动作的双向扫描。

附图说明

图1为表示本发明的第1实施例的显示装置的结构图；

图2为本发明的第1实施例的显示装置的剖视图；

图3为表示本发明的第1实施例的扫描电路的结构的方框图；

图4为表示本发明的第1实施例的移位寄存器的结构的电路图；

图5为表示本发明的第1实施例的开关阵列的结构的电路图；

图6为表示本发明的第1实施例的显示装置的像素部分的电路图；

图7为表示本发明的第1实施例的正向移位时的扫描电路的动作的时序图；

图8为表示本发明的第1实施例的反向移位时的扫描电路的动作的时序图；

图9为表示本发明的第2实施例的移位寄存器的结构的电路图；

图10为表示本发明的第2实施例的开关阵列的结构的电路图；

图11为本发明的第2实施例的显示装置的像素部分的电路图；

图12为本发明的第2实施例的扫描电路的正向移位时的时序图；

图13为本发明的第2实施例的扫描电路的反向移位时的时序图；

图14为表示本发明的第3实施例的扫描电路的结构的方框图；

图15为表示本发明的第3实施例的开关阵列的结构的电路图；

图16为本发明的第3实施例的扫描电路的正向移位时的时序图；

图17为本发明的第3实施例的扫描电路的反向移位时的时序图；

图18为表示本发明的第4实施例的扫描电路的结构的方框图；

图19为表示本发明的第4实施例的移位寄存器的结构的方框图；

图20为表示本发明的第4实施例的开关阵列的结构的电路图；

图21为表示本发明的第5实施例的扫描电路的结构的方框图；

图22为表示本发明的第5实施例的移位寄存器的结构的电路图；

图23为表示本发明的第5实施例的开关阵列的结构的电路图；

图24为表示本发明的第5实施例的移位寄存器的另一结构的电路图；

图25为表示本发明的第5实施例的开关阵列的另一结构的电路图；

图26为表示本发明的第6实施例的扫描电路的结构的方框图；

图27为表示本发明的第7实施例的显示装置的结构图；

图28为专利文献1的平面显示装置的概略图；

图29为表示专利文献1的3相位双向移位寄存器的一个结构的电路图；

图30为专利文献2的移位寄存器的方框图；

图31为专利文献2的移位寄存器所采用的移位寄存器级的电路图；

图32为表示像素间距和电路宽度L的说明的图。

标号的说明：

标号1，1a，1c，1d，1e表示移位寄存器；

标号2，2b，2c，2d，2f表示扫描电路；

标号3表示绝缘基板；

标号4表示显示部；

标号5表示第1扫描电路；

标号6表示第2扫描电路；

标号7表示栅极总线；

标号8表示源极IC；

标号9表示端子列；

标号10表示数据总线；

标号11表示液晶部；

标号12表示保持电容；

标号13，13a表示开关晶体管；

标号14表示相对基板；

标号15表示液晶层；

标号16表示共同布线；

标号20表示输出电路；

标号30，30a，30b，30c，30d，30e表示开关阵列；

标号Tr1～Tr14，Tr20～Tr25，Tr20b～Tr27b，Tr20c～Tr27c，Tr30～Tr35表示NMOS晶体管；

标号Tr1a～Tr11a，Tr20a～Tr25a，Tr30a～Tr35a表示PMOS晶体管。

具体实施方式

本发明的实施方式的半导体电路涉及下述的半导体电路，其中，通过包括至少3个以上的时钟信号、规定传输方向的信号的多个信号来控制的双向移位寄存器按照纵列(in a cascade)而设置，具有选择单元(机构)，该选择机构对应于规定传输方向的信号，适当选择输入到双向移位寄存器中的时钟信号。

最好，选择机构由开关电路构成，并且通过规定传输方向的信号，将开关电路切换到导通状态，或断开状态，而且将已输入的时钟信号输出给已设定的任意的端子。

另外，最好，选择电路至少由第1选择晶体管和第2选择晶体管构成，将时钟信号连接到第1选择晶体管的栅电极，与源电极，并且第1选择晶体管的漏电极与第2选择晶体管的源电极连接，并且将设定信号连接到第2选择晶体管的栅极。

此外，最好，选择电路至少由第1选择晶体管和第2选择晶体管构成，第1选择晶体管通过时钟信号，控制在导通状态，或截止状态，并且第2选择晶体管通过设定信号，控制在导通状态，或截止状态。

还有，最好，单位寄存器包括输出端子；驱动输出端子的输出电路；输入电路，输入相邻的单位寄存器的输出信号和设定信号，按照根据该输出信号和设定信号，使输出端子为有效电平(active level)的方式驱动输出电路；将从选择电路输出的，用于使输出端子为非有效电平的电信号输入到输出电路中。

再有，最好，输出电路包括按照使输出端子为非有效电平的方式来控制的第1输出晶体管。

另外，最好，输出电路包括按照使输出端子为有效电平的方式来控制的第2输出晶体管，输入电路包括第1、第2输入晶体管，在第1和第2晶体管中，相邻的一个和另一单位寄存器的输出信号供给各自的栅极，源极共同地与第2输出晶体管的栅极连接。

另外，最好，选择机构针对多个双向移位寄存器的每个而设置。

最好，在包括排列有多个像素的像素阵列，与具备激活像素的扫描电路的显示装置中，扫描电路由上述半导体电路构成。

此外，最好，在排列有多个像素的像素阵列，与在像素阵列的两侧具备激活像素的扫描电路的显示装置中，扫描电路由上述半导体电路构成。

最好，半导体电路仅仅由NMOS晶体管，或仅仅由PMOS晶体管构成。

本发明的实施方式的双向移位寄存器包括选择机构，按照纵列而设置通过包括至少3个以上的时钟信号、具有规定传输方向的信号的多个信号而控制的单位寄存器，对应于规定传输方向的信号，适当地选择输入到单位寄存器中的时钟信号。通过具有这样的选择机构，由于在单位寄存器中，输入与规定传输方向的信号相对应的时钟信号，所以，可在不增加电路规模的情况下，进行所需的双向扫描。

还有，在本发明的双向移位寄存器中，选择机构由开关电路构成，并且通过规定传输方向的信号，将开关电路切换到导通状态，或断开状态，并且将已输入的时钟信号输出给已设定的任意的端子。由于这样的选择机构由开关电路构成，所以，可通过简单的电路结构，进行所需的动作。

另外，在本发明的双向移位寄存器中，选择机构针对多个单位寄存器的每个而设置。由于采用一个选择机构，向多个单位寄存器，供给时钟信号，故可减小单位寄存器的电路规模。

在本发明的显示装置中，具有排列有多个像素的像素阵列；激活像素的扫描电路；扫描电路由上述双向移位寄存器构成。由此，由于采用电路规模较小的扫描电路，故可实现窄框缘的显示装置。

在本发明的显示装置中，在像素阵列的两侧，具备排列有多个像素的像素阵列、与激活像素的扫描电路，扫描电路由双向移位寄存器构成。由此，可实现下述的显示装置，其提供即使在由像素阵列的电容成分，与电阻成分形成的负荷较大的情况下，仍提供良好的显示画质。

在本发明中，构成双向移位寄存器，与构成显示装置的半导体电路仅仅由NMOS移位寄存器，或仅仅由PMOS移位寄存器构成。由此，可实现低成本的半导体电路，或显示装置。

下面参照附图，对实施例进行具体说明。

【实施例1】

图1为表示本发明的第1实施例的显示装置的结构的图。在图1中，在显示装置中，在由透明的玻璃基板形成的绝缘基板3上，设置显示部4，扫描电路2，栅极总线7(G1，G2，G3，......Gn-1，Gn)，源极IC8，端子列9，数据总线10。扫描电路2经由栅极总线7，驱动显示部4中的像素的开关晶体管的栅极。另外，源极IC8将从端子列9输入的信号经由数据总线10，供给显示部4中的像素的开关晶体管的源极。在显示部4中，设置多个后述的图6所示的像素。

图2为图1中的(A-A’)的剖视图。在图2中，显示装置由绝缘基板3，相对基板14，液晶层15构成，液晶层15通过绝缘基板3，相对基板14，与未在图中示出的间隙控制机构等夹持。

图3为表示本发明的第1实施例的扫描电路的结构的方框图。在图3中，扫描电路2由多个移位寄存器1(通过SR1，SR2，SR3，......SRn-1，SRn表示的单位寄存器)，多个开关阵列30(SA1，SA2，......SAm)，以及布线组(与端子CLK1，CLK2，CLK3，ST1，ST2，FW和RV连接的布线)构成。栅极总线7(G1，G2，G3，......Gn-1，Gn)与扫描电路2的各个移位寄存器1的OUT端子连接，将来自移位寄存器1的OUT端子的信号传输给已连接的栅极总线7。在图3中，第1移位寄存器(SR1)的输出端子OUT A与次级的第2移位寄存器(SR2)的输入端子A连接，以下相同地连接，构成级联状(纵列)连接。

图4为表示本发明的第1实施例的移位晶体管(单位晶体管)的结构的电路图。在图4中，移位寄存器1包括NMOS晶体管Tr1～Tr11，端子IN(n-1)，IN(n+1)，DRV，REF，FW，RV，OUT和VSS。

在NMOS晶体管Tr1，Tr2中，分别地，栅极与FW，RV连接，漏极与IN(n-1)，IN(n+1)连接，源极共同地与NMOS晶体管Tr3的栅极连接。在NMOS晶体管Tr3中，源极与VSS连接，将漏极作为节点A，与NMOS晶体管Tr10的栅极连接。

NMOS晶体管Tr4成二极管连接，漏极与REF连接，源极与节点A连接。在NMOS晶体管Tr5中，栅极与节点A连接，源极与VSS连接，将漏极为节点B，与NMOS晶体管Tr11的栅极连接。

在NMOS晶体管Tr6中，栅极与FW连接，经由成二极管连接的NMOS晶体管Tr7，将漏极与IN(n-1)连接。在NMOS晶体管Tr8中，栅极与RV连接，经由成二极管连接的NMOS晶体管Tr9，将漏极与IN(n+1)连接。

在NMOS晶体管Tr10中，源极与VSS连接，漏极与OUT连接。在NMOS晶体管Tr11中，源极与OUT连接，漏极与DRV连接。

在这样的结构的移位寄存器1中，Tr1～Tr3，Tr6～Tr9作为输入电路发挥作用，Tr4，Tr5作为复位电路发挥作用，Tr10，Tr11输出电路发挥作用。

另外，在移位寄存器1中，IN(n-1)端子与相邻的移位寄存器1中的，顶侧的移位寄存器1的OUT端子连接。IN(n+1)端子与相邻的移位寄存器1中的，底侧的移位寄存器1的OUT端子连接。另外，在DRV端子中，分别输入CLK1，CLK2，CLK3中的任意者的信号。另外，在REF端子中，输入从开关阵列30输出的信号。另外，在FW和RV中，分别输入规定扫描电路2的扫描方向的控制信号。另外，ST1，ST2作为用于使传输开始的启动信号，分别输入到移位寄存器1(SR1)的IN(n-1)端子，移位寄存器1(SRn)的IN(n+1)端子中。另外，OUT端子通过移位寄存器1的动作，输出高电平，或低电平的信号，在栅极总线7中施加该信号。VSS施加与低电平的信号相同的恒定电压。

图5为本实施例的第1实施例的开关阵列的电路图。在图5中，开关阵列30包括NMOS晶体管Tr20～Tr25和端子F，R，C1～C3，R1～R6。在Tr20，Tr22和Tr24中的栅极上连接端子F(FW)，而在Tr21，Tr23和Tr25的栅极上分别连接端子R(RV)。Tr22和Tr25的一端、Tr20和Tr23的一端，Tr21和Tr24的一端分别与C1～C3连接。Tr20和Tr21的另一端，Tr22和Tr23的另一端，Tr24和Tr25的另一端分别与R1和R4、R3和R6、R2和R5连接。另外，CLK1～CLK3分别与C1～C3连接。另外，R1～R6分别与6个移位寄存器1的REF端子连接。各晶体管通过FW或RV的信号，控制在导通状态，或截止状态。在图3的结构中，开关阵列30的图面纵向的长度相当于移位寄存器1的6个的量。

通过具有这样的开关阵列30，用于将图4所示的移位寄存器的节点A设定为高电平的要素电路(复位电路)仅仅为成二极管连接的Tr4。另外，Tr5作为复位的翻转电路发挥作用。按照专利文献1所示的电路(参照图29)，必须对应于移位方向，要求tr15以外的另一成二极管连接的晶体管tr6，与tr16以外的，另一成二极管连接的晶体管tr7。与此相对，通过采用图4所示的电路结构，可削减3个晶体管。

另外，由于开关阵列30跨多个移位寄存器1而布置，故可确保沿纵向较长的空间，可缩短横向的宽度。于是，可较短地抑制显示装置的框缘的宽度(图1的横向的长度)。通过该开关阵列30，该开关阵列30可集中传输供给各移位寄存器1的REF端子的时钟信号，由此，移位寄存器1可采用简化的电路。

此外，在图3中，给出相对6个移位寄存器1，配置1个开关阵列30的实例。但是，并不限于此，如果开关阵列30的驱动能力提高，也可相对更多的移位寄存器1，配置开关阵列30。在极端的场合，也可相对全部的移位寄存器1，设置1个。即，也可为在专利文献2的时钟发生器201中(参照图30)，将开关阵列30内置，替换时钟信号的结构。

图6为本实施例的显示装置的像素部分的电路图。在图6中，像素由开关晶体管13，液晶部(液晶部电容)11，保持电容12构成。在开关晶体管13中，栅极总线7与栅极部连接，数据总线10与源极-漏极部中的一个连接，液晶部11和保持电容12的一端与源极-漏极部中的另一个连接。液晶部11的另一端与相对基板14连接，保持电容12的另一端与共同布线16连接。另外，共同布线16在图中未示出的显示装置的内部，与相对基板14电连接。

在图1中，源极IC8为接收从图中未示出的外部连接设备，经由端子列9而输入的图像显示用数据信号，将其供给数据总线10用的电路。在源极IC8中，形成于与绝缘基板3不同的基板上的晶体管电路芯片以COG(Chip On Glass)的方式安装于绝缘基板3上。

【动作的说明】

由于本实施例的扫描电路2与双向相对应，故进行正向移位和反向移位的2种动作。

首先，对正向移位的动作进行说明。正向移位表示从图3的图面顶侧，向底侧传输的动作。在图7表示正向移位时的时序图。

在正向移位时，FW维持高电平状态，RV维持低电平状态。因此，在移位寄存器1的内部，与FW连接的栅极的Tr1和Tr6处于导通状态。与RV连接的Tr2和Tr8处于截止状态。

正向移位时的启动信号采用ST1。开始的时刻为图7中的期间T1，在期间T1中，ST1维持高电平。另一方面，ST2维持低电平。如果在移位寄存器1(SR1)中的IN(n-1)端子上施加ST1的高电平，则Tr3转移到导通状态，在节点A上施加低电平。另外，由于同时Tr7也处于导通状态，故在节点B中，输入高电平(实际上，为从高电平的电位，按照Tr7的阈值电压量降低的电压)。

接着，在期间T2，如果ST1转移到低电平，CLK1从低电平，转移到高电平，则通过自举(bootstrap)效果，节点B的电位上升，CLK1的高电平的电位不降低，输出给OUT。在这里，由于OUT1(移位寄存器SR1的OUT)的信号连接到栅极总线7(G1)中，故G1的电位也转移到高电平。

另外，在期间T3，如果CLK1从高电平，转移到低电平，则OUT1也转移到低电平。在这里，通过开关阵列30(SA1)的R1，CLK2的信号经由REF端子，传输给Tr4，这样，节点A转移到高电平(实际上，从高电平的电位，按照Tr4的阈值电压量降低的电压)。因此，Tr10成为导通状态，使OUT的电位和栅极总线7(G1)维持在VSS(复位状态)。

然后，对移位寄存器1(SR2)的动作进行说明。由于移位寄存器1(SR1)在期间T2输出的OUT的信号分支而输入到移位寄存器1(SR2)的IN(n-1)中，所以，移位寄存器1(SR2)的Tr3和Tr7均成为导通状态，进行与上述移位寄存器1(SR1)相同的动作。另外，在期间T3，CLK2的高电平的电位不降低，输出给OUT2(移位寄存器SR2的OUT)。由于OUT2与栅极总线7(G2)连接，故与G1相同，转移到高电平。

接着，在期间T4，由于通过开关阵列30(SA1)的R2输出的CLK3的信号经由REF端子，传输给Tr4，所以，节点A转移到高电平(实际上，为从高电平的电位，按照Tr4的阈值电压降低的电压)，所以，Tr10成为导通状态，OUT2和栅极总线7(G2)的电位维持在VSS(复位状态)。

像这样，依次反复进行输出和传输动作，直至移位寄存器1(SRn)的OUT(栅极总线7(Gn))。

然后，对反向移位时的动作进行说明。在反向移位时，表示从图3的画面底侧，向顶侧传输的动作。图8表示反向扫描时的时序图。

在反向移位时，FW维持低电平状态，RV维持高电平状态。于是，在移位寄存器1的内部，FW与栅极连接的Tr1，和Tr6处于截止状态，连接RV的Tr2，和Tr8处于导通状态。

反向移位时的启动信号采用ST2。开始的时刻为图8中的期间T1，在该期间，ST2维持高电平。另一方面，ST1维持低电平。如果在移位寄存器1(SRn)中的IN(n+1)端子上，施加ST2的高电平，则Tr3转移到导通状态，在节点A上施加低电平。另外，由于同时Tr9也成为导通状态，故在节点B上输入高电平(实际上，为从高电平的电位，按照Tr9的阈值电压量降低的电压)。

接着，在期间T2，如果ST2转移到低电平，CLK3从低电平转移到高电平，则通过自举效果，节点B的电位上升，CLK3的高电平的电位不降低，输出给OUT。在这里，由于OUT的信号与栅极总线7(Gn)连接，故Gn的电位也转移到高电平。

另外，在期间T3，如果CLK3从高电平，转移到低电平，则OUT也转移到低电平。在这里，通过开关阵列30(SAm)的R6，CLK3的信号经由REF端子，传输到Tr4，所以，节点A转移到高电平(实际上，为从高电平的电位，按照Tr4的阈值电压量降低的电压)。因此，Tr10成为导通状态，将OUT和栅极总线7(Gn)的电位维持在VSS(复位状态)。

然后，对移位寄存器1(SRn-1)的动作进行说明。移位寄存器1(SRn)在期间T2输出的OUT的信号分支而连接到移位寄存器1(SRn-1)的IN(n+1)，所以，移位寄存器1(SRn-1)的Tr3，与Tr9均成为导通状态，进行与上述移位寄存器1(SRn)相同的动作，在期间T3，CLK2的高电平的电位不降低，输出给OUT。由于OUT与栅极总线7(Gn-1)连接，故与Gn相同，转移到高电平。

接着，在期间T4，通过开关阵列30(SAm-1)的R5输出的CLK1的信号经由REF端子，传输给Tr4，由此，节点A转移到高电平(实际上，为从高电平的电位，按照Tr4的阈值电压降低的电压)。这样，Tr10成为导通状态，OUT的电位维持在VSS(复位状态)。

像这样，依次反复进行输出和传输动作，直至移位寄存器1(SR1)的OUT(栅极总线7(G1))。

如果通过上面说明的正向移位，或反向移位的扫描电路2的输出信号，栅极总线7转移到高电平，则显示部4的像素组中的，与该栅极总线7连接的像素全部处于激活状态。另一方面，通过图中未示出的外部连接装置输出的图像信号经由端子列9，源极IC8，传输给数据总线10。在该状态，相对该激活的像素组，输入从相应的数据总线10传输的影像信号。各像素按照已输入的影像信号，控制图中未示出的光源的透射率。

像这样，在1帧期间内，选择全部栅极总线7(G1～Gn)，输入与和各栅极总线7连接的像素相对应的图像信号，由此，可在1帧期间内，改变全部的像素的显示状态。因此，显示部4按照每1帧期间改变显示状态，由此，可实现显示装置的功能。

像上述那样，本实施例的显示装置沿显示部4的横向包括扫描电路2，并且该扫描电路2由多个移位寄存器1和开关阵列30构成。在此场合，由于包括开关阵列30，简化了移位寄存器1的电路结构。于是，伴随显示部4的高分辨率化，像素间距，移位寄存器1的图面纵向的长度变短，即使在该情况下，仍可避免显示装置的框缘(相当于图面横向的长度)变大的问题。

另外，本实施例的双向移位寄存器在每个时钟周期，在REF端子中，将节点A设定在高电平的电位(复位状态)。因此，可实现能够抑制晶体管的泄漏，噪音等引起的电位变化，防止电位变化原因造成的电路的误动作的双向扫描电路，或采用该扫描电路的显示装置。

【实施例2】

本发明的第2实施例的显示装置像图9，图10所示的那样，与图1和图2所示的结构相同。其中，构成显示部4的像素中的开关晶体管像图11所示的那样，为PMOS晶体管13a。另外，像图9所示的那样，构成第1实施例的图4的移位寄存器1的全部晶体管Tr1a～Tr11a，构成图10的开关阵列30a的全部晶体管Tr20a～Tr25a为PMOS晶体管。进而，代替VSS，而连接VDD。另外，连接形态与第1实施例相同。

上述那样的结构的移位寄存器和开关阵列按照与在第1实施例中描述的场合相同的方式，进行动作。像图12，图13所示的那样，全部的信号的电平分别为相对图7，图8所示的信号的电平而翻转后的电平。

如上面所述，像本实施例那样，同样在采用PMOS晶体管的场合，也与第1实施例相同，具有开关阵列30a，移位寄存器1的电路简化。因此，伴随显示部4的高分辨率化，即使在像素间距，移位寄存器1的图面纵向的长度变短的情况下，仍可避免显示装置的框缘(相当于图面横向的长度)变大的问题。

【实施例3】

本发明的第3实施例的显示装置与图1和图2所示的结构相同。另外，对于图4所示的第1实施例的移位寄存器，与图6所示的显示装置的像素部分采用相同的电路。在本实施例中，扫描电路在4相的时钟信号(CLK1，CLK2，CLK3，CLK4)下进行动作的方面与第1实施例不同。

图14为表示本发明的第3实施例的扫描电路的结构的图。在图14中，扫描电路2b由多个移位寄存器1(由SR1，SR2，......SRn表示的单位寄存器)；多个开关阵列30b(SA1，......SAm)；布线组(与端子CLK1，CLK2，CLK3，CLK4，ST1，ST2，FW和RV连接的布线)构成。栅极总线7与扫描电路2b的各个的移位寄存器1的OUT端子连接，来自移位寄存器1的OUT端子的信号传输给已连接的栅极总线7。

图15为本实施例的第3实施例的开关阵列的电路图。在图15中，开关阵列30b包括NMOS晶体管Tr20b～Tr27b与端子F，R，C1～C4，R1～R4。在Tr20b，Tr22b，Tr24b和Tr26b的栅极上，分别连接F(FW)。在Tr21b，Tr23b，Tr25b和Tr27b的栅极上，分别连接R(RV)。Tr23b和Tr26b的一端，Tr20b和Tr25b的一端，Tr22b和Tr27b的一端，Tr21b和Tr24b的一端分别与C1～C4连接。Tr20b和Tr21b的另一端，Tr22b和Tr23b的另一端，Tr24b和Tr25b的另一端，Tr26b和Tr27b的另一端分别与R1～R4连接。C1～C4分别供给CLK1～CLK4的时钟信号。另外，R1～R4分别连接沿正向排列的4个移位寄存器1的REF端子。各晶体管通过F或R，控制在导通状态，或截止状态。在图14的结构中，开关阵列30b的图面纵向的长度相当于移位寄存器1的4个的量。

通过设置这样的开关阵列30b，与实施例1相同，图4所示的用于将移位寄存器的节点A设定在高电平的要素电路仅仅为成二极管连接的Tr4，与已有技术相比较，可削减3个晶体管。另外，开关阵列30b跨多个移位寄存器1的范围布置。由此，由于可沿纵向确保较长的空间，故可缩短横向的宽度。于是，可较短地抑制显示装置的框缘的宽度(图1的横向的长度)。通过该开关阵列30b，该开关阵列30b可集中切换并传输供给各移位寄存器1的REF端子的时钟信号，这样，移位寄存器1可采用较简单的电路。

【动作的说明】

由于本实施例的扫描电路2b与第1实施例，或第2实施例相同，与双向相对应，所以，进行正向移位和反向移位的二种的动作。

首先，对正向移位的动作进行说明。正向移位表示从图14的图面顶侧，向底侧传输的动作。图16表示正向移位时的时序图。

在正向移位时，FW维持高电平状态，RV维持低电平状态。于是，在移位寄存器1的内部，FW与栅极连接的Tr1，与Tr6成为导通状态，连接RV的Tr2，和Tr8成为截止状态。

正向移位时的启动信号采用ST1。开始的时刻为图16中的期间T1，在期间T1，ST1维持高电平。另一方面，ST2维持高电平。如果在移位寄存器1(SR1)中的IN(n-1)端子上施加ST1的高电平，则Tr3转移到导通状态，在节点A上施加低电平。另外，由于同时Tr7也成为导通状态，故在节点B中，输入高电平(实际上，为从高电平的电位，按照Tr7的阈值电压量降低的电压)。

接着，在期间T2，如果ST1转移到低电平，CLK1从低电平转移到高电平，则通过自举效果，节点B的电位上升，CLK1的高电平的电位不降低，输出给OUT。在这里，由于OUT1(晶体管SR1的OUT)的信号与栅极总线7(G1)连接，故G1的电位也转移到高电平。

另外，在期间T3，如果CLK1从高电平转移到低电平，则OUT1也转移到低电平。在这里，通过开关阵列30b(SA1)的R1，CLK2的信号经由REF端子，传输到Tr4，这样，节点A转移到高电平(实际上，为从高电平的电位，按照Tr4的阈值电压量降低的电压)。因此，Tr10成为导通状态，将OUT1的电位和栅极总线7(G1)的电位维持在VSS(复位状态)。

下面对移位寄存器1(SR2)的动作进行说明。移位寄存器1(SR1)在期间T2输出的OUT的信号分支而连接到移位寄存器1(SR2)的IN(n-1)中，这样，移位寄存器1(SR2)的Tr3和Tr7均成为导通状态，进行与上述移位寄存器1(SR1)相同的动作。并且，在期间T3，CLK2的高电平的电位不降低，输出给OUT2(移位寄存器SR2的OUT)。由于OUT2与栅极总线7(G2)连接，故与G1相同，转移到高电平。

接着，在期间T4，从开关阵列30b(SA1)的R2输出的CLK3的信号经由REF端子，传输给Tr4，由此，节点A转移到高电平(实际上，为从高电平的电位，按照Tr4的阈值电压降低的电压)，这样，Tr10成为导通状态，OUT2和栅极总线7(G2)的电位维持在VSS(复位状态)。

像这样，依次反复进行输出和传输动作，直至移位寄存器1(SRn)的OUT(栅极总线7(Gn))。

下面对反向移位时的动作进行说明。在反向移位时，表示从图14的画面底侧向顶侧传输的动作。图17表示反向扫描时的时序图。

在反向移位时，FW维持低电平状态，RV维持高电平状态。于是，在移位寄存器1的内部，FW与栅极连接的Tr1，与Tr6成为截止状态，连接RV的Tr2，和Tr8成为导通状态。

反向移位时的启动信号采用ST2。开始的时刻为图17中的期间T1，在该期间，ST2维持高电平。另一方面，ST1维持低电平。如果在移位寄存器1(SRn)中的IN(n+1)端子上施加ST2的高电平，则Tr3转移到导通状态，在节点A上施加低电平。另外，由于同时Tr9也成为导通状态，故在节点B中，输入高电平(实际上，为从高电平的电位，按照Tr9的阈值电压量降低的电压)。

接着，在期间T2，如果ST2转移到低电平，CLK4从低电平，转移到高电平，则通过自举效果，节点B的电位上升，CLK4的高电平的电位不降低，输出给OUT。在这里，由于OUT的信号连通到栅极总线7(Gn)中，故Gn的电位也转移到高电平。

另外，在期间T3，如果CLK3从高电平，转移到低电平，则OUT也转移到低电平。在这里，通过开关阵列30b(SAm)的R4，CLK3的信号经由REF端子，传输到Tr4，这样，节点A转移到高电平(实际上，为从高电平的电位，按照Tr4的阈值电压量降低的电压)。因此，Tr10成为导通状态，将OUT和栅极总线7(Gn)的电位维持在VSS(复位状态)。

下面对移位寄存器1(SRn-1)的动作进行说明。移位寄存器1(SRn)在期间T2输出的OUT的信号分支而连接到移位寄存器1(SRn-1)的IN(n+1)中，所以，移位寄存器1(SRn-1)的Tr3和Tr7均成为导通状态，进行与上述移位寄存器1(SRn)相同的动作，在期间T3，CLK3的高电平的电位不降低，输出给OUT。由于OUT与栅极总线7(Gn-1)连接，故与Gn相同，转移到高电平。

接着，在期间T4，从开关阵列30b(SAm-1)的R3输出的CLK2的信号经由REF端子，传输给Tr4，由此，节点A转移到高电平(实际上，为从高电平的电位，按照Tr4的阈值电压降低的电压)，这样，Tr10成为导通状态，OUT的电位维持在VSS(复位状态)。

像这样，依次反复进行输出和传输动作，直至移位寄存器1(SR1)的OUT(栅极总线7(G1))。

如上所述，本实施例可在采用4时钟方式的扫描电路的场合，获得与实施例1相同的效果的扫描电路，与采用该扫描电路的显示装置。

【实施例4】

本发明的第4实施例的显示装置与图1和图2所示的结构相同。在本实施例中，扫描电路，移位寄存器，开关阵列的结构与第3实施例不同。

图18为表示本发明的第4实施例的扫描电路的结构的图。在图18中，扫描电路2c由多个移位寄存器1c(SR1，SR2，......SRn)；开关阵列30c(SA1，......SAm)；布线组(CLK1，CLK2，CLK3，CLK4，ST1，ST2，FW和RV)构成。栅极总线7与扫描电路2c的各个移位寄存器1c的OUT端子连接，来自移位寄存器1c的OUT端子的信号传输给已连接的栅极总线7。

在第3实施例中，输入到DRV中的时钟信号(比如，CLK1)的下一相位的时钟信号(相当于CLK2)用于设定节点A的电位的动作。与此相对，本实施例适用于将输入DRV中的时钟信号(比如，CLK1)的前后的时钟信号(相当于CLK2和CLK4)用作设定节点A，和节点B在任意的电位的电路。

图19为表示本发明的第4实施例的移位寄存器(单位寄存器)的结构的电路图。在图19中，与图4相同的标号表示同一部件，省略对其的说明。替换图4的NMOS晶体管Tr6～Tr9，图19的移位寄存器1c包括Tr12～Tr14。另外，还具有端子TRG。

在NMOS晶体管Tr12中，栅极与IN(n-1)连接，源极与节点B连接，漏极与Tr14的源极连接。在NMOS晶体管Tr13中，栅极与IN(n+1)连接，源极与节点B连接，漏极与Tr14的源极连接。Tr14成二极管连接，漏极与TRG连接。

在这里，在IN(n-1)端子中，输入来自相邻的移位寄存器1c中的，顶侧的移位寄存器1c的OUT端子的信号。另外，在IN(n+1)端子中，输入来自相邻的移位寄存器1c中的，底侧的移位寄存器1c的OUT端子的信号。此外，在DRV端子中，分别输入CLK1，CLK2，CLK3，CLK4中的任意者的信号。另外，在TRG端子，与REF端子中，输入从开关阵列30c输出的信号。另外，在FW和RV中，分别输入规定扫描电路2c的扫描方向的控制信号。另外，使ST1，ST2作为开始传输的启动信号，分别输入到移位寄存器1c的列的IN端子中。另外，OUT端子通过移位寄存器1c的动作，输出高电平，或低电平的信号，在栅极总线7上施加该信号。最后，在VSS上，施加与低电平信号相同的恒定电压。

图20为本实施例的第4实施例的开关阵列的电路图。在图20中，开关阵列30c包括NMOS晶体管Tr20c～Tr27c和端子F，R，C1～C4，R1～R4，T1～T4。F分别连接于Tr20c，Tr22c，Tr24c和Tr26c中的栅极。R分别连接于Tr21c，Tr23c，Tr25c和Tr27c中的栅极。Tr24c和Tr25c的一端，Tr20c和Tr21c的一端，Tr26c和Tr27c的一端，Tr22c和Tr23c的一端分别与C1～C4连接。Tr20c和Tr23c的另一端，Tr25c和Tr26c的另一端，Tr21c和Tr22c的另一端，Tr24c和Tr27c的另一端分别连接于R1和T3，R2和T4，R3和T1，R4和T2。C1～C4分别供给CLK1～CLK4的时钟信号。另外，R1～R4连接有沿正向排列的各个移位寄存器1c的REF端子，在T1～T4上，连接有沿正向排列的相应的移位寄存器1c的TRG端子。各晶体管通过F或R，控制在导通状态或截止状态。在图18的结构中，开关阵列30c的图面纵向的长度相当于移位寄存器1c的4个的量。

用于通过设置该开关阵列30c，将图19所示的移位寄存器的节点A设定在高电平用的要素电路仅仅为成二极管连接的Tr4。另外，用于将节点B设定在高电平的要素电路由Tr12，Tr13和Tr14构成。按照专利文献1所示的电路，驱动节点A的要素电路为晶体管tr6，tr7，tr15，tr16的4个。另外，驱动节点B的要素电路为晶体管tr3，tr4，tr11，tr12的4个。因此，按照本实施例的移位寄存器，与专利文献1所示的电路(本申请的图29)相比较，可削减3+1＝4个的晶体管。

另外，开关阵列30c跨多个移位寄存器1c而布置。由此，由于可沿纵向确保较长的空间，故可缩短横向的宽度。于是，可较短地抑制显示装置的框缘的宽度(图1的横向的长度)。由于通过该开关阵列30c，该开关阵列30c可集中切换并传输供给各移位寄存器1c的TRG端子，与REF端子的时钟信号，故移位寄存器1c可采用较简单的电路。

此外，在本实施例的扫描电路2c中，由于进行与第3实施例相同的动作(参照图16，图17)，故省略对其的说明。

像这样，本实施例即使在用于其结构与第3实施例不同的4时钟方式的扫描电路的场合，仍具有与第1实施例或第2实施例相同的效果。

如上所述，按照本实施例，即使在使用4时钟方式的扫描电路的情况下，也可实现获得与在实施例1等中说明的相同的效果的扫描电路，或采用该扫描电路的显示装置，该4时钟方式的扫描电路利用输出中使用的时钟信号的前后的时钟信号来进行控制。

【实施例5】

本发明的第5实施例的显示装置与图1和图2所示的结构相同。另外，相同的电路适用于图6所示的显示装置的像素部分。在本实施例中，扫描电路的结构与第1实施例不同。

图21为表示本发明的第5实施例的扫描电路的结构的图。在图21中，扫描电路2d由多个移位寄存器1d(由SR1，SR2，......SRn表示的单位寄存器)；多个开关阵列30d(SA1，......SAn)；布线组(与端子CLK1，CLK2，CLK3，ST1，ST2，FW和RV连接的布线)构成。栅极总线7与扫描电路2d的各个的移位寄存器1d的OUT端子连接，来自移位寄存器1d的OUT端子的信号传输给已连接的栅极总线7。

图22为表示本发明的第5实施例的移位寄存器1d的结构的电路图。在图22中，移位寄存器1d包括NMOS晶体管Tr1～Tr3，Tr5，Tr10～Tr13，与端子IN(n-1)，IN(n+1)，REF，TRG1，TRG2，DRV，FW，RV，OUT和VSS。

分别在NMOS晶体管Tr1，Tr2中，栅极与FW，RV连接，漏极与IN(n-1)，IN(n+1)连接，源极共同地与NMOS晶体管Tr3的栅极连接。在NMOS晶体管Tr3中，源极与VSS连接，漏极作为节点A而与NMOS晶体管Tr10的栅极连接。

在NMOS晶体管Tr5中，栅极与节点A连接，源极与VSS连接，将漏极作为节点B与NMOS晶体管Tr11的栅极连接。

在NMOS晶体管Tr10中，源极与VSS连接，漏极与OUT连接。在NMOS晶体管Tr11中，源极与OUT连接，漏极与端子DRV连接。

在NMOS晶体管Tr12中，栅极与IN(n-1)连接，源极与端子TRG1连接，漏极与节点B连接。在NMOS晶体管Tr13中，栅极与IN(n+1)连接，源极与端子TRG1连接，漏极与节点B连接。

在这样的结构的移位寄存器1d中，Tr1～Tr3，Tr12～T13作为输入电路发挥作用，Tr10，Tr11作为输出电路发挥作用。

另外，在移位寄存器1d中，IN(n-1)端子与相邻的移位寄存器1d内的顶侧的移位寄存器1d的OUT端子连接。IN(n+1)端子与相邻的移位寄存器1d中的，底侧的移位寄存器1d的OUT端子连接。此外，在DRV端子中，分别输入CLK1，CLK2，CLK3中的任意者的信号。另外，在REF端子中，输入从开关阵列30d的R2端子输出的信号。还有，在FW和RV中，分别输入规定扫描电路2d的扫描方向的控制信号。另外，将ST1，ST2作为用于开始传输的启动信号，分别输入到移位寄存器1d(SR1)的IN(n-1)端子，移位寄存器1d(SRn)的IN(n+1)的端子中。另外，OUT端子通过移位寄存器1d的动作，输出高电平，或低电平的信号，在栅极总线7中施加该信号。在VSS中施加与低电平的信号相同的恒定电压。

图23为本实施例的开关阵列30d的电路图。在图23中，开关阵列30d包括NMOS晶体管Tr30～Tr35，C1～C2端子，和R1～R3端子。F(FW)分别连接于T31和Tr34的栅极。另外，R(RV)分别连接于Tr22，Tr25的栅极。Tr30，Tr33如图23所示，其为二极管构成，分别与C1端子，和C2端子连接。在该C 1端子和C2端子中，供给CLK1～CLK3中的任意者的时钟信号。R1～R3端子分别与相应的晶体管1d的端子连接。R2端子连接于移位寄存器1d的REF端子，R1端子连接于移位寄存器1d的TRG1端子，R3端子连接于移位寄存器1d的TRG2端子。另外，显然，也可为Tr12的源极，与Tr13的源极分别共用的结构，虽然关于这一点的图示未给出。此时，显然，也可为TRG1端子和TRG2端子，以及与这些端子的每个连接的布线短路的结构。

本实施例的开关阵列30d与第1实施例～第4实施例中的开关阵列30，30a，30b，30c的不同之处在于与供给时钟信号的C1端子，以及C2端子连接的Tr30，以及Tr33成二极管连接。由于通过将输入时钟信号的晶体管Tr30，与Tr33成二极管连接，节点a和节点b不依赖时钟信号的电平，成为高电平(其中，在时钟信号为低电平的期间，处于浮动(floating)状态)，故构成开关阵列30d的晶体管中的，特别是加在成为导通状态的晶体管中的栅极应力减缓，这样，可防止晶体管的特性变化。

以上对采用NMOS晶体管的结构进行了说明，但是，本实施例的扫描电路2d也适用于采用PMOS晶体管的结构。其中，构成显示部4的像素中的开关晶体管像图11所示的那样，为PMOS晶体管13a。另外，构成图22的移位寄存器1d的全部晶体管像图24所示的移位寄存器1e那样，全部置换为PMOS晶体管Tr1a～Tr3a，Tr5a，Tr10a～Tr13a。另外，构成图23的开关阵列30d的全部晶体管像图25的开关阵列30e所示的那样，全部置换为PMOS晶体管Tr30a～T35a。另外，代替VSS，连接VDD。另外，连接形态与图21相同。

以上这样的结构的移位寄存器1e和开关阵列30e按照与通过图21说明相同的方式动作。其中，全部的信号的电平是分别相对图21中的信号的电平翻转后的电平。

如上所述，像本实施例那样，即使在采用PMOS晶体管的情况下，节点a和节点b不依赖时钟信号的电平，成为高电平(其中，在时钟信号为低电平的期间，浮动状态)，由此，构成开关阵列30e的晶体管内的，特别是加在成为导通状态的晶体管上的栅极应力减缓，于是，可防止晶体管的特性变化。

【动作的说明】

由于本实施例的扫描电路2d与第1实施例～第4实施例相同，与双向扫描相对应，故进行正向移位和反向移位的2种的动作。

首先，对正向移位的动作进行说明。正向移位表示从图21的画面顶侧，向底侧传输的动作。图7表示正向移位时的时序图。

在正向移位时，FW维持高电平状态，RV维持低电平状态。因此，在移位寄存器1d的内部，FW与栅极连接的Tr1成为导通状态，连接RV的Tr2成为截止状态。

正向移位时的启动信号采用ST1。开始的时刻为图7中的期间T1，在期间T1，ST1维持高电平。另一方面，ST2维持低电平。如果在移位寄存器1d(SR1)中的IN(n-1)端子上施加ST1的高电平，则Tr3转移到导通状态，在节点A上施加低电平。此时，通过开关阵列30d(SA1)，向TRG1供给的高电平经由Tr12而输入节点B。

接着，在期间T2，如果ST1转移到低电平，CLK1从低电平，转移到高电平，则通过自举效果，节点B的电位上升，CLK1的高电平的电位不下降，输出给OUT。在这里，由于OUT1(移位寄存器SR1的OUT)的信号与栅极总线7(G1)连接，故G1的电位也转移到高电平。

然后，在期间T3，如果CLK1从高电平，转移到低电平，则OUT1也转移到低电平。在这里，由于通过开关阵列30d(SA1)的R2，CLK2的信号经由REF端子，传输到节点A，故节点A转移到高电平。因此，Tr10成为导通状态，将OUT的电位，与栅极总线7(G1)维持在VSS(复位状态)。

接着，对移位寄存器1d(SR2)的动作进行说明。移位寄存器1d(SR1)在期间T2输出的OUT的信号分支连接于移位寄存器1d(SR2)的IN(n-1)中，这样，移位寄存器1d(SR2)的Tr3，与Tr12均成为导通状态，进行与上述移位寄存器1d(SR1)相同的动作。接着，在期间T3，CLK2的高电平的电位不降低，输出给OUT2(移位寄存器SR2的OUT)。由于OUT2与栅极晶体管7(G2)连接，故与G1相同，转移到高电平。

接着，在期间T4，由于通过开关阵列30d(SA1)的R2输出的CLK3的信号经由REF端子，传输到节点A，故节点A转移到高电平，Tr10成为导通状态。其结果是，将OUT2和栅极总线7(G2)的电位维持VSS(复位状态)。

像这样，依次反复进行输出和传输动作，直至移位寄存器1d(SRn)的OUT(栅极总线7(Gn))。

然后，对反向移位时的动作进行说明。在反向移位时，表示从图21的画面底侧向顶侧传输的动作。图8表示反向扫描时的时序图。

在反向移位时，FW维持低电平状态，RV维持高电平。于是，在移位寄存器1d的内部，FW与栅极连接的Tr1成为截止状态，与RV连接的Tr2处于导通状态。

反向移位时的启动信号采用ST2。开始的时刻为图8中的期间T1，在该期间，ST2维持高电平。另一方面，ST1维持低电平。另一方面，ST1维持低电平。如果在移位寄存器1d(SRn)的IN(n+1)端子上，施加ST2的高电平，则Tr3转移到导通状态，在节点A上施加低电平。另外，此时，从开关阵列30d(SAn)，传输给TRG2的高电平经由Tr13，输入到节点B中。

然后，在期间T2，如果ST2转移到低电平，CLK3从低电平转移到高电平，则通过自举效果，节点B的电位上升，CLK3的高电平的电位不降低，输出给OUT。在这里，由于OUT的信号连接到栅极总线7(Gn)中，所以Gn的电位转移到高电平。

之后，在期间T3，如果CLK3从高电平，转移到低电平，则OUT也转移到低电平。在这里，由于通过开关阵列30d(SAn)的R2，CLK3的信号经由REF端子，传输给节点A，故节点A转移到高电平。于是，Tr10成为导通状态，将OUT和栅极总线7(Gn)的电位维持在VSS(复位状态)。

下面对移位寄存器1d(SRn-1)的动作进行说明。由于移位寄存器1d(SRn)在期间T2输出的OUT的信号分支而连接到移位寄存器1d(SRn-1)的IN(n+1)中，故移位寄存器1d(SRn-1)的Tr3，与Tr13均成为导通状态，进行与上述的移位寄存器1d(SRn)相同的动作，在期间T3，CLK2的高电平的电位不降低，该高电平输出给OUT。由于OUT与栅极总线7(Gn-1)连接，与Gn相同，转移到高电平。

接着，在期间T4，由于通过开关阵列30d(SAn-1)的R2输出的CLK1的信号经由REF端子，传输给Tr4，故节点A转移到高电平(实际上，从高电平的电位，按照Tr4的阈值电压量降低的电压)。因此，Tr10成为导通状态，将OUT的电位维持在VSS(复位状态)。

像这样，依次反复进行输出和传输动作，直至移位寄存器1d(SR1)的OUT(栅极总线7(G1))。

另外，针对由图24，图25所示的PMOS晶体管构成的移位晶体管1e，开关阵列30e的另一结构的动作，像图12，图13所示的那样，全部的信号的电平分别相对图7，图8所示的信号的电平，除了按照翻转的电平而动作的方面以外，进行基本上与NMOS晶体管的情况相同的动作。

像这样，如果采用本实施例的结构，和驱动方法，可削减构成扫描电路的晶体管的数量，即使在伴随显示部4的分辨率的提高，像素间距，移位寄存器的图面纵向的长度缩短的情况下，也不仅可避免显示装置的框缘变大的问题，而且还可防止构成开关阵列的晶体管的栅极应力造成的特性变化。

【实施例6】

本发明的第6实施例的显示装置与图1和图2所示的结构相同。本实施例与第5实施例的不同之处在于扫描电路的结构。

图26为表示本发明的第6实施例的扫描电路的结构的图。在图26中，扫描电路2f由多个移位寄存器1d(由SR1，SR2，......SRn表示的单位寄存器)，多个开关阵列30d(SA1，......SAn)，与布线组(与端子CLK1，CLK2，CLK3，CLK4，ST1，ST2，FW和RV连接的布线)构成。栅极总线7与扫描电路2f的各个移位寄存器1d的OUT端子连接，来自相应的移位寄存器1d的OUT端子的信号传输给已连接的栅极总线7。

在这里，图中的移位寄存器1d，与开关阵列30d也可为与第5实施例相同的图22和图23所示的结构，还可为图24和图25的结构。

另外，在本实施例的扫描电路2f中，虽然输入到开关阵列中的时钟信号为4时钟方式，这与第5实施例不同，但是，由于为分别输入到移位寄存器1d的DRV端子，TRG1端子，TRG2和REF端子中的信号的相位关系为与第5实施例相同的动作，故省略对其的说明。

如上面所述，本实施例可在采用4时钟方式的扫描电路的情况下，实现获得与实施例5相同的效果的扫描电路，与采用该扫描电路的显示装置。

【实施例7】

图27为本发明的第7实施例的显示装置的结构图。在图27中，在显示装置中，在绝缘基板3上，包括显示部4，第1扫描电路5，第2扫描电路6，栅极总线7，源极IC8，端子列9，数据总线10。本实施例与其它的实施例的区别在于包括第1扫描电路5和第2扫描电路6。形成第1扫描电路5和第2扫描电路6的各个输出部分与栅极总线7连接，从第1扫描电路5，第2扫描电路6同时输出的信号供给已连接的栅极总线7的结构。在这里，期望第1扫描电路5和第2扫描电路6采用第1实施例～第6实施例中的任意者中记载的电路。

在这里，电容成分和电阻成分作为负荷而介于栅极总线7中。如果该栅极总线7的负荷增加，则流入，为了从低电平，转移到高电平而必需的时间也增加。但是，在本实施例的显示装置中，由于第1扫描电路5和第2扫描电路6按照同时从两侧驱动栅极总线7的负荷的方式动作，故可消除上述问题。

本实施例的显示装置包括第1实施例～第6实施例中的任意者的扫描电路，进行相应的动作。像这样，通过本实施例的方案和驱动方法，可提供下述的显示装置，该显示装置具有第1实施例～第4实施例中的任意者的效果，同时还适用于栅极总线的负荷变大的情况。

另外，前述的专利文献等的各种公开通过引用而结合到本说明书中。可在本发明的全部公开(包括权利要求的范围)的框架内，进一步根据其基本的技术构思，进行实施方式或实施例的变更/调整。另外，可在本发明的权利要求的范围的边界内，进行各种的公开要素的多种组合或选择。即，对于本发明，本领域技术人员可按照包括权利要求的全部公开，技术构思而获得，显然，包括各种变形，修改方案。

Claims (13)

1.一种双向移位寄存器，包括：

多个串联连接的单位寄存器，其通过相位各不相同的3个以上的时钟信号的任意一个和确定移位方向的设定信号来进行传输控制；和

选择电路，其可对应于上述设定信号，从上述3个以上的时钟信号中，选择至少1个时钟信号；

该双向移位寄存器构成为：对应于每个上述单位寄存器以及确定上述移位方向的设定信号而由上述选择电路选择的1个时钟信号的相位是上述单位寄存器产生传输信号时所利用的时钟信号的下一相位，通过上述1个时钟信号，使上述单位寄存器处于复位状态，

上述单位寄存器包括：

输出端子；

驱动上述输出端子的输出电路；

输入电路，其按照输入相邻的单位寄存器的输出信号和上述设定信号，根据该输出信号和上述设定信号，使上述输出端子为有效电平的方式，驱动上述输出电路；和

复位用晶体管，其按照通过由上述选择电路选择的一个时钟信号，使上述输出端子为非有效电平的方式，驱动上述输出电路。

2.根据权利要求1所述的双向移位寄存器，其特征在于，

上述输出电路包括按照使上述输出端子为非有效电平的方式进行控制的第1输出晶体管；

上述复位用晶体管成二极管连接，其漏极被供给由上述选择电路选择的一个时钟信号，其源极与上述第1输出晶体管的栅极连接。

3.根据权利要求1所述的双向移位寄存器，其特征在于，

上述输出电路包括按照使上述输出端子为非有效电平的方式进行控制的第1输出晶体管；和按照使上述输出端子为有效电平的方式进行控制的第2输出晶体管，

上述输入电路包括第1，第2和第3输入晶体管；

上述第1输入晶体管成二极管连接，其漏极被供给由上述选择电路选择的另一时钟信号，其源极与上述第2和第3输入晶体管的漏极连接；

在上述第2和第3输入晶体管中，将相邻的一个和另一单位寄存器的输出信号分别供给各个栅极，使源极共同地与上述第2输出晶体管的栅极连接。

4.根据权利要求1～3中的任意一项所述的双向移位寄存器，其特征在于，

上述选择电路包括通过上述设定信号来切换到导通状态或断开状态的开关元件；

上述选择电路按照由该开关元件将上述3个以上的时钟信号有选择地输出给上述单位寄存器的方式构成。

5.根据权利要求1至3中任意一项所述的双向移位寄存器，其特征在于：

上述选择电路至少包括第1选择晶体管和第2选择晶体管；

在上述第1选择晶体管中，上述3个以上的时钟信号的任意一个的布线与栅电极和源电极连接，漏电极与上述第2选择晶体管的源电极连接；

在上述第2选择晶体管中，上述设定信号的布线与栅电极连接，从漏极输出上述已选择的一个时钟信号。

6.根据权利要求5所述的双向移位寄存器，其特征在于，

上述第1选择晶体管通过上述3个以上的时钟信号的任意一个，被控制成导通状态或截止状态；

上述第2选择晶体管通过上述设定信号，被控制成在导通状态或截止状态。

7.根据权利要求5所述的双向移位寄存器，其特征在于，

上述单位寄存器包括：

输出端子；

驱动上述输出端子的输出电路；和

输入电路，其按照输入相邻的单位寄存器的输出信号和上述设定信号，根据该输出信号和上述设定信号，使上述输出端子为有效电平的方式，驱动上述输出电路；

上述输出电路包括第1输出晶体管，该第1输出晶体管按照向栅极供给由上述选择电路选择的一个时钟信号，使上述输出端子为非有效电平的方式进行控制。

8.根据权利要求7所述的双向移位寄存器，其特征在于，

上述输出电路包括按照使上述输出端子为有效电平的方式进行控制的第2输出晶体管；

上述输入电路包括第1和第2输入晶体管；

在上述第1和第2输入晶体管中，将由上述选择电路选择的另一时钟信号供给通过上述设定信号选择的上述第1和第2输入晶体管中的一者的漏极，将相邻的一个和另一个单位寄存器的输出信号供给各个栅极，将源极共同地与上述第2输出晶体管的栅极连接。

9.根据权利要求1～3中的任意一项所述的双向移位寄存器，其特征在于，

上述选择电路相对上述多个单位寄存器的全部，或针对规定个数的上述单位寄存器的每个而设置。

10.一种显示装置，包括排列有多个像素的像素阵列、与激活上述像素的扫描电路，上述扫描电路包括权利要求1～3中的任意一项所述的双向移位寄存器。

11.根据权利要求10所述的显示装置，其特征在于，

上述双向移位寄存器中包括的晶体管和上述像素中的开关晶体管仅仅由NMOS晶体管和PMOS晶体管中的任意一者构成。

12.根据权利要求10所述的显示装置，其特征在于，

在上述像素阵列的配置区域的两侧分别具备上述扫描电路。

13.根据权利要求12所述的显示装置，其特征在于，

在上述像素阵列的配置区域的两侧分别具备的扫描电路同时驱动同一开关晶体管的栅极。

Images