TWI404023B - 顯示器裝置、用於顯示器裝置之驅動方法以及電子裝置 - Google Patents

顯示器裝置、用於顯示器裝置之驅動方法以及電子裝置 Download PDF

Info

Publication number
TWI404023B
TWI404023B TW097122921A TW97122921A TWI404023B TW I404023 B TWI404023 B TW I404023B TW 097122921 A TW097122921 A TW 097122921A TW 97122921 A TW97122921 A TW 97122921A TW I404023 B TWI404023 B TW I404023B
Authority
TW
Taiwan
Prior art keywords
display device
waveform shaping
gate
circuit
liquid crystal
Prior art date
Application number
TW097122921A
Other languages
English (en)
Other versions
TW200912877A (en
Inventor
Masumitsu Ino
Yasuhiro Ukai
Original Assignee
Japan Display West Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display West Inc filed Critical Japan Display West Inc
Publication of TW200912877A publication Critical patent/TW200912877A/zh
Application granted granted Critical
Publication of TWI404023B publication Critical patent/TWI404023B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

顯示器裝置、用於顯示器裝置之驅動方法以及電子裝置
本發明係關於一種其中將作為一切換器件之一薄膜電晶體形成於一透明絕緣基板上之顯示器裝置，用於該顯示器裝置之驅動方法以及電子裝置。
相關申請案交互參考
本發明包含與2008年4月30日向日本專利局申請的日本專利申請案第JP 2008－119202號、2007年6月29日向日本專利局申請的日本專利申請案第JP 2007－173459及JP 2007－173460號相關之標的，該等申請案之全部內容係以引用的方式併入於此。
一顯示器裝置(例如，其中將一液晶單元用作一顯示元件或一電光元件之一液晶顯示器裝置)係一其中將此類像素排列於一矩陣中而透過一液晶顯示面顯示一輸出影像之影像顯示器裝置。
該液晶顯示器裝置以其纖細且其具有較低的功率消耗為特徵。利用該等特徵之大多數特徵，該液晶顯示器裝置適用於各種電子裝置，例如，個人數位助理(PDA)、可攜式電話機、數位相機、視訊相機及個人電腦。
圖1A至1C顯示一普通液晶顯示器裝置之一範例及該液晶顯示器裝置之閘極脈衝波形。
首先參考圖1A，所顯示的液晶顯示器裝置1包括一有效像素區段2、一垂直驅動電路(VDRV)3及一水平驅動電路 (HDRV)4。
該有效像素區段2具有排列於一矩陣中之複數個像素電路21。
該等像素電路21之每一電路包括用作一切換器件之一薄膜電晶體TFT 22、一液晶單元23及一保持電容器24。該液晶單元23係於其像素電極連接至該TFT 22之汲極電極或源極電極。該保持電晶體24係於其一電極連接至該TFT 22之汲極電極。
該等像素電路21係連接至沿針對個別列之一像素陣列方向佈線的閘極線5－1至5－m以及沿針對個別行的另一像素陣列方向而佈線之信號線6－1至6－n。
該等像素電路21之TFT 22之閘電極係以一列為一單位而個別連接至該等閘極線5－1至5－m之相同閘極線。該等像素電路21之源極電極或汲極電極係以一行為一單位而個別連接至該等信號線6－1至6－n之相同信號線。
另外，在該等像素電路21之每一者中，該液晶單元23係於其像素電極連接至該TFT 22之汲極電極而於其相對電極連接至一共用線7。該保持電容器24係連接於該TFT 22的汲極電極與該共用線7之間。
該共用線7係連接用以從一VCOM電路(未顯示)接收一預定的交流電壓作為一共用電壓Vcom，該VCOM電路係與一驅動電路及類似者整合地形成於一玻璃基板上。
該等閘極線5－1至5－m係個別地藉由該垂直驅動電路3來驅動，而該等信號線6－1至6－n係個別地藉由該水平驅動電 路4來驅動。
該垂直驅動電路3接收一垂直開始信號VST、一垂直時脈Vclk及一啟用信號ENAB，並在一垂直方向上(即，在一列之一方向上)掃描每一場週期來以一列為一單位連續選擇連接至該等閘極線5－1至5－m之像素電路21。
特定言之，當從該垂直驅動電路3向該掃描線5－1施加一掃描脈衝Gp1時，選擇在該第一列中的各行中之像素，而接著向該掃描線5－2施加另一掃描脈衝Gp2，選擇在該第二列中的各行中之像素。然後，以類似方式分別向該等閘極線或掃描線5－3,...,5－m連續施加閘極脈衝GP3,...,Gpm。
在一閘極脈衝Gp向該垂直驅動電路3之輸出級分別向該等閘極線5－1至5－m提供閘極緩衝器8－1至8－m。
圖1B顯示在對該閘極脈衝Gpm之閘極緩衝後在該閘極緩衝器8－m向該閘極線5－m的輸出級處之一波形之範例。
圖1C顯示該閘極脈衝Gpm在該閘極線5－m之一導線端子部分處之一波形之一範例。
該水平驅動電路4接收一水平開始脈衝時脈Hst，其係從一時脈產生器(未顯示)產生並指示水平掃描之開始以及相位彼此相反的水平時脈Hclk(其係用作水平掃描之一參考)。接著，該水平驅動電路4產生一取樣脈衝。
該水平驅動電路4回應於由此產生的取樣脈衝而對向其輸入的影像資料R(紅色)、G(綠色)及B(藍色)連續取樣，並將經取樣的影像資料作為欲寫入至該等像素電路21之資料信號供應給該等信號線6－1至6－n。
該水平驅動電路4將該等信號線6－1至6－n分成複數個群組並包括對應於個別群組之信號驅動器41至44。
儘管圖1所示液晶顯示器裝置1具有一基本組態，但已建議與如上所述採用此一垂直驅動電路3的閘極線驅動以及如上所述採用此一水平驅動電路4的信號線驅動相關之諸多技術。在日本專利案第3,276,996號(下面稱為專利文獻1)、日本專利特許公開案第2007－52370號(下面稱為專利文獻2)、日本專利案第3,270,485號(下面稱為專利文獻3)、日本專利特許公開案第2006－78505號(下面稱為專利文獻4)、日本專利特許公開案第2005－148424號(下面稱為專利文獻5)及日本專利特許公開案第2005－148425號(下面稱為專利文獻6)中揭示此類技術。
順便提及，從圖1所示液晶顯示器裝置1中的垂直驅動電路3輸出之一閘極脈衝GP一般引起在該面板的內側中之一閘極佈線之電阻及寄生在該閘極佈線中的電容，即一TFT的閘極電容及介於一像素電極與一VCOM佈線之間的電容，以產生阻抗。
因此，在該垂直驅動電路3之每一閘極佈線之終端處(即，在該閘極佈線距該垂直驅動電路3之一遠端部分)的閘極輸出波形指示因所產生的阻抗而產生之一時間常數而導致相對於緊鄰該垂直驅動電路3的輸出級處之輸出之波形的一定失真，如圖1C中之一虛線所示。
該閘極脈衝之波形之失真導致在該閘極線上離該垂直驅 動電路3之輸出級的距離不同之位置之間一定的波形差異。
因此，藉由一閘極信號來以彼此相對位移的時序開啟作為像素電晶體在該閘極線上處於不同位置之TFT 22，而結果使得該液晶顯示器裝置上的影像品質劣化。特定言之，黑色與灰色之一亮度差異出現於該水平方向上。
另外，例如，在4K2K SuperHighVision(4,096×RGB×1,080)的像素數目之條件下，由於水平週期1H比該HighVision(1,920×RGB×1,080)的像素數目更短，因此圖像品質劣化更趨嚴重。
此外，240 Hz之高框率(正規框率係60 Hz)將該1H週期進一步減小至四分之一，從而使得無法顯示其一影像。
在此，說明高框率。例如，一液晶顯示器裝置採用使得用於顯示一秒鐘週期的訊框數目及訊框頻率比常用於顯示者增加四倍從而改良移動圖像特徵之一技術。由於該液晶顯示器裝置一般結合60 Hz操作，因此高框率係240 Hz。
同時，專利文獻1至6中所揭示之技術具有如下所述之缺點。
專利文獻1中所揭示之技術係關於有意使得一閘極脈衝之下降邊緣比該閘極脈衝之上升邊緣更長以抑制一不合需要的電位在一電晶體關閉之際侵入一像素電極之一方法。但是，該技術不構成用以消除沿一閘極線的延遲分佈之一對策。
因此，該技術不適用於包括數目過多而導致閘極線之阻 抗使得在螢幕的左與右側之陰影減小的像素或使用高框率來顯示之一液晶顯示器裝置。
專利文獻2所揭示之技術包括在該垂直方向上針對每一像素實施的資料傳輸、沿控制時脈佈線(針對個別像素而置放)在該垂直方向上之一水平掃描信號的傳輸以及針對每一像素之一閘極脈衝信號的輸出。
依據該技術，需要用於一偏移暫存器之電源供應VDD及VSS、一時脈信號及用於該偏移暫存器之一輸入信號線與一輸出信號線，且圍繞該液晶之孔徑需要用於此等線之一空間。此構成使得該液晶的孔徑比減小之一原因。
此導致透射因數之減小及背光供應功率之增加。
另外，由於一控制時脈線與一信號線係彼此相鄰而定位，因此發生該信號線與該控制時脈線之間的寄生電容之一不合需要電位的侵入。因此，可能發生故障。另外，由於該時脈本身因該電容給其造成的失真而有一定延遲，因此不會產生抑制該閘極延遲之效果。
專利文獻3所揭示之技術使用一PWM(脈衝波形調變)方法，藉由該方法不使用類比資料而使用數位資料作為用於顯示之信號資料，而接收一像素之一閘極脈衝並使用一CMOS電路之一輸出作為一像素電位之一輸出。
但是，該技術一般基本上不提供針對一閘極佈線的延遲之一對策。因此，該技術不適用於包括數目過多而導致閘極線之阻抗使得在螢幕的左與右側之陰影減小的像素或使用高框率來顯示之一液晶顯示器裝置。
在專利文獻4所揭示之顯示方法中，採取以下方式實施使用一薄膜電晶體(TFT)之一寫入方法。
在該寫入方法中，採取一使得看起來似乎在1/24秒內實施訊框重新寫入(專利文獻4之圖21)之方式，從一訊框影像的左側以連續位移的時序將一訊框影像以1/240秒寫入或以1/60秒寫入液晶來連續實施像素顯示。
但是，專利文獻4不對影像信號資料向一資料線驅動電路內之輸入時序(輸入方法)作任何說明，而且不揭示用於以240 Hz的影像訊框頻率寫入之一特定寫入系統。
在專利文獻5及6所揭示之技術中，在一像素中構建一記憶體以便減小功率消耗，並構造CMOS之一SRAM(static random access memory；靜態隨機存取記憶體)結構之一電路。
但是，該等技術係關於用以供應一像素電位並將一信號線佈線於該端之一電路，但不揭示用以消除該閘極延遲之一電路組態。
因此，由於出現沿該顯示器裝置的閘極線之一定延遲，因此該電路無法處置一包括大量像素或受一高速度驅動之顯示器裝置。
因此，需要提供一種可抑制沿一掃描線的延遲且其中可以一高速度驅動大量像素之顯示器裝置、用於該顯示器裝置之驅動方法及電子裝置。
依據本發明之一具體實施例，提供一種顯示器裝置，其包括： 一像素區段，其包括複數個像素電路，透過一切換元件將像素資料寫入至每一像素電路，該等像素電路係佈置成形成包括複數個行之一矩陣；複數個掃描線，其係對應於該等像素電路的行而佈置且經組態用以控制該等切換元件之導電；複數個信號線，其係對應於該等像素電路的行而佈置且經組態用以允許透過其傳播該像素資料；以及一驅動電路，其經組態用以輸出一掃描脈衝以使得該等像素電路之切換元件變成導電至該等掃描線，其中一波形成形電路係佈置於每一掃描線之一導線中且經組態用以實施在該掃描線中傳播的掃描脈衝之波形成形。
依據本發明之另一具體實施例，提供一種用於一顯示器裝置之驅動方法，該顯示器裝置包括：一像素區段，其包括複數個像素電路，像素資料係透過一切換元件寫入至每一像素電路，該等像素電路係佈置成形成包括複數個行之一矩陣；複數個掃描線，其係對應於該等像素電路的行而佈置且經組態用以控制該等切換元件之導電；複數個信號線，其係對應於該等像素電路的行而佈置且經組態用以允許透過其傳播該像素資料；以及一驅動電路，其經組態用以輸出一掃描脈衝來使得該等像素電路之切換元件變成導電至該等掃描線，該驅動方法包括以下步驟：在該等掃描線之每一掃描線之中間將在該掃描線中傳播的掃描脈衝之波形成形。
依據本發明之另一具體實施例，提供一種用於一顯示器裝置之驅動方法，該顯示器裝置包括：一像素區段，其包括複數個像素電路，在每一像素電路中像素資料係透過一切換元件寫入至一像素單元，該等像素電路係佈置成形成包括複數個行之一矩陣；複數個掃描線，其係對應於該等像素電路的行而佈置且經組態用以控制該等切換元件之導電；複數個信號線，其係對應於該等像素電路的行而佈置且經組態用以允許透過其傳播該像素資料；以及一驅動電路，其經組態用以輸出一掃描脈衝來使得該等像素電路之切換元件變成導電至該等掃描線，該驅動方法包括以下步驟：透過平行於該等信號線之一導線來供應一啟用信號以回應於該啟用信號來控制波形成形操作之開始；以及在該等掃描線之每一掃描線之中間將在該掃描線中傳播的掃描脈衝之波形成形。
根據本發明之另一具體實施例，提供一種電子裝置，其包括：一顯示器裝置，其包括：一像素區段，其包括複數個像素電路，像素資料係透過一切換元件寫入至每一像素電路，該等像素電路係佈置成形成包括複數個行之一矩陣；複數個掃描線，其係對應於該等像素電路的行而佈置且經組態用以控制該等切換元件之導電；複數個信號線，其係對應於該等像素電路的行而佈置 且經組態用以允許透過其傳播該像素資料；一驅動電路，其經組態用以輸出一掃描脈衝以使得該等像素電路之切換元件導電至該等掃描線；以及一波形成形電路，其係佈置於該等掃描線之每一掃描線之一導線中且經組態用以實施在該掃描線中傳播的掃描脈衝之波形成形。
驅動裝置、用於一顯示器裝置之驅動方法及電子裝置之所以有利，係由於其可抑制該等掃描線中的延遲並可實施受一高速度驅動的更多數目像素之顯示。
下面，結合附圖所示之本發明之較佳具體實施例來詳細說明本發明。
<第一具體實施例>
圖2A至2C分別係顯示依據本發明之一第一具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例。
首先參考圖2A，該液晶顯示器裝置100包括一有效像素區段110、一垂直驅動電路(VDRV)120及一水平驅動電路(HDRV)130。
閘極緩衝器140－1至140－m係佈置於該垂直驅動電路120向閘極線115－1至115－m(其係一閘極脈衝GP之掃描線)之輸出級。
在本發明之主動矩陣類型之液晶裝置100中，用以針對從該垂直驅動電路120輸出之一閘極脈衝而實施波形成形 及電壓改變之波形成形電路150－11至150－1m及150－21至150－2m係居中佈置於該等閘極線115－1至115－m上。
透過該等閘極線150－1至150－m之每一閘極線將從該垂直驅動電路120輸出之一閘極脈衝或在已向其施加該波形成形及該電壓改變後的閘極脈衝供應至由一薄膜電晶體形成之一像素切換電晶體。
下面詳細說明該等波形成形電路之組態、位置等。
該有效像素區段110具有排列於一矩陣中之複數個像素電路111。
該等像素電路111之每一電路包括用作一切換元件之一薄膜電晶體(TFT)112、一液晶單元113及一保持區域或儲存電容器114。
該液晶單元113係於其像素電極連接至該TFT 112之汲極電極或源極電極。該保持電容器114係於其電極之一電極連接至該TFT 112之汲極電極。
對於該等像素電路111，該等閘極線115－1至115－m沿針對個別列之一像素陣列方向而延伸，而信號線116－1至116－n係沿針對個別行的像素陣列方向而佈線。
該等像素電路111之TFT 112係以一列為一單位於其閘電極連接至相同的閘極線115－1至115－m。另外，該等像素電路111之TFT 112係以一行為一單位於其源極電極或汲極電極連接至相同的信號線116－1至116－n。
另外，該液晶單元113係於其像素電極連接至該TFT 112之汲極電極而於其相對電極連接至一共用線117。該保持 電容器114係連接於該TFT 112的汲極電極與該共用線117之間。
從一VCOM電路(未顯示)將一預定的交流電壓作為一共用電壓Vcom施加於該共用線117，該VCOM電路係與一驅動電路及類似者整合地形成於一玻璃基板上。
該等閘極線115－1至115－m係藉由該垂直驅動電路120來驅動，而該等信號線116－1至116－n係藉由該水平驅動電路130來驅動。
該TFT 112係用以選擇一用於顯示的像素並將一顯示信號供應給該選定像素的像素區域之一切換元件。
該TFT 112具有(例如)諸如圖3所示之一底部閘極結構或諸如圖4所示之一頂部閘極結構。
參考圖3，在所示底部閘極結構之TFT 112A中，在(例如)由一玻璃基板形成之一透明絕緣基板201上形成覆蓋有一閘極絕緣膜202之一閘電極203。
該閘電極203係連接至作為一掃描線之一閘極線115，而將作為一掃描信號之一閘極脈衝從該閘極線115輸入該閘電極203。回應於該掃描信號而開啟或關閉該TFT 112A。藉由一諸如噴濺之類的方法由(例如)鉬(Mo)或鉭(Ta)之一金屬或一合金之一膜形成該閘電極203。
該TFT 112A包括形成於該閘極絕緣膜202上並經組態用以用作一通道形成區域之一半導體膜204。該TFT 112A進一步包括橫跨該半導體膜204而形成之一對n＋ 型擴散層205與206。在該半導體膜204上形成一層間絕緣膜207，而另 一層間絕緣膜208係形成為覆蓋該透明絕緣基板201、閘極絕緣膜202、n＋ 型擴散層205及206以及層間絕緣膜207。
一源極電極210係透過形成於該層間絕緣膜208中之一接觸孔209a連接至該n＋ 型擴散層205。同時，一汲極電極211係透過形成於該層間絕緣膜208中之一接觸孔209b連接至另一n＋ 型擴散層206。
例如，藉由圖案化鋁(Al)來形成該源極電極210及該汲極電極211。一信號線116係連接至該源極電極210，而該汲極電極211係透過一未顯示的連接電極連接至一像素區域或像素電極。
現在參考圖4，顯示該頂部閘極結構之TFT 112B。該TFT 112B包括形成於一透明絕緣基板221上之一半導體膜222，該透明絕緣基板221係(例如)由一玻璃基板形成且經組態用以用作一通道形成區域。該TFT 112B進一步包括橫跨該半導體膜222而形成之一對n＋ 型擴散層223與224。
一閘極絕緣膜225係以一覆蓋該半導體膜222與該等n＋ 型擴散層223及224之方式來形成，而一閘電極226係形成於該閘極絕緣膜225上而與該半導體膜222相對。另外，一層間絕緣膜227係以一覆蓋該透明絕緣基板221、閘極絕緣膜225及閘電極226之方式來形成。
一源極電極229係透過形成於該層間絕緣膜227及該閘極絕緣膜225中之一接觸孔228a連接至該n＋ 型擴散層223。一汲極電極230係透過形成於該層間絕緣膜227及該閘極絕緣膜225中之另一接觸孔228a連接至另一n＋ 型擴散層224。
回過來參考圖2A，在上述液晶顯示器裝置1中，每一像素電路111之TFT 112係由非晶矽(a－Si)或多晶矽之一半導體薄膜之一電晶體形成。
該垂直驅動電路120接收一垂直開始信號VST、一垂直時脈VCK及一啟用信號ENB，並在一垂直方向上(即，在一列之一方向上)掃描每一場週期來以一列為一單位連續選擇連接至該等閘極線115－1至115－m之像素電路111。
特定言之，當從該垂直驅動電路120向該閘極線115－1提供一掃描脈衝Gp1，則選擇在該第一列中的各行中之像素，但當向該閘極線115－2提供另一掃描脈衝Gp2，選擇在該第二列中的各行中之像素。然後，分別向該等閘極線115－3、...、115－m連續提供閘極脈衝GP3,...,Gpm。
圖2B解說在對該閘極脈衝Gpm之閘極緩衝後該閘極脈衝Gpm在該閘極緩衝器140－m處向該閘級線115－m的輸出級處之一波形之範例。
圖2C解說在該閘極線115－m之一線端子部分處該閘極脈衝Gpm之一波形之一範例。
該水平驅動電路130接收一水平開始時脈Hst，其係從一時脈產生器(未顯示)產生並指示水平掃描之開始以及相位彼此相反的水平時脈HCK(其構成用於水平掃描之一參考)，並產生一取樣脈衝。
該水平驅動電路130回應於由此產生的取樣脈衝而對向其輸入的影像資料R(紅色)、G(綠色)及B(藍色)連續取樣，並將經取樣的影像資料作為欲寫入至該等像素電路21之資 料信號供應給該等信號線116－1至116－n。
該水平驅動電路130將該等信號線116－1至116－n分成複數個群組並包括對應於個別群組之信號驅動器131至134。
在此，說明該等波形成形電路。
在此具體實施例中，實施來自該等閘極緩衝器140－1至140－m的閘極脈衝的波形成形及電壓改變之波形成形電路150－11至150－1m及150－21至150－2m係居中佈置於該等閘極線115－1至115－m上，如上所述。
因此，從圖2C中一實線所示之一波形可看出，在該等閘極線115－1至115－m遠離該等閘極緩衝器140－1至140－m之輸出級的遠端部分處或終端部分處該閘極脈衝之波形係相對於其失真而獲得改良。應注意，圖2C中一虛線所示之一波形呈現在不插入任何波形成形電路之遠端部分或終端部分處該閘極脈衝之波形之失真。
因此，該顯示器裝置促進採用大量像素及一高訊框頻率之顯示。
該等波形成形電路150－11至150－1m及150－21至150－2m係分別居中佈置於該等閘極線115－1至115－m之導線上以形成波形。
另外，該等波形成形電路150－11至150－1m及150－21至150－2m係共同連接至用於一電源供應電壓VDD2(其係一高電位)之一供應線160與用於另一電源供應電壓VSS2(其係一低電位)之一供應線161。
該等波形成形電路150－11至150－1m及150－21至150－2m皆 係(例如)由包括以一級聯連接來連接的兩個CMOS緩衝器之一電路形成(如圖5A至5C所示)。
在此第一具體實施例中，該等波形成形電路150－11至150－1m及150－21至150－2m係佈置於在該等像素電路111的矩陣之座標配置中在該垂直方向上(即，在一信號線之延伸方向上)之相同座標，更特定言之，該等波形成形電路150－11至150－1m係分別佈置於該信號線116－6與該等閘極線115－1至115－m的交叉位置。該等波形成形電路150－21至150－2m係分別佈置於該信號線116－10與該等閘極線115－1至115－m的交叉位置。
應注意，在圖2A中，用於該高電位的電源供應電壓VDD2之供應線160及用於該低電位的電源供應電壓VSS2之供應線161係分別顯示為一虛線及一交替的長與短虛線，以便促進與該等閘極線及該等信號線區分及對其之瞭解。
圖5A至5C解說其中由一CMOS緩衝器形成依據此具體實施例之波形成形電路之一範例。特定言之，圖5A顯示一等效電路，而圖5B顯示一特定電路，而圖5C解說在該緩衝器的輸出側上之電容。
如圖5B所示，該等波形成形電路150之每一電路包括一CMOS緩衝器或反相器BF1與以一級聯連接來連接之另一CMOS緩衝器或反相器BF2。
該CMOS緩衝器BF1包括一p型通道MOS(PMOS)電晶體PT1與一n型通道MOS(NMOS)電晶體NT1。
該PMOS電晶體PT1係於其源極連接至用於該高電位的電源供應電壓VDD2之供應線160，而於其汲極連接至該NMOS電晶體NT1之汲極。由該PMOS電晶體PT1與該NMOS電晶體NT1之汲極之一連接點形成一節點ND1。該NMOS電晶體NT1係於其源極連接至用於該低電位的電源供應電壓VSS2之供應線161。
該PMOS電晶體PT1與該NMOS電晶體NT1之閘極係彼此連接，而該輸入節點ND1係形成於該等閘極之一連接點。該輸入節點ND1係連接至該等閘極線115(115－1至115－m)之一對應閘極線。
該CMOS緩衝器BF2包括一PMOS電晶體PT2與一NMOS電晶體NT2。
該PMOS電晶體PT2係於其源極連接至用於該高電位的供應電壓VDD2之供應線160，而於其汲極連接至該NMOS電晶體NT2之汲極。由該PMOS電晶體PT2與該NMOS電晶體NT2之汲極之一連接點形成一節點ND2。該NMOS電晶體NT2係於其源極連接至用於該低電位的電源供應電壓VSS2之供應線161。
該PMOS電晶體PT2與該NMOS電晶體NT2之閘極係彼此連接，而該等閘極之一連接點係連接至該CMOS緩衝器BF1之節點ND1。該節點ND2係作為一輸出節點連接至該等閘極線115(115－1至115－m)之一對應閘極線。
具有諸如上述之一組態的波形成形電路150輸出一閘極脈衝GP1至GPm，該閘極脈衝係以正邏輯從該垂直驅動電 路120的配置側(即，從圖2的左側上之輸出側)沿一對應閘極線115(115－1至115－m)傳播，而且此外還實施波形成形。
用於波形成形的CMOS緩衝器BF1及BF2之輸出表示該閘極線之電容Cgate，並進一步表示包括在該像素電極或該TFT(像素電晶體)處於一開啟狀態時所處之一狀態中的液晶電容Clcd與該等像素的儲存電容Cs之電容。
另外，由於一CMOS緩衝器之一級呈現相對於其一輸入之一負邏輯輸出，以便讓該波形成形電路150輸出一正邏輯輸出，因此該波形成形電路150係由該等CMOS緩衝器BF1與BF2之一串聯連接電路形成。
由於該波形成形電路150需要一輸出電源供應，因此佈置用以供應較高側的電源供應電壓VDD2與較低側的電源供應電壓VSS2以開啟及關閉該像素閘極之供應線160及161。
用於該等供應線160與161之佈線係平行於該等像素信號線而佈置。
原因在於，例如，若該等供應線160及161係在該信號線116(116－1至116－n)附近彼此平行而佈線，則可使得液晶之孔徑比之下降最小化。另外，在對用於該等電壓VDD2及VSS2的供應線160及161呈現較低阻抗之匯流排線係連接於有效像素區域區段110上之情況下，可使得在該水平方向上的電源供應線之電壓降最小化。
因此，亦可使得對應於高位準之一電壓(高電壓)與對應於低位準的另一電壓(低電壓)的變化最小化，該等電壓係 在有效像素之水平方向上從該波形成形電路150輸出。
另外，在此第一具體實施例中，用於欲向該等波形成形電路150-11至150-1m及該等波形成形電路150-21至150-2m供應的電壓VDD2及VSS2之供應線160及161較佳的係佈置於在該水平方向上的相同座標。
原因在於，由於該等波形成形電路150在該水平方向上的座標係固定，因此該閘極脈衝波形不會受到延遲之影響。
如上所述，依據此第一具體實施例，佈置針對從該垂直驅動電路120輸出之一閘極脈衝而立即在該等閘極線的導線上實施波形成形及電壓改變之波形成形電路150-11至150-1m及150-21至150-2m。
因此，藉由此第一具體實施例，可實現以下效果。
在包括4K2K的大量像素並使用一240 Hz的高訊框頻率之一顯示器裝置中，消除因一閘極線的延遲而在一向左與向右方向上的陰影或者在一向左或向右方向上色度差異之發生，而可獲得良好的圖像品質。
另外，可抑制來自該垂直驅動電路120的閘極脈衝GP之波形之輸出延遲及失真之發生，並可減小位於該主動矩陣顯示器裝置之一圖像訊框之左側或右側上的垂直驅動電路及緩衝電路之佔據區域。因此，可將該顯示器裝置之圖像訊框形成為在其左側與右側部分上具有一減小的寬度。
另外，用於欲向該等波形成形電路150-11至150-1m及該等波形成形電路150-21至150-2m供應的電壓VDD2及VSS2之供應線160及161係佈 置於在該水平方向上的相同座標處，可抑制該閘極脈衝波形之延遲。
<第二具體實施例>
圖6A、6B及6C分別顯示依據本發明之一第二具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例。
首先參考圖6A，依據此第二具體實施例之液晶顯示器裝置100A之組態類似於依據上述第一具體實施例之液晶裝置100，但不同之處在於該等波形成形電路150之配置位置。
特定言之，在上述第一具體實施例之液晶裝置100中，用於欲向該等波形成形電路150-11至150-1m及該等波形成形電路150-21至150-2m供應的電壓VDD2及VSS2之供應線160及161係佈置於在該水平方向上的相同座標處。
相反，在此第二具體實施例之液晶顯示器裝置100A中，用於欲向該等波形成形電路150-11至150-1m及該等波形成形電路150-21至150-2m供應的電壓VDD2及VSS2之供應線160及161並非佈置於在該水平方向上的相同座標處，而係佈置成彼此相對位移一行之一關係而與該等閘極線及該等信號線之導線成一對應關係。
在圖6A所示範例中，該波形成形電路150-11係佈置於該信號線116-3與該閘極線115-1之一交叉位置附近。該波形成形電路150-12係佈置於該信號線116-4與該閘極線115-2之一交叉位置附近。該波形成形電路150-13係佈置於該信號線116-5與該閘極線115-3之一交叉位置附近。該波形成 形電路150－14(m)係佈置於該信號線116－6與該閘極線115－m之一交叉位置附近。
同時，該波形成形電路150－21係佈置於該信號線116－7與該閘極線115－1之一交叉位置附近。該波形成形電路150－22係佈置於該信號線116－8與該閘極線115－2之一交叉位置附近。該波形成形電路150－23係佈置於該信號線116－9與該閘極線115－3之一交叉位置附近。該波形成形電路150－24(m)係佈置於該信號線116－10與該閘極線115－(m之一交叉位置附近。
在此實例中，在諸如在該水平方向上的波形成形電路150之座標並非固定之一情況下，從用於該電源供應電壓VDD2及該參考電壓VSS2的供應線160及161消除局部片面性。因此，確保在用於該等電壓VDD2與VSS2之供應線160及161之佈線佈局的影響下像素的透射因數之均勻性。
在此實例中，該顯示器裝置之亮度分佈係固定。
此第二具體實施例之另一部分之組態類似於該第一具體實施例之此組態，而亦可實現與藉由上述第一具體實施例所實現之效果類似之效果。
<第三具體實施例>
圖7A、7B及7C分別顯示依據本發明之一第三具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例。
首先參考圖7A，依據此第三具體實施例之液晶顯示器裝置100B之組態類似於依據上述第一及第二具體實施例之液 晶顯示器裝置100及100A，但不同之處在於該等波形成形電路150之配置位置。
特定言之，在依據該等第一及第二具體實施例之液晶顯示器裝置100及100A中，用於欲向該等波形成形電路150-11至150-1m及該等波形成形電路150-21至150-2m供應的電壓VDD2及VSS2之供應線160及161係佈置於在該水平方向上的相同座標。
或者相反，用於欲向該等波形成形電路150-11至150-1m及該等波形成形電路150-21至150-2m的電壓VDD2及VSS2之供應線160及161並非佈置於相同的座標。
相反，在依據此第三具體實施例之液晶顯示器裝置100B中，該等波形成形電路150-11至150-nm係佈置於在該等閘極線與該等信號線的幾乎所有交叉位置附近之閘極線上，或者換言之，在該等像素電路111之用於一閘極脈衝的輸入部分處。
若該波形成形電路150係以此方式針對每一像素電路111而佈置於該等閘極線的導線上，由可以允許複數個像素電路111存在於不同的波形成形電路之間以使得不會在其中發生一閘極脈衝的波形延遲之任何分散。
換言之，在複數個像素電路存在於一波形成形電路與另一波形成形電路之間的情況下，消除寄生電容之不均勻性，而確保該等波形成形電路之像素閘極之均勻的負載電容。因此，不會再發生閘電極條件下的延遲。
此第三具體實施例之另一部分之組態類似於該等第一及第二具體實施例之此組態，而亦可實現與藉由上述第一及 第二具體實施例所實現之效果類似之效果。
<第四具體實施例>
圖8顯示依據本發明之一第四具體實施例之一液晶顯示器裝置之一組態之一範例。
參考圖8，依據此第四具體實施例之液晶顯示器裝置100C之組態類似於依據上述第一具體實施例之液晶裝置100，但與其不同之處在於其採用在一其中將影像資料以分時方式寫入至一面板的系統中亦有效之一組態。
特定言之，而且，在如圖8所示使用一分時開關以便減小該面板的圖像訊框之情況下，若該分時開關之分時數目未充分滿足在一水平選擇週期內之一電性特徵及一影像特徵則需要應用本發明。
透過具有複數個傳輸閘極TMG之一選擇器SEL將來自該等信號驅動器131至134的信號SV1至SV4傳輸至信號線116(116－1至116－12)。
藉由一選擇信號S1及其一反相信號XS1、另一選擇信號S2及其一反相信號XS2、另一選擇信號S3及其一反相信號XS3...來控制該等傳輸閘極(類比開關)TMG之導電狀態，該等信號係從外部供應且具有彼此互補之位準。
在採用如上所述之此一組態之情況下，該高解析度(UXGA)及高速度框率類型之一主動矩陣顯示器裝置可以採用一選擇器分時驅動系統，該系統減少連接端子之數目並提高連接之機械可靠性。
此第四具體實施例之另一部分之組態類似於該第一具體 實施例之此組態，而亦可實現與藉由上述第一具體實施例所實現之效果類似之效果。
<第五具體實施例>
圖9顯示依據本發明之第一具體實施例之一液晶顯示器裝置之結構之一範例。
參考圖9，依據此第五具體實施例之液晶顯示器裝置100D之組態類似於依據上述第二具體實施例之液晶裝置100A，但與其不同之處在於其採用在一其中將影像資料以分時方式寫入至一面板的系統中亦有效之一組態。
特定言之，而且，在如圖9所示使用一分時開關以便減小該面板的圖像訊框之情況下，若該分時開關之分時數目未充分滿足在一水平選擇週期內之一電性特徵及一影像特徵則需要應用本發明。
參考圖9，透過具有複數個傳輸閘極TMG之一選擇器SEL將來自該等信號驅動器131至134的信號SV1至SV4傳輸至信號線116(116－1至116－12)。
藉由一選擇信號S1及其一反相信號XS1、另一選擇信號S2及其一反相信號XS2、另一選擇信號S3及其一反相信號XS3...來控制該傳輸閘極(類比開關)TMG之導電狀態，該等信號係從外部供應且具有彼此互補之位準。
在採用如上所述之此一組態之情況下，該高解析度(UXGA)及高速度框率類型之一主動矩陣顯示器裝置可以採用一選擇器分時驅動系統，該系統減少連接端子之數目並提高連接之機械可靠性。
此第五具體實施例之另一部分之組態類似於該第二具體實施例之此組態，而亦可實現與藉由上述第一及第二具體實施例所實現之效果類似之效果。
<第六具體實施例>
圖10顯示依據本發明之一第六具體實施例之一液晶顯示器裝置之一組態之一範例。
參考圖10，依據此第六具體實施例之液晶顯示器裝置100E之組態類似於依據上述第三具體實施例之液晶裝置100B，但與其不同之處在於其採用在一其中將影像資料以分時方式寫入至一面板的系統中亦有效之一組態。
特定言之，而且，在如圖10所示使用一分時開關以便減小該面板的圖像訊框之情況下，若該分時開關之分時數目未充分滿足在一水平選擇週期內之一電性特徵及一影像特徵則需要應用本發明。
參考圖10，透過具有複數個傳輸閘極TMG之選擇器SEL將來自該等信號驅動器131至134的信號SV1至SV4傳輸至信號線116(116－1至116－12)。
藉由該選擇信號S1及其反相信號XS1、選擇信號S2及其反相信號XS2、選擇信號S3及其反相信號XS3...來控制該等傳輸閘極(類比開關)TMG之導電狀態，該等信號係從外部供應且具有彼此互補之位準。
在採用如上所述之此一組態之情況下，該高解析度(UXGA)及高速度框率類型之一主動矩陣顯示器裝置可以採用一選擇器分時驅動系統，該系統減少連接端子之數目 並提高連接之機械可靠性。
此第六具體實施例之另一部分之組態類似於該第三具體實施例之此組態，而亦可實現與藉由上述第一至第三具體實施例所實現之效果類似之效果。
<第七具體實施例>
圖11顯示依據本發明之一第七具體實施例之一液晶顯示器裝置之一組態之一範例。
參考圖11，依據此第七具體實施例之液晶顯示器裝置100F之組態類似於依據上述第三具體實施例之液晶顯示器裝置100B，但與其有以下一點差異。
特定言之，在該液晶顯示器裝置100F中，用於該電源供應電壓VDD2之供應線160與用於該電源供應電壓VSS2之供應線161亦係佈線於所有該等信號線116(116－1至116－m)與所有該等閘極線115(115－1至115－m)之間。
若採用上述組態，則可防止一不合需要的電壓侵入相鄰像素電路111，此係發生於一閘極線與一信號線之間。因此，可獲得良好的圖像品質。
此第七具體實施例之另一部分之組態類似於該第三具體實施例之此組態，而亦可實現與藉由上述第一至第三具體實施例所實現之效果類似之效果。
應注意，儘管圖11中未顯示在該第七具體實施例中該等電壓供應線之一佈線方案，但該第七具體實施例之組態亦可適用於其他第一、第二及第四至第六具體實施例。而且，在此實例中，可防止一不合需要的電壓侵入一相鄰像 素電路111，而可實現一獲得良好圖像品質之效果。
<第八具體實施例>
圖12A、12B及12C分別顯示依據本發明之一第八具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例。
首先參考圖12A，依據此第八具體實施例之液晶顯示器裝置100G之組態類似於依據上述第一具體實施例之液晶裝置100，但與其不同之處在於該等波形成形電路並非由簡單地採用一級聯連接來連接的CMOS緩衝器而係利用一定時CMOS電路來組態。
在此，說明一波形成形電路151。
而且，在此第八具體實施例中，實施來自該等閘極緩衝器140－1至140－m的閘極脈衝的波形成形及電壓改變之波形成形電路151－11至151－1m及151－21至151－2m係居中佈置於該等閘極線115－1至115－m上，如上所述。
因此，從圖12C中一實線所示之一波形可看出，在該等閘極線115－1至115－m遠離該等閘極緩衝器140－1至140－m之輸出級的遠端部分處或終端部分處該閘極脈衝之波形係相對於其失真而獲得改良。應注意，圖12C中一虛線所示之一波形呈現在不插入任何波形成形電路之遠端部分或終端部分處該閘極脈衝之波形之失真。
因此，該顯示器裝置促進採用大量像素及一高訊框頻率之顯示。
該等波形成形電路151－11至151－1m及151－21至151－2m分 別係居中佈置於該等閘極線115－1至115－m之導線上以形成波形。
另外，該等波形成形電路151－11至151－1m及151－21至151－2m係共同連接至用於一電源供應電壓VDD2(其係一高電位)之一供應線160與用於另一電源供應電壓VSS2(其係一低電位)之一供應線161。該等波形成形電路151－11至151－1m及151－21至151－2m皆係(例如)由包括以一級聯連接來連接之一定時CMOS與一CMOS緩衝器之一電路形成(如圖13A至13C所示)。
在此第八具體實施例中，該等波形成形電路151－11至151－1m及151－21至151－2m係佈置於在該垂直方向上的相同座標處。
更特定言之，該等波形成形電路151－11至151－1m係分別佈置於該信號線116－6與該等閘極線115－1至115－m的交叉位置。該等波形成形電路151－21至151－2m係分別佈置於該信號線116－10與該等閘極線115－1至115－m的交叉位置。
圖13A至13C解說一其中由一定時CMOS電路形成該波形成形電路之範例作為此第八具體實施例。
特定言之，圖13A顯示一等效電路，而圖13B顯示一特定電路，而圖13C解說在該緩衝器的輸出側上之電容。
從圖13B可看出，每一波形成形電路151包括：一定時CMOS緩衝器或反相器BF3，其取代圖5所示該CMOS緩衝器BF1之組態；以及另一CMOS緩衝器或反相器BF2，其係採用一級聯連接來連接至定時CMOS緩衝器BF3。
除圖5所示該CMOS緩衝器BF1之組態外，該定時CMOS緩衝器BF3還包括一PMOS電晶體PT3及一NMOS電晶體NT3。
該PMOS電晶體PT3係於其源極連接至用於該高電位的電源供應電壓VDD2之供應線160，而於其汲極連接至該NMOS電晶體PT1之汲極。
同時，該NMOS電晶體NT3係於其源極連接至用於該低電位的電源供應電壓VSS2之供應線161，而於其汲極連接至該NMOS電晶體NT1之源極。
將一時脈CK供應給該NMOS電晶體NT3之閘極，而將該時脈CK之一反相或互補信號XCK供應給該PMOS電晶體PT3之閘極。
當該時脈CK呈現該高位準時，將該PMOS電晶體PT3與該NMOS電晶體NT3置入一開啟狀態以使得該定時CMOS電路變成具操作性。
該等時脈CK及XCK具有作為一啟用信號之一功能，其可控制該波形成形電路151之操作之開始。
該波形成形電路151之另一部分之組態類似於圖5A至5C所示電路之組態，而因此，在此省略關於其之重疊說明以避免冗餘。
具有此一如上所述組態之波形成形電路151輸出從垂直驅動電路120之該配置側(即，該輸出側或在圖13A所示之左側)發射的閘極脈衝GP1至GPm之波形作為一正邏輯輸出，並進一步實施波形成形。
用於波形成形的該定時CMOS緩衝器BF3及該CMOS緩衝器BF1之輸出表示該閘極線之電容Cgate，並且還表示包括在該像素電極或該TFT(像素電晶體)處於一開啟狀態時所處之一狀態中的液晶電容Clcd與該像素的儲存電容Cs之電容。
另外，由於該定時CMOS緩衝器BF3指示相對於其一輸入之一反相邏輯輸出，因此該波形成形電路151係由一其中將該CMOS緩衝器BF2連接至該定時CMOS緩衝器BF3以便獲得一正邏輯輸出之電路形成。
由於該波形成形電路151需要用於其之一輸出電源供應，因此置放用以供應較高側的電源供應電壓VDD2與較低側的電源供應電壓VSS2以開啟與關閉該像素閘極之供應線160及161之導線。
該等導線係平行於該等像素信號導線而置放。原因在於，例如，在其係平行於該等信號線116(116－1至116－n)且在該等信號線附近置啟之情況下，可使得該液晶之孔徑比之下降最小化。
另外，在對用於該等電壓VDD2及VSS2的供應線160及161呈現較低阻抗之匯流排線係連接於有效像素區域區段110上之情況下，可使得在該水平方向上的電源供應線之電壓降最小化。
因此，亦可使得欲在該等有效像素的水平方向上從該波形成形電路151輸出的高電壓及低電壓之變化最小化。
當該時脈(啟用信號)CK或XCK(作為一控制信號)進入該 CMOS緩衝器(其形成該波形成形電路151)時，該定時CMOS緩衝器BF3於該時脈之一上升邊緣或一下降邊緣開始其操作。
若用於該等時脈CK及XCK之供應線162係佈線於該顯示器裝置之垂直方向上且係變成具操作性，則儘管發生該等時脈CK及XCK之一定延遲或在該垂直方向上之波形失真，但在該水平方向上該等時脈CK與XCK具有相同寄生電容之相同歷史。因此，該延遲變成固定。
因此，沿佈置於該水平方向上之一閘極線而傳輸之一信號呈現受該等時脈控制之一延遲波形。由此產生一選擇信號而無需一閘極選擇波形，該閘極選擇波形係以一高速度來垂直掃描而對水平方向加以關注。
另外，同樣，在此第八具體實施例中，用於欲向該等波形成形電路151-11至151-1m及該等波形成形電路151-21至151-2m供應的電壓VDD2及VSS2之供應線160及161較佳的係佈置於在該水平方向上的相同座標，此與該第一具體實施例中類似。
原因在於，由於該等波形成形電路151在該水平方向上的座標係固定，因此該閘極脈衝波形不會受到延遲之影響。
此第八具體實施例之另一部分之組態類似於該第一具體實施例之此組態，而亦可實現與藉由上述第一具體實施例所實現之效果類似之效果。此外，可以一高精確度將該延遲保持固定。
<第九具體實施例>
圖14A、14B及14C分別顯示依據本發明之一第九具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例。
參考圖14A，依據此第九具體實施例之液晶顯示器裝置100H之組態類似於依據上述第一具體實施例之液晶裝置100G，但不同之處在於該等波形成形電路150之配置位置。
特定言之，在上述第八具體實施例之液晶裝置100G中，用於欲向該等波形成形電路150供應的電壓VDD2及VSS2之供應線160及161、用於該等時脈CK及XCK之供應線162及該等波形成形電路150係佈置於在該水平方向上的相同座標處。
相反，在此第八具體實施例之液晶顯示器裝置100G中，用於欲向該等波形成形電路150供應的電壓VDD2及VSS2之供應線160及161、用於該等時脈CK及XCK之供應線162及該等波形成形電路150並非佈置於在該水平方向上的相同座標處，而係佈置成彼此相對位移一行之一關係而與該等閘極線及該等信號線之導線成一對應關係。
在圖14A所示範例中，該波形成形電路150－11係佈置於該信號線116－3與該閘極線115－1之一交叉位置附近。該波形成形電路150－12係佈置於該信號線116－4與該閘極線115－2之一交叉位置附近。
該波形成形電路150－13係佈置於該信號線116－5與該閘極線115－3之一交叉位置附近。該波形成形電路150－14(m)係 佈置於該信號線116－6與該閘極線115－m之一交叉位置附近。
同時，該波形成形電路150－21係佈置於該信號線116－7與該閘極線115－1之一交叉位置附近。該波形成形電路150－22係佈置於該信號線116－8與該閘極線115－2之一交叉位置附近。該波形成形電路150－23係佈置於該信號線116－9與該閘極線115－3之一交叉位置附近。該波形成形電路150－24(m)係佈置於該信號線116－10與該閘極線115－m之一交叉位置附近。
在此實例中，在諸如該水平方向上的波形成形電路150之座標並非固定之一情況下，從用於該電源供應電壓VDD2及該參考電壓VSS2的供應線160及161消除局部片面性。因此，確保在用於該等電壓VDD2與VSS2之供應線160及161之佈線佈局的影響下像素的透射因數之均勻性。
在此實例中，該顯示器裝置之亮度分佈係固定。
此第九具體實施例之另一部分之組態類似於該第八具體實施例之此組態，而亦可實現與藉由上述第一及第八具體實施例所實現之效果類似之效果。
<第十具體實施例>
圖15A、15B及15C分別顯示依據本發明之一第十具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例。
同時，圖16A至16J解說依據此第十具體實施例之液晶顯示器裝置之操作。
特定言之，圖16A解說用於一垂直驅動電路之一時脈VCK；圖16B解說用於一波形成形電路之一時脈CK；圖16C解說該時脈CK之一反相XCK；而圖16D解說一垂直開始信號VST(Vst)。
圖16E解說一閘極脈衝GP1，其係作為針對該垂直驅動電路120的第一列之一立即輸出；圖16F解說一閘極脈衝GP2，其係作為針對該垂直驅動電路120的第二列之一立即輸出；而圖16G解說一閘極脈衝GP3，其係作為針對該垂直驅動電路120的第三列之一立即輸出。
圖16H解說處於該垂直驅動電路120之第一列之一遠端部分的閘極脈衝GP1；圖16I解說處於該垂直驅動電路120之第二列之一遠端部分的一閘極脈衝GP2；而圖16J解說處於該垂直驅動電路120之第三列之一遠端部分的一閘極脈衝GP3。
另外，圖16E之時間圖Vgate_1_L解說該第一列之一立即輸出脈衝；圖16F之時間圖Vgate_2_L解說該第二列之一立即輸出脈衝；而圖16G之時間圖Vgate_3_L解說該第三列之一立即輸出脈衝。
另外，圖16H之時間圖Vgate_1_R解說該第一列之一遠端脈衝；圖16I之時間圖Vgate_2_R解說該第二列之一遠端脈衝；而圖16J之時間圖Vgate_3_R解說該第三列之一遠端脈衝。
參考圖15A，依據此第十具體實施例之液晶顯示器裝置100I之組態類似於依據上述第八及第九具體實施例之液晶 裝置100G及100H，但不同之處在於該等波形成形電路151之配置位置。
特定言之，在依據該等第八及第九具體實施例之液晶顯示器裝置100G及100H中，用於欲向該等波形成形電路151-11至151-1m及該等波形成形電路151-21至151-2m供應的電壓VDD2及VSS2之供應線160及161係佈置於在該水平方向上的相同座標處。
或者相反，用於欲向該等波形成形電路151-11至151-1m及該等波形成形電路151-21至151-2m的電壓VDD2及VSS2之供應線160及161並非佈置於相同的座標。
相反，在依據此第十具體實施例之液晶顯示器裝置100I中，該等波形成形電路151-11至151-nm係佈置於在該等閘極線及該等信號線的幾乎所有交叉位置附近之閘極線上，或者換言之，在該等像素電路111之用於一閘極脈衝的輸入部分處。
對於此第十具體實施例，一閘極脈衝係成形為一良好的波形，從圖16A至16J可看出。
另外，儘管藉由用於該等時脈CK及XCK等之供應線162之寄生電容使得該閘極脈衝之波形失真，但由於在該水平方向上用於該等時脈CK及XCK之所有供應線162皆具有一相等的寄生電容值，因此該等時脈CK及XCK之波形之失真係相同。
因此，由於在該水平方向上發射的閘極脈衝經過該等波形成形電路151，因此其波形不受在該水平方向上的失真及延遲之影響。
以此方式，由於該波形成形電路151係以此方式針對每一像素電路111而佈置於該等閘極線之導線上，因此，可以允許複數個像素電路111存在於不同的波形成形電路之間以使得不會在其中發生一閘極脈衝的波形延遲之任何分散。
換言之，在複數個像素電路存在於一波形成形電路與另一波形成形電路之間的情況下，消除寄生電容之不均勻性，而確保該等波形成形電路之像素閘極之均勻的負載電容。因此，不會再發生閘電極條件下的延遲。
此第十具體實施例之另一部分之組態類似於該等第八及第九具體實施例之此組態，而亦可實現與藉由上述第八及第九具體實施例所實現之效果類似之效果。
<第十一具體實施例>
圖17顯示依據本發明之第十一具體實施例之一液晶顯示器裝置之一組態之一範例。
參考圖17，依據此第十一具體實施例之液晶顯示器裝置100J之組態類似於依據上述第八具體實施例之液晶顯示器裝置100G，但與其不同之處在於其採用在一其中將影像資料以分時方式寫入至一面板的系統中亦有效之一組態。
特定言之，而且，在如圖18所示使用一分時開關以便減小該面板的圖像訊框之情況下，若該分時開關之分時數目未充分滿足在一水平選擇週期內之一電性特徵及一影像特徵則需要應用本發明。
圖17中，透過具有複數個傳輸閘極TMG之選擇器SEL將 來自該等信號驅動器131至134的信號SV1至SV4傳輸至該等信號線116(116－1至116－12)。
藉由該選擇信號S1及其反相信號XS1、選擇信號S2及其反相信號XS2、選擇信號S3及其反相信號XS3...來控制該等傳輸閘極(類比開關)TMG之導電狀態，該等信號係從外部供應且具有彼此互補之位準。
在採用如上所述之此一組態之情況下，該高解析度(UXGA)及高速度框率類型之一主動矩陣顯示器裝置可以採用一選擇器分時驅動系統，該系統減少連接端子之數目並提高連接之機械可靠性。
此第十一具體實施例之另一部分之組態類似於該第八具體實施例之此組態，而可實現與藉由上述第八具體實施例所實現之效果類似之效果。
<第十二具體實施例>
圖18顯示依據本發明之一第十二具體實施例之一液晶顯示器裝置之一組態之一範例。
參考圖18，依據此第十二具體實施例之液晶顯示器裝置100K之組態類似於依據上述第九具體實施例之液晶顯示器裝置100H，但與其不同之處在於其採用在一其中將影像資料以分時方式寫入至一面板的系統中亦有效之一組態。
特定言之，而且，在如圖18所示使用一分時開關以便減小該面板的圖像訊框之情況下，若該分時開關之分時數目未充分滿足在一水平選擇週期內之一電性特徵及一影像特徵則需要應用本發明。
參考圖18，透過具有複數個傳輸閘極TMG之選擇器SEL將來自該等信號驅動器131至134的信號SV1至SV4傳輸至信號線116(116－1至116－12)。
藉由該選擇信號S1及其反相信號XS1、選擇信號S2及其反相信號XS2、選擇信號S3及其反相信號XS3...來控制該等傳輸閘極(類比開關)TMG之導電狀態，該等信號係從外部供應且具有彼此互補之位準。
在採用如上所述之此一組態之情況下，該高解析度(UXGA)及高速度框率類型之一主動矩陣顯示器裝置可以採用一選擇器分時驅動系統，該系統減少連接端子之數目並提高連接之機械可靠性。
此第十二具體實施例之另一部分之組態類似於該第九具體實施例之此組態，而亦可實現與藉由上述第八及第九具體實施例所實現之效果類似之效果。
<第十三具體實施例>
圖19顯示根據本發明之一第十三具體實施例之一液晶顯示器裝置之一組態之一範例。
參考圖19，依據此第十三具體實施例之液晶顯示器裝置100L之組態類似於依據上述第十具體實施例之液晶顯示器裝置100I，但與其不同之處在於其採用在一其中將影像資料以分時方式寫入至一面板的系統中亦有效之一組態。
特定言之，而且，在如圖19所示使用一分時開關以便減小該面板的圖像訊框之情況下，若該分時開關之分時數目未充分滿足在一水平選擇週期內之一電性特徵及一影像特 徵則需要應用本發明。
參考圖19，透過具有該等複數個傳輸閘極TMG之選擇器SEL將來自該等信號驅動器131至134的信號SV1至SV4傳輸至該等信號線116(116－1至116－12)。
藉由該選擇信號S1及其反相信號XS1、選擇信號S2及其反相信號XS2、選擇信號S3及其反相信號XS3...來控制該等傳輸閘極(類比開關)TMG之導電狀態，該等信號係從外部供應且具有彼此互補之位準。
在採用如上所述之此一組態之情況下，該高解析度(UXGA)及高速度框率類型之一主動矩陣顯示器裝置可以採用一選擇器分時驅動系統，該系統減少連接端子之數目並提高連接之機械可靠性。
此第十三具體實施例之另一部分之組態類似於該第十具體實施例之此組態，而亦可實現與藉由上述第八至第十具體實施例所實現之效果類似之效果。
應注意，儘管未特定顯示，但該第七具體實施例中該等電壓供應線之佈線方案亦可應用於該等第八至第十三具體實施例。
而且，在此實例中，可防止一不合需要的電壓侵入一相鄰像素電路111。因此，可實現一可獲得良好圖像品質之效果。
<第十四具體實施例>
圖20A、20B及20C分別顯示依據本發明之一第十四具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈 衝波形之範例。
首先參考圖20A，依據此第十四具體實施例之液晶顯示器裝置100M之組態類似於依據上述第一具體實施例之液晶顯示器裝置100，但與其有以下一點差異。
特定言之，在依據此第十四具體實施例之液晶顯示器裝置100M中，該等波形成形電路並非由一由簡單地採取一級聯連接來連接的CMOS緩衝形成之電路而係利用一定時CMOS電路來組態。
在此，說明一波形成形電路152。
而且，在此第十四具體實施例中，實施來自該等閘極緩衝器140－1至140－m的閘極脈衝的波形成形及電壓改變之波形成形電路152－11至152－1m及152－21至152－2m係居中佈置於該等閘極線115－1至115－m之導線上，如上所述。
因此，從圖20C中一實線所示之一波形可看出，在該等閘極線115－1至115－m遠離該等閘極緩衝器140－1至140－m之輸出級的遠端部分處或終端部分處該閘極脈衝之波形係相對於其失真而獲得改良。應注意，圖20C中一虛線所示之一波形呈現在不插入任何波形成形電路之遠端部分或終端部分處該閘極脈衝之波形之失真。
因此，該顯示器裝置促進採用大量像素及一高訊框頻率之顯示。
該等波形成形電路152－11至152－1m及152－21至152－2m分別係居中佈置於該等閘極線115－1至115－m之線上以形成波形。
另外，該等波形成形電路152－11至152－1m及152－21至152－2m係共同連接至用於電源供應電壓VDD2(其係高電位)之供應線160與用於電源供應電壓VSS2(其係低電位)之供應線161。
該等波形成形電路152－11至152－1m及152－21至152－2m皆係(例如)由包括以一級聯連接來連接之一CMOS組態的一NAND閘極與一CMOS緩衝器之一電路形成(如圖21A至21C所示)。
在此第十四具體實施例中，該等波形成形電路152－11至152－1m及152－21至152－2m係佈置於在該垂直方向上的相同座標處。
更特定言之，該等波形成形電路152－11至152－1m係分別佈置於該信號線116－6與該等閘極線115－1至115－m的交叉位置。該等波形成形電路152－21至152－2m係分別佈置於該信號線116－10與該等閘極線115－1至115－m的交叉位置。
圖21A至21C解說其中由一CMOS組態之一定時CMOS電路形成依據此第十四具體實施例之波形成形電路之一範例。
特定言之，圖21A顯示一等效電路，而圖21B顯示一特定電路，而圖21C解說在該緩衝器的輸出側上之電容。
如圖21B所示，每一波形成形電路152包括一CMOS組態之一NAND電路11以及採取一級聯連接來連接至該NAND電路11之一CMOS緩衝器或反相器BF11。
一CMOS組態之NAND電路11包括一對PMOS電晶體PT11 及PT12與一對NMOS電晶體NT11及NT12。
該等PMOS電晶體PT11及PT12係於其源極連接至用於該高電位的電源供應電壓VDD2之一供應線160。該等PMOS電晶體PT11及PT12係於其汲極連接至該NMOS電晶體NT11之汲極，而一節點ND11係由該等汲極之一連接點形成。
該NMOS電晶體NT11係於其源極連接至該NMOS電晶體NT12之汲極，而該NMOS電晶體NT12係於其源極連接至用於該低電位的參考電壓VSS2之一供應線161。
該PMOS電晶體PT12與該NMOS電晶體NT12係於其閘極彼此連接，而一節點ND1係由該等閘極之一連接點形成且連接至該等閘極線115(115－1至15－m)之一對應閘極線。
另外，該PMOS電晶體PT12與該NMOS電晶體NT12係於其閘極連接至用於該啟用信號ENB之一供應線。
該CMOS緩衝器BF11包括一PMOS電晶體PT13與一NMOS電晶體NT13。
該PMOS電晶體PT13係於其源極連接至用於該高電位的電源供應電壓VDD2之供應線160，而於其汲極連接至該NMOS電晶體NT13之汲極。一節點ND12係由該等汲極之一連接點形成。
該NMOS電晶體NT13係於其源極連接至用於該低電位的電源供應電壓VSS2之供應線161。
該PMOS電晶體PT13與該NMOS電晶體NT13係於其閘極彼此連接，而該等閘極之一連接點係連接至一CMOS組態的NAND電路11之節點ND11。該節點ND12係作為一輸出 節點連接至該等閘極線115(115－1至115－m)之一對應閘極線。
具有此一如上所述組態之波形成形電路152輸出從垂直驅動電路120之該配置側(即，該輸出側或在圖20A所示之左側)發射的閘極脈衝GP1至GPm之波形作為一正邏輯輸出，並進一步實施波形成形。
用於波形成形的一CMOS組態的NAND電路11及該CMOS緩衝器BF11之輸出表示該閘極線之電容Cgate，並且還表示包括在該像素電極或該TFT(像素電晶體)處於一開啟狀態時所處之一狀態中的液晶電容Clcd與該像素的儲存電容Cs之電容。
另外，由於一CMOS組態的NAND電路11指示一相對於向其之一輸入的反相邏輯輸出，因此該波形成形電路152係由一其中將該CMOS緩衝器BF11串聯連接至該NAND電路11以便獲得一正邏輯輸出之電路形成。
由於該波形成形電路152需要用於其之一輸出電源供應，因此置放用以供應較高側的電源供應電壓VDD2與較低側的電源供應電壓VSS2以開啟及關閉該像素閘極之供應線160及161之導線。
該等導線係平行於該等像素信號導線而置放。原因在於，例如，在其係平行於該等信號線161(116－1至116－n)且在該等信號線附近置放之情況下，可使得該液晶之孔徑比之下降最小化。
另外，在對用於該等電壓VDD2及VSS2的供應線160及 161呈現較低阻抗之匯流排線係連接於有效像素區域區段110上之情況下，可使得在該水平方向上的電源供應線之電壓降最小化。
因此，亦可使得欲在該等有效像素的水平方向上從該波形成形電路152輸出的高電壓及低電壓之變化最小化。
當將該啟用信號ENB輸入至一CMOS組態的NAND電路11(其形成該波形成形電路152)時，一CMOS組態的NAND電路11於該啟用信號或時脈ENB之一上升邊緣或一下降邊緣開始其操作。
若用於該啟用信號ENB之一供應線163係佈線於該顯示器裝置之垂直方向上且係變成具操作性，則儘管發生在該垂直方向上該啟用信號ENB之一定延遲或波形之失真，但該啟用信號ENB具有相同寄生電容之相同歷史。因此，該延遲變成固定。
因此，沿佈置於該水平方向上之一閘極線而傳輸之一信號呈現受該等時脈控制之一延遲波形。由此產生一選擇信號而無需一閘極選擇波形，該閘極選擇波形係以一高速度來垂直掃描而並不對水平方向加以關注。
另外，同樣，在此第十四具體實施例中，用於欲向該等波形成形電路152-11至152-1m及該等波形成形電路152-21至152-2m供應的電壓VDD2及VSS2之供應線160及161較佳的係佈置於在該水平方向上的相同座標，此與該第一及第八具體實施例中類似。
原因在於，由於該等波形成形電路152在該水平方向上 的座標係固定，因此該閘極脈衝波形不會受到延遲之影響。
此第十四具體實施例之另一部分之組態類似於該第一具體實施例之此組態，而亦可實現與藉由上述第一具體實施例所實現之效果類似之效果。此外，可以一高精確度將該延遲保持固定。
<第十五具體實施例>
圖22A、22B及22C分別顯示依據本發明之一第十五具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例。
參考圖22A，依據此第十五具體實施例之液晶顯示器裝置100N之組態類似於依據上述第十四具體實施例之液晶裝置100M，但不同之處在於該等波形成形電路152之配置位置。
特定言之，在上述第十具體實施例之液晶裝置100M中，用於欲向該等波形成形電路152供應的電壓VDD2及VSS2之供應線160及161、用於該啟用信號ENB之供應線163及該等波形成形電路152係佈置於在該水平方向上的相同座標處。
相反，在此第十五具體實施例之液晶顯示器裝置100N中，用於欲向該等波形成形電路152供應的電壓VDD2及VSS2之供應線160及161、用於該啟用信號ENB之供應線163及該等波形成形電路152並非佈置於在該水平方向上的相同座標處，而係佈置成彼此相對位移一行之一關係而與 該等閘極線及該等信號線之導線成一對應關係。
在圖22A所示範例中，該波形成形電路152－11係佈置於該信號線116－3與該閘極線115－1之一交叉位置附近。該波形成形電路152－12係佈置於該信號線116－4與該閘極線115－2之一交叉位置附近。該波形成形電路152－13係佈置於該信號線116－5與該閘極線115－3之一交叉位置附近。該波形成形電路152－14(m)係佈置於該信號線116－6與該閘極線115－m之一交叉位置附近。
同時，該波形成形電路152－21係佈置於該信號線116－7與該閘極線115－1之一交叉位置附近。該波形成形電路152－22係佈置於該信號線116－8與該閘極線115－2之一交叉位置附近。該波形成形電路152－23係佈置於該信號線116－9與該閘極線115－3之一交叉位置附近。該波形成形電路152－24(m)係佈置於該信號線116－10與該閘極線115－4m之一交叉位置附近。
在此實例中，在諸如該水平方向上的波形成形電路152之座標並非固定之一情況下，從用於該電源供應電壓VDD2及該參考電壓VSS2的供應線160及161之導線消除局部片面性。因此，確保在用於該等電壓VDD2與VSS2之供應線160及161之佈線佈局的影響下像素的透射因數之均勻性。
在此實例中，該顯示器裝置之亮度分佈係固定。
此第十五具體實施例之另一部分之組態類似於該第十四具體實施例之此組態，而亦可實現與藉由上述第一及第十 四具體實施例所實現之效果類似之效果。
<第十六具體實施例>
圖23A、23B及23C分別顯示依據本發明之一第十六具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例。
同時，圖24A至24J解說依據此第十六具體實施例之液晶顯示器裝置之操作。
特定言之，圖24A解說一垂直開始信號或開始脈衝VST(Vst)；圖24B解說用於一垂直驅動電路之一垂直時脈VCK；而圖24C解說用於一波形成形電路之一啟用信號ENB。
圖24D解說一閘極脈衝GP1，其係作為針對該垂直驅動電路120的第一列之一立即輸出；圖24E解說一閘極脈衝GP2，其係作為針對該垂直驅動電路120的第二列之一立即輸出；而圖24F解說一閘極脈衝GP3，其係作為針對該垂直驅動電路120的第三列之一立即輸出。
圖24G解說處於該垂直驅動電路120之第一列之一遠端部分的閘極脈衝GP1；圖24H解說處於該垂直驅動電路120之第二列之一遠端部分的一閘極脈衝GP2；而圖24I解說處於該垂直驅動電路120之第三列之一遠端部分的一閘極脈衝GP3。
另外，圖24D之時間圖Vgate_1_L解說該第一列之一立即輸出脈衝；圖24E之時間圖Vgate_2_L解說該第二列之一立即輸出脈衝；而圖24F之時間圖Vgate_3_L解說該第三列之 一立即輸出脈衝。
另外，圖24G之時間圖Vgate_1_R解說該第一列之一遠端脈衝；圖24H之時間圖Vgate_2_R解說該第二列之一遠端脈衝；而圖24I之時間圖Vgate_3_R解說該第三列之一遠端脈衝。
圖25A解說該垂直開始信號或開始脈衝VST(Vst)；而圖25B解說用於一垂直驅動電路之垂直時脈VCK。
圖25C解說處於該第一級之針對一波形成形電路的啟用信號ENB；圖25D解說作為針對該垂直驅動電路120的第一列之一立即輸出的閘極脈衝GP1；而圖25E解說在該垂直驅動電路120之該第一列之一遠端部分處的閘極脈衝GP1。
圖25F解說處於一中間級之針對一波形成形電路的啟用信號ENB；圖25G解說作為一針對該垂直驅動電路120之一中間列的立即輸出之一閘極脈衝GPM；而圖25H解說在該中間列中該垂直驅動電路120之一遠端部分處的閘極脈衝GPM。
圖25I解說處於最後級之針對一波形成形電路的啟用信號ENB；圖25J解說作為針對該垂直驅動電路120的最後列之一立即輸出的一閘極脈衝GPF；而圖25K解說在該最後列中該垂直驅動電路120之一遠端部分處的閘極脈衝GPF。
另外，圖25D之時間圖Vgate_1_L說該第一列之一立即輸出脈衝，而圖25E之時間圖Vgate_1_R解說該第一列之一遠端脈衝。
圖25G之時間圖Vgate_M_L解說該中間列之一立即輸出脈衝，而圖25H之時間圖Vgate_M_R解說該中間列之一遠端脈衝。
圖25J之時間圖Vgate_F_L解說該最後列之一立即輸出脈衝，而圖25K之時間圖Vgate_F_R解說該最後列之一遠端脈衝。
參考圖23A，依據此第十六具體實施例之液晶顯示器裝置100O之組態類似於依據上述第十四及第十五具體實施例之液晶顯示器裝置100M及100N，但不同之處在於該等波形成形電路152之配置位置。
特定言之，在依據該等第十四及第十五具體實施例之液晶顯示器裝置100M及100N中，用於欲向該等波形成形電路152-11至152-1m及該等波形成形電路152-21至152-2m供應的電壓VDD2及VSS2之供應線160及161係佈置於在該水平方向上的相同座標處。
或者相反，用於欲向該等波形成形電路152-11至152-1m及該等波形成形電路152-21至152-2m的電壓VDD2及VSS2之供應線160及161並非佈置於相同的座標。
相反，在依據此第十六具體實施例之液晶顯示器裝置100O中，該等波形成形電路152-11至152-nm係佈置於在該等閘極線及該等信號線的幾乎所有交叉位置附近之閘極線上，或者換言之，在該等像素電路111之用於一閘極脈衝的輸入部分處。
對於此第十六具體實施例，一閘極脈衝係成形為一良好的波形，從圖24A至24J可看出。
另外，儘管藉由該等供應線163之寄生電容等使得該啟用信號ENB之波形失真，但由於在該水平方向上用於該啟用信號ENB之所有供應線163具有一相等的寄生電容值，因此該啟用信號ENB之波形失真相同。
因此，由於在該水平方向上發射的閘極脈衝經過該等波形成形電路152，因此其波形不受在該水平方向上的失真及延遲之影響。
以此方式，由於該波形成形電路152係以此方式針對在該等閘極線的導線上之每一像素電路111而佈置，因此，可以允許複數個像素電路111存在於不同的波形成形電路之間以使得不會在其中發生一閘極脈衝的波形延遲之任何分散。
換言之，在複數個像素電路存在於一波形成形電路與另一波形成形電路之間的情況下，消除寄生電容之不均勻性，而確保該等波形成形電路之像素閘極之均勻的負載電容。因此，不會再發生閘電極條件下的延遲。
此第十六具體實施例之另一部分之組態類似於該等第十四及第十五具體實施例之此組態，而亦可實現與藉由上述第十四及第十五具體實施例所實現之效果類似之效果。
<第十七具體實施例>
圖26顯示依據本發明之一第十七具體實施例之一液晶顯示器裝置之一組態之一範例。
參考圖26，依據此第十七具體實施例之液晶顯示器裝置100P之組態類似於依據上述第十四具體實施例之液晶裝置 100M，但與其不同之處在於其採用在一其中將影像資料以分時方式寫入至一面板的系統中亦有效之一組態。
特定言之，而且，在如圖26所示使用一分時開關以便減小該面板的圖像訊框之情況下，若該分時開關之分時數目未充分滿足在一水平選擇週期內之一電性特徵及一影像特徵則需要應用本發明。
圖26中，透過具有複數個傳輸閘極TMG之選擇器SEL將來自該等信號驅動器131至134的信號SV1至SV4傳輸至該等信號線116(116－1至116－12)。
藉由該選擇信號S1及其反相信號XS1、選擇信號S2及其反相信號XS2、選擇信號S3及其反相信號XS3...來控制該等傳輸閘極(類比開關)TMG之導電狀態，該等信號係從外部供應且具有彼此互補之位準。
在採用如上所述之此一組態之情況下，該高解析度(UXGA)及高速度框率類型之一主動矩陣顯示器裝置可以採用一選擇器分時驅動系統，該系統減少連接端子之數目並提高連接之機械可靠性。
此第十四具體實施例之另一部分之組態類似於該第十五具體實施例之此組態，而亦可實現與藉由上述第十四具體實施例所實現之效果類似之效果。
<第十八具體實施例>
圖27顯示依據本發明之一第十八具體實施例之一液晶顯示器裝置之一組態之一範例。
參考圖27，依據此第十八具體實施例之液晶顯示器裝置 100Q之組態類似於依據上述第十五具體實施例之液晶顯示器裝置100N，但與其不同之處在於其採用在一其中將影像資料以分時方式寫入至一面板的系統中亦有效之一組態。
特定言之，而且，在如圖27所示使用一分時開關以便減小該面板的圖像訊框之情況下，若該分時開關之分時數目未充分滿足在一水平選擇週期內之一電性特徵及一影像特徵則需要應用本發明。
參考圖27，透過具有該等複數個傳輸閘極TMG之選擇器SEL將來自該等信號驅動器131至134的信號SV1至SV4傳輸至該等信號線116(116－1至116－12)。
藉由該選擇信號S1及其反相信號XS1、選擇信號S2及其反相信號XS2、選擇信號S3及其反相信號XS3...來控制該等傳輸閘極(類比開關)TMG之導電狀態，該等信號係從外部供應且具有彼此互補之位準。
在採用如上所述之此一組態之情況下，該高解析度(UXGA)及高速度框率類型之一主動矩陣顯示器裝置可以採用一選擇器分時驅動系統，該系統減少連接端子之數目並提高連接之機械可靠性。
此第十八具體實施例之另一部分之組態類似於該第十五具體實施例之此組態，而亦可實現與藉由上述第十四及第十五具體實施例所實現之效果類似之效果。
<第十九具體實施例>
圖28顯示依據本發明之一第十九具體實施例之一液晶顯示器裝置之一組態之一範例。
參考圖28，依據此第十九具體實施例之液晶顯示器裝置100R之組態類似於依據上述第十六具體實施例之液晶顯示器裝置100O，但與其不同之處在於其採用在一其中將影像資料以分時方式寫入至一面板的系統中亦有效之一組態。
特定言之，而且，在如圖28所示使用一分時開關以便減小該面板的圖像訊框之情況下，若該分時開關之分時數目未充分滿足在一水平選擇週期內之一電性特徵及一影像特徵則需要應用本發明。
參考圖28，透過具有該等複數個傳輸閘極TMG之選擇器SEL將來自該等信號驅動器131至134的信號SV1至SV4傳輸至該等信號線116(116－1至116－12)。
藉由該選擇信號S1及其反相信號XS1、選擇信號S2及其反相信號XS2、選擇信號S3及其反相信號XS3...來控制該等傳輸閘極(類比開關)TMG之導電狀態，該等信號係從外部供應且具有彼此互補之位準。
在採用如上所述之此一組態之情況下，該高解析度(UXGA)及高速度框率類型之一主動矩陣顯示器裝置可以採用一選擇器分時驅動系統，該系統減少連接端子之數目並提高連接之機械可靠性。
此第十九具體實施例之另一部分之組態類似於該第十六具體實施例之此組態，而亦可實現與藉由上述第十四至第十六具體實施例所實現之效果類似之效果。
<第二十具體實施例>
圖29A、29B及29C分別顯示依據本發明之一第二十具體 實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例。
首先參考圖29A，依據此第二十具體實施例之液晶顯示器裝置100S之組態類似於依據上述第十六具體實施例之液晶裝置100O，但與其有以下一點差異。
特定言之，在依據此第二十具體實施例之液晶顯示器裝置100S中，用於該電源供應電壓VDD2之供應線160與用於該電源供應電壓VSS2之供應線161亦係佈線於所有該等信號線116(116－1至116－m)與所有該等閘極線115(115－1至115－m)之間。
若採用上述組態，則可防止一不合需要的電壓侵入相鄰像素電路111，此係發生於一閘極線與一信號線之間。因此，可獲得良好的圖像品質。
此第二十具體實施例之另一部分之組態類似於該第十具體實施例之此組態，而亦可實現與藉由上述第十四及第十六具體實施例所實現之效果類似之效果。
應注意，儘管圖29A中未顯示在該第二十具體實施例中該等電壓供應線之一佈線方案，但該第二十具體實施例之組態亦可適用於其他第十四、第十五及第十七至第十九具體實施例。而且，在此實例中，可防止一不合需要的電壓侵入一相鄰像素電路111，而可實現一可獲得良好圖像品質之效果。
上面說明在本發明之第一至第二十具體實施例中在一等效電路上的波形成形電路150、151及152之一配置位置、 一組態、一電源供應線方案。
下面，說明在一裝置上該等波形成形電路150、151及152之一配置位置。
在此具體實施例中，在該透射型之一液晶顯示器裝置中，基本上將該等波形成形電路150、151及152佈置成略低於一黑色濾色片遮罩。
同時，在該反射型或該透射與反射型之一液晶顯示器裝置中，該等波形成形電路150、151及152係佈置於一反射區域內。
圖30A及30B顯示該透射型之一液晶顯示器裝置。
參考圖30A及30B，所示之透射型液晶顯示器裝置300包括諸如上面參考圖3所述之一底部閘極類型TFT，且經組態使得一液晶層330夾在一TFT基板310與一相對基板320之間。
如圖30A所示，該TFT基板310包括一玻璃基板311、形成於該玻璃基板311上之一平坦化膜312、形成於該平坦化膜312上之一透明電極313及形成於該透明電極313上之一定向膜314。
該相對基板320包括一玻璃基板321、形成於該玻璃基板321上之一光阻擋區域322及形成於該光阻擋區域322上之一定向膜323。
應注意，在圖30B中，與圖3所示者相同的元件係以相同的參考數字來表示。另外，由於上文說明該TFT之結構本身，因此在此省略關於其之重疊說明以避免冗餘。
圖31顯示其中採用上面參考圖5A至5C所說明的波形成形電路之透射型液晶顯示器裝置之一像素電路之一第一範例。
如圖31所示，該波形成形電路150之組件PT1、PT2、NT1及NT2與佈線係佈置為略低於由一黑色濾色片遮罩形成之光阻擋區域322。
在此範例中，將以正邏輯輸入之一閘極脈衝GP在其穿過該等緩衝器BF1及BF2後以正邏輯施加於該像素電路111之TFT 112之閘極。
由於該波形成形電路150係由一多晶矽TFT(薄膜電晶體)形成，因此來自背光之光受該波形成形電路150之阻擋，而此構成該像素之透射因數之下降之一原因。
因此，在一特定像素之情況下可能發生一定的亮度分散，該特定像素包括由一TFT(薄膜電晶體)形成的波形成形電路150與用於該波形成形電路150的電壓VDD2及VSS2之電源供應線160及161。
因此，由一黑色濾色片遮罩(其係用以減小該等像素之間的亮度分散)形成之光阻擋區域322係放置於該電路上以藉此固定該透射因數來抑制該亮度分散。
圖32顯示其中採用上面參考圖5A至5C所說明的波形成形電路之透射型液晶顯示器裝置之一像素電路之一第二範例。
該第二範例類似於圖31所示之第一範例，但與其不同之處在於其藉由該緩衝器BF1將以負邏輯輸入之一閘極脈衝 GP之位準反轉而使得以正邏輯將該閘極脈衝GP施加於該像素電路111之TFT 112之閘極。接著，透過該緩衝器BF2以負邏輯輸出該閘極脈衝GP。
因此，該像素電路111係定位於該緩衝器BF1的輸出與該緩衝器BF2的輸入之間。
圖33顯示其中採用上面參考圖5A至5C所說明的波形成形電路之透射型液晶顯示器裝置之一像素電路之一第三範例。
該第三範例類似於圖31所示之第一範例，但與其不同之處在於其經組態用以防止一不合需要的電壓從一信號線116及一閘極線115侵入。
特定言之，在此第三範例中，該信號線116及該閘極線115係夾在用於該電源供應電壓VDD2的供應線160與用於該參考電壓VSS2的供應線161之間，以便防止一不合需要的電壓從該信號線116及該閘極線115侵入。
圖34顯示其中採用上面參考圖5A至5C所說明的波形成形電路之透射型液晶顯示器裝置之一像素電路之一第四範例。
該第四範例類似於圖32所示之第二範例，但與其不同之處在於其經組態用以防止一不合需要的電壓從一信號線116及一閘極線115侵入。
特定言之，在此第三範例中，該信號線116及該閘極線115係夾在用於該電源供應電壓VDD2的供應線160與用於該參考電壓VSS2的供應線161之間，以便防止一不合需要 的電壓從該信號線116及該閘極線115侵入。
圖35A顯示一透射與反射型液晶顯示器裝置之一像素電路，而圖35B顯示其中採用上面參考圖5A至5C所說明的波形成形電路之透射與反射型液晶顯示器裝置之像素電路之一第一範例。
首先參考圖35A，所示之透射與反射型液晶顯示器裝置400包括一透明絕緣基板401與一薄膜電晶體(TFT)402、一像素區域403等(其係形成於該透明絕緣基板401上)。
該透射與反射型液晶顯示器裝置400進一步包括與該透明絕緣基板401、TFT 402及像素區域403成一相對關係而佈置之一透明絕緣基板404。該透射與反射型液晶顯示器裝置400進一步包括一保護層405、一濾色片405a、一相對電極406及一液晶層407(其係形成於該透明絕緣絕緣基板404上)。該液晶層407係夾在該像素區域403與該相對電極406之間。
此類像素區域403係佈置於一矩陣中，而用以向該等TFT402供應一閘極脈衝GP的閘極線115與用以向該等TFT 402供應一顯示信號的信號線116係以彼此相對成一垂直交叉關係而提供於個別像素區域403周圍，從而形成該像素區段。
另外，皆由一金屬導線形成的保持電容器佈線(下面稱為CS線)係提供於該透明絕緣基板401及TFT 402側上，以使其平行於該等閘極線115而延伸。該等CS線配合該等像素電極以形成保持電容器CS且係連接至該等相對電極 406。
另外，欲用於反射型顯示器之一反射區域A與欲用於透射型顯示器之一透射區域B係提供於每一像素區域403中。
該透明絕緣基板401係由一透明材料(例如，玻璃)形成。該等TFT 402、一擴散層408及一平坦化層409係形成於該透明絕緣基板401上。特定言之，該擴散層408係形成於該TFT 402上而在其之間插入一絕緣膜，而該平坦化層409係形成於該擴散層408上。另外，一透明電極410及一反射電極411係形成於該平坦化層409上。該反射電極411形成具有上述反射區域A與透射區域B之像素區域403。
現在參考圖35B，該波形成形電路150之組件PT1、PT2、NT1及NT2與佈線係佈置於該反射區域A中。
由於如上所述該波形成形電路150係由一多晶矽TFT(薄膜電晶體)形成，因此來自背光之光受該波形成形電路150之阻擋，而此構成該像素之透射因數之下降之一原因。
就此方面可使用一方法，在此方法中存在一不像反射液晶一樣讓該背光之光從其中穿過的物件，該波形成形電路150係有利地佈置成略低於該反射液晶之反射區域。
藉由該波形成形電路150之配置，用以形成用於該等波形成形電路150的CMOS之TFT佈局之自由度與該透射型之此自由度相比明顯增加。因此，由於可增加電源供應線(例如，該些用於該電源供應電壓VDD2及該參考電壓VSS2之電源供應線)之寬度，因此因電源供應線電阻造成之一CMOS輸出的延遲變得不太可能發生。
圖36A顯示一反射型液晶顯示器裝置之一像素電路，而圖35B顯示其中採用上面參考圖5A至5C所說明的波形成形電路之反射型液晶顯示器裝置之像素電路之一第一範例。
該反射型液晶顯示器裝置之像素電路之裝置結構類似於該透射及反射型液晶顯示器裝置，不同之處在於其不具有該透射區域B。因此，在此省略關於該裝置結構之重疊說明以避免冗餘。
而且，在此實例中，該波形成形電路150之組件PT1、PT2、NT1及NT2與佈線係佈置於該反射區域A中，如圖36B所示。
圖37顯示其中採用上面參考圖5A至5C所說明的波形成形電路之一透射與反射型液晶顯示器裝置之一像素電路之一第二範例。
該第二範例類似於圖35A及35B所示之第一範例，但與其不同之處在於其經組態用以防止一不合需要的電壓從該信號線116及該閘極線115侵入。
特定言之，在此範例中，該信號線116及該閘極線115係夾在用於該電源供應電壓VDD2的供應線160與用於該參考電壓VSS2的供應線161之間，以便防止一不合需要的電壓從該信號線116及該閘極線115侵入。
圖38顯示其中採用上面參考圖5A至5C所說明的波形成形電路之反射型液晶顯示器裝置之一像素電路之一第二範例。
該第二範例類似於圖36所示之第一範例，但與其不同之 處在於其經組態用以防止一不合需要的電壓從一信號線116及一閘極線115侵入。
特定言之，在此第二範例中，該信號線116及該閘極線115係夾在用於該電源供應電壓VDD2的供應線160與用於該參考電壓VSS2的供應線161之間，以便防止一不合需要的電壓從該信號線116及該閘極線115侵入。
圖39顯示其中採用上面參考圖13A至13C所說明的波形成形電路之透射型液晶顯示器裝置之一像素電路之一第一範例。
如圖39所示，該波形成形電路151之組件PT1、PT2、PT3、NT1、NT2及NT3與佈線係佈置為略低於由一黑色濾色片遮罩形成之光阻擋區域322。
在此範例中，將以正邏輯輸入之一閘極脈衝GP在其穿過該等緩衝器BF3及BF2後以正邏輯施加於該像素電路111之TFT 112之閘極。
由於該波形成形電路151係由一多晶矽TFT(薄膜電晶體)形成，因此來自背光之光受該波形成形電路151之阻擋，而此構成該像素之透射因數之下降之一原因。
因此，在一特定像素之情況下可能發生一亮度分散，該特定像素包括由一TFT(薄膜電晶體)形成的波形成形電路151與用於該波形成形電路151的電壓VDD2及VSS2之電源供應線160及160。
因此，由一黑色濾色片遮罩(其係用以減小該等像素之間的亮度分散)形成之光阻擋區域322係放置於該電路上以 藉此固定該透射因數來抑制該亮度分散。
圖40顯示其中採用上面參考圖13A至13C所說明的波形成形電路之透射型液晶顯示器裝置之一像素電路之一第二範例。
該第二範例類似於圖39所示之第一範例，但與其不同之處在於其藉由該緩衝器BF3將以負邏輯輸入之一閘極脈衝GP之位準反轉而使得以正邏輯將該閘極脈衝GP施加於該像素電路111之TFT 112之閘極。接著，透過該緩衝器BF1以負邏輯輸出該閘極脈衝GP。
因此，該像素電路111係定位於該緩衝器BF3的輸出與該緩衝器BF11的輸入之間。
圖41顯示其中採用上面參考圖13A至13C所說明的波形成形電路之透射型液晶顯示器裝置之一像素電路之一第三範例。
該第三範例類似於圖39所示之第一範例，但與其不同之處在於其經組態用以防止一不合需要的電壓從一信號線116及一閘極線115侵入。
特定言之，在此第三範例中，該信號線116及該閘極線115係夾在用於該電源供應電壓VDD2的供應線160與用於該參考電壓VSS2的供應線161之間，以便防止一不合需要的電壓從該信號線116及該閘極線115侵入。
圖42顯示其中採用上面參考圖13A至13C所說明的波形成形電路之透射型液晶顯示器裝置之一像素電路之一第四範例。
該第四範例類似於圖40所示之第二範例，但與其不同之處在於其經組態用以防止一不合需要的電壓從一信號線116及一閘極線115侵入。
特定言之，在此第四範例中，該信號線116及該閘極線115係夾在用於該電源供應電壓VDD2的供應線160與用於該參考電壓VSS2的供應線161之間，以便防止一不合需要的電壓從該信號線116及該閘極線115侵入。
圖43顯示其中採用上面參考圖13A至13C所說明的波形成形電路之透射與反射型液晶顯示器裝置之一像素電路之一第一範例。
現在參考圖43，該波形成形電路151之組件PT1、PT2、PT3、NT1、NT2及NT3與佈線係佈置於該反射區域A中。
由於如上所述該波形成形電路151係由一多晶矽TFT(薄膜電晶體)形成，因此來自背光之光受該波形成形電路151之阻擋，而此構造該像素之透射因數之下降之一原因。
就此方面可使用一方法，在此方法中存在一不象反射液晶一樣讓該背光之光從其中穿過的物件，該波形成形電路151係有利地佈置成略低於該反射液晶之反射區域。
藉由該波形成形電路151之配置，用以形成用於該等波形成形電路151的CMOS之TFT佈局之自由度與該透射型之此自由度相比明顯增加。因此，由於可增加電源供應線(例如，該些用於該電源供應電壓VDD2及該參考電壓VSS2之電源供應線)之寬度，因此因電源供應線電阻造成之一CMOS輸出的延遲變得不太可能發生。
圖44顯示其中採用上面參考圖13A至13C所說明的波形成形電路之反射型液晶顯示器裝置之一像素電路之一第一範例。
參考圖44，同樣在所示配置中，該波形成形電路151之組件PT1、PT2、PT3、NT1、NT2及NT3與佈線係佈置於該反射區域A中。
圖45顯示其中採用上面參考圖13A至13C所說明的波形成形電路之透射與反射型液晶顯示器裝置之一像素電路之一第二範例。
該第二範例類似於圖43所示之第一範例，但與其不同之處在於其經組態用以防止一不合需要的電壓從該信號線116及該閘極線115侵入。
特定言之，在此範例中，該信號線116及該閘極線115係夾在用於該電源供應電壓VDD2的供應線160與用於該參考電壓VSS2的供應線161之間，以便防止一不需要的電壓從該信號線116及該閘極線115侵入。
圖46顯示其中採用上面參考圖13A至13C所說明的波形成形電路之反射型液晶顯示器裝置之一像素電路之一第二範例。
該第二範例類似於圖44所示之第一範例，但與其不同之處在於其經組態用以防止一不合需要的電壓從一信號線116及一閘極線115侵入。
特定言之，在此第二範例中，該信號線116及該閘極線115係夾在用於該電源供應電壓VDD2的供應線160與用於 該參考電壓VSS2的供應線161之間，以便防止一不合需要的電壓從該信號線116及該閘極線115侵入。
圖47顯示其中採用上面參考圖21A至21C所說明的波形成形電路之透射型液晶顯示器裝置之一像素電路之一第一範例。
如圖47所示，該波形成形電路152之組件PT1、PT2、PT3、NT1、NT2及NT3與佈線係佈置為略低於由一黑色濾色片遮罩形成之光阻擋區域322。
在此範例中，將以正邏輯輸入之一閘極脈衝GP在其穿過該等緩衝器BF1及BF2後以正邏輯施加於該像素電路111之TFT 112之閘極。
由於該波形成形電路152係由一多晶矽TFT(薄膜電晶體)形成，因此來自背光之光受該波形成形電路152之阻擋，而此構造該像素之透射因數之下降之一原因。
因此，在一特定像素之情況下可能發生一亮度分散，該特定像素包括由一TFT(薄膜電晶體)形成的波形成形電路152與用於該波形成形電路152的電壓VDD2及VSS2之電源供應線160及160。
因此，由一黑色濾色片遮罩(其係用以減小該等像素之間的亮度分散)形成之光阻擋區域322係放置於該電路上以藉此固定該透射因數來抑制該亮度分散。
圖48顯示其中採用上面參考圖21A至21C所說明的波形成形電路之透射型液晶顯示器裝置之一像素電路之一第二範例。
該第二範例類似於圖47所示之第一範例，但與其不同之處在於其藉由該NAND電路11將以負邏輯輸入之一閘極脈衝GP之位準反轉而使得以正邏輯將該閘極脈衝GP施加於該像素電路111之TFT 112之閘極。接著，透過該緩衝器BF11以負邏輯輸出該閘極脈衝GP。
因此，該像素電路111係定位於該NAND電路11的輸出與該緩衝器BF11的輸入之間。
圖49顯示其中採用上面參考圖21A至21C所說明的波形成形電路之透射型液晶顯示器裝置之一像素電路之一第三範例。
該第三範例類似於圖47所示之第一範例，但與其不同之處在於其經組態用以防止一不合需要的電壓從一信號線116及一閘極線115侵入。
特定言之，在此第三範例中，該信號線116及該閘極線115係夾在用於該電源供應電壓VDD2的供應線160與用於該參考電壓VSS2的供應線161之間，以便防止一不合需要的電壓從該信號線116及該閘極線115侵入。
圖50顯示其中採用上面參考圖21A至21C所說明的波形成形電路之透射型液晶顯示器裝置之一像素電路之一第四範例。
該第四範例類似於圖48所示之第二範例，但與其不同之處在於其經組態用以防止一不合需要的電壓從一信號線116及一閘極線115侵入。
特定言之，在此第四範例中，該信號線116及該閘極線 115係夾在用於該電源供應電壓VDD2的供應線160與用於該參考電壓VSS2的供應線161之間，以便防止一不合需要的電壓從該信號線116及該閘極線115侵入。
圖51顯示其中採用上面參考圖21A至21C所說明的波形成形電路之透射與反射型液晶顯示器裝置之一像素電路之一第一範例。
現在參考圖51，該波形成形電路152之組件PT11、PT12、PT13、NT11、NT12及NT13與佈線係佈置於該反射區域A中。
由於該波形成形電路152係由一多晶矽TFT(薄膜電晶體)形成，因此來自背光之光受該波形成形電路152之阻擋，而此構成該像素之透射因數之下降之一原因。
就此方面可使用一方法，在此方法中存在一不象反射液晶一樣讓該背光之光從其中穿過的物件，該波形成形電路152係有利地佈置成略低於該反射液晶之反射區域。
藉由該波形成形電路152之配置，用以形成用於該等波形成形電路152的CMOS之TFT佈局之自由度與該透射型之此自由度相比明顯增加。因此，由於可增加電源供應線(例如，該些用於該電源供應電壓及該參考電壓VSS2之電源供應線)之寬度，因此因電源供應線電阻造成之一CMOS輸出的延遲變得不太可能發生。
圖52顯示其中採用上面參考圖21A至21C所說明的波形成形電路之反射型液晶顯示器裝置之一像素電路之一第一範例。
參考圖52，同樣在所示配置中，該波形成形電路152之組件PT11、PT12、PT13、NT11、NT12及NT13及佈線係佈置於該反射區域A中。
圖53顯示其中採用上面參考圖21A至21C所說明的波形成形電路之透射與反射型液晶顯示器裝置之一像素電路之一第二範例。
該第二範例類似於圖51所示之第一範例，但與其不同之處在於其經組態用以防止一不合需要的電壓從該信號線116及該閘極線115侵入。
特定言之，在此範例中，該信號線116及該閘極線115係夾在用於該電源供應電壓VDD2的供應線160與用於該參考電壓VSS2的供應線161之間，以便防止一不合需要的電壓從該信號線116及該閘極線115侵入。
圖54顯示其中採用上面參考圖21A至21C所說明的波形成形電路之透射型液晶顯示器裝置之一像素電路之一第二範例。
該第二範例類似於圖52所示之第一範例，但與其不同之處在於其經組態用以防止一不合需要的電壓從一信號線116及一閘極線115侵入。
特定言之，在此第二範例中，該信號線116及該閘極線115係夾在用於該電源供應電壓VDD2的供應線160與用於該參考電壓VSS2的供應線161之間，以便防止一不合需要的電壓從該信號線116及該閘極線115侵入。
依據上述具體實施例之主動矩陣液晶顯示器裝置所表示 之主動矩陣顯示器裝置係用作一用於OA(Office Automation；辦公自動化)裝置(例如個人電腦及文字處理器、電視接收器等)之顯示器裝置。本發明之顯示器裝置可適用作用於任何其他電子裝置(例如一可攜式電視機或一PDA)之一顯示區段，針對此類電子裝置的裝置微型化及縮小化正在進展中。
特定言之，依據本發明之顯示器裝置可應用於圖55A至55G作為範例而顯示的此類各種電子裝置。
特定言之，該顯示器裝置可適用作用於在各個領域中的電子裝置之一顯示器裝置，該等電子裝置將向該電子裝置輸入之一影像信號或在該等電子裝置中產生之一影像信號顯示為一影像，例如，一數位相機、一筆記型個人電腦、一可攜式電話機、一視訊相機等。
下面，說明應用本發明之顯示器裝置之一電子裝置的特定範例。
圖55A顯示應用本發明之一電視接收器之一範例。參考圖55A，該電視接收器500包括由一前部面板501、一玻璃濾色片502等組成之一影像顯示螢幕區段503。依據本發明之顯示器裝置可用作該影像顯示螢幕區段503。
圖55B及55C顯示應用本發明之一數位相機之一範例。參考圖55B及55C，該數位相機510包括一影像拾取透鏡511、一閃光發光區段512、一顯示區段513、一控制開關514等。依據本發明之顯示器裝置可用作該顯示區段513。
圖55D顯示應用本發明之一視訊相機一範例。參考圖 55D，該視訊相機520包括：一主體區段521；一透鏡522，其係提供於該主體區段521之正向面上，用以拾取一影像拾取物件之一影像；一開始/停止開關523，其係用以進行操作以開始或停止影像拾取；一顯示區段524；等等。依據本發明之顯示器裝置可用作該顯示區段524。
圖55E及55F顯示應用本發明之一可攜式終端機裝置之一範例。參考圖55E及55F，該可攜式終端機裝置530包括一上部側外殼531、一下部側外殼532、以一絞鏈為形式之一連接區段533、一顯示區段534、一子顯示區段535、一圖像燈536、一相機537等。依據本發明之顯示器裝置可用作該顯示區段534或該子顯示區段535。
圖55G顯示應用本發明之一筆記型個人電腦之一範例。參考圖55G，該筆記型個人電腦540包括一主體541、用以進行操作以輸入一字符或類似者之一鍵盤542、用以顯示一影像之一顯示區段543等。依據本發明之顯示器裝置可用作該顯示區段543。
應注意，在上述具體實施例中，本發明係應用於該主動矩陣類型之一液晶顯示器裝置。但是，本發明不限於此，而可同樣應用於其他主動矩陣類型顯示器裝置，例如一電致發光(EL)顯示器裝置，其中使用一裝置作為每一像素之一電光元件。
熟習此項技術者應明白，可根據設計要求及其他因素來進行各種修改、組合、子組合及變更，只要其在隨附申請專利範圍或其等效內容之範疇內。
1‧‧‧液晶顯示器裝置
2‧‧‧有效像素區段
3‧‧‧垂直驅動電路(VDRV)
4‧‧‧水平驅動電路(HDRV)
5－1至5－m‧‧‧閘極線
6－1至6－n‧‧‧信號線
7‧‧‧共用線
8－1至8－m‧‧‧閘極緩衝器
11‧‧‧NAND電路
21‧‧‧像素電路
22‧‧‧薄膜電晶體TFT
23‧‧‧液晶單元
24‧‧‧保持電容器
41至44‧‧‧信號驅動器
100‧‧‧液晶顯示器裝置
100A‧‧‧液晶顯示器裝置
100B‧‧‧液晶顯示器裝置
100C‧‧‧液晶顯示器裝置
100D‧‧‧液晶顯示器裝置
100E‧‧‧液晶顯示器裝置
100F‧‧‧液晶顯示器裝置
100G‧‧‧液晶顯示器裝置
100H‧‧‧液晶顯示器裝置
100I‧‧‧液晶顯示器裝置
100J‧‧‧液晶顯示器裝置
100K‧‧‧液晶顯示器裝置
100L‧‧‧液晶顯示器裝置
100M‧‧‧液晶顯示器裝置
100N‧‧‧液晶顯示器裝置
100O‧‧‧液晶顯示器裝置
100P‧‧‧液晶顯示器裝置
100Q‧‧‧液晶顯示器裝置
100R‧‧‧液晶顯示器裝置
100S‧‧‧液晶顯示器裝置
110‧‧‧有效像素區段
111‧‧‧像素電路
112‧‧‧薄膜電晶體(TFT)
112A‧‧‧TFT
112B‧‧‧TFT
113‧‧‧液晶單元
114‧‧‧保持區域或儲存電容器
115‧‧‧閘極線
115(115－1至115－m)‧‧‧閘極線
116(116－1至116－n)‧‧‧信號線
117‧‧‧共用線
120‧‧‧垂直驅動電路(VDRV)
130‧‧‧水平驅動電路(HDRV)
131至134‧‧‧信號驅動器
131至134‧‧‧信號驅動器
140－1至140－m‧‧‧閘極緩衝器
150‧‧‧波形成形電路
150－1至150－m‧‧‧閘極線
150－11至150－1m‧‧‧波形成形電路
150－21至150－2m‧‧‧波形成形電路
151(151－11至151－1m 及151－21至151－2m)‧‧‧ 波形成形電路
152‧‧‧波形成形電路
160‧‧‧供應線
161‧‧‧供應線
162‧‧‧供應線
163‧‧‧供應線
201‧‧‧透明絕緣基板
202‧‧‧閘極絕緣膜
203‧‧‧閘電極
204‧‧‧半導體膜
205‧‧‧n＋ 型擴散層
206‧‧‧n＋ 型擴散層
207‧‧‧層間絕緣膜
208‧‧‧層間絕緣膜
209a‧‧‧接觸孔
209b‧‧‧接觸孔
210‧‧‧源極電極
211‧‧‧汲極電極
221‧‧‧透明絕緣基板
222‧‧‧半導體膜
223與224‧‧‧n＋ 型擴散層
225‧‧‧閘極絕緣膜
226‧‧‧閘電極
227‧‧‧層間絕緣膜
228a‧‧‧接觸孔
229‧‧‧源極電極
230‧‧‧汲極電極
300‧‧‧透射型液晶顯示器裝置
310‧‧‧TFT基板
311‧‧‧玻璃基板
312‧‧‧平坦化膜
313‧‧‧透明電極
314‧‧‧定向膜
320‧‧‧相對基板
321‧‧‧玻璃基板
322‧‧‧光阻擋區域
323‧‧‧定向膜
400‧‧‧透射與反射型液晶顯示器裝置
401‧‧‧透明絕緣基板
402‧‧‧薄膜電晶體(TFT)
403‧‧‧像素區域
404‧‧‧透明絕緣基板
405‧‧‧保護層
405a‧‧‧濾色片
406‧‧‧相對電極
407‧‧‧液晶層
408‧‧‧擴散層
409‧‧‧平坦化層
410‧‧‧透明電極
411‧‧‧反射電極
500‧‧‧電視接收器
501‧‧‧前部面板
502‧‧‧玻璃濾色片
503‧‧‧影像顯示螢幕區段
510‧‧‧數位相機
511‧‧‧影像拾取透鏡
512‧‧‧閃光發光區段
513‧‧‧顯示區段
514‧‧‧控制開關
520‧‧‧視訊相機
521‧‧‧主體區段
522‧‧‧透鏡
523‧‧‧開始/停止開關
524‧‧‧顯示區段
530‧‧‧可攜式終端機裝置
531‧‧‧上部側外殼
532‧‧‧下部側外殼
533‧‧‧以一絞鏈為形式之一連接區段
534‧‧‧顯示區段
535‧‧‧子顯示區段
536‧‧‧圖像燈
537‧‧‧相機
540‧‧‧筆記型個人電腦
541‧‧‧主體
542‧‧‧鍵盤
543‧‧‧顯示區段
A‧‧‧反射區域
B‧‧‧透射區域
BF1‧‧‧CMOS緩衝器或反相器
BF2‧‧‧CMOS緩衝器或反相器
BF3‧‧‧定時CMOS緩衝器
BF11‧‧‧CMOS緩衝器或反相器
ENAB‧‧‧啟用信號
ND1‧‧‧節點
ND2‧‧‧節點
ND11‧‧‧節點
ND12‧‧‧節點
NT1‧‧‧n型通道MOS(NMOS)電晶體
NT2‧‧‧NMOS電晶體
NT3‧‧‧NMOS電晶體
NT11及NT12‧‧‧NMOS電晶體
NT13‧‧‧NMOS電晶體
PT1‧‧‧p型通道MOS(PMOS)電晶體
PT2‧‧‧PMOS電晶體
PT3‧‧‧PMOS電晶體
PT11及PT12‧‧‧PMOS電晶體
PT13‧‧‧PMOS電晶體
S1‧‧‧選擇信號
S2‧‧‧選擇信號
S3‧‧‧選擇信號
SEL‧‧‧選擇器
SV1至SV4‧‧‧信號
TMG‧‧‧傳輸閘極
VST(Vst)‧‧‧垂直開始信號
XS1‧‧‧反相信號
XS2‧‧‧反相信號
XS3‧‧‧反相信號
圖1A、1B及1C分別係顯示一普通液晶顯示器裝置之一組態之一範例及閘極脈衝波形之一範例的一電路圖及波形圖；圖2A、2B及2C分別係顯示依據本發明之一第一具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例的一電路圖及波形圖；圖3係顯示一底部閘極結構之一TFT的一示意性斷面圖；圖4係顯示一頂部閘極結構之一TFT的一示意性斷面圖；圖5A、5B及5C係顯示在圖2A所示液晶顯示器裝置中之一波形成形電路之一範例的電路圖，其中該波形成形電路係由一CMOS緩衝器形成；圖6A、6B及6C係顯示依據本發明之一第二具體實施例之一液晶顯示器裝置之一組態之一範例及閘極脈衝波形之圖式；圖7A、7B及7C分別係顯示依據本發明之一第三具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例的一電路圖及波形圖；圖8係顯示依據本發明之一第四具體實施例之一液晶顯示器裝置之一組態之一範例的一電路圖；圖9、10及11分別係顯示依據本發明之第五、第六及第七具體實施例之液晶顯示器裝置之一組態之一範例的電路 圖；圖12A、12B及12C分別係顯示依據本發明之一第八具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例的一電路圖及波形圖；圖13A、13B及13C係顯示圖12A所示液晶顯示器裝置之一波形成形電路之圖式，其中該波形成形電路係由一定時CMOS電路形成；圖14A、14B及14C分別係顯示依據本發明之一第九具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例的一電路圖及波形圖；圖15A、15B及15C分別係顯示依據本發明之一第十具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例的一電路圖及波形圖；圖16A至16J係解說圖15A所示液晶顯示器裝置之操作的時序圖；圖17、18及19分別係顯示依據本發明之第十一至十三具體實施例之一液晶顯示器裝置之組態之一範例的電路圖；圖20A、20B及20C分別係顯示依據本發明之一第十四具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例的一電路圖及波形圖；圖21A、21B及21C係顯示圖20A所示液晶顯示器裝置之一波形成形電路的電路圖，其中該波形成形電路係由一包括一CMOS組態之一NAND電路的定時CMOS電路形成；圖22A、22B及22C分別係顯示依據本發明之一第十五具 體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例的一電路圖及波形圖；圖23A、23B及23C分別係顯示依據本發明之一第十六具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例的一電路圖及波形圖；圖24A至24I係解說圖23A所示液晶顯示器裝置之操作的時序圖；圖25A至25K係解說圖23A所示液晶顯示器裝置之不同操作的時序圖；圖26、27及28分別係顯示依據本發明之第十七、第十八及第十九具體實施例之液晶顯示器裝置之一組態之一範例的電路圖；圖29A、29B及29C分別係顯示依據本發明之一第二十具體實施例之一液晶顯示器裝置之一組態之一範例及一閘極脈衝波形之範例的一電路圖及波形圖；圖30A及30B係一透射型液晶顯示器裝置之斷面圖；圖31、32、33及34係顯示一透射型液晶顯示器裝置之一像素電路之第一、第二、第三及第四範例的平面圖，其中採用圖5A所示之波形成形電路；圖35A及35B分別係一透射及反射型液晶顯示器裝置之一像素電路的一斷面圖及顯示該透射及反射型之一像素電路之一第一範例的一平面圖，其中採用圖5A所示之波形成形電路；圖36A及36B分別係一反射及反射型液晶顯示器裝置之 一像素電路的一斷面圖及顯示該反射型之一像素電路之一第一範例的一平面圖，其中採用圖5A所示之波形成形電路；圖37係顯示該透射及反射型液晶顯示器裝置之像素電路之一第二範例的一平面圖，其中採用圖5所示之波形成形電路；圖38係顯示該反射型液晶顯示器裝置之像素電路之一第二範例的一平面圖，其中採用圖5所示之波形成形電路；圖39、40、41及42係顯示一透射型液晶顯示器裝置之一像素電路之第一、第二、第三及第四範例的平面圖，其中採用圖13所示之波形成形電路；圖43係顯示該透射及反射型液晶顯示器裝置之一像素電路之一第一範例的一平面圖，其中採用圖13所示之波形成形電路；圖44係顯示該透射型液晶顯示器裝置之一像素電路之一第一範例的一平面圖，其中採用圖13所示之波形成形電路；圖45係顯示該透射及反射型液晶顯示器裝置之一像素電路之一第二範例的一平面圖，其中採用圖13所示之波形成形電路；圖46係顯示該反射型液晶顯示器裝置之一像素電路之一第二範例的一平面圖，其中採用圖13所示之波形成形電路；圖47、48、49及50係顯示一透射型液晶顯示器裝置之像 素電路之第一、第二、第三及第四範例的平面圖，其中採用圖21所示之波形成形電路；圖51係顯示該透射及反射型液晶顯示器裝置之一像素電路之一第一範例的一平面圖，其中採用圖21所示之波形成形電路；圖52係顯示該反射型液晶顯示器裝置之一像素電路之一第一範例的一平面圖，其中採用圖21所示之波形成形電路；圖53係顯示該透射及反射型液晶顯示器裝置之一像素電路之一第二範例的一平面圖，其中採用圖21所示之波形成形電路；圖54係顯示該反射型液晶顯示器裝置之一像素電路之一第二範例的一平面圖，其中採用圖21所示之波形成形電路；圖55A至55G係顯示應用依據本發明之顯示器裝置的一電子裝置之若干範例之示意圖。
100‧‧‧液晶顯示器裝置
110‧‧‧有效像素區段
111‧‧‧像素電路
112‧‧‧薄膜電晶體(TFT)
113‧‧‧液晶單元
114‧‧‧保持區域或儲存電容器
115－1至115－m‧‧‧閘極線
116－1至116－12(n)‧‧‧信號線
117‧‧‧共用線
120‧‧‧垂直驅動電路(VDRV)
131‧‧‧信號驅動器
132‧‧‧信號驅動器
133‧‧‧信號驅動器
134‧‧‧信號驅動器
140－1至140－m‧‧‧閘極緩衝器
150－11至150－1m‧‧‧波形成形電路
150－21至150－2m‧‧‧波形成形電路
160‧‧‧供應線
161‧‧‧供應線

Claims (14)

  1. 一種顯示器裝置，其包含：像素電路，該等像素電路之每一者具有連接至電容器之一電極的一電晶體之一源極/汲極，該電容器之另一電極係經組態以接收一共用電壓；一波形成形電路，其經組態以接收一電源供應電壓及另一電源供應電壓；一掃描線，其經組態以連接至在該等像素電路之一者中之一閘電極及連接至該波形成形電路之一輸入，該波形成形電路之一輸出係連接至在該等像素電路之另一者中之一閘電極；其中該電源供應電壓不同於該共用電壓，該共用電壓不同於該另一電源供應電壓。
  2. 如請求項1之顯示器裝置，其中該波形成形電路係經組態以接收來自該掃描線之一輸入信號，來自該波形成形電路之一輸出信號相對於該輸入信號係正邏輯。
  3. 如請求項1之顯示器裝置，其中該波形成形電路係由一互補金氧半導體電路所形成。
  4. 如請求項1之顯示器裝置，其中一液晶單元之一相對電極係經組態以接收該共用電極，該液晶單元係在該源極/汲極與該相對電極之間。
  5. 如請求項1之顯示器裝置，其中該波形成形電路係經組態以緩衝來自一驅動電路之一閘極脈衝，在該等像素電路之另一者中之該閘電極係經組態以接收由該波形成形 電路所緩衝之該閘極脈衝。
  6. 如請求項1之顯示器裝置，其進一步包含：一信號線，其連接至在該等像素電路之該者中之該電晶體之另一源極/汲極，一不同信號線係連接至在該等像素電路之該另一者中之該電晶體之另一源極/汲極。
  7. 如請求項6之顯示器裝置，其中該等像素電路係沿著一列方向佈置，該信號線及該不同信號線沿著一不同於該列方向之方向延伸。
  8. 如請求項6之顯示器裝置，其進一步包含：平行於該信號線而延伸之一電源供應線，該電源供應線係經組態以供應該電源供應電壓至該波形成形電路。
  9. 如請求項8之顯示器裝置，其中該電源供應線係在該信號線與該不同信號線之間。
  10. 如請求項8之顯示器裝置，其進一步包含：平行於該信號線而延伸之另一電源供應線，該另一電源供應線係經組態以供應該另一電源供應電壓至該波形成形電路。
  11. 如請求項1之顯示器裝置，其進一步包含：一基板，其具有一光阻擋區域。
  12. 如請求項11之顯示器裝置，其中該波形成形電路係在該光阻擋區域中。
  13. 如請求項11之顯示器裝置，其中該波形成形電路係在該光阻擋區域下。
  14. 如請求項1之顯示器裝置，其中該電源供應電壓不同於 該另一電源供應電壓。
TW097122921A 2007-06-29 2008-06-19 顯示器裝置、用於顯示器裝置之驅動方法以及電子裝置 TWI404023B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007173459 2007-06-29
JP2007173460 2007-06-29
JP2008119202A JP5301201B2 (ja) 2007-06-29 2008-04-30 表示装置およびその駆動方法、並びに電子機器

Publications (2)

Publication Number Publication Date
TW200912877A TW200912877A (en) 2009-03-16
TWI404023B true TWI404023B (zh) 2013-08-01

Family

ID=40402265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097122921A TWI404023B (zh) 2007-06-29 2008-06-19 顯示器裝置、用於顯示器裝置之驅動方法以及電子裝置

Country Status (4)

Country Link
JP (1) JP5301201B2 (zh)
KR (1) KR101532655B1 (zh)
CN (1) CN101334950B (zh)
TW (1) TWI404023B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884450B1 (ko) * 2007-11-08 2009-02-19 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP5448981B2 (ja) 2009-04-08 2014-03-19 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法
KR101097316B1 (ko) 2009-10-12 2011-12-23 삼성모바일디스플레이주식회사 유기 발광 소자
JP2012185339A (ja) * 2011-03-07 2012-09-27 Jvc Kenwood Corp 液晶表示素子
KR101549291B1 (ko) * 2012-10-25 2015-09-02 엘지디스플레이 주식회사 표시장치
CN103456353A (zh) * 2013-09-04 2013-12-18 东南大学 一种用于sram亚阈值地址解码器的驱动电路
US10078239B2 (en) * 2014-04-28 2018-09-18 Sharp Kabushiki Kaisha Sensor-equipped display device
TWI643013B (zh) * 2017-03-29 2018-12-01 友達光電股份有限公司 顯示器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396262A (en) * 1993-03-01 1995-03-07 Wah-Iii Technology Corporation Polysilicon gate bus with interspersed buffers for driving a row of pixels in an active matrix liquid crystal display
US20020175888A1 (en) * 1998-01-30 2002-11-28 Seiko Epson Corporation Electrooptical apparatus, method of producing the same and electronic apparatus
TWI254898B (en) * 2003-10-02 2006-05-11 Pioneer Corp Display apparatus with active matrix display panel and method for driving same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08234703A (ja) * 1995-02-28 1996-09-13 Sony Corp 表示装置
KR100827261B1 (ko) * 2005-08-24 2008-05-07 세이코 엡슨 가부시키가이샤 전기 광학 장치, 및 이것을 구비한 전자 기기
JP4793121B2 (ja) * 2005-08-24 2011-10-12 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
JP4984731B2 (ja) * 2006-08-09 2012-07-25 セイコーエプソン株式会社 マトリクス型電気光学装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396262A (en) * 1993-03-01 1995-03-07 Wah-Iii Technology Corporation Polysilicon gate bus with interspersed buffers for driving a row of pixels in an active matrix liquid crystal display
US20020175888A1 (en) * 1998-01-30 2002-11-28 Seiko Epson Corporation Electrooptical apparatus, method of producing the same and electronic apparatus
TWI254898B (en) * 2003-10-02 2006-05-11 Pioneer Corp Display apparatus with active matrix display panel and method for driving same

Also Published As

Publication number Publication date
JP5301201B2 (ja) 2013-09-25
CN101334950A (zh) 2008-12-31
KR101532655B1 (ko) 2015-06-30
JP2009031752A (ja) 2009-02-12
TW200912877A (en) 2009-03-16
KR20090004614A (ko) 2009-01-12
CN101334950B (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
US9460677B2 (en) Display apparatus, driving method for display apparatus and electronic apparatus
TWI404023B (zh) 顯示器裝置、用於顯示器裝置之驅動方法以及電子裝置
US10147377B2 (en) Display device
KR100509875B1 (ko) 전기 광학 장치 및 전자기기
US6806862B1 (en) Liquid crystal display device
KR101025224B1 (ko) 박막 트랜지스터 액정 디스플레이
KR20050117057A (ko) 표시 장치용 구동 장치 및 표시판
US8797371B2 (en) Method for driving field sequential liquid crystal display device
US10573262B2 (en) Data voltage storage circuit, method for driving the same, liquid crystal display panel, and display device
US10459263B2 (en) Display panel and borderless type display including the same
JP3791208B2 (ja) 電気光学装置の駆動回路
KR20070060757A (ko) 표시 장치 및 그 구동 장치
CN111610676B (zh) 一种显示面板、其驱动方法及显示装置
US6583779B1 (en) Display device and drive method thereof
US9007284B2 (en) Liquid crystal display element, liquid crystal display device, and display method employed in liquid crystal display element
KR20070077896A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR100497455B1 (ko) 액티브 매트릭스형 표시 장치
KR102453948B1 (ko) 박막트랜지스터 기판 및 그를 구비한 표시장치
US8907882B2 (en) Gate signal line drive circuit and display device
US20070126682A1 (en) Liquid crystal display with shared gate lines and driving method for same
KR20150078645A (ko) 표시 패널 및 그것을 포함하는 표시 장치
US20050156864A1 (en) Capacitive load driving circuit and display panel driving circuit
US10714031B2 (en) Display device
US20100238092A1 (en) Scanner, electro-optical panel, electro-optical display device and electronic apparatus
JP2009162983A (ja) 電気光学装置、駆動回路、駆動方法および電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees