CN104765174A - 具有积分电容器以及缩小的尺寸的显示设备 - Google Patents

Abstract

本发明公开了具有积分电容器以及缩小的尺寸的显示设备，显示设备的单片集成栅极线驱动器电路的输出级具有电容器升压、源跟随配置，其中，相对大面积晶体管(Tr1)从时钟信号提供路径(CK)在它的漏极接收驱动功率，所述晶体管的源极驱动相应的栅极线以及相对大面积升压电容器(C1)连接至所述晶体管的栅极和源极。为了减少基板区域的消耗，布置了所述相对大面积升压电容器以重叠所述晶体管，同时具有相对低介电常数的相对厚的第一绝缘层放置在所述晶体管与上方的升压电容器之间。

Description

具有积分电容器以及缩小的尺寸的显示设备

技术领域

本发明涉及一种显示设备，并且更具体地，涉及一种包括单片集成栅极线驱动器的显示设备，其中，每个栅极线驱动电路均包括电容器。

背景技术

平面或者其他的薄显示设备通常包括显示面板，该显示面板包括像素单元的矩阵和显示驱动信号线、以及被配置为将栅极信号传输到显示驱动信号线之中的相应栅极线的栅极线驱动电路。所传输的栅极信号用于打开/关闭在像素单元中设置的开关元件。此外，显示面板通常包括被配置为将相应数据电压施加到显示驱动信号线中的对应数据线的数据线驱动电路和被配置为控制显示面板驱动信号的时序的信号时序控制器。

在各种类型的平面或薄显示设备中，液晶显示器(LCD)是相对流行的类型，并且通常包括其上设置电场生成电极(诸如像素电极和共用电极)的两个以定距离间隔的面板，其中，液晶材料层介于以定距离间隔的面板之间。通过在场生成电极上施加电压，液晶显示器通过液晶层产生电场，并且这确定了液晶层的液晶分子的光学定向方向，由此控制入射光的偏振，从而形成可显示的图像。如果良好控制液晶分子，则可以改进液晶显示器的图像质量。

在液晶显示器的每个像素单元中包括的至少一个像素电极与相应的开关元件连接，其中，开关元件连接至相应的栅极线和相应的数据线。开关元件可以是诸如薄膜晶体管(TFT)的三端子元件，并且其用于选择性地将相应数据线上的现存数据电压传输至其相应的像素电极。

在液晶显示器中，可以将在液晶层中生成电场的像素电极和共用电极设置在具有开关元件的一个显示面板上。液晶显示器的像素电极和共用电极中的至少一个可以包括多个分支电极。当在液晶层中产生电场时，通过分支电极产生的边缘场来确定液晶层的液晶分子的取向方向。

可以将诸如栅极线驱动器和数据线驱动器的线路驱动电路以IC芯片形式安装在显示设备上，或者以带载封装(TCP)形式安装在附贴于显示设备的柔性印制电路膜上，或者安装在印刷电路板上。然而，近年来，至少在由于栅极线电压在至少一个水平扫描周期(1H)保持恒定而不需要非常快速的切换时间(不需要在其薄膜晶体管的沟道中的高电荷载流子迁移率)的栅极线驱动器情况下，推行以下结构：栅极驱动器不形成为单独芯片而是单片整体地包括在显示面板上并且通过与用于形成显示驱动信号线和开关元件的处理相同的大规模生产处理来形成的结构。当栅极线驱动电路是如此单片地集成时，其消耗存在于TFT阵列面板上的部分珍贵的实际固定区域(real estate area)。

栅极线驱动器包括被配置为彼此从属连接的多个级连级的至少一个移位寄存器以及将适当的驱动信号传输至移位寄存器的相应级的多个信号线。所述多个级包括多个薄膜晶体管和电容器。每个级连接至相应的栅极线，并且所述多个级以预定顺序顺次地将它们相应的栅极信号输出至相应的栅极线。

应当理解，该背景技术部分旨在提供用于理解本文公开的技术的有用背景，并且如此，背景技术部分可以包括在本文公开的主题的相应发明日期之前，不是那些相关领域技术人员所了解或理解的一部分的思想、概念或者认可。

发明内容

在栅极驱动器单片集成在显示面板上的显示设备中，栅极驱动器占用的大部分区域是其中不显示图像的非显示区域。相应地，随着栅极驱动器占用的面积增加，显示面板的非显示区域的面积，特别地，围绕其中显示图像的显示区域的外围区域也增加，并且因此，可能无法满足消费者对具有小面积的外围区域的显示设备的期望。

本发明提供一种具有通过减少显示面板中栅极驱动器占用的面积来减小显示设备的外围区域的面积的优势的显示设备。

此外，本发明提供了一种具有防止栅极驱动器的晶体管的特性劣化同时减小显示面板中栅极驱动器占用的面积的优势的显示设备。

示例性显示设备包括：显示面板，包括其中放置多个像素的显示区域，以及围绕显示区域的外围区域；以及栅极驱动器，定位在外围区域中，并且包括晶体管和电容器，其中电容器与晶体管重叠，同时第一绝缘层介于电容器与晶体管之间，第一绝缘层放置在晶体管的上方。

第一绝缘层可以包括有机绝缘材料。

电容器可以包括彼此重叠的第一电极和第二电极，第二绝缘层介于第一电极和第二电极之间。

像素可以包括开关元件、与开关元件连接的像素电极、以及传输共用电压的共用电极，像素电极和共用电极可以放置在第一绝缘层的上方，并且像素电极和共用电极可以彼此重叠，同时第二绝缘层介于像素电极和共用电极之间。

晶体管可以包括第一栅电极、第一漏电极以及第一源电极，电容器的第一电极可以与第一栅电极连接，并且电容器的第二电极可以与第一源电极连接。

第一绝缘层可以包括暴露第一栅电极的第一接触孔以及暴露第一源电极的第二接触孔，第一电极可以通过第一接触孔与第一栅电极连接，并且第二电极可以通过第二接触孔与第一源电极连接。

显示设备可以进一步包括将栅极信号传输至像素的栅极线，其中，第一绝缘层可以进一步包括暴露栅极线的端部的第三接触孔，并且第二电极可以通过第三接触孔与栅极线的端部连接。

第一绝缘层的厚度可以大约为1.0μm以上。

第一绝缘层的介电常数可以大约为10以下。

第一电极可以放置在与像素电极相同的层，并且第二电极可以放置在与共用电极相同的层。

第一电极可以放置在与共用电极相同的层，并且第二电极可以放置在与像素电极相同的层。

像素电极和共用电极之一可以包括多个分支电极，并且另一个电极可以与所述多个分支电极重叠。

显示设备可以进一步包括放置在第一绝缘层和晶体管之间的第三绝缘层。

根据本发明的示例性实施方式，可以通过减少显示设备的显示面板中栅极驱动器占用的面积，减小显示设备的外围区域的面积。此外，可以防止栅极驱动器的晶体管的特性劣化，同时减小显示面板中栅极驱动器占用的面积。

附图说明

图1是可以根据本发明使用的第一显示设备配置的框图。

图2是图1的显示设备的典型的一个像素单元的示意性电路图。

图3是可以根据本发明使用的第二显示设备配置的框图。

图4是根据本发明示例性实施方式形成的栅极线驱动电路的一部分的框图。

图5是根据本发明的栅极线驱动器的一个级的电路图的示例，其中，所述级包括所谓的升压电容器(C1)。

图6是根据示例性实施方式的显示设备的一个像素单元的布局图。

图7是沿着图6的线VII-VII截取的显示设备的截面图。

图8是诸如沿着线VII-VII截取的图6的显示设备的可能的其他截面图的示例。

图9是根据另一示例性实施方式的显示设备的一个像素单元的布局图。

图10是沿着线X-X截取的图9的显示设备的截面图。

图11是诸如沿着线X-X截取的图9的显示设备的可能的其他截面图的示例。

图12是如包括在例如根据本发明配置的显示设备的栅极线驱动器中的晶体管以及与晶体管连接的升压电容器(C1)的电路图。

图13是如包括在根据示例性实施方式的显示设备的栅极线驱动器级中的晶体管以及与晶体管连接的升压电容器的顶平面视图布局图。

图14是沿着线XIV-XIV截取的图13的栅极线驱动器的截面图。

图15是沿着线XV-XV截取的图13的栅极线驱动器的截面图。

图16是沿着线XIV-XIV截取的图13的替换栅极线驱动器的截面图。

图17是沿着线XV-XV截取的图13的替换栅极线驱动器的截面图。

具体实施方式

下面将参考其中示出本发明的示例性实施方式的附图更为全面地描述本发明。如本领域中的技术人员根据本发明将认识到的，在不偏离本发明的精神或者范围的前提下，可以以各种不同方式修改所描述的实施方式。

在附图中，为清晰起见，夸大了各个层、膜、板以及区域等的厚度。相同的参考标号贯穿本说明书表示相同的元件。应当理解的是，当诸如层、膜、区域、或者基板等元件被称为在另一元件“上”时，其可以直接位于其他元件上或者还可以存在中间元件。相反，当元件被称之为“直接位于”另一元件“上”时，则不存在中间元件。

除非另有说明，将本文中所描述的TFT晶体管理解为NMOS晶体管，这意味着它们具有P型沟道区以及N型源极和漏极区。然而，将相似原理施加到围绕PMOS晶体管技术或者CMOS技术建立的电路是在本发明的预期以内的。

首先，将参考图1至图3描述根据本发明示例性实施方式的显示设备。

图1是根据依照本发明的公开的示例性实施方式的显示设备的框图。图2是显示器的一个像素单元的电路原理图。图3是根据另一示例性实施方式的显示设备的框图。

参考图1，根据第一示例性实施方式的显示设备包括显示面板300、栅极线驱动器400、数据驱动器500、以及信号控制器600。

显示面板300可以是包括在诸如液晶显示器(LCD)、有机发光显示器(OLED)以及电润湿显示器(EWD)的各种显示设备中的显示面板。

显示面板300包括被配置用于显示图像的显示区域DA和位于围绕显示区域DA并且未被配置为用于显示图像的外围区域PA。

在显示区域DA中，设置多条栅极线G1-Gn，与栅极线交叉的多条数据线D1-Dm、以及被布置为矩阵并且各自连接至所述多个栅极线G1-Gn的相应一条和所述多个数据线D1-Dm的相应一条的多个像素单元PX。

栅极线G1-Gn可以传输栅极信号，基本上在行方向上延伸，并且以定距离间隔开以基本上彼此平行。

数据线D1-Dm可以传输对应于图像信号的数据电压，基本上在列方向上延伸，并且以定距离间隔开以基本上彼此平行。

多个像素单元PX基本上成矩阵形式布置，诸如具有矩形轮廓并且内部再划分为水平行以及垂直列的一个矩阵。

参考图2，每个像素单元PX可以包括与相应栅极线Gi以及相应数据线Dj连接的至少一个开关元件SW，以及连接到开关元件的至少一个像素电极191。开关元件SW可以是在显示面板300的单片基板上单片集成的诸如薄膜晶体管TFT的三端子元件。薄膜晶体管包括栅极端子、输入端子(例如源极)以及输出端子(例如漏极)。开关元件SW可以根据相应栅极线Gi的栅极信号被打开或关闭，以将数据信号从数据线Dj传输到像素电极191。开关元件SW可以包括至少一个薄膜晶体管。像素单元PX可以根据施加于像素电极191的数据电压显示具有多数个像素的图像的相应像素。

外围区域PA是作为在显示设备中不显示图像并且被遮光件覆盖的区域的非显示区域的一部分。外围区域PA可以包围显示区域DA或者位于显示区域DA的边缘处。

在外围区域PA中，可以放置栅极线驱动器400以及为将驱动信号传送到栅极线驱动器400而设置的多条信号线(未示出)。可以将显示区域DA的栅极线G1-Gn以及数据线D1-Dm延伸到外围区域PA中。

信号控制器600控制诸如数据线驱动器500以及栅极线驱动器400的驱动器。

信号控制器600从外部图形控制器(未示出)接收输入图像信号以及用于控制输入图像信号的显示的输入控制信号。输入控制信号的示例包括垂直同步信号、水平同步信号、主时钟信号、数据使能信号等。信号控制器600基于输入图像信号以及输入控制信号适当地对输入图像信号进行处理，以相应地转换输入图像信号为数字图像信号DAT，并且生成栅极驱动控制信号CONT1、数据驱动控制信号CONT2等。栅极驱动控制信号CONT1包括指示扫描开始的扫描开始信号STV、控制栅极导通电压Von的输出周期的至少一个时钟信号、至少一个低电压等。数据驱动控制信号CONT2包括告知一行中的像素PX的数字图像信号DAT的传输开始的水平同步开始信号、负载信号、数据时钟信号等。

信号控制器600可以分别将数据控制信号CONT2、栅极控制信号CONT1、数字图像信号DAT等传送到栅极线驱动器400和数据线驱动器500。

数据线驱动器500连接至显示面板300的数据线D1-Dm。数据线驱动器500从信号控制器600接收数据控制信号CONT2和数字图像信号DAT，并且选择对应于每个数字图像信号DAT的相应灰度标模拟电压，从而将数字图像信号DAT转换为模拟数据信号，并且然后将所转换的模拟数据信号施加到数据线D1-Dm的相应一条。

数据线驱动器500可以以多个IC芯片的形式直接安装在显示面板300的外围区域PA上，或者以带载封装(TCP)形式外部地安装在附贴于显示设备的柔性印制电路膜上，或者安装在外部印刷电路板上。根据另一示例性实施方式，数据线驱动器500可以通过利用与用于形成诸如显示区域DA的薄膜晶体管的单片集成电子元件的相同的制造过程，而单片地集成在显示面板300的外围区域PA内。

栅极线驱动器400连接至栅极线G1-Gn。如通过从信号控制器600提供的栅控制信号CONT1所控制的，栅极线驱动器400产生各自具有一时间(例如1H的周期)的栅极导通电压电平Von以及另一段时间(例如帧周期减去1H)的栅极截止电压电平Voff的相应栅极信号。栅极线驱动器400由此将相应的栅极信号相应地施加到相应栅极线G1-Gn。栅极导通电压电平Von是施加至在显示区域DA中的薄膜晶体管的栅极端子以导通薄膜晶体管的电压，并且栅极截止电压电平Voff是施加至薄膜晶体管的栅极端子的电压，以使薄膜晶体管截止(使其基本上不导电)。

参考图1，根据示出的示例性实施方式的栅极线驱动器400集成在显示面板300的外围区域PA的一侧。栅极驱动器400可以包括相关地彼此连接并且顺次布置的多个级ST1-STn。

多个级ST1-STn相关地彼此连接。多个级ST1-STn一个接一个地产生顺次激活相应栅极线G1-Gn的栅极信号。每个级ST1-STn包括连接至栅极线G1-Gn的相应一个的栅极线驱动电路，并且其可以具有输出栅极信号的栅极输出端子(未示出)。

栅极驱动器400的级ST1-STn可以放置在显示区域DA的左边或右边的外围区域PA中，并且在列方向上排列成一行。在图1中，示出了其中所述多个级ST1-STn被放置在位于显示区域DA的左边的外围区域PA中的示例，但不限于此，并且多个级ST1-STn可以放置在基于显示区域DA的右边、上侧或者下侧的外围区域PA中的至少一处。

根据本发明的示例性实施方式，每个级ST1-STn可以与前面的级ST1-STn或者随后的级ST1-STn的输出端子连接。不具有前面的级的第一级ST1可以接收向其告知一个帧的命令的开始的扫描开始信号STV。不具有随后的级的最后级STn可以以不同的方式(例如到虚拟的下一个级)偶接，而不连接至随后的且运行的级。

每个级ST1-STn均可以包括在显示面板300的外围区域PA中集成的多个薄膜晶体管以及至少一个电容器。栅极驱动器线400中所包括的薄膜晶体管和电容器(升压电容器)可以通过使用与用于包括在显示区域DA的像素单元PX中的薄膜晶体管等的制造过程相同的制造过程来制造。

参考图3，根据另一个示例性实施方式的显示设备几乎与在上面描述的在图1和图2中示出的显示设备相同，但是栅极驱动器400可以包括分别放置在显示面板300的左侧和右侧的外围区域PA中的第一栅极驱动器400a和第二栅极驱动器400b。第一栅极驱动器400a以及第二栅极驱动器400b没有被示出，但是可以通过每条信号线接收诸如栅极控制信号CONT1的驱动信号。

第一栅极线驱动器400a以及第二栅极线驱动器400b的每一个均包括沿着在列方向上排成一行的所述多个级ST1-STn。第一栅极驱动器400a以及第二栅极驱动器400b的相应级可以连接至如在图3中示出的相同栅极线G1-Gn，以施加栅极信号，或者连接至不同的栅极线G1-Gn，以施加栅极信号。例如，第一栅极驱动器400a可以连接至奇数编号的栅极线G1、G3、…，并且第二栅极驱动器400b可以连接至偶数编号的栅极线G2、G4、…，并且可以具有与第一栅极驱动器相对的连接关系。

随后，将参考图4描述根据示例性实施方式的栅极线驱动器的结构的示例。

图4是根据本发明的公开的示例性实施方式的栅极线驱动器的框图。

参考图4，根据上述的示例性实施方式的栅极线驱动器400、400a以及400b中的任一个可以包括一个接一个相关连接并且顺次输出线激活(打开)栅极信号Gout1、…、Gout(i)、Gout(i+1)、Gout(i+2)、…、Gout(n)的多个级连互连级ST1、…、STi、ST(i+1)、ST(i+2)、…。图4的栅极线驱动器的示出部分包括传送输入到级ST1、…STi、ST(i+1)、ST(i+2)、…的各种驱动信号CLK、CLKB、VSS1、VSS2、以及STV的多条信号线。这里，将分别利用与通过信号线传输的驱动信号CLK、CLKB、VSS1以及VSS2相同的参考标号表示信号线。

多条信号线可以包括例如传送不同相位的时钟信号CLK以及CLKB的时钟信号线CLK以及CLKB、传送第一低电压VSS1以及第二低电压VSS2的第一电压线VSS1和第二电压配线VSS2、传送扫描开始信号STV的扫描开始信号线(未示出)等。

每个级ST1、…、STi、ST(i+1)、ST(i+2)、…均可以包括时钟端子CK、第一低电压输入端子VS1、第二低电压输入端子VS2、第一输出端子OUT1、第二输出端子OUT2、第一输入端子IN1、第二输入端子IN2以及第三输入端子IN3。

时钟信号CLK和时钟信号CLKB之一可以被选择性地输入到每个级ST1、…、STi、ST(+1)、ST(i+2)、…的时钟端子CK。例如，时钟信号CLK可以被施加至奇数编号级ST1、ST3、…的时钟端子CK，并且时钟信号CLKB可以被施加至偶数编号级ST2、ST4…的时钟端子CK。在这种情况下，时钟信号CLKB的相位可以与时钟信号CLK的相位相反。

将具有不同大小的低电压的第一低电压VSS1以及第二低电压VSS2分别输入至第一低电压输入端子VS1和第二低电压输入端子VS2。根据示例性实施方式，第二低电压VSS2可以比第一低电压VSS1更低。第一低电压VSS1以及第二低电压VSS2的值可以在一些情况改变，并且大约为–5V以下。第一低电压VSS1可以约是例如–5.6V，并且第二低电压VSS2可以约是例如–9.2V。

第一输出端子OUT1是输出分别通过级ST1、…、STi、ST(i+1)、ST(i+2)、…产生的栅极信号Gout1、…、Gout(i)、Gout(i+1)、Gout(i+2)、…的栅极输出端子。第二输出端子OUT2是输出分别通过级ST1、…、STi、ST(i+1)、ST(i+2)、…产生的进位信号Cr1、…、Cr(i)、Cr(i+1)、Cr(i+2)…的进位输出端子。

第一输入端子IN1可以接收前面的级的进位信号Cr1、…、Cr(i)、Cr(i+1)、Cr(i+2)、…。在不具有前面的级的第一级ST1的情况下，可以将扫描开始信号STV输入至其第一输入端子IN1。

随后的级的进位信号Cr1、…、Cr(i)、Cr(i+1)、Cr(i+2)、…，特别是紧接着的下一级的进位信号Cr1、…、Cr(i)、Cr(i+1)、Cr(i+2)被输入至第二输入端子IN2。

随后级的进位信号Cr1、…、Cr(i)、Cr(i+1)、Cr(i+2)、…，特别是两个级之后的级的进位信号Cr1、…、Cr(i)、Cr(i+1)、Cr(i+2)、…可以被输入到第三输入端子IN3。

随后，将参考图5描述上述的在图4中示出的栅极驱动器的每个级的详细结构的示例。

图5示出一个级的电路图的示例，例如，根据本发明的公开的示例性实施方式的栅极驱动器的第i级STi。

除如上所述的时钟端子CK、第一低电压输入端子VS1、第二低电压输入端子VS2、第一输出端子OUT1、第二输出端子OUT2、第一输入端子IN1、第二输入端子IN2以及第三输入端子IN3之外，根据本发明示例性实施方式的级STi还包括多个晶体管Tr1、Tr2、Tr4、Tr6、Tr7、Tr8、Tr9、Tr10、Tr11、Tr12、Tr13和Tr15以及至少一个电容器C1(升压电容器)。图5示出了12个晶体管，但是替换实施方式中的晶体管的数目不限于此。

可以对级STi中所包括的所述多个晶体管和电容器进行细分，从而根据相应的功能定义缓冲器部411、上拉部413、进位部414、放电部415、下拉部416、开关部417、第一存储部418以及第二存储部419。

缓冲器部411将扫描开始信号或前面的级中的一个级的进位信号传输到上拉部413。缓冲器部411可以接收，例如，前面的级ST(i-1)的进位信号Cr(i-1)。在示例性实施方式中，描述了缓冲器部411传输前面的级ST(i-1)的进位信号Cr(i-1)，但这不限于此。

缓冲器部411可以包括第四晶体管Tr4。第四晶体管Tr4的输入端子以及控制端子共同连接(二极管连接)至第一输入端子IN1，并且输出端子连接至节点Q。当输入至第一输入端子IN1的进位信号Cr(i-1)处于高电平时，第四晶体管Tr4将输入端子和输出端子彼此连接，以原样输出高电平电压，并且当进位信号Cr(i-1)处于低电平时，第四晶体管Tr4将输入端子和输出端子彼此分离。

上拉部413与时钟端子CK、内部节点Q、以及第一输出端子OUT1连接，并且通过第一输出端子OUT1输出栅极信号Gout(i)。

上拉部413可以包括例如第一晶体管Tr1以及与第一晶体管连接并且连接到Q节点线的电容器C1(升压电容器)。第一晶体管Tr1的控制端子连接至节点Q，输入端子与时钟端子CK连接，并且输出端子与第一输出端子OUT1连接。电容器C1在第一晶体管Tr1的控制端子与输出端子之间连接。电容器C1响应于由缓冲器部411提供的进位信号Cr(i-1)进行充电。当来自时钟端子CK的时钟信号CLK或CLKB处于高电压时，同时节点Q的电压根据电容器C1的电荷处于高电平，第一晶体管Tr1的导通通过在它的栅极处的上升电压来引导。更具体地，节点Q由于施加至电容器C1的预充电电压而提高了电压，并且然后当由于Tr1被导通，源极节点上升到更高电平时，Tr1的栅极提高到升高了的电压电平，升高了的电压电平是电容器C1两端的电压以及第一晶体管Tr1的源极端子的电压的总和。换言之，当将升高了的电压施加至第一晶体管Tr1的控制(栅极)端子时，第一晶体管Tr1切换到更高导电性的状态(例如，饱和的导通状态)，并且其经由具有最小的电压降(Vds和Rds被最小化)的第一输出端子OUT1输出相应时钟信号CLK或者CLKB的高电压，作为栅极导通电压Von。当节点Q的电压下降到低电平时，第一晶体管Tr1被截止，并且可以通过例如下拉部416的行为从第一输出端子OUT1输出低电压。

更具体地，当在第二输入端子IN2中接收随后级中的一个级的进位信号时，下拉部416将输出到第一输出端子OUT1的栅极信号Gout(i)的电压下拉到施加至第一低电压输入端子VS1的第一低电压VSS1。例如可以在第二输入端子IN2中接收下一级ST(i+1)的进位信号Cr(i+1)。在示例性实施方式中，描述了下拉部416接收下一级ST(i+1)的进位信号Cr(i+1)，但不限于此。

下拉部416可以包括第二晶体管Tr2。第二晶体管Tr2的控制端子与第二输入端子IN2连接，输入端子与第一低电压输入端子VS1连接，并且输出端子与第一输出端子OUT1连接。

进位部414与时钟端子CK、节点Q、以及第二输出端子OUT2连接，并且通过第二输出端子OUT2输出进位信号Cr(i)。当将高电压施加于节点Q时，进位部414输出在时钟端子CK中所接收的时钟信号CLK以及CLKB中适当的一个的高电压作为进位信号Cr(i)。

进位部414可以包括第十五晶体管Tr15。时钟端子CK连接至第十五晶体管Tr15的输入端子，控制端子连接至节点Q，并且输出端子与第二输出端子OUT2连接。

在除进位信号Cr(i)的高电压的输出时期以外的时期中，第一存储器部418响应于节点N的信号，存储处于第二低电压VSS2的输出到第二输出端子OUT2的进位信号Cr(i)的电压。

第一存储器部418可以包括第十一晶体管Tr11。第十一晶体管Tr11的控制端子与节点N连接，输入端子与第二低电压输入端子VS2连接，并且输出端子与第二输出端子OUT2连接。当节点N的电压处于高电平时，第十一晶体管Tr11存储处于第二低电压VSS2的进位信号Cr(i)的电压。

在除进位信号Cr(i)的高电压的输出时期以外的时期中，开关部417将具有与在时钟端子CK中接收的时钟信号CLK或者CLKB相同相位的信号施加至节点N。开关部417可以包括第十二晶体管Tr12、第七晶体管Tr7、第十三晶体管Tr13以及第八晶体管Tr8。

放电部415可以通过两个不同路径释放节点Q的高电压，也就是，一个路径是Tr6被导通的路径，并且放电响应于在随后的级之中的至少一个级的进位信号，而朝向具有与第一低电压VSS1相比更低的电平的第二低电压VSS2。

放电部415可以包括包含第九晶体管Tr9的第一放电部415_1以及包含第六晶体管Tr6的第二放电部415_2。

当第一放电部415_1从第二输入端子IN2接收进位信号Cr(i+1)时，向施加于第一低电压输入端子VS1的第一低电压VSS1释放节点Q的电压。

当进位信号施加于第三输入端子IN3时，第二放电部415_2向施加于第二低电压输入端子VS2的第二低电压VSS2释放节点Q的电压。例如，可以在第三输入端子IN3中接收在两级之后的级ST(i+2)的进位信号Cr(i+2)。

在帧的剩余时期中，第二存储部419响应于节点N的信号，存储处于第二低电压VSS2的节点Q的电压。第二存储部419可以包括第十晶体管Tr10。

图5中示出的栅极驱动器400的级STi的结构仅仅是示例，并且级STi的内部结构可以根据包括升压电容器C1的各种其他相似的实施方式进行变化。

接下来，将参考图6至图8描述根据本发明示例性实施方式的显示设备的像素单元的结构。

图6是根据示例性实施方式的显示设备的一典型像素单元的布局图。图7是沿着线VII—VII截取的图6的显示设备的截面图，并且图8是沿着线VII-VII截取的图6的显示设备的替换截面图的示例。

参考图6至图8，作为液晶显示器，根据示例性实施方式的显示设备包括彼此面向的下面板100以及上面板200以及介于其间的液晶层3。

上面板200包括由透明玻璃和/或塑料制成的绝缘基板210。

液晶层3包括具有介电各向异性的液晶分子31。液晶分子31可以配向为使得在液晶层3中未施加电场的情况下它的长轴与面板100和200平行或者垂直。液晶分子31可以是具有其中将它的长轴向从下面板100螺旋扭曲到上面板200的结构的向列液晶分子。

当描述下面板100时，将包括多条栅极线121的栅极导体放置在由透明玻璃、塑料等制成的绝缘基板110上。

每个栅极线121可以传输相应的栅极信号，并且可以主要沿着水平方向延伸。栅极线121包括从中分支的栅电极124。

栅极导体可以由诸如铝(Al)或者铝合金的铝类金属、诸如银(Ag)或者银合金的银类金属、诸如铜(Cu)或者铜合金的铜类金属、诸如钼(Mo)或者钼合金的钼类金属、铬(Cr)、钽(Ta)、以及钛(Ti)制成。栅极导体可以具有由不同导电材料的层组成的多层结构。

在栅极导体上形成由氮化硅(SiNx)、氧化硅(SiOx)或诸如此类(SiOxNy)制成的栅极绝缘层140。

半导体层154放置在栅极绝缘层140上。半导体层154可以包括非晶硅、多晶硅、或者半导体氧化物。

欧姆接触163和165可以放置在半导体部154上。欧姆接触163和165可以由硅化物或者诸如n+氢化非晶硅(其中以高密度掺杂有诸如磷的n型杂质)的材料制成。在半导体部154是半导体氧化物的情况下，可以省去欧姆接触163和165。

包括数据线171的数据导体放置在欧姆接触163和165以及栅极绝缘层140上，所述数据线171包括源电极173以及漏电极175。

数据线171可以传输数据信号，并且可以主要沿着垂直方向延伸，以与栅极线121交叉。

数据线171可以周期性地弯曲。例如，如在图6中示出的，每个数据线171可以在对应于所示出的一个像素单元PX的水平中心线CL的部分处弯曲至少一次。

数据线171包括源电极173。根据图6中示出的示例性实施方式，源电极173可以放置在与数据线171相同线上而不从数据线171突出。

漏电极175面向源电极173，但是与源电极173间隔开。漏电极175可以包括基本上平行于源电极173延伸的棒形部，以及与棒形部相对的延伸部177。

数据导体可以由诸如钼、铬、钽、以及钛的耐熔金属或者它们的合金制成，并且可以具有包括难熔金属层(未示出)和低电阻导电层(未示出)的多层结构。

栅电极124、源电极173以及漏电极175与半导体部154一起形成一个薄膜晶体管(TFT)SW。

第一钝化层180a放置在数据导体、栅极绝缘层140以及半导体部154的暴露部分上。第一钝化层180a可以由有机绝缘材料或者无机绝缘材料制成。第一钝化层180a包括漏电极175的一部分，例如，暴露延伸部177的接触孔185a。

滤色片230可以放置在第一钝化层180a上。滤色片230可以唯一地显示预定基色之一，并且基色的示例可以包括红色、绿色和蓝色的三基色以及黄色、青蓝色和紫红色的三基色、或者四基色。根据另一示例性实施方式，滤色片230可进一步包括显示主色或者主色之外的白色的组合颜色的滤色片。每个滤色片230可以形成为沿着像素纵列或者像素行列延伸。

滤色片230可以放置在上面板200上。

第二钝化层180b放置在滤色片230上。第二钝化层180b可以由有机绝缘材料或者无机绝缘材料制成。第二钝化层180b防止滤色片230的材料被水浸。换言之，其担当用于滤色片230的保护层，以防止诸如滤色片230的涂料的杂质流到液晶层3中，并且其提供平面(偏振的)表面。

当第二钝化层180b包括有机绝缘材料时，第二钝化层180b的厚度可以约为1.0μm以上，并且更具体地，约为2.0μm以上，但不限于此。此外，第二钝化层180b的介电常数可以约为10以下，并且更具体地，约为3.3以下，但不限于此。

第二钝化层180b可以包括对应于第一钝化层180a的接触孔185a的开口185b。如在图7或8中示出的，开口185b的边缘可以包围接触孔185a的边缘，并且可以基本上与接触孔185a的边缘一致。

像素电极191可以放置在第二钝化层180b上。每个像素PX的像素电极191可以主要具有平面形状。像素电极191可以包括用于与其他层连接的突起193。像素电极191的突起通过经由漏极接触孔185a物理并且电连接至漏电极175，以接收来自漏电极175的电压。

像素电极191可以由诸如ITO或者IZO的透明导电材料的导电材料制成。

第三钝化层180c放置在像素电极191上。第三钝化层180c可以包括有机绝缘材料或者无机绝缘材料。第三钝化层180c可以限定升压电容器(C1)的介电层，如本文中所要描述的。

共用电极270的分支放置在第三钝化层180c上。共用电极分支270放置在所述多个像素PX中，并且通过连接桥276等彼此连接，以传输基本上相同的共用电压Vcom。根据示例性实施方式的共用电极270可以包括与具有平面形状的像素电极191重叠的多个分支电极273。其中去除了电极的狭缝73形成在相邻的分支电极273之间。

通过薄膜晶体管SW接收数据电压的像素电极191和接收共用电压Vcom的共用电极270作为两个场生成电极一起生成延伸到液晶层3中的电场，以确定液晶层3的液晶分子31的方向并且显示图像。特别地，共用电极270的分支电极273连同在下面的像素电极191在液晶层3中生成边缘场从而确定局部液晶分子31的取向方向。根据本发明示例性实施方式的液晶显示器可以进一步包括至少一个偏振器，并且可以以根据偏振器的偏振轴线方向以常黑模式或者常白模式运行。

共用电极270可以由诸如透明导电材料ITO或IZO的导电材料制成。

遮光件220可以放置在共用电极270上。遮光件220也被称为黑矩阵，并且阻挡通过布置在像素单元之间的非控区域的光泄漏。遮光件220可以包括诸如黑碳的涂料，并且包括光敏有机材料。

参考图8，遮光件220可以放置在上面板200上。在这种情况下，滤色片230同样可以放置在上面板200上。

根据另一示例性实施方式，像素电极191和共用电极270的层压(堆叠)位置可以变化(交换)。

除上面描述的附图之外，将参考图9至图11描述显示设备。

图9是根据示例性实施方式的显示设备的一个像素单元的布局图。图10是沿着线X-X截取的图9的显示设备的截面图，并且图11是沿着线X-X截取的图9的显示设备的截面图的另一示例。

参考图9至图11，根据示例性实施方式的液晶显示器几乎与在上面描述的图6至8中示出的示例性实施方式相同，但是像素电极191和共用电极270的层压位置可以改变。将主要描述与上述示例性实施方式的区别。

共用电极270可以放置在第二钝化层180b上。这次具有平面形状的共用电极270可以作为整个板形成在绝缘基板110的整个表面上。共用电极270可以具有形成在对应于接触孔185a的区域中的开口275。开口275的边缘可以包围接触孔185a。

第三钝化层180c可以放置在共用电极270上。第三钝化层180c可以包括接触孔185a，接触孔185a暴露漏极175的延伸部177连同第一钝化层180a。接触孔185a放置在共用电极270的开口275中。

像素电极191可以放置在第三钝化层180c上。像素电极191可以包括与共用电极270重叠的多个间隔开的分支电极192以及用于与其他层连接的突起193。其中去除电极的狭缝92形成在像素电极191的相邻分支电极192之间。像素电极191的突起193通过第一钝化层180a以及第三钝化层180c的接触孔185a与漏电极175物理且电连接，以接收来自漏电极175的数据电压。

参考图10，遮光件220可以放置在像素电极191上。然而，如在图11中示出的，遮光件220可以放置在上面板200上。在这种情况下，滤色片230同样可以放置在上面板200上。

随后，与上面描述的附图一起，参考图12至图15描述根据示例性实施方式的显示设备的栅极线驱动器的结构。

图12是如包括在根据上面描述的示例性实施方式的显示设备的栅极线驱动器中的晶体管以及与所述晶体管连接的电容器的电路图。图13是图12的晶体管以及电容器的示例性布置图，所述晶体管以及所述电容器包括在根据示例性实施方式的显示设备的栅极线驱动器中。图14是沿着线XIV-XIV截取的图13的栅极线驱动器的截面图，并且图15是沿着线XV-XV截取的图13的栅极线驱动器的截面图。

参考图12，根据示例性实施方式的显示设备的栅极线驱动器几乎与上面描述的示例性实施方式相同，并且包括都连接在第一输出端子OUT1与Q节点之间的第一晶体管Tr1以及升压电容器C1。此外，第一晶体管Tr1进一步连接至时钟端子CK。更具体地，电容器C1的一个端子与第一晶体管Tr1的控制(栅极)端子(即节点Q)连接，并且另一个端子与第一晶体管Tr1的输出(源极)端子连接。第一晶体管Tr1的电容器C1可以是上面描述的驱动器上拉部413的部分。所示出的电路是源跟随配置，其中，时钟线(CK)向第一晶体管Tr1的漏极提供驱动功率，并且驱动负载是与共用电压(Vcom)有关的栅极线(OUT1)的电容。驱动负载(未示出)连接至第一晶体管Tr1的源极端子(OUT1)。

参考图13至图15，特别地，就显示区域DA的像素PX而论，根据示例性实施方式的显示设备几乎可以与在上面描述的图6至图11中示出的示例性实施方式相同，并且这里，将主要描述栅极线驱动器的结构。

包括多个栅电极124A的栅极层导体放置在绝缘基板110上。栅极导体可以放置在与上面描述的示例性实施方式的栅极导体相同的层。

栅电极124A可以包括具有用于与其他层连接的表面区域的突起127A。

栅极导体可以进一步包括多条栅极线121。栅极线121各自包括用于与栅极线驱动器连接的端部129，并且所述端部129可以延伸。

栅极绝缘层140放置在栅极导体上。

半导体层部154A放置在栅极绝缘层140上。半导体层部154A可以包括非晶硅、多晶硅、或者半导体氧化物。

欧姆接触163A和165A可以放置在半导体154A上。可以省去欧姆接触163A以及167A。

包括‘漏’电极173A以及‘源’电极175A的数据层导体放置在欧姆接触163A和165A以及栅极绝缘层140上。数据层导体可以放置在与上面描述的示例性实施方式的数据线导体相同的层。

‘漏’电极173A可以接收时钟信号CLK和CLKB之一。所描述的电路处于源极跟随配置，其中，时钟线(CK)向第一晶体管Tr1的‘漏极’提供驱动功率，并且驱动负载是与共用电压(Vcom)有关的栅极线(OUT1)的电容。驱动负载(未示出)连接至第一晶体管Tr1的‘源’端子(OUT1)。

‘源’电极175A可以包括用于与其他层连接的突起176A。‘源’电极175A可以与第二晶体管Tr2连接，例如在图5的方框416中的那个晶体管。

栅电极124A、‘漏’电极173A以及‘源’电极175A连同半导体部154A形成第一晶体管Tr1。栅电极124A形成第一晶体管的控制端子，‘漏’电极173A形成接收来自CK路径的驱动功率的第一晶体管的输入端子，并且‘源’电极175A形成驱动由显示区域的驱动栅极线(Gi)限定的电容负载的第一晶体管Tr1的输出端子。NMOS型第一晶体管Tr1的沟道形成在半导体部154A中，并且位于‘漏’电极173A以及间隔开的‘源’电极175A之间。

第一钝化层180a放置在数据导体上，并且第二钝化层180b放置在第一钝化层180a上。当第二钝化层180b可以包括如上所述的无机绝缘材料或者有机绝缘材料时，并且在包括有机绝缘材料情况下，第二钝化层180b的厚度可以约为1.0μm以上，并且更具体地，约为2.0μm以上，但不限于此。此外，第二钝化层180b的介电常数可以约为10以下，并且更具体地，约为3.3以下，但不限于此。

第一钝化层180a以及第二钝化层180b可以包括暴露‘源’电极175A的突起176A的接触孔189a。栅极绝缘层140、第一钝化层180a以及第二钝化层180b可以包括暴露栅极线121的端部129的接触孔189b，以及暴露栅电极124A的突起127A的接触孔187。

升压电容器C1的第一电极199形成在第二钝化层180b上。第一电极199可以包括用于与其他层连接的突起区域199p。突起区域199p可以通过接触孔187与栅电极124A的突起127A物理并且电连接(图15)。

第一电极199可以放置在与上面描述的像素电极191或者共用电极270相同的层。

第三钝化层180c放置在第一电极199上。第三钝化层180c可以具有在几百到几千埃之间的厚度，例如，约，但不限于此。第三钝化层180c可以限定升压电容器(C1)的介电层，如本文中所要描述的。

升压电容器C1的第二电极279放置在薄第三钝化层180c上。第二电极279可以包括用于与其他层连接的突起区域279p。第二电极279的突起区域279p可以通过接触孔189a与‘源’电极175A的突起176A物理且电连接(图14)。此外，第二电极279可以通过接触孔189a以及189b电连接‘源’电极175A的突起176A以及栅极线121的端部129。第一晶体管Tr1可以向与‘源’电极175A连接的栅极线121的端子端129输出栅极信号Gout。

在第一升压电容器电极199放置在与上面描述的像素电极191相同的层的情况下，第二升压电容器电极279可以放置在与共用电极270相同的层，并且在第一电极199放置在与上面描述的共用电极270相同的层的情况下，第二升压电容器电极279可以放置在与像素电极191相同的层。

在示例性实施方式中，示出了其中遮光件220放置在上面板200上的示例，但不限于此。

第一升压电容器电极199以及第二升压电容器电极279的大部分区域彼此重叠，同时具有作为电介质插入其间的薄第三钝化层180c。第一升压电容器电极199以及第二升压电容器电极279形成其中第三钝化层180c作为介电材料形成的电容器C1。特别地，第一电极199以及第二电极279放置在包括于级STi中的至少一个大输出晶体管(Tr1)上面的区域中，以重叠形成大面积晶体管的区域，所述至少一个大输出晶体管(Tr1)。为了稳定地输出栅极信号Gout，需要充分确保电容器C1的相对大的电容，并且根据示例性实施方式，因为电容器C1形成在宽面积晶体管(Tr1)的区域之上，不需要分配用于形成大面积电容器C1的分离区域。相应地，该配置减少被栅极线驱动器400消耗的集成区域，同时允许驱动器400稳定地输出它的栅极信号Gout。同时同样可以充分确保电容器C1的相对大的电容器。相应地，显示设备的外围区域PA的区域可以减小，并且显示面板的总尺寸可以有利地减小。

更具体地，在一个实施方式中，升压电容器C1例如放置在最近的第一晶体管Tr1之上以重叠第一晶体管Tr1，但不限于此。即，电容器C1可以重叠包括在栅极驱动器400的每个级STi中的另一大面积晶体管。

根据本发明的公开的示例性实施方式，第二钝化层180b放置在通过第一电极199和第二电极279配置的电容器C1与电容器C1下面的晶体管之间，以减少施加于晶体管的沟道的偏置。特别地，在第二钝化层180b包括有机层的情况下，可以保持第二钝化层180b的相对介电常数保持为低，例如约10以下(其中，空气具有相对介电常数一)，并且更具体地，如上所述的，约为3.3以下，并且它的厚度可以约为1.0μm以下，并且更具体地，约为2.0μm以上。因而，第二钝化层180b的厚度相对地增加，并且介电常数相对地减少，从而防止放置在电容器C1下面的晶体管的特性由于不希望的电容耦合而劣化。

根据本发明的公开的另一示例性实施方式，形成电容器C1的第一升压电容器电极199以及第二升压电容器电极279的层压(堆叠)位置可以变化(交换)。

除上面描述的图13之外，将参考图16和图17描述显示设备的栅极驱动器的结构。

图16是沿着线XIV-XIV截取的图13的栅极驱动器的截面图，并且图17是沿着线XV-XV截取的图13的栅极驱动器的截面图。

除图13之外，参考图16和17，根据示例性实施方式的显示设备的栅极驱动器几乎与在上面描述的图13至图15中示出的示例性实施方式相同，但是第一电极199以及第二电极279的层压(堆叠)位置已被交换(改变)。即，第二电极279、第三钝化层180c以及第一电极199可以顺次地放置在第二钝化层180b上。

此外，上述示例性实施方式的许多特征和效果同样可以施加于该示例性实施方式。

虽然已结合当前认为是实用示例性实施方式描述了本发明公开，应当理解，本发明不限于公开的实施方式，而相反，旨在覆盖包括在本教导的精神和范围以内的各种修改以及等价配置。

Claims (20)

1.一种显示设备，包括：

显示面板，包括显示区域，在所述显示区域中，多个像素单元被定位在通光基板上，并且其中，非显示外围区域也布置在所述基板上并且邻近所述显示区域；以及

栅极线驱动器，被定位在所述基板上且在所述外围区域中，并且包括晶体管以及电容器，

其中，所述电容器被形成为与所述晶体管重叠，但并不高电容性地耦接至所述晶体管的漏极部，并且其中电容耦合最小化的第一绝缘层至少介于所述晶体管的所述漏极部与层叠的所述电容器之间。

2.根据权利要求1所述的显示设备，其中：

所述第一绝缘层包括有机绝缘材料。

3.根据权利要求2所述的显示设备，其中：

所述电容器包括彼此重叠的第一电极和第二电极，同时第二绝缘层介于所述第一电极与所述第二电极之间。

4.根据权利要求3所述的显示设备，其中：

每个像素单元分别包括各自的开关元件、各自的与所述开关元件连接的像素电极以及各自的被耦接以提供共用电压的共用电极的部分，

所述像素电极和所述共用电极部被定位在所述第一绝缘层的上方，以及

所述像素电极和所述共用电极部为层叠体，一个电极重叠在另一个电极上并且具有介于所述像素电极与所述共用电极部之间的所述第二绝缘层。

5.根据权利要求4所述的显示设备，其中：

所述晶体管包括第一栅电极、第一漏电极以及第一源电极，

所述电容器的所述第一电极与所述第一栅电极连接，以及

所述电容器的所述第二电极与所述第一源电极连接。

6.根据权利要求5所述的显示设备，其中：

所述第一绝缘层包括暴露所述第一栅电极的第一接触孔和暴露所述第一源电极的第二接触孔，

所述电容器的所述第一电极通过所述第一接触孔与所述第一栅电极连接，以及

所述电容器的所述第二电极通过所述第二接触孔与所述第一源电极连接。

7.根据权利要求6所述的显示设备，还包括：

栅极线，向所述像素传送栅极信号，

其中，所述第一绝缘层还包括暴露所述栅极线的端部的第三接触孔，以及

所述第二电极通过所述第三接触孔与所述栅极线的所述端部连接。

8.根据权利要求7所述的显示设备，其中：

所述第一绝缘层的厚度大约为1.0μm以上。

9.根据权利要求8所述的显示设备，其中：

所述第一绝缘层的介电常数大约为10以下。

10.根据权利要求1所述的显示设备，其中：

所述电容器包括彼此重叠的第一电极和第二电极，同时第二绝缘层介于所述第一电极与所述第二电极之间。

11.根据权利要求10所述的显示设备，其中：

每个像素单元分别包括开关元件、与所述开关元件连接的像素电极以及被配置为提供共用电压的共用电极部，

所述像素电极和所述共用电极部被定位在所述第一绝缘层的上方，以及

所述像素电极和所述共用电极彼此重叠，同时所述第二绝缘层介于所述像素电极与所述共用电极部之间。

12.根据权利要求11所述的显示设备，其中：

所述电容器的所述第一电极位于与所述像素电极相同的层，以及

所述电容器的所述第二电极位于与所述共用电极部相同的层。

13.根据权利要求11所述的显示设备，其中：

所述电容器的所述第一电极位于与所述共用电极部相同的层，以及

所述电容器的所述第二电极位于与所述像素电极相同的层。

14.根据权利要求11所述的显示设备，其中：

所述像素电极和所述共用电极部之一包括多个分支电极，并且另一电极与所述多个分支电极重叠。

15.根据权利要求1所述的显示设备，其中：

所述晶体管包括第一栅电极、第一漏电极和第一源电极，

所述电容器的所述第一电极与所述第一栅电极连接，以及

所述电容器的所述第二电极与所述第一源电极连接。

16.根据权利要求15所述的显示设备，其中：

所述第一绝缘层包括暴露所述第一栅电极的第一接触孔和暴露所述第一源电极的第二接触孔，

所述第一电极通过所述第一接触孔与所述第一栅电极连接，以及

所述第二电极通过所述第二接触孔与所述第一源电极连接。

17.根据权利要求16所述的显示设备，还包括：

栅极线，向所述像素传送栅极信号，

其中，所述第一绝缘层还包括暴露所述栅极线的端部的第三接触孔，以及

所述第二电极通过所述第三接触孔与所述栅极线的所述端部连接。

18.根据权利要求1所述的显示设备，其中：

所述第一绝缘层的厚度大约为1.0μm以上。

19.根据权利要求18所述的显示设备，其中：

所述第一绝缘层的介电常数大约为10以下。

20.根据权利要求1所述的显示设备，还包括：

第三绝缘层，被定位在所述第一绝缘层与所述晶体管之间。