CN101295972A - 时钟信号产生电路及半导体装置 - Google Patents

时钟信号产生电路及半导体装置 Download PDF

Info

Publication number
CN101295972A
CN101295972A CNA2008100884948A CN200810088494A CN101295972A CN 101295972 A CN101295972 A CN 101295972A CN A2008100884948 A CNA2008100884948 A CN A2008100884948A CN 200810088494 A CN200810088494 A CN 200810088494A CN 101295972 A CN101295972 A CN 101295972A
Authority
CN
China
Prior art keywords
circuit
clock signal
duty ratio
film
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100884948A
Other languages
English (en)
Other versions
CN101295972B (zh
Inventor
远藤正已
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101295972A publication Critical patent/CN101295972A/zh
Application granted granted Critical
Publication of CN101295972B publication Critical patent/CN101295972B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种时钟信号产生电路及半导体装置，目的如下：在能够进行无线通信的半导体装置中，即使用来产生时钟信号的基准时钟信号根据每个周期而具有不同的频率，也可以产生稳定的时钟信号。本发明的技术要点如下：包括沿检测电路，该电路通过检测输入了的信号的沿产生同步信号、基准时钟信号产生电路，该电路产生基准的时钟信号、计数电路，该电路根据同步信号计数基准时钟信号的上升的沿数、占空比选择电路，该电路根据计数了的值选择时钟信号的占空比、以及分频电路，该电路产生具有所述被选择了的占空比的时钟信号。

Description

时钟信号产生电路及半导体装置
技术领域
本发明涉及产生时钟信号的电路。本发明还涉及安装有所述产生时钟信号的电路的半导体装置。
背景技术
近年来，超小型IC芯片和无线通信用天线彼此组合的半导体装置(也称为RFID标签、无线标签、ID标签、RF标签)引人注目。上述半导体装置可以通过与使用无线通信装置(能够以无线方式进行通信的装置如读写器、便携式电话机或个人计算机等)的发送/接收电路等进行通信信号的收发来非接触地进行数据收发如数据写入或数据读出等。
例如，可以举出流通业界的商品管理作为以无线信号进行数据收发的半导体装置的应用领域。现在，虽然主要通过利用条形码等管理商品，但是由于条形码是以光学方式而被读取的，所以若存在着遮蔽物则有可能不能读取数据。另一方面，在使用无线通信装置来非接触地进行数据收发的方式中，以无线读取半导体装置的数据，因此在无线通信信号经过遮蔽物的情况下，即使存在着遮蔽物也能够读取数据。因此，商品管理被期待着高效化及低成本化。再者，还被期待着广泛地应用于车票、飞机票、自动付款等。通过以无线通信进行数据收发的小型半导体装置来识别并管理人或物体的这种机制被称为RFID(Radio Frequency Identification；射频识别)，作为IT(信息技术)社会的基本技术受到多注目(例如专利文件1)。
专利文件1日本专利申请公开平11-225091号公报
当无线通信装置和半导体装置进行信号收发时，无线通信装置和半导体装置可以分别使用不相同的时钟信号。但是，存在着如下问题：在使用不相同的时钟信号的情况下，从各装置输出的数据与各装置的时钟同步，因此在从无线通信装置输出的接收信号的下降与半导体装置内的时钟的上升同步的情况下，在直到下一接收信号下降为止的期间中，半导体装置的时钟的占空比变化，信号的设定时间、保持时间不一定。
作为产生时钟信号的电路，可举出PLL电路。PLL电路可以通过使用VCO(Voltage Controlled Oscillator；压控振荡器)电路等的电压控制振荡电路控制振荡频率。但是，在将时钟信号产生电路适用于利用外部电源的无源型半导体装置等的情况下，例如被要求省略了VCO电路的低耗电量电路。在使用低耗电量的时钟信号产生电路的情况下，由于耗电量减少，所以难以产生具有固定频率的时钟信号。
在本说明书中，将信号从低电位向高电位变化称为上升，并将信号从高电位向低电位变化称为下降。
在本说明书中，将上升时或下降时的电位的变化点称为沿(edge)。
下面，说明已知的时钟信号产生方法。在从无线通信装置等的外部电路发送到半导体装置的具有一定间隔的周期的同步信号的期间中，使用计数电路等计数从环形振荡器等的基准时钟信号产生电路输出的基准时钟信号的沿数，而且，基于通过使用分频电路等将计数了的值除以为了产生具有预定脉冲数的时钟信号而需要的数目来得到的值，产生时钟信号。此时，将计数了的值除以所述数目来得到的余数是不产生时钟信号的期间，各时钟信号的前半周期和后半周期根据计数值而具有其长短不相同的Low期间。
这里，一个周期指的是如下期间：在同步信号中，将初期状态设定为High状态，从第N(N是自然数)下降到第N+1下降的期间。
在本说明书中，High状态表示信号的上升状态，而Low状态表示信号的下降状态。
再者，参照图11的时序图说明现有的时钟信号产生电路的工作。
首先，通过使用来自基准时钟信号产生电路的基准时钟信号2101及同步信号2102，使用计数电路计数同步信号2102的一个周期中的基准时钟信号2101的沿数。
计数值2103是通过计数基准时钟信号2101的沿数并根据同步信号2102将计数值复位而得到的值。
第一时钟信号2104及第二时钟信号2105是根据计数值而产生的两相时钟信号。此时，第一时钟信号2104和第二时钟信号2105的占空比为1∶3。期间2004是第一时钟信号2104处于High状态的期间(以下称为High期间)，而期间2005是第一时钟信号2104处于Low状态的期间(以下称为Low期间)。另外，关于占空比为1∶3，1相当于期间2004，而3相当于期间2005。如上所述，第一时钟信号2104和第二时钟信号2105的占空比为1∶3，但是在分频时产生余数的Low期间，因此在每个周期中，各Low期间的长短不相同。
另外，控制信号2106是基于第一时钟信号2104及第二时钟信号2105而产生的信号，将初期状态设定为Low状态，根据第一时钟信号2104的上升而处于High状态，并根据第二时钟信号2105的上升而处于Low状态。此时，基于第一时钟信号2104及第二时钟信号2105而产生的控制信号2106的第N(N是自然数)周期为2009，而第N+1周期为2010。
如图11所示，基于第一时钟信号2104及第二时钟信号2105而产生的控制信号2106在信号周期2009和信号周期2010中具有不相同的频率。此时，信号周期2010中的Low期间2007是信号周期2009中的Low期间2006的1.75倍。
如上所述，所产生的时钟信号是在每个周期中各Low期间的差异大的信号，因此当使用根据时钟信号而产生的控制信号使电路工作时，难以进行准确的工作。
发明内容
鉴于上述问题，本发明的目的在于提供一种时钟信号产生电路，其中即使在各周期中基准时钟信号的频率变化也能够产生在期间中变化少的时钟信号。
为了达到上述目的，本发明是根据接收信号的频率选择最合适的占空比来产生时钟信号的时钟信号产生电路。
具体地说，本发明之一是一种时钟信号产生电路，包括：沿检测电路，该电路检测输入了的信号的沿；基准时钟信号产生电路，该电路产生基准时钟信号；计数电路，该电路根据从沿检测电路输入了的信号计数基准时钟信号的沿数；占空比选择电路，该电路根据在计数电路中的基准时钟信号的计数值选择预定的占空比；以及分频电路，该电路对基准时钟信号进行分频，来产生具有被占空比选择电路选择的占空比的时钟信号。
本发明之一是一种时钟信号产生电路，包括：沿检测电路，该电路检测输入了的信号的沿；基准时钟信号产生电路，该电路产生基准时钟信号；计数电路，该电路根据从沿检测电路输入了的信号计数基准时钟信号的沿数；占空比选择电路，该电路根据在计数电路中的基准时钟信号的计数值选择第一及第二占空比；以及分频电路，该电路对基准时钟信号进行分频，来产生具有被占空比选择电路选择的第一占空比的第一时钟信号、以及具有被占空比选择电路选择的第二占空比的第二时钟信号。
在本发明中，还可以采用如下结构：占空比选择电路包括存储部、以及占空比选择部，其中该存储部存储多个占空比的数据，而该占空比选择部判定从计数电路输入了的计数值，并根据计数值从存储部选出一个占空比的数据，来将它输出到分频电路。
在本发明中，还可以采用如下结构：沿检测电路是组合计数电路、锁存电路、NOT电路、AND电路、OR电路、NAND电路、NOR电路、EXOR电路及EX-NOR电路中的任何电路的。
本发明之一是具有上述时钟信号产生电路的半导体装置，包括：RF电路，该电路能够进行信号收发，并通过使用所接收的信号产生电源电压；以及逻辑电路，该电路通过使用时钟信号产生电路所产生的时钟信号进行计算处理。
根据本发明的时钟信号产生电路，即使基准时钟信号的频率变化也可以产生在一个周期中变化少的时钟信号。
附图说明
图1是根据本发明的时钟信号产生电路的框图；
图2是根据实施方式1的时钟信号产生电路的工作的流程图；
图3是根据实施方式1的时钟信号产生电路的工作的各信号的时序图；
图4是根据实施方式1的时钟信号产生电路的工作的各信号的时序图；
图5是根据实施方式1的时钟信号产生电路的工作的各信号的时序图；
图6是根据实施方式1的时钟信号产生电路的工作的各信号的时序图；
图7是根据实施方式2的时钟信号产生电路的工作的各信号的时序图；
图8是根据实施方式2的时钟信号产生电路的工作的各信号的时序图；
图9是根据实施方式2的时钟信号产生电路的工作的各信号的时序图；
图10是根据实施方式2的时钟信号产生电路的工作的各信号的时序图；
图11是现有的时钟信号产生电路的工作的时序图；
图12是根据实施方式3的具有本发明的时钟信号产生电路的半导体装置的框图；
图13A至13D是表示根据实施方式4的具有本发明的时钟信号产生电路的半导体装置的制造方法的截面图；
图14A至14C是表示根据实施方式4的具有本发明的时钟信号产生电路的半导体装置的制造方法的截面图；
图15A和15B是表示根据实施方式4的具有本发明的时钟信号产生电路的半导体装置的制造方法的截面图；
图16A至16C是表示根据实施方式5的具有本发明的时钟信号产生电路的半导体装置的制造方法的截面图；
图17A至17C是表示根据实施方式5的具有本发明的时钟信号产生电路的半导体装置的制造方法的截面图；
图18A和18B是表示根据实施方式5的具有本发明的时钟信号产生电路的半导体装置的制造方法的截面图；
图19A至19F是表示根据实施方式6的具有本发明的时钟信号产生电路的半导体装置的使用例子的图。
具体实施方式
下面，参照附图说明本发明的实施方式。注意，本发明不局限于下述说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是，其方式和详细内容可以在不脱离本发明的宗旨及其范围的情况下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下述实施方式所记载的内容中。
实施方式1
在本实施方式中，说明本发明的时钟信号产生电路的结构及工作。
首先，参照图1说明本发明的时钟信号产生电路的结构。
如图1所示，半导体装置100包括A/D转换电路101、时钟信号产生电路102、以及逻辑电路103。
A/D转换电路101具有将从外部如无线通信装置等接收的模拟数据信号转换成数字数据信号的功能。
时钟信号产生电路102包括沿检测电路104、基准时钟信号产生电路105、计数电路106、占空比选择电路107、以及分频电路108。
沿检测电路104电连接到A/D转换电路101及计数电路106，计数电路106电连接到沿检测电路104、基准时钟信号产生电路105及占空比选择电路107，并且占空比选择电路107电连接到A/D转换电路101、基准时钟信号产生电路105、计数电路106及分频电路108。另外，基准时钟信号产生电路105电连接到计数电路106、占空比选择电路107及分频电路108。
沿检测电路104是检测接收信号的沿的电路。作为沿检测电路104，可以组合计数电路、锁存电路、NOT电路、AND电路、OR电路、NAND电路、NOR电路、EXOR电路及EX-NOR电路等的判定电路中的任何电路。
基准时钟信号产生电路105具有产生基准时钟信号112的功能，该基准时钟信号112具有预定频率并用来产生时钟信号115。例如，可以使用环形振荡器等作为基准时钟信号产生电路105。
计数电路106计数基准时钟信号112中的沿数，根据从沿检测电路104输入的同步信号111将计数了的值复位，并将所产生的计数值的数据信号输出到占空比选择电路107。
占空比选择电路107具有根据计数电路106的计数值选择预定的占空比的功能。具体地说，占空比选择电路107包括存储有多个占空比数据的存储部、以及根据计数电路106的计数值而从多个占空比数据中选择占空比的占空比选择部。
分频电路108具有根据基准时钟信号产生电路105所产生的基准时钟信号112、以及被占空比选择电路107选择的占空比数据而产生时钟信号的功能。
逻辑电路103根据输入了的时钟信号而产生控制信号。逻辑电路103根据控制信号进行工作。
下面，参照图1及图2说明本实施方式的时钟信号产生电路的工作。
首先，作为转换处理201，通过使用A/D转换电路101将从无线通信装置等输入的模拟信号109转换成数字信号110，并将数字信号110输出到沿检测电路104。
接着，作为沿检测处理202，通过使用沿检测电路104检测输入了的数字信号110的沿，产生同步信号111，并将它输出到计数电路106。此时，在不能检测沿的情况下，作为再转换处理203，对计数电路106的值进行计数，再次使用A/D转换电路101将模拟信号转换成数字信号。
然后，作为计数处理204，通过使用计数电路106计数从基准时钟信号产生电路105输入的基准时钟信号112的沿数。再者，根据从沿检测电路104输入的同步信号111将计数电路106的计数值复位，并将从计数开始到复位的计数值的数据信号输出到占空比选择电路107。
接下来，作为计数值判定处理205，通过使用占空比选择电路107判定从计数电路106输入的计数值，根据判定了的计数值从多个占空比的信号波形的数据中选择预定的占空比数据，并将它作为所述占空比的信号波形的数据信号输出到分频电路108。注意，在本实施方式中，说明计数值为7至10的任一情况。在计数值是判定用设定值以外的情况下，不能在占空比选择电路107中设定占空比，因此作为再转换处理206，再次在A/D转换电路101中将模拟信号转换成数字信号。
接着，作为时钟信号产生处理207，通过使用分频电路108根据输入了的信号波形的数据信号对基准时钟信号112进行分频，产生具有预定的占空比及沿数的时钟信号115，来将它输出到逻辑电路103。
最后，作为控制信号产生处理208，通过使用逻辑电路103产生根据输入了的时钟信号115的第N(N是自然数)上升而处于High状态，并根据第N+1上升而处于Low状态的控制信号。通过使用所述控制信号，使逻辑电路103内的各电路工作。
注意，在本实施方式中，说明了计数值为7至10的任一情况。但是在其他数值的情况下，通过改变预先存储在占空比选择电路107中的数据，可以应用本实施方式的时钟信号产生电路。
下面，参照图3至图6说明在本实施方式的时钟信号产生电路中根据各计数值而产生的信号的时序。在图3至图6中，示出基准时钟信号112、同步信号111、计数值113、时钟信号115、以及控制信号118的时序。
图3示出在计数电路106中计数值为7的情况。
在计数值为7的情况下，按照一种数据，即根据计数值在占空比选择电路107中选择的占空比的信号波形的数据，产生时钟信号115。此时，时钟信号115的占空比(High期间404和Low期间405的比)是1∶3。
控制信号118是在逻辑电路103中产生的，并根据时钟信号115的第N(N是自然数)上升的时序而处于High状态，并根据第N+1上升的时序而处于Low状态。此时，控制信号118的第N(N是自然数)信号周期409的Low期间406和第N+1信号周期410的Low期间407具有相同的长短。
图4示出在计数电路106中计数值为8的情况。
在计数值为8的情况下，按照一种数据，即根据计数值在占空比选择电路107中选择的占空比的信号波形的数据，产生时钟信号115。此时，时钟信号115的占空比(High期间504和Low期间505的比)是1∶3。
控制信号118是在逻辑电路103中产生的，并根据时钟信号115的第N(N是自然数)上升的时序而处于High状态，并根据第N+1上升的时序而处于Low状态。此时，控制信号118的第N(N是自然数)信号周期509的Low期间506和第N+1信号周期510的Low期间507具有相同的长短。
图5示出在计数电路106中计数值为9的情况。
在计数值为9的情况下，按照一种数据，即根据计数值在占空比选择电路107中选择的占空比的信号波形的数据，产生时钟信号115。此时，时钟信号115的占空比(High期间604和Low期间605的比)是1∶4。
控制信号118是在逻辑电路103中产生的，并根据时钟信号115的第N(N是自然数)上升的时序而处于High状态，并根据第N+1上升的时序而处于Low状态。此时，控制信号118的第N(N是自然数)信号周期609的Low期间606和第N+1信号周期610的Low期间607具有相同的长短。
图6示出在计数电路106中计数值为10的情况。
在计数值为10的情况下，按照一种数据，即根据计数值在占空比选择电路107中选择的占空比的信号波形的数据，产生时钟信号115。此时，时钟信号115的占空比(High期间704和Low期间705的比)是1∶4。
控制信号118是在逻辑电路103中产生的，并根据时钟信号115的第N(N是自然数)上升的时序而处于High状态，并根据第N+1上升的时序而处于Low状态。此时，控制信号118的第N(N是自然数)信号周期709的Low期间706和第N+1信号周期710的Low期间707具有相同的长短。
如上所述，通过使用本实施方式的时钟信号产生电路，即使不具有固定的计数值也可以在占空比选择电路中根据各计数值选择最合适占空比，来产生时钟信号。因此，即使在基准时钟信号的频率变化的情况下，也可以产生一周期间的各Low期间的长短差异小的最合适时钟信号。另外，通过使用上述时钟信号，能够以更准确的时序进行各电路的工作，因此可以抑制不正常工作。
再者，可以将用来产生时钟信号的基准时钟信号的频率设定为低频率，并可以使用低耗电量的基准时钟信号产生电路，因此可以降低耗电量。
实施方式2
在本实施方式中，说明通过使用在产生多个时钟信号时的时钟信号产生电路来产生两相时钟信号的情况。电路结构的框图与实施方式1的图1相同，因而援引实施方式1所述的内容。
下面，参照图1及图2说明本实施方式的时钟信号产生电路的工作。
首先，作为转换处理201，通过使用A/D转换电路101将从无线通信装置等输入的模拟信号转换成数字信号，并将数字信号输出到沿检测电路104。
接着，作为沿检测处理202，通过使用沿检测电路104检测输入了的数字信号的沿，产生同步信号111，并将它输出到计数电路106。此时，在不能检测沿的情况下，作为再转换处理203，对计数电路106的值进行计数，再次使用A/D电路101将模拟信号转换成数字信号。
然后，作为计数处理204，通过使用计数电路106计数从基准时钟信号产生电路105输入的基准时钟信号112的沿数。再者，根据从沿检测电路104输入的同步信号111将计数电路106的计数值复位，并将从计数开始到复位的计数值的数据信号输出到占空比选择电路107。
接下来，作为计数值判定处理205，通过使用占空比选择电路107判定从计数电路106输入的计数值，根据判定了的计数值从多个占空比的信号波形的数据中选择预定的占空比数据，并将它作为所述占空比的信号波形的数据信号114输出到分频电路108。注意，在本实施方式中，说明计数值为7至10的任一情况。在计数值是判定用设定值以外的情况下，不能在占空比选择电路107中设定占空比，因此作为再转换处理206，再次在A/D转换电路101中将模拟信号转换成数字信号。
接着，作为时钟信号产生处理207，通过使用分频电路108根据输入了的信号波形的数据信号114对基准时钟信号112进行分频，产生具有预定的占空比及沿数的时钟信号115。在本实施方式中，所产生的时钟信号115是第一时钟信号和其沿位置与第一时钟信号不相同的第二时钟信号的两相时钟信号，并将所产生的第一时钟信号和第二时钟信号输出到逻辑电路103。
最后，作为控制信号产生处理208，通过使用逻辑电路103产生根据输入了的第一时钟信号的第N(N是自然数)上升而处于High状态，并根据第二时钟信号的第N(N是自然数)上升而处于Low状态的控制信号。通过使用所述控制信号，使逻辑电路103内的各电路工作。
注意，在本实施方式中，说明了计数值为7至10的任一情况。但是在其他计数值的情况下，通过改变预先存储在占空比选择电路107中的数据，可以应用本实施方式的时钟信号产生电路来产生时钟信号。
下面，参照图7至图10说明在本实施方式的时钟信号产生电路中根据各计数值而产生的信号的时序。在图7至图10中，示出基准时钟信号112、同步信号111、计数值113、第一时钟信号116、第二时钟信号117、以及控制信号118的时序。
图7示出在计数电路中计数值为7的情况。
在计数值为7的情况下，按照一种数据，即根据计数值在占空比选择电路107中选择的第一及第二占空比的信号波形的数据，产生第一时钟信号116和第二时钟信号117。此时，第一时钟信号116的第一占空比(High期间804和Low期间805的比)是1∶3，而第二时钟信号117的第二占空比也是1∶3。
控制信号118是在逻辑电路103中产生的，并根据第一时钟信号116的第N(N是自然数)上升的时序而处于High状态，并根据第二时钟信号117的第N(N是自然数)上升的时序而处于Low状态。此时，控制信号118的第N(N是自然数)信号周期809和第N+1信号周期810相同。
图8示出在计数电路106中计数值为8的情况。
在计数值为8的情况下，按照一种数据，即根据计数值在占空比选择电路107中选择的第一及第二占空比的信号波形的数据，产生第一时钟信号116和第二时钟信号117。此时，第一时钟信号116的第一占空比(High期间904和Low期间905的比)是1∶3，而第二时钟信号117的第二占空比也是1∶3。
控制信号118是在逻辑电路103中产生的，并根据第一时钟信号116的第N(N是自然数)上升的时序而处于High状态，并根据第二时钟信号117的第N(N是自然数)上升的时序而处于Low状态。此时，控制信号118的第N(N是自然数)信号周期909和第N+1信号周期910不相同，信号周期910中的Low期间907是信号周期909中的Low期间906的1.25倍。
图9示出在计数电路106中计数值为9的情况。
按照一种数据，即根据计数值在占空比选择电路107中选择的第一及第二占空比的信号波形的数据，产生第一时钟信号116和第二时钟信号117。此时，第一时钟信号116的第一占空比(High期间1004和Low期间1005的比)是1∶4，而第二时钟信号117的第二占空比也是1∶4。
控制信号118是在逻辑电路103中产生的，并根据第一时钟信号116的第N(N是自然数)上升的时序而处于High状态，并根据第二时钟信号117的第N(N是自然数)上升的时序而处于Low状态。此时，控制信号118的第N(N是自然数)信号周期1009中的Low期间1006和第N+1信号周期1010中的Low期间1007相同。
图10示出在计数电路106中计数值为10的情况。
在计数值为10的情况下，按照一种数据，即根据计数值在占空比选择电路107中选择的第一及第二占空比的信号波形的数据，产生第一时钟信号116和第二时钟信号117。此时，第一时钟信号116的第一占空比(High期间1104和Low期间1105的比)是1∶4，而第二时钟信号117的第二占空比是1∶4。
控制信号118是在逻辑电路103中产生的，并根据第一时钟信号116的第N(N是自然数)上升的时序而处于High状态，并根据第二时钟信号117的第N(N是自然数)上升的时序而处于Low状态。此时，控制信号118的第N(N是自然数)信号周期1109和第N+1信号周期1110不相同，信号周期1110中的Low期间1107是信号周期1109中的Low期间1106的1.25倍。
如上所述，通过使用本实施方式的时钟信号产生电路，即使不具有固定的计数值也可以在占空比选择电路中根据各计数值选择最合适的占空比，来产生时钟信号。因此，即使在基准时钟信号的频率变化的情况下，也可以产生一周期间的各Low期间的长短差异小的最合适时钟信号。
另外，在产生两相以上的多个时钟信号的情况下，可以控制Hi gh期间及Low期间双方。为此，通过使用上述时钟信号，能够以更准确的时序进行各电路的工作，而可以抑制不正常工作。
再者，可以将用来产生时钟信号的基准时钟信号的频率设定为低频率，并可以使用低耗电量的基准时钟信号产生电路，因此可以降低耗电量。
实施方式3
在本实施方式中，说明具有上述实施方式1或实施方式2所示的时钟信号产生电路的半导体装置。
图12表示本实施方式的半导体装置的结构。半导体装置3000由RF电路3001、时钟信号产生电路3002、逻辑电路3003、以及天线部3018中的天线3017构成。注意，虽然在图12中未图示，但是半导体装置3000通过天线3017与无线通信装置等的外部电路进行无线信号的收发。
下面，说明各电路的结构。RF电路3001包括电源电路3004、解调电路3005、以及调制电路3006。时钟信号产生电路3002包括分频电路3007、占空比选择电路3008、计数电路3009、以及基准时钟信号产生电路3019。逻辑电路3003包括控制器3013、CPU(也称为中央处理单元)3010、ROM(只读存储器)3011、RAM(随机存取存储器)3012。
控制器3013具有CPU接口3014、RF接口3015、以及存储控制器3016。
在RF电路3001中，电源电路3004由整流电路和保持电容器构成，并具有产生电源电压来将它提供给其他电路的功能。解调电路3005由整流电路和LPF(低通滤波器)构成，并具有从通信信号抽出指令和数据的功能。调制电路3006具有调制发送数据的功能，而且调制了的数据以发送信号的方式从天线3017被发送。
接着，说明本实施方式的半导体装置的工作。首先，使用半导体装置3000接收从外部通信装置发送的接收信号。接收信号在解调电路3005中被解调之后，输入到在控制器3013的RF接口3015中。输入到RF接口3015中的接收信号通过CPU接口3014被CPU3010进行计算处理。此外，使用输入到RF接口3015中的接收信号来通过存储控制器3016对ROM3011、RAM3012进行访问。
而且，在进行CPU3010的计算处理、ROM3011、RAM3012中的数据输入及输出之后，生成发送数据，由调制电路3006调制，且将发送信号从天线3017发送到通信装置中。
如上所述，通过使用具有本发明的时钟信号产生电路的半导体装置，即使在基准时钟信号的频率变化的情况下，也可以与其变化相应地产生最合适的时钟信号。由此，能够以更准确的时序进行半导体装置中的根据时钟信号的各电路工作，而可以抑制不正常工作。
再者，本发明的半导体装置可以将用来产生时钟信号的基准时钟信号的频率设定为低频率，并可以使用低耗电量的基准时钟信号产生电路，因此可以降低耗电量。
实施方式4
在本实施方式中，说明上述实施方式所示的半导体装置的制造方法的一个例子。在本实施方式中，说明在同一衬底上设置包括天线电路的半导体装置的例子。
首先，如图13A所示，在衬底1901的一个表面上夹着绝缘膜1902形成剥离层1903，接着，层叠形成用作基底膜的绝缘膜1904和半导体膜1905(例如，包含非晶硅的膜)。此外，绝缘膜1902、剥离层1903、绝缘膜1904、以及半导体膜1905可以连续形成。
衬底1901是选自玻璃衬底、石英衬底、陶瓷衬底、金属衬底(例如，不锈钢衬底等)或Si衬底等的半导体衬底等中的衬底。另外，可以选择聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)或丙烯等的塑料衬底。此外，在本实施方式的半导体装置的制造方法中，剥离层1903夹着绝缘膜1902设置在衬底1901的整个面上，但是，根据需要，也可以在衬底1901的整个面上设置剥离层之后通过光刻法选择性地提供。
作为绝缘膜1902、绝缘膜1904，可以通过CVD法或溅射法等，使用氧化硅、氮化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等的材料来形成。例如，当将绝缘膜1902及绝缘膜1904分别作为两层结构时，优选作为第一层绝缘膜形成氮氧化硅膜并且作为第二层绝缘膜形成氧氮化硅膜。此外，也可以作为第一层绝缘膜形成氮化硅膜并且作为第二层绝缘膜形成氧化硅膜。绝缘膜1902用作防止杂质元素从衬底1901混入到剥离层1903或形成在其上的元件的阻挡层，而绝缘膜1904用作防止杂质元素从衬底1901、剥离层1903混入到形成在其上的元件的阻挡层。这样，通过形成作为阻挡层发挥功能的绝缘膜1902、1904可以防止来自衬底1901的Na等碱金属和碱土金属、来自剥离层1903的杂质元素给形成在其上的元件造成不良影响。此外，在使用石英衬底作为衬底1901的情况下，也可以省略绝缘膜1902及1904。
作为剥离层1903，可以使用金属膜或金属膜和金属氧化膜的叠层结构等。作为金属膜，可以使用由选自钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇、以及铱中的元素或以上述元素为主要成分的合金材料或化合物材料等构成的膜的单层结构或叠层结构而形成。另外，可以通过溅射法或各种CVD法如等离子体CVD法等而形成上述材料。作为金属膜和金属氧化膜的叠层结构，在形成上述金属膜之后，可以进行在氧气氛中或在N2O气氛中的等离子体处理、在氧气氛中或在氧化氮气氛中的加热处理，以在金属膜的表面上设置该金属膜的氧化物或氧氮化物。例如，在通过溅射法或CVD法等形成钨膜作为金属膜的情况下，通过对钨膜进行等离子体处理，可以在钨膜的表面上形成由钨氧化物构成的金属氧化膜。除此以外，例如，在形成金属膜(如钨)之后，可以在该金属膜上通过溅射法形成氧化硅等的绝缘膜，并进行等离子体处理或加热处理，来在金属膜和绝缘膜之间形成金属氧化物(例如，在钨上形成钨氧化物)。除了金属氧化膜以外，还可使用金属氮化物或金属氧氮化物。在此情况下，可以在氮气分中或在氮和氧的气氛中对金属膜进行等离子体处理、加热处理。
通过溅射法、LPCVD法、等离子体CVD法等，以25nm以上200nm以下(优选为30nm以上150nm以下)的厚度形成半导体膜1905。
接下来，如图13B所示，对半导体膜1905照射激光束来进行晶化。此外，也可以通过将激光束的照射以及利用RTA或退火炉的热晶化法、使用有助于晶化的金属元素的热晶化法进行组合的方法等进行半导体膜1905的晶化。之后，将获得的结晶半导体膜蚀刻为所希望的形状来形成结晶半导体膜1905a至1905f，并覆盖该半导体膜1905a至1905f地形成栅极绝缘膜1906。
作为栅极绝缘膜1906，通过CVD法或溅射法等使用氧化硅、氮化硅、氧氮化硅、氮氧化硅等的材料来形成。例如，当将栅极绝缘膜1906作为两层结构时，优选作为第一层绝缘膜形成氧氮化硅膜并且作为第二层绝缘膜形成氮氧化硅膜。另外，也可以作为第一层绝缘膜形成氧化硅膜并且作为第二层绝缘膜形成氮化硅膜。
以下，简单地说明结晶半导体膜1905a至1905f的制造工序的一个例子。首先，通过等离子体CVD法形成50nm以上60nm以下厚的非晶半导体膜。接着，将包含作为促进晶化的金属元素的镍的溶液保持在非晶半导体膜上，然后对非晶半导体膜进行脱氢处理(在500℃下，一个小时)和热晶化处理(在550℃下，四个小时)，来形成结晶半导体膜。然后，照射激光束，并通过使用光刻法形成结晶半导体膜1905a至1905f。此外，也可以只通过照射激光束而不进行使用促进晶化的金属元素的热晶化，来使非晶半导体膜晶化。
作为用来晶化的激光振荡器，可以使用连续振荡激光束(CW激光束)或脉冲振荡激光束(脉冲激光束)。这里，作为激光束可以采用从如下激光器的一种或多种激光器中振荡的激光束，即Ar激光器、Kr激光器、受激准分子激光器等的气体激光器、将在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、铜蒸气激光器、以及金蒸气激光器。通过照射这种激光束的基波以及这些基波的二次谐波到四次谐波的激光束，可以获得大粒径的晶体。例如，可以使用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。此时，需要大约0.01MW/cm2以上100MW/cm2以下(优选为0.1MW/cm2以上10MW/cm2以下)的激光功率密度。而且，以大约10cm/sec以上2000cm/sec以下的扫描速度照射。此外，将在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器、Ar离子激光器、或者Ti：蓝宝石激光器可以进行连续振荡，可以通过锁模等以1OMHz以上的振荡频率进行脉冲振荡。当使用10MHz以上的振荡频率来使激光束振荡时，在半导体膜从被激光熔化到凝固的期间中，对半导体膜照射下一个脉冲。因此，由于不同于使用振荡频率低的脉冲激光的情况，可以在半导体膜中连续地移动固相和液相的界面，所以可以获得沿扫描方向连续生长的晶粒。
此外，也可以通过对半导体膜1905a至1905f进行高密度等离子体处理来使表面氧化或氮化，以形成栅极绝缘膜1906。例如，通过引入了稀有气体如He、Ar、Kr、Xe等和氧、氧化氮、氨、氮、氢等的混合气体的等离子体处理，形成栅极绝缘膜1906。在此情况下，通过引入微波进行等离子体的激发时，可以产生低电子温度且高密度的等离子体。可以通过使用由该高密度等离子体产生的氧自由基(也有含有OH自由基的情况)或氮自由基(也有含有NH自由基的情况)，使半导体膜的表面氧化或氮化。
通过使用了上述高密度等离子体的处理，厚度为1nm以上20nm以下，典型地为5nm以上10nm以下的绝缘膜形成于半导体膜上。由于在此情况下的反应为固相反应，因此可以使该绝缘膜和半导体膜的界面态密度极低。由于上述高密度等离子体处理直接使半导体膜(晶体硅或多晶硅)氧化(或氮化)，所以可以使所形成的绝缘膜的厚度不均匀性极为低。再者，由于在晶体硅的晶界中也不会进行强烈的氧化，所以成为非常优选的状态。换句话说，通过在此所示的高密度等离子体处理使半导体膜的表面固相氧化，来可以形成具有良好的均匀性且界面态密度低的绝缘膜而不会在晶界中引起异常的氧化反应。
作为栅极绝缘膜1906，既可仅仅使用通过高密度等离子体处理形成的绝缘膜，又可在该绝缘膜上通过利用了等离子体或热反应的CVD法将氧化硅、氧氮化硅或氮化硅的任一或多个绝缘膜堆积并层叠。在任何情况下，将通过高密度等离子体形成的绝缘膜包含于栅极绝缘膜的一部分或全部而形成的晶体管可以降低特性不均匀性。
此外，一边对半导体膜照射连续振荡激光束或以10MHz以上的频率振荡的激光束，一边向一个方向扫描来晶化而获得的半导体膜1905a至1905f具有其晶体沿该激光束的扫描方向成长的特征。当使扫描方向与沟道长度方向(形成沟道形成区域时载流子流动的方向)一致地配置晶体管，并且组合上述栅极绝缘膜1906时，可以获得特性不均匀性低且电场效应迁移率高的晶体管。
接着，在栅极绝缘膜1906上层叠形成第一导电膜和第二导电膜。在此，第一导电膜通过CVD法或溅射法等以20nm以上100nm以下的厚度而形成。第二导电膜以100nm以上400nm以下的厚度而形成。作为第一导电膜和第二导电膜，可以采用选自钽、钨、钛、钼、铝、铜、铬和铌等中的元素或以这些元素为主要成分的合金材料或化合物材料而形成。或者，可以采用掺杂了磷等杂质元素的多晶硅为代表的半导体材料而形成第一导电膜和第二导电膜。作为第一导电膜和第二导电膜的组合的实例，可以举出氮化钽膜和钨膜、氮化钨膜和钨膜、或者氮化钼膜和钼膜等。由于钨和氮化钽具有高耐热性，因此在形成第一导电膜和第二导电膜之后，可以进行用于热激活的加热处理。此外，在不是两层结构而是三层结构的情况下，优选采用钼膜、铝膜和钼膜的叠层结构。
接着，利用光刻法形成由抗蚀剂构成的掩模，并且进行蚀刻处理以形成栅电极和栅极线，从而在半导体膜1905a至1905f的上方形成栅电极1907。在此，示出了通过采用第一导电膜1907a和第二导电膜1907b的叠层结构形成栅电极1907的例子。
接着，如图13C所示，以栅电极1907为掩模，通过离子掺杂法或离子注入法对半导体膜1905a至1905f以低浓度添加赋予n型的杂质元素，然后通过光刻法选择性地形成由抗蚀剂构成的掩模，以高浓度添加赋予p型的杂质元素。作为呈现n型的杂质元素，可以使用磷、砷等。作为呈现p型的杂质元素，可以使用硼、铝、镓等。在此，使用磷作为赋予n型的杂质元素，以1×1015/cm3以上1×1019/cm3以下的浓度选择性地引入到半导体膜1905a至1905f，以形成呈现n型的杂质区域1908。此外，使用硼作为赋予p型的杂质元素，以1×1019/cm3以上1×1020/cm3以下的浓度选择性地引入到半导体膜1905c、1905e，以形成呈现p型的杂质区域1909。
接着，覆盖栅极绝缘膜1906和栅电极1907地形成绝缘膜。通过等离子体CVD法或溅射法等以单层或叠层方式形成含有无机材料如硅、硅的氧化物或硅的氮化物的膜、以及含有有机材料如有机树脂等的膜的一种或多种，从而形成绝缘膜。接着，通过以垂直方向为主体的各向异性蚀刻选择性地蚀刻绝缘膜，从而形成与栅电极1907的侧面接触的绝缘膜1910(也称为侧壁)。绝缘膜1910用作当形成LDD(轻掺杂漏)区域时的掺杂用掩模。
接着，将通过光刻法形成的由抗蚀剂构成的掩模、栅电极1907及绝缘膜1910用作掩模，对半导体膜1905a、1905b、1905d、1905f以高浓度添加赋予n型的杂质元素，以形成呈现n型的杂质区域1911。在此，使用磷作为赋予n型的杂质元素，以1×1019/cm3以上1×1020/cm3以下的浓度选择性地引入到半导体膜1905a、1905b、1905d、1905f，以形成呈现比杂质区域1908更高浓度的n型的杂质区域1911。
通过上述工序，如图13D所示，形成n沟道型薄膜晶体管1900a、1900b、1900d、1900f和p沟道型薄膜晶体管1900c、1900e。
在薄膜晶体管1900a中，沟道形成区域形成在与栅电极1907重叠的半导体膜1905a的区域中，形成源区或漏区的杂质区域1911形成在不与栅电极1907及绝缘膜1910重叠的区域中，而低浓度杂质区域(LDD区域)形成在与绝缘膜1910重叠的区域，即沟道形成区域和杂质区域1911之间。此外，薄膜晶体管1900b、1900d、1900f也同样形成有沟道形成区域、低浓度杂质区域、以及杂质区域1911。
在薄膜晶体管1900c中，沟道形成区域形成在与栅电极1907重叠的半导体膜1905c的区域中，形成源区或漏区的杂质区域1909形成在不与栅电极1907重叠的区域中。此外，薄膜晶体管1900e也同样形成有沟道形成区域以及杂质区域1909。此外，这里，虽然在薄膜晶体管1900c及1900e中未设置LDD区域，但是既可采用在薄膜晶体管1900c及1900e中设置LDD区域的结构，又可采用在薄膜晶体管1900a、1900b中不设置LDD区域的结构。
接下来，如图14A所示，以单层或叠层的方式形成绝缘膜以覆盖半导体膜1905a至1905f、栅电极1907等，并且在该绝缘膜上形成导电膜1913，该导电膜1913的一部分与形成薄膜晶体管1900a至1900f的源区或漏区的杂质区域1909、1911接触。绝缘膜通过CVD法、溅射法、SOG法、液滴喷出法、或丝网印刷法等使用硅的氧化物及硅的氮化物等的无机材料、聚酰亚胺、聚酰胺、苯并环丁烯、丙烯、环氧等的有机材料、硅氧烷材料的任何一种或多种，以单层或叠层的方式形成。在此，以两层的方式设置所述绝缘膜，分别形成氮氧化硅膜和氧氮化硅膜作为第一层绝缘膜1912a和第二层绝缘膜1912b。此外，导电膜1913用作半导体膜1905a至1905f的源电极或漏电极。
此外，优选在形成绝缘膜1912a、1912b之前，或者在形成绝缘膜1912a、1912b中的一个或多个薄膜之后，进行用于恢复半导体膜的结晶性、使添加到半导体膜中的杂质元素活性化、或者使半导体膜氢化的加热处理。作为加热处理，优选适用热退火法、激光退火法、或者RTA法等。
通过CVD法或溅射法等，使用选自铝、钨、钛、钽、钼、镍、铂、铜、金、银、锰、钕、碳、硅中的元素、或者以这些元素为主要成分的合金材料或化合物材料以单层或叠层的方式形成导电膜1913。以铝为主要成分的合金材料例如相当于以铝为主要成分且含有镍的材料、或者以铝为主要成分且含有碳和硅中的一者或两者与镍的合金材料。作为导电膜1913，例如优选使用由阻挡膜、铝硅(Al-Si)膜和阻挡膜组成的叠层结构、或者由阻挡膜、铝硅膜、氮化钛膜和阻挡膜组成的叠层结构。此外，阻挡膜相当于由钛、钛的氮化物、钼或钼的氮化物组成的薄膜。因为铝或者铝硅具有电阻低并且价格低廉的特征，所以作为用于形成导电膜1913的材料最合适。此外，当设置上层和下层的阻挡层时，可以防止铝或铝硅的小丘的产生。此外，当形成由高还原性的元素即钛构成的阻挡膜时，即使在结晶半导体膜上形成有较薄的自然氧化膜，也可以使该自然氧化膜还原，而获得与结晶半导体膜的良好接触。
接下来，覆盖导电膜1913地形成绝缘膜1914，并且在该绝缘膜1914上形成导电膜1915a、1915b，该导电膜1915a、1915b与用作半导体膜1905a、1905f的源电极或漏电极的导电膜1913的一部分接触。此外，还形成导电膜1916a、1916b，该导电膜1916a、1916b的一部分与形成半导体膜1905b、1905e的源电极或漏电极的导电膜1913接触。此外，导电膜1915a、1915b和导电膜1916a、1916b也可以由同一材料形成。导电膜1915a、1915b和导电膜1916a、1916b可以使用上述可用于导电膜1913的任何材料形成。
接下来，如图14B所示，将用作天线的导电膜1917a及1917b形成为与导电膜1916a、1916b电连接。
绝缘膜1914通过CVD法或溅射法等使用如下材料的单层结构或叠层结构而形成：包含氧或氮的绝缘膜如氧化硅、氮化硅、氧氮化硅、氮氧化硅等、DLC(类金刚石碳)等的包含碳的膜、环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯等的有机材料、或者硅氧烷材料如硅氧烷树脂等。此外，硅氧烷材料相当于包含Si-O-Si键的材料。硅氧烷的骨架结构由硅和氧的键构成。作为取代基，使用至少包含氢的有机基(例如烷基、芳烃)。作为取代基，也可以使用氟基。或者，作为取代基，也可以使用至少包含氢的有机基以及氟基。
导电膜1917a及1917b通过CVD法、溅射法、印刷法如丝网印刷或凹版印刷等、液滴喷出法、分配器(dispensing)法、镀敷法等使用导电材料形成。导电材料是选自铝、钛、银、铜、金、铂、镍、钯、钽、钼中的元素、或者以这些元素为主要成分的合金材料或化合物材料，并且以单层结构或叠层结构形成导电膜1917a及1917b。
例如，在通过丝网印刷法形成用作天线的导电膜1917a及1917b的情况下，可以通过选择性地印刷将粒径为几nm至几十μm的导电粒子溶解或分散于有机树脂中而成的导电膏来设置导电膜1917a及1917b。作为导电粒子，可以使用银、金、铜、镍、铂、钯、钽、钼、以及钛等的任何一个以上的金属粒子或卤化银的微粒、或者分散性纳米粒子。作为包含于导电膏的有机树脂，可以使用选自用作金属粒子的粘合剂、溶剂、分散剂及覆盖剂的有机树脂中的一个或多个。可以典型地举出环氧树脂、硅酮树脂等的有机树脂。此外，在形成导电膜时，优选在挤出导电膏之后进行焙烧。例如，在作为导电膏的材料使用以银为主要成分的微粒(例如粒径为1nm以上100nm以下)的情况下，可以通过在150℃以上300℃以下的温度范围内进行焙烧来硬化，而获得导电膜。此外，也可以使用以焊料或无铅焊料为主要成分的微粒，在此情况下，优选使用粒径20μm以下的微粒。焊料或无铅焊料具有低成本的优点。
接下来，如图14C所示，在覆盖导电膜1917a及1917b地形成绝缘膜1918之后，从衬底1901剥离包括薄膜晶体管1900a至1900f、导电膜1917a及1917b等的层(以下写为“元件形成层1919”)。在此，可以通过照射激光束(例如UV光)在除了薄膜晶体管1900a至1900f以外的区域中形成开口部之后，利用物理力从衬底1901剥离元件形成层1919。此外，也可以在从衬底1901剥离元件形成层1919之前，将蚀刻剂引入到形成的开口部中来选择性地去除剥离层1903。作为蚀刻剂，使用含氟化卤素或卤素化合物的气体或液体。例如，作为含氟化卤素的气体使用三氟化氯(ClF3)。于是，元件形成层1919处于从衬底1901剥离了的状态。此外，剥离层1903可以部分地残留而不完全去除。通过上述方式，可以抑制蚀刻剂的消耗量，并且缩短为去除剥离层所花费的处理时间。此外，在去除剥离层1903之后，也可以在衬底1901上保持元件形成层1919。此外，通过再利用剥离了元件形成层1919的衬底1901，可以缩减成本。
绝缘膜1918通过CVD法或溅射法等使用如下材料的单层结构或叠层结构而形成：包含氧或氮的绝缘膜如氧化硅、氮化硅、氧氮化硅、氮氧化硅等、DLC(类金刚石碳)等的包含碳的膜、环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯等的有机材料、或硅氧烷材料如硅氧烷树脂等。
在本实施方式中，如图15A所示，在通过激光束的照射在元件形成层1919中形成开口部之后，将第一片材1920贴合到该元件形成层1919的一个表面(露出绝缘膜1918的面)，然后从衬底1901剥离元件形成层1919。
接下来，如图15B所示，将第二片材1921贴合到元件形成层1919的另一个表面(因剥离而露出的面)，然后进行加热处理和加压处理中的一者或两者，来贴合第二片材1921。作为第一片材1920、第二片材1921，可以使用热熔膜等。
作为第一片材1920、第二片材1921，也可以使用进行了防止静电等的带电防止处理的膜(以下写为带电防止膜)。作为带电防止膜，可以举出在树脂中分散有带电防止材料的膜、以及贴有带电防止材料的膜等。作为提供有带电防止材料的膜，既可采用单面上提供有带电防止材料的膜，又可采用双面上提供有带电防止材料的膜。关于单面上提供有带电防止材料的膜，既可将提供有带电防止材料的一面置于膜的内侧地贴到层上，又可将提供有带电防止材料的一面置于膜的外侧地贴到层上。此外，带电防止材料提供在膜的整个面或一部分上即可。在此，作为带电防止材料，可以使用金属、铟和锡的氧化物(ITO)、界面活性剂如两性界面活性剂、阳离子界面活性剂、非离子界面活性剂等。此外，作为带电防止材料，除了上述以外，还可以使用包含具有羧基和季铵碱作为侧链的交联共聚物高分子的树脂材料等。可以通过将这些材料贴在膜上，揉入在膜中，或者涂敷在膜上而形成带电防止膜。通过使用带电防止膜进行密封，可以抑制当作为商品使用时来自外部的静电等给半导体元件造成的负面影响。
在本实施方式中示出从衬底1901剥离元件形成层1919而利用的例子，然而也可以不设置剥离层1903，而在衬底1901上制造上述元件形成层1919，来作为半导体装置而利用。当作为衬底1901使用SOI(Silicon on Insulator；绝缘体上硅)衬底时，作为半导体膜可以使用单晶半导体膜，因而可以省略半导体膜的晶化步骤。
如上所述，通过使用本实施方式的制造方法，可以提供一种半导体装置，该半导体装置小，具有对物理形状的柔软性，并包括能够产生稳定时钟信号的本发明的时钟信号产生电路。
本实施方式可以与其他实施方式适当地组合。
实施方式5
在本实施方式中，说明通过使用形成于单晶衬底的晶体管制造具有本发明的时钟信号产生电路的半导体装置的例子。
首先，如图16A所示，在半导体衬底2300上形成用来使半导体元件电分离的元件分离绝缘膜2301。通过形成元件分离绝缘膜2301，可以使用来形成晶体管的区域(元件形成区2302和元件形成区2303)电分离。
作为半导体衬底2300，例如可以使用具有n型或p型导电类型的单晶硅衬底、化合物半导体衬底(GaAs衬底、InP衬底、GaN衬底、SiC衬底、蓝宝石衬底、ZnSe衬底等)、以及使用贴合法或SIMOX(Separationby Implanted Oxygen；注入氧隔离)法来制造的SOI衬底。再者，在使用SOI衬底的情况下，也可以采用将SOI衬底贴合在玻璃衬底上的结构。
作为元件分离绝缘膜2301的形成方法，可以使用选择氧化法(LOCOS；Local Oxidation of Silicon)或沟槽隔离法等。
另外，本实施方式示出了使用具有n型导电类型的单晶硅衬底作为半导体衬底2300，并且在元件形成区2303中形成p阱2304的例子。形成在半导体衬底2300的元件形成区2303中的p阱2304可以通过将赋予p型导电类型的杂质元素选择性地引入到元件形成区2303中来形成。作为赋予p型的杂质元素，可以使用硼、铝、镓等。另外，在使用具有p型导电类型的半导体衬底作为半导体衬底2300的情况下，将赋予n型的杂质元素选择性地引入到元件形成区2302中来形成n阱即可。
注意，在本实施方式中，因为使用具有n型导电类型的半导体衬底作为半导体衬底2300，所以对元件形成区2302没有引入杂质元素。徂是，也可以通过引入赋予n型的杂质元素而在元件形成区2302中形成n阱。作为赋予n型的杂质元素，可以使用磷和砷等。
接着，如图16B所示，以覆盖元件形成区2302、2303的方式分别形成绝缘膜2305、2306。在本实施方式中，将通过使半导体衬底2300热氧化而形成在元件形成区2302、2303的氧化硅膜用作绝缘膜2305、2306。另外，也可以在通过热氧化来形成氧化硅膜之后进行氮化处理，使氧化硅膜的表面氮化来形成氧氮化硅膜，以将层叠有氧化硅膜和氧氮化硅膜的层用作绝缘膜2305、2306。
另外，也可以采用等离子体处理来形成绝缘膜2305、2306。例如，通过利用高密度等离子体处理使半导体衬底2300的表面氧化或氮化，可以在元件形成区2302、2303上形成用作绝缘膜2305、2306的氧化硅膜或氮化硅膜。
接着，如图16C所示，以覆盖绝缘膜2305、2306的方式形成导电膜。在本实施方式中，示出了使用按顺序层叠了的导电膜2307和导电膜2308作为导电膜的例子。作为导电膜，可以使用单层导电膜，也可以使用层叠有三层以上的导电膜的结构。
作为导电膜2307、2308，可以使用钽、钨、钛、钼、铝、铜、铬或铌等。另外，作为导电膜2307、2308，除了使用由上述金属形成的膜以外，还可以使用由以上述金属为主要成分的合金形成的膜或使用包含上述金属的化合物来形成的膜。或者，也可以使用对半导体膜掺杂赋予导电性的磷等杂质元素而形成的多晶硅等半导体来形成。在本实施方式中，使用氮化钽形成导电膜2307，并且使用钨形成导电膜2308。
接着，如图17A所示，通过将层叠设置的导电膜2307、2308加工成预定形状(图案形成等)，在绝缘膜2305、2306上形成栅电极2309、2310。
接着，如图17B所示，以覆盖元件形成区2302的方式使用抗蚀剂选择性地形成掩模2311。然后，对元件形成区2303引入杂质元素。除了掩模2311以外，栅电极2310也用作掩模，所以通过引入上述杂质元素，在p阱2304中形成用作源区或漏区的杂质区2312和沟道形成区2313。作为杂质元素，使用赋予n型的杂质元素或赋予p型的杂质元素。作为赋予n型的杂质元素，可以使用磷或砷等。作为赋予p型的杂质元素，可以使用硼、铝、镓等。在本实施方式中，使用磷作为杂质元素。
接着，在去除掩模2311之后，如图17C所示，以覆盖元件形成区2303的方式使用抗蚀剂选择性地形成掩模2314。然后，对元件形成区2302引入杂质元素。除了掩模2314以外，栅电极2309也用作掩模，所以通过引入上述杂质元素，在元件形成区2302内的半导体衬底2300中形成用作源区或漏区的杂质区2315和沟道形成区2316。作为杂质元素，使用赋予n型的杂质元素或赋予p型的杂质元素。作为赋予n型的杂质元素，可以使用磷或砷等。作为赋予p型的杂质元素，可以使用硼、铝、镓等。在本实施方式中，引入具有与在图17B中对元件形成区2303引入的杂质元素不同的导电类型的杂质元素(例如硼)。
接着，如图18A所示，以覆盖绝缘膜2305、2306、栅电极2309、2310的方式形成绝缘膜2317。然后，在绝缘膜2317中形成接触孔，使杂质区2312、2315的一部分露出。接着，形成通过接触孔与杂质区2312、2315连接的导电膜2318。导电膜2318可以通过CVD法或溅射法等形成。
绝缘膜2317可以使用无机材料、有机材料或有机材料及无机材料的混合材料来形成。例如，可以使用氧化硅、氧氮化硅、氮氧化硅、以DLC(类金刚石碳)为代表的含碳的膜、丙烯、环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯等。另外，绝缘膜2317可以根据其材料通过CVD法、溅射法、液滴喷出法或印刷法等形成。
注意，用于本发明的半导体装置的晶体管不局限于在本实施方式中示出于附图上的结构。例如，也可以是反交错(inversely staggered)结构。
接着，如图18B所示，形成层间膜2324。然后蚀刻层间膜2324来形成接触孔，以使导电膜2318的一部分露出。层间膜2324不局限于树脂，也可以为CVD氧化膜等的其他膜，但是，从平坦性的观点来看，优选为树脂。此外，也可以使用感光树脂，来以不进行蚀刻的方式形成接触孔。接着，在层间膜2324上形成通过接触孔与导电膜2318接触的布线2325。
接着，以与布线2325接触的方式形成用作天线的导电膜2326。导电膜2326可以使用银、金、铜、钯、铬、铂、钼、钛、钽、钨、铝、铁、钴、锌、锡、镍等金属来形成。作为导电膜2326，除了使用由上述金属形成的膜之外，还可以使用由以上述金属为主要成分的合金形成的膜或使用包含上述金属的化合物来形成的膜。导电膜2326可以以单层使用上述膜，也可以层叠使用上述多个膜。
导电膜2326可以通过使用CVD法、溅射法、印刷法如丝网印刷或凹版印刷等、液滴喷出法、分配器法、镀敷法、光刻法、气相沉积法等来形成。
注意，在本实施方式中虽然说明了在与半导体元件相同的衬底上形成天线的实例，但本发明不局限于该结构。也可以在形成半导体元件之后，使另外形成的天线与具有该半导体元件的集成电路电连接。在此情况下，可以通过使用各向异性导电膜(ACF；AnisotropicConductive Fi1m)或各向异性导电膏(ACP；Anisotropic ConductivePaste)等使天线和集成电路压合，来使它们电连接。另外，也可以使用银膏、铜膏或碳膏等导电粘结剂或焊接等来实现连接。
如上所述，通过使用本实施方式的制造方法，可以抑制晶体管的特性不均匀性，因此可以减少用于半导体装置的晶体管数量，而且可以提供一种包括能够产生稳定时钟信号的本发明的时钟信号产生电路的半导体装置。
本实施方式可以与其他实施方式适当地组合。
实施方式6
在本实施方式中，说明具有上述实施方式的时钟信号产生电路的半导体装置的使用例子。
图19A至19F示出具有上述实施方式的时钟信号产生电路的半导体装置的使用例子。半导体装置可以广泛应用，例如可以提供到物品如钞票、硬币、证券、无记名债券、证书(驾驶证、居民卡等，参照图19A)、记录媒体(DVD软件、录像带等，参照图19B)、包装用容器(包装纸、瓶子等，参照图19C)、车辆(自行车等，参照图19D)、个人物品(包、眼镜等)、食物、植物、动物、人体、衣服、生活器具、电子器具(液晶显示器、EL显示器、电视装置、或便携式电话机)等，或者可以提供到包裹运输标签(参照图19E和19F)等。
本发明的半导体装置4000以安装在印刷衬底上、附着到表面上、或者嵌入的方式固定到物品上。例如，半导体装置嵌入在书本的纸张里，或者嵌入在包装的有机树脂里以在每个物品中固定。就根据本发明的半导体装置4000而言，因为实现了尺寸小、厚度薄以及重量轻，所以即使在固定到物品中以后也不会影响到所述物品本身的设计性。另外，通过在钞票、硬币、证券、无记名债券和证书等中提供本发明的半导体装置4000，可以提供认证功能，而且通过利用所述认证功能可以防止对其的伪造。另外，可以通过在包装用容器、记录媒体、个人物品、食物、衣服、生活器具和电子器具等中提供本发明的半导体装置4000，提高检测系统等的系统运行效率。另外，通过在车辆中提供本发明的半导体装置4000，可以提高防止偷窃等的安全性。
如上所述，通过将具有本发明的时钟信号产生电路的半导体装置适用于本实施方式中举出的各种用途，可以实现稳定的工作，由此可以提高物品的认证性或安全性等。
本实施方式可以与其他实施方式适当地组合。
本说明书根据2007年4月27日在日本专利局受理的日本专利申请编号2007-117849而制作，所述申请内容包括在本说明书中。

Claims (13)

1.一种时钟信号产生电路，包括：
沿检测电路，该电路检测输入了的信号的沿；
基准时钟信号产生电路，该电路产生基准时钟信号；
计数电路，该电路根据从所述沿检测电路输入了的信号计数所述基准时钟信号的沿数；
占空比选择电路，该电路根据在所述计数电路中的所述基准时钟信号的计数值选择预定的占空比；以及
分频电路，该电路对所述基准时钟信号进行分频，并产生具有被所述占空比选择电路选择的所述占空比的时钟信号。
2.根据权利要求1所述的时钟信号产生电路，其中所述占空比选择电路包括存储部及占空比选择部，该存储部存储多个占空比的数据，而该占空比选择部判定从所述计数电路输入了的所述计数值，根据所述计数值从所述存储部选出一个占空比的数据，并将所述数据输出到所述分频电路。
3.根据权利要求1所述的时钟信号产生电路，其中所述沿检测电路是组合计数电路、锁存电路、NOT电路、AND电路、OR电路、NAND电路、NOR电路、EXOR电路及EX-NOR电路中的任何电路的。
4.一种时钟信号产生电路，包括：
沿检测电路，该电路检测输入了的信号的沿；
基准时钟信号产生电路，该电路产生基准时钟信号；
计数电路，该电路根据从所述沿检测电路输入了的信号计数所述基准时钟信号的沿数；
占空比选择电路，该电路根据在所述计数电路中的所述基准时钟信号的计数值选择第一及第二占空比；以及
分频电路，该电路对所述基准时钟信号进行分频，并产生具有所述第一占空比的第一时钟信号、以及具有所述第二占空比的第二时钟信号。
5.根据权利要求4所述的时钟信号产生电路，其中所述第一占空比和所述第二占空比相同。
6.根据权利要求4所述的时钟信号产生电路，其中所述占空比选择电路包括存储部及占空比选择部，该存储部存储多个占空比的数据，而该占空比选择部判定从所述计数电路输入了的所述计数值，根据所述计数值从所述存储部选出一个占空比的数据，并将所述数据输出到所述分频电路。
7.根据权利要求4所述的时钟信号产生电路，其中所述沿检测电路是组合计数电路、锁存电路、NOT电路、AND电路、OR电路、NAND电路、NOR电路、EXOR电路及EX-NOR电路中的任何电路的。
8.一种半导体装置，包括：
时钟信号产生电路，包括：
沿检测电路，该电路检测输入了的信号的沿；
基准时钟信号产生电路，该电路产生基准时钟信号；
计数电路，该电路根据从所述沿检测电路输入了的信号计数所述基准时钟信号的沿数；
占空比选择电路，该电路根据在所述计数电路中的所述基准时钟信号的计数值选择预定的占空比；以及
分频电路，该电路对所述基准时钟信号进行分频，并产生具有被所述占空比选择电路选择的所述占空比的时钟信号；
RF电路，该电路进行信号收发，并通过使用所接收的信号产生电源电压；以及
逻辑电路，该电路通过使用所述时钟信号产生电路所产生的所述时钟信号进行计算处理。
9.根据权利要求8所述的半导体装置，其中所述占空比选择电路包括存储部及占空比选择部，该存储部存储多个占空比的数据，而该占空比选择部判定从所述计数电路输入了的所述计数值，根据所述计数值从所述存储部选出一个占空比的数据，并将所述数据输出到所述分频电路。
10.根据权利要求8所述的半导体装置，其中所述沿检测电路是组合计数电路、锁存电路、NOT电路、AND电路、OR电路、NAND电路、NOR电路、EXOR电路及EX-NOR电路中的任何电路的。
11.一种半导体装置，包括：
时钟信号产生电路，包括：
沿检测电路，该电路检测输入了的信号的沿；
基准时钟信号产生电路，该电路产生基准时钟信号；
计数电路，该电路根据从所述沿检测电路输入了的信号计数所述基准时钟信号的沿数；
占空比选择电路，该电路根据在所述计数电路中的所述基准时钟信号的计数值选择第一及第二占空比；以及
分频电路，该电路对所述基准时钟信号进行分频，并产生具有所述第一占空比的第一时钟信号、以及具有所述第二占空比的第二时钟信号；
RF电路，该电路进行信号收发，并通过使用所接收的信号产生电源电压；以及
逻辑电路，该电路通过使用所述时钟信号产生电路所产生的所述时钟信号进行计算处理。
12.根据权利要求11所述的半导体装置，其中所述占空比选择电路包括存储部及占空比选择部，该存储部存储多个占空比的数据，而该占空比选择部判定从所述计数电路输入了的所述计数值，根据所述计数值从所述存储部选出一个占空比的数据，并将所述数据输出到所述分频电路。
13.根据权利要求11所述的半导体装置，其中所述沿检测电路是组合计数电路、锁存电路、NOT电路、AND电路、OR电路、NAND电路、NOR电路、EXOR电路及EX-NOR电路中的任何电路的。
CN2008100884948A 2007-04-27 2008-03-31 时钟信号产生电路及半导体装置 Expired - Fee Related CN101295972B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-117849 2007-04-27
JP2007117849 2007-04-27

Publications (2)

Publication Number Publication Date
CN101295972A true CN101295972A (zh) 2008-10-29
CN101295972B CN101295972B (zh) 2012-07-04

Family

ID=39673251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100884948A Expired - Fee Related CN101295972B (zh) 2007-04-27 2008-03-31 时钟信号产生电路及半导体装置

Country Status (4)

Country Link
US (2) US7612598B2 (zh)
EP (1) EP1986070B1 (zh)
JP (1) JP5486778B2 (zh)
CN (1) CN101295972B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102055443A (zh) * 2009-10-30 2011-05-11 无锡海威半导体科技有限公司 一种占空比检测电路
CN102129588A (zh) * 2011-04-14 2011-07-20 中国电子技术标准化研究所 一种用于rfid系统的同步注入解码方法和系统
CN101847215B (zh) * 2009-03-26 2013-02-27 上海华虹集成电路有限责任公司 非接触式ic卡的时钟电路和数据解码电路
CN106688181A (zh) * 2014-09-09 2017-05-17 罗伯特·博世有限公司 用于产生具有可调节的占空比的信号的设备和方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070297214A1 (en) * 2006-06-09 2007-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7612598B2 (en) * 2007-04-27 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Clock signal generation circuit and semiconductor device
JP5349945B2 (ja) * 2008-12-25 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
KR101124419B1 (ko) * 2009-02-18 2012-03-20 포항공과대학교 산학협력단 마이크로파 플라즈마 생성을 위한 휴대용 전력 공급 장치
US8140026B2 (en) 2009-05-06 2012-03-20 Qualcomm Incorporated All-digital selectable duty cycle generation
TWI621121B (zh) * 2011-01-05 2018-04-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
JP2013200830A (ja) * 2012-03-26 2013-10-03 Toshiba Corp メモリシステム
US9705669B2 (en) 2013-01-25 2017-07-11 Saturn Licensing Llc Signal processing device, signal processing method, and program
US10191466B2 (en) 2015-01-28 2019-01-29 Lam Research Corporation Systems and methods for synchronizing execution of recipe sets
JP7040897B2 (ja) * 2017-03-30 2022-03-23 ラピスセミコンダクタ株式会社 半導体装置、非接触電子装置、および周期検出方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61225937A (ja) * 1985-03-30 1986-10-07 Toshiba Corp 信号抽出回路
JPH0770991B2 (ja) 1986-08-27 1995-07-31 日本電気株式会社 クロツク再生回路
JPH07141053A (ja) * 1993-11-17 1995-06-02 Nec Niigata Ltd クロック発生回路
US5638019A (en) * 1995-11-17 1997-06-10 International Business Machines Corporation Accurately generating precisely skewed clock signals
JP3700325B2 (ja) * 1997-05-21 2005-09-28 松下電器産業株式会社 駆動源制御方法
US6084933A (en) * 1997-11-17 2000-07-04 Advanced Micro Devices, Inc. Chip operating conditions compensated clock generation
JPH11225091A (ja) 1997-12-04 1999-08-17 Canon Inc 無線通信方法及び装置
WO2000008790A1 (fr) * 1998-08-04 2000-02-17 Sony Corporation Generateur de signaux d'horloge, procede de generation de signaux d'horloge et recepteur de signaux
JP2001352317A (ja) * 2000-06-07 2001-12-21 Sharp Corp 位相同期回路
JP3647364B2 (ja) * 2000-07-21 2005-05-11 Ｎｅｃエレクトロニクス株式会社 クロック制御方法及び回路
JP2002101316A (ja) * 2000-09-26 2002-04-05 Mitsubishi Electric Corp クロック生成回路及び画像表示装置
US7042821B2 (en) * 2001-06-07 2006-05-09 Sony Corporation Disk drive apparatus for optimum motor control
JP3859531B2 (ja) * 2002-03-22 2006-12-20 Ｎｅｃエンジニアリング株式会社 バーストデータ受信装置
JP3891877B2 (ja) * 2002-04-26 2007-03-14 富士通株式会社 クロック信号発生装置、通信装置および半導体装置
US7437633B1 (en) * 2002-09-26 2008-10-14 Xilinx, Inc. Duty cycle characterization and adjustment
US6967514B2 (en) * 2002-10-21 2005-11-22 Rambus, Inc. Method and apparatus for digital duty cycle adjustment
JP2004348573A (ja) 2003-05-23 2004-12-09 Renesas Technology Corp クロック生成回路およびそれを含むシステム
JP3982464B2 (ja) * 2003-06-24 2007-09-26 株式会社デンソー 通信装置
JP2005020471A (ja) * 2003-06-27 2005-01-20 Matsushita Electric Ind Co Ltd 調歩同期式通信回路
JP2005033089A (ja) * 2003-07-10 2005-02-03 Matsushita Electric Ind Co Ltd 半導体装置
KR100629374B1 (ko) * 2003-12-23 2006-09-29 삼성전자주식회사 듀티 사이클 보정회로 및 방법
KR100557580B1 (ko) * 2004-02-23 2006-03-03 주식회사 하이닉스반도체 클럭 듀티비 보정 회로
JP4769431B2 (ja) * 2004-05-28 2011-09-07 Ｏｋｉセミコンダクタ株式会社 ドットクロック同期生成回路
US7133187B2 (en) * 2004-06-07 2006-11-07 Electro Scientific Industries, Inc. AOM modulation techniques employing plurality of transducers to improve laser system performance
JP2006165931A (ja) * 2004-12-07 2006-06-22 Renesas Technology Corp 分周回路および通信装置
JP2006303863A (ja) * 2005-04-20 2006-11-02 Fujitsu Ltd パルス信号生成装置
CN101133553B (zh) * 2005-09-13 2011-06-22 丰田自动车株式会社 Pwm信号发生电路
JP4560819B2 (ja) * 2005-09-21 2010-10-13 エルピーダメモリ株式会社 半導体装置
JP2007117849A (ja) 2005-10-26 2007-05-17 Toshiba Corp オゾン処理システム
JP2008160610A (ja) * 2006-12-26 2008-07-10 Nec Electronics Corp クロックデューティ変更回路
KR100813554B1 (ko) * 2007-01-10 2008-03-17 주식회사 하이닉스반도체 데이터 출력 스트로브 신호 생성 회로 및 이를 포함하는반도체 메모리 장치
KR100857436B1 (ko) * 2007-01-24 2008-09-10 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
US7724056B2 (en) * 2007-02-08 2010-05-25 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device operating in synchronism with clock and method for controlling duty of clock
US7612598B2 (en) * 2007-04-27 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Clock signal generation circuit and semiconductor device
US7821315B2 (en) * 2007-11-08 2010-10-26 Qualcomm Incorporated Adjustable duty cycle circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847215B (zh) * 2009-03-26 2013-02-27 上海华虹集成电路有限责任公司 非接触式ic卡的时钟电路和数据解码电路
CN102055443A (zh) * 2009-10-30 2011-05-11 无锡海威半导体科技有限公司 一种占空比检测电路
CN102055443B (zh) * 2009-10-30 2014-01-08 无锡海威半导体科技有限公司 一种占空比检测电路
CN102129588A (zh) * 2011-04-14 2011-07-20 中国电子技术标准化研究所 一种用于rfid系统的同步注入解码方法和系统
CN102129588B (zh) * 2011-04-14 2013-04-24 中国电子技术标准化研究所 一种用于rfid系统的同步注入解码方法和系统
CN106688181A (zh) * 2014-09-09 2017-05-17 罗伯特·博世有限公司 用于产生具有可调节的占空比的信号的设备和方法

Also Published As

Publication number Publication date
US20080265961A1 (en) 2008-10-30
EP1986070A2 (en) 2008-10-29
CN101295972B (zh) 2012-07-04
US20100045355A1 (en) 2010-02-25
JP5486778B2 (ja) 2014-05-07
JP2008295035A (ja) 2008-12-04
US7612598B2 (en) 2009-11-03
EP1986070B1 (en) 2013-04-24
US8416000B2 (en) 2013-04-09
EP1986070A3 (en) 2011-03-02

Similar Documents

Publication Publication Date Title
CN101295972B (zh) 时钟信号产生电路及半导体装置
CN101136063B (zh) 时钟生成电路及具备该时钟生成电路的半导体器件
CN101295369B (zh) 半导体装置及其驱动方法
KR101373532B1 (ko) 반도체장치 및 상기 반도체장치를 구비하는 전자 장치
JP5204504B2 (ja) 半導体装置
CN102171811B (zh) 半导体器件
CN102262743B (zh) 半导体装置
CN101216901B (zh) 半导体器件
CN101098139B (zh) 时钟同步电路及具备该电路的半导体器件
CN101236596B (zh) 无线系统、半导体装置以及通讯装置
CN101866437B (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1125504

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1125504

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20210331

CF01 Termination of patent right due to non-payment of annual fee