CN101133553B - Pwm信号发生电路 - Google Patents

Abstract

根据本发明的PWM信号发生电路包括：数字PWM信号发生电路，其基于时钟信号CLK和n-比特(n≥1)的数字信息，产生具有2n分辨率的数字PWM信号；三角波发生器，其产生与所述时钟信号CLK同步的三角波(例如，斜波)；和比较器，其将所述三角波与阈值进行比较。基于所述比较器的输出，所述PWM信号发生电路增加所述数字PWM信号的分辨率。

Description

PWM信号发生电路

技术领域

【0001】本发明涉及PWM信号发生电路，其能不使用高速时钟而产生高分辨率的PWM信号。

背景技术

【0002】在例如公开号为JP-A-2001-169541的日本专利申请中描述了控制输出电压的PWM波发生电路。在所述公布文献中描述的PWM波发生电路包括电流值基于反馈电压改变的恒流电路；通过来自所述恒流电路的电流充电的电容器；释放所述电容器的电荷的开关电路；接收所述反馈电压和将数字信号传送到延迟电路的A/D(模拟到数字)转换器；接收所述数字信号和控制所述开关电路的延迟电路；及使用所述电容器中的电压控制PWM波的电压的第一比较器。

【0003】此外，公开号为JP-A-2004-345280的日本专利申请中描述了一种PWM信号发生电路，其具有：用于产生能被分解为用于参考时钟的单位(unit)的PWM信号的开/关信息；使用参考时钟执行计数的计数器；以及选择对应于所述计数器可能计入的每个计数值的开/关信息并输出所选择的开/关信息的选择器电路或比较器电路。所述PWM信号发生电路由波形合成电路构成，通过将所述选择器电路或比较器电路输出的信号合成，所述波形合成电路形成PWM信号。使用基本时钟，所述波形合成电路闭锁、通过计算在等于两个或更多单位的时间范围内所述比较器电路进行比较的结果或选择器电路进行选择的结果而获得的结果；使用基本时钟，进一步闭锁均通过计算至少两个不同的闭锁结果获得的结果；重复相同的操作直到闭锁变成一个；并且使用一个闭锁的输出作为基本时钟分辨率的PWM信号。

如公开号为JP-A-2004-345280的日本专利申请中描述的配置，在普通的数字PWM信号发生电路中，为了产生高分辨率PWM信号，需要使用高速时钟。这增加了电路配置的成本。

同时，在模拟PWM信号发生电路中，用于设定PWM信号的占空比的读数(reading)和三角波(例如，斜波)被相互比较。为产生高分辨率的PWM信号，需要实现高精度的读数和好的三角波。同样，需要对读数和三角波不受噪声等影响给予极大关注。另外，低漂移和低补偿的比较器通常较贵。如同数字PWM信号发生电路一样，这增加了电路配置的成本。

用上述技术，通过使用将数字信号传送到延迟电路的A/D转换器，试图增加(通过数字信号，使离散的脉冲持续时间成为连续的)所述PWM信号的分辨率。然而，通过上述技术，PWM信号的分辨率不是被均匀地增加。

发明内容

本发明提供一种PWM信号发生电路，其能不使用高速时钟而产生高分辨率的PWM信号。

本发明的第一方案涉及一种PWM信号发生电路，其包括数字PWM信号发生电路，所述数字PWM信号发生电路基于时钟信号CLK和n-比特(n≥1)的数字信息，产生具有2ⁿ分辨率的数字PWM信号；三角波发生器，其产生与所述时钟信号CLK同步的三角波；D/A转换器，其将存储在占空比设定寄存器中的数字信息中的至少1-比特的数字信息转换为模拟数据，所述模拟数据被作为阈值输入比较器中；和所述比较器，其将所述三角波与所述阈值进行比较。通过将所述比 较器的输出以及由所述PWM信号发生电路部分产生的数字PWM信号相结合，所述PWM信号发生电路增加所述数字PWM信号的分辨率。

在根据本发明的第一方案的PWM信号发生电路中，所述比较器可以产生信号，所述信号的数等于基于所述三角波与所述阈值之间比较的结果分割所述时钟信号CLK的一个周期的数。

在根据本发明的第一方案的PWM信号发生电路中，所述D/A转换器基于所述至少1-比特的数字信息，产生至少两个所述阈值。

本发明的第二方案涉及一种PWM信号发生电路，其包括计数器，所述计数器基于时钟信号CLK工作；寄存器，其设定PWM信号的占空比；第一比较器，其将所述计数器的输出与所述寄存器的输出进行比较；三角波发生器，其产生与所述时钟信号CLK同步的三角波(例如，斜波)；D/A转换器，其将存储在所述寄存器中的数字信息中的至少1-比特数字信息转换为模拟数据，所述模拟数据被作为阈值输入第二比较器中；所述第二比较器，其将所述三角波与所述阈值进行比较；及信号发生电路，其基于所述计数器的输出、所述第一比较器的输出和所述第二比较器的输出，产生所述PWM信号。

在根据本发明的第二方案的PWM信号发生电路中，所述寄存器可以存储与所述计数器的输出比较的数字信息中的至少1-比特、和用于产生至少两个阈值的所述数字信息中的其他至少1-比特。

根据本发明的第一或第二方案的PWM信号发生电路，可以进一步包括相位比较器，所述相位比较器调整所述三角波与所述时钟信号CLK之间的相位差。

根据本发明的第一或第二方案，可以提供不使用高速时钟而能产生高分辨率的PWM信号的PWM信号发生电路。

附图说明

【0015】从以下参考附图对示例性实施例的说明中，本发明的前述和进一步的目的、特征和优点将变得明显，其中相同或相应的部分将用相同的附图标记表示并且其中：

图1为示出根据本发明的实施例的PWM信号发生电路的视图；

图2为更详细地示出图1中的PWM信号发生电路的结构的视图；

图3A和3B的每个图描述了示出相位比较器210调整相位的方式的时间图；

图4为示出当图2中的PWM信号发生电路工作时，形成第二比较器208输出波形(图2中B点处的波形)的方式的时间图；

图5为示意性地示出图2中的PWM信号发生电路产生PWM信号的方式的时间图；及

图6为示出根据本发明的另一实施例的PWM信号发生电路的视图。

具体实施方式

【0016】以下，将参考附图详细说明本发明的实施例。

【0017】首先，将参考图1说明根据本发明的PWM信号发生电路。图1示出计数器101、比较器102、占空比设定电阻器103、斜波发生器104、D/A转换器105、比较器106、触发器107和AND电路108。

【0018】计数器101在时钟信号CLK的每个上升边或下降边上递增。当计数器101溢出时，输出表示“H”的信号。在图中所示的例子中， 计数器101是8-比特增序计数器。

【0019】比较器102将占空比设定电阻器103的输出与计数器101的输出进行比较。如果占空比设定电阻器103的输出与计数器101的输出一致，比较器102输出表示“H”的信号。在图中所示的例子中，占空比设定电阻器103存储10-比特的数字信息(用于设定占空比的数字信息)。在所述数据高端的8-比特与计数器101的输出比较。基于解码器(未示出)的输出，改变占空比设定电阻器103的输出(存储的数据)(即，从外部提供用于设定占空比的数字信息)。

【0020】如图中所示，斜波发生器104使用例如相位比较器产生与时钟信号CLK的上升边或下降边同步的斜波。所述斜波的斜度设定为，例如，在一个斜波周期(即，一个时钟信号CLK周期)中得到的等于D/A转换器105的最大输出电压与1LSB(V)之和的电压处的斜度。

【0021】D/A转换器105将存储在占空比设定电阻器103中的数字信息的低端的2-比特(2LSB)转换为模拟数据。比较器106将斜波发生器104产生的斜波与D/A转换器105的输出进行比较(被转换为模拟数据的占空比设定电阻器103的输出)。如果所述斜波比D/A转换器105的输出大，则比较器106输出表示“H”的信号。在图中示出的例子中，比较器106是由运算放大器构成的模拟比较器。以下，为了快速标识，比较器102将被称为“第一比较器102”，比较器106将被称为“第二比较器106”。

【0022】第一比较器102的输出和第二比较器106的输出都输入到AND电路108。当第一比较器102的输出与第二比较器106的输出一致时，AND电路108输出表示“H”的信号。

【0023】当计数器101溢出或清零时，设定触发器107，当表示“H”的信号从第一比较器102输出和表示“H”的信号从第二比较器106输出时，复位触发器107。在图中示出的例子中，触发器107是RS触发器。将计数器101的输出(更具体地，当计数器101溢出或清零时，由单触发电路形成的脉冲)输入到触发器107的S输入部。将AND电路108的输出输入到触发器107的R输入部。

【0024】如果第二比较器106的输出的信号总是表示“H”(即，如果实际上，将第一比较器102的输出输入到在触发器107的R输入部中)，则配置一普通的数字PWM信号发生电路，在所述普通的数字PWM信号发生电路中，基于存储在占空比设定电阻器103中的信息的高端的8-比特，控制占空比(在此例中，产生具有2⁸分辨率的数字PWM信号)。

【0025】根据上述发明的实施例，第二比较器106将一个周期与时钟信号CLK的一个周期同步的斜波，与通过将存储在占空比设定电阻器103中的数字信息转换为模拟数据而产生的两个或更多电压值(阈值)进行比较。从而，基于比较结果，第二比较器106的输出信号在表示“H”的信号和表示“L”的信号之间转换。换句话说，基于存储在占空比设定电阻器103中的数字信息，第二比较器106输出的信号在时钟信号CLK的一个周期中表示“H”的信号和表示“L”的信号之间灵活地转换。例如，当如图中所示，基于存储在占空比设定电阻器103中的数字信息的低端的2-比特产生四个电压值(阈值)时，第二比较器106输出的信号(和输入触发器107的R输入部的信号)可以在将所述时钟信号CLK的一个周期以4分割而获得的一个周期(在此例中，可以产生具有2⁸x4分辨率的PWM信号)中表示“H”的信号和表示“L” 的信号之间灵活地转换。

【0026】根据上述本发明的实施例，信号数等于将所述时钟信号CLK的一个周期分割的数的信号可以使用将斜波与D/A转换器105的输出进行比较的第二比较器106的输出来产生。例如，仅仅使用数字PWM信号发生电路，通常需要大约1.6GHz(100×2¹⁴kHz)的高速时钟来在100kHz产生具有14-比特分辨率的PWM信号。然而，根据本发明，如果获得数字的8-比特分辨率并且获得模拟的6-比特分辨率(阈值的2⁶单位)，则通过大约26MHz的时钟，可以获得14-比特分辨率。同样，如果斜波的电压的最小值和最大值之间的差是5V，则斜波的电压和其数为2⁶的阈值之间的关系为每1LSB的斜波电压大约为78mV(5000/2⁶mV)。从而，不需要对斜波的线性和第二比较器106的补偿和漂移给予很多关注。结果，可以实现稳固的电路。

【0027】接着，将参照图2和下面的图给出详细说明。图2示出了包括分别设置在四个阶段的四个D触发器的4-比特增序计数器201、比较器202、占空比设定电阻器203、D/A转换器204、NOR电路205、AND电路206、触发器207、比较器209、比较器212和斜波发生器240。增序计数器201是在设置于每个阶段的触发器的CLK输入部中输入时钟信号CLK的同步计数器。每个D触发器的Q输出部连接到NOR电路205。在本发明中使用的计数器不限于此类型的计数器。可以使用基于时钟信号CLK工作的任何类型的计数器。

【0028】占空比设定电阻器203是6-比特电阻器。基于从解码器输入的数据(未示出)，存储在占空比设定电阻器203中的占空比设定数据相对于每个预定的载波频率改变。

【0029】比较器202(以下，称为“第一比较器202”)将占空比设定电阻器203的输出DR2至DR5(在高端的4-比特)与计数器201的值进行比较。更具体地，第一比较器202是由四个XNOR电路构成的比较电路，所述XNOR电路输出D触发器的Q输出和占空比设定电阻器203的各个输出DR2至DR5的XNOR。

【0030】NOR电路205是包括当计数器201的值变为0时产生脉冲的单触发电路的电路。

【0031】AND电路206是包括基于比较器202和比较器208(以下，称为“第二比较器208”)获得的比较结果产生脉冲的单触发电路的电路。

【0032】使用NOR电路205和AND电路206输出的脉冲，触发器207产生PWM信号。NOR电路205的输出部连接到触发器207的S输入部，并且AND电路206的输出部连接到触发器207的R输入部。

【0033】D/A转换器204将占空比设定电阻器203的数字输出DR0、DR1(在低端的2-比特)转换为模拟数据，并且将模拟数据输入第二比较器208。如果斜波的压力比D/A转换器204的输出大，则第二比较器208输出表示“H”的信号。

【0034】斜波发生器240使用例如相位比较器210产生与时钟信号CLK的上升边或下降边同步的斜波。斜波的斜度设定为在一个斜波周期(即，一个时钟信号CLK周期)中得到的等于D/A转换器204的最大输出电压与1LSB(V)之和的电压处的斜度。

【0035】当检测等于D/A转换器105的最大输出电压与1/2LSB(V)之和的电压时，比较器212使用复位电路213将斜波的电压复位。

【0036】比较器209将电压控制电源211、电容器214和复位电路213产生的斜波的电压与1/2Vcc进行比较。比较器210是相位比较器。比较器210将时钟信号CLK的相位与比较器209产生的脉冲的相位进行比较，并且调整来自电压控制电源211的电流以校正相位的偏差。这将参照图3详细说明。

【0037】图3A和图3B的每个图描述了时间图，所述时间图从顶部开始示出了：时钟信号CLK的波形；斜波的波形(相位调整前)；比较器209的输出波形；时钟信号CLK和比较器209的输出之间的相位差(在本发明的实施例中，斜波的输出是1/2Vcc时的时刻与时钟信号CLK的下降边之间的相位差)；和来自电压控制电源211的电流。图3A示出斜波的相位提前的状态。图3B示出斜波的相位延迟的状态。

【0038】当如图3A中所示，斜波的相位提前时，通过减少来自电压控制电源211的电流，相位比较器210将斜波的相位延迟。另一方面，当如图3B中所示，斜波的相位延迟时，通过增加来自电压控制电源211的电流，相位比较器210将斜波的相位提前。因此，相位比较器210在使斜波和时钟信号CLK同步的同时，能灵活地改变斜波和时钟信号CLK之间的相位差。在本发明的实施例中，为了有效地利用倾斜部分的获得最佳线性的部分，进行调整以使斜波的输出是1/2Vcc处的相位与时钟信号的下降边一致。可选择地，除了1/2Vcc之外的倾斜部分的输出可以与时钟信号CLK的下降边(或上升边)同步。在本发明的实施例中，由于不考虑设置在后面阶段的逻辑电路的相位延迟，斜波的输出是1/2Vcc的时刻完全与时钟信号CLK的下降边一致。然而，可以提前斜波的相位以补偿设置在后面阶段的逻辑电路的相位延迟。

【0039】图4示出当图2中的PWM信号发生电路工作时，形成第二比较器208的输出波形(在图2中B点处的波形)的方式。

【0040】图4从顶部开始示出了：时钟信号CLK的波形，斜波的波形(相位经相位比较器210调整后)，第二比较器208的输出波形(在图2中B点处的波形)，和其频率等于时钟信号CLK的频率乘以4(CLKx4)获得的值的波形。在4.5(V)，通过复位电路213将图4所示的斜波复位。

【0041】图4示出斜波的波形的四个阈值(每1LSB1.25(V)：0(V)，1.25(V)，2.5(V)，和3.75(V)四个值)。如上所述，通过将占空比设定电阻器203的数字输出DR0、DR1转换为模拟数据，产生四个阈值。从而，分别对应于四个阈值的第二比较器208的输出波形的脉冲持续时间(输出表示“H”的信号的持续时间)有四种类型。即，如图4中第二比较器208的输出波形所示，与当阈值是0的脉冲持续时间(图4中左边较远的脉冲持续时间)相比，随着阈值从1.25(V)到2.5(V)，和到3.75(V)增加，脉冲持续时间朝着阶段中的右侧逐渐减小。因此，如果使用第二比较器208的输出波形产生PWM信号，即使当使用时钟信号CLK时，也可以产生具有与当使用四速时钟(CLKx4)时相同的分辨率的PWM信号。

【0042】图5为示意性地示出图2中的PWM信号发生电路产生PWM信号的方式的视图。

【0043】图5从顶部开始示出了：计数器201的值(2LSB)，占空比设定电阻器203的输出(用于DR2到DR5的2LSB)，第一比较器202的输出波形，斜波的波形(相位经相位比较器210调整后)，占空 比设定电阻器203的输出(DR0，DR1)，第二比较器208的输出波形(图2中B点处的波形)，AND电路206的输出，和触发器207的Q输出(产生的PWM信号)。

【0044】在图5中，在PWM信号的载波频率的每个周期(在本实施例中，16x1的时钟周期)，改变占空比设定电阻器203的输出(DR0至DR5)。

【0045】如图5中所示，当占空比设定电阻器203的输出与计数器201的输出一致时，第一比较器202输出表示“H”的信号。在图中所示的例子中，占空比设定电阻器203的输出(DR2至DR5)在载波频率的第一周期和第二周期之间变化。从而，输出表示“H”的信号的时间变化。即，表示“H”的信号在计数器值在载波频率的第一周期变为“2”的时刻从第一比较器202输出。表示“H”的信号在计数器值在载波频率的第二周期变为“3”的时刻从第二比较器202输出。

【0046】同时，如图5中所示，当斜波的电压超过占空比设定电阻器的输出(DR0，DR1)时，第二比较器208的输出波形变为“H”。在该例子中，由于占空比设定电阻器203的输出(DR2至DR5)在载波频率的第一周期和第二周期之间变化(由于输出变化，阈值从例如1.25(V)至2.5(V)变化)，所以输出表示“H”的信号的时刻和脉冲持续时间变化。在载波频率的第一周期中经过了时钟信号CLK的周期的大约1/4后，第二比较器208输出表示“H”的信号，并且在载波频率的第二周期中经过了时钟信号CLK的周期的大约1/2后，第二比较器208输出表示“H”的信号。此外，从第二比较器208输出表示“H”的信号的脉冲持续时间在载波频率的第一周期中变为时钟信号CLK的周期的大约3/4的持续时间。从第二比较器208输出表示“H”的信号的脉冲持续时 间在载波频率的第二周期中变为时钟信号CLK的周期的大约1/2的持续时间。

【0047】如图5中所示，在计数器值变为“2”的时刻之后大约1/4时钟周期，表示“H”的信号从AND电路206输出，并在载波频率的第一周期中保持大约3/4时钟时间。同样，在计数器值变为“3”的时刻之后大约1/2时钟周期，表示“H”的信号从AND电路206输出，并在载波频率的第二周期中保持大约1/2时钟时间。

【0048】结果，如图5中所示，产生的PWM信号(触发器207的Q输出：PWM输出)在载波频率的第一周期中、计数器值变为“0”的时刻被设定和转为ON，并且在经过了大约5/4时钟时间(在AND电路206的上升边)后转为OFF。同样，产生的PWM信号在载波频率的第二周期中、计数器值变为“0”的时刻被设定和转为ON，并且在经过了大约5/2时钟时间后转为OFF。

【0049】根据上述本发明的实施例，基于占空比设定电阻器203的输出(DR2至DR5)，可以灵活地改变所产生的PWM信号转为OFF的时钟周期(在通过由16分割一个载波周期得到的16个时间中的一个时间)。另外，基于占空比设定电阻器203的输出(DR0至DR1)，可以灵活地改变所产生的PWM信号转为OFF时在时钟周期中的时刻(在通过由四分割一个时钟周期得到的四个时间中的一个时间)。

【0050】因此，根据上述本发明的实施例，能产生其数等于分割时钟信号CLK的一个周期的数的信号。因此，可以实现能不使用高速时钟而产生高分辨率PWM信号的PWM信号发生电路。

【0051】在上述本发明的实施例中，基于AND电路206的输出， 设定PWM信号转为OFF的时间。可选择地，NOR电路205的输出部可以连接到触发器207的R输入部，并且AND电路206的输出部可以连接到触发器207的S输入部，因此基于AND电路206的输出，设定PWM信号转为ON的时间。

【0052】接着，将参考图6说明根据本发明的另一实施例的PWM信号发生电路。

【0053】在本发明的实施例中，通过给包括数字PWM信号发生电路的微型计算机300设置外部单元，在微型计算机300中产生的PWM信号(数字PWM信号)的分辨率增加。

【0054】下面将仅仅说明此实施例的特征。与上述实施例中相同或相应的部分将用相同的附图标记表示，并且下面将不再说明。

【0055】外部单元302接收微型计算机300输出的PWM信号、时钟信号CLK和占空比设定电阻器203的输出DR0、DR1。

【0056】PWM信号直接输入单触发电路222，并且经过NOR电路220输入另一个单触发电路224。第二比较器208的输出部连接到NOR电路220。将斜波和从数字数据转换为模拟数据的占空比设定电阻器203的输出DR0、DR1输入第二比较器208。时钟信号CLK用于产生与微型计算机300输出的PWM信号同步的斜波。

【0057】在本发明的实施例中，用与上述实施例的原理相同的原理，能使用比较斜波与D/A转换器204的输出的第二比较器208的输出，来产生其数等于分割微型计算机300输出的PWM信号的时钟信号CLK的一个周期的数的信号。因此，可以不使用高速时钟而产生高分辨率PWM信号。同样，通过给微型计算机300从外部设置外部单 元302，不重新配置整个电路，也能增加微型计算机300输出的PWM信号的分辨率。结果，能容易地扩展已知微型计算机300的功能。

【0058】在本发明的此实施例中，由于微型计算机300输出的PWM信号受到逻辑电路的相位延迟的影响，所以优选地，代替使斜波的输出变为1/2Vcc的时刻与时钟信号CLK的下降边完全一致，将斜波的相位提前来补偿相位比较器210的相位延迟。

【0059】虽然参考实施例对本发明进行了说明，应该理解本发明不限于示例性实施例或解释。相反，本发明意图涵盖各种修改和等效设置。另外，虽然所述示例性实施例的各个元件以示范性的各种组合和设置示出，包括更多、更少或仅仅单个元件的其它组合和设置也在本发明的构思和范围中。

【0060】例如，在上述实施例中，使用其一个周期对应时钟信号CLK的一个周期的斜波。可选择地，可以使用其一个周期对应时钟信号的两个周期的斜波(例如，当电压增加时的斜波的斜度等于当电压减少时的斜波的斜度)。在此例中，当将斜波的电压的增加和斜波的电压的减少互相区分时，可由第二比较器208进行比较，由此能获得相同的效果。

【0061】在上述实施例中，存储在占空比设定电阻器203中的数字信息的低端的2-比特(2LSB)被转换为模拟数据，并且所述模拟数据被输入第二比较器208。可选择地，存储在占空比设定电阻器203中的其它数字信息可以被转换为模拟数据，并且所述模拟数据被输入第二比较器208。

【0062】同样，在上述实施例中，通过基于数字信息产生两个或 更多电压值(阈值)，分辨率增加三倍或更多。可选择地，使用一个电压值(阈值)，分辨率可以增加两倍。

Claims (9)

1.一种PWM信号发生电路，包括PWM信号发生电路部分，其基于时钟信号CLK和n-比特的数字信息，产生具有2ⁿ分辨率的数字PWM信号，这里n≥1，

其特征在于，所述PWM信号发生电路还包括：

三角波发生器(104；240)，其产生与所述时钟信号CLK同步的三角波；

D/A转换器(105；204)，其将存储在占空比设定寄存器中的数字信息中的至少1-比特的数字信息转换为模拟数据，所述模拟数据被作为阈值输入比较器(106；208)中；和

所述比较器(106；208)，其将所述三角波与所述阈值进行比较，其中

通过将所述比较器的输出以及由所述PWM信号发生电路部分产生的数字PWM信号相结合，所述PWM信号发生电路增加所述PWM信号的分辨率。

2.如权利要求1所述的PWM信号发生电路，其特征在于

所述PWM信号发生电路产生信号，所述信号的数等于基于所述三角波与所述阈值之间比较的结果分割所述时钟信号CLK的一个周期的数。

3.如权利要求1或2所述的PWM信号发生电路，其特征在于，所述D/A转换器(105；204)基于所述至少1-比特的数字信息，产生至少两个所述阈值。

4.如权利要求1或2所述的PWM信号发生电路，其特征在于

所述比较器输出信号，所述信号的占空比基于所述三角波与所述阈值之间比较的结果而变化。

5.如权利要求1或2所述的PWM信号发生电路，其特征在于，进一步包括：

相位比较器(210)，其调整所述三角波与所述时钟信号CLK之间的相位差。

6.一种PWM信号发生电路，其特征在于，包括：

计数器(101；201)，其基于时钟信号CLK工作；

寄存器(103；203)，其设定PWM信号的占空比；

第一比较器(102；202)，其将所述计数器的输出与所述寄存器的输出进行比较；

三角波发生器(104；240)，其产生与所述时钟信号CLK同步的三角波；

D/A转换器(105；204)，其将存储在所述寄存器(103；203)中的数字信息中的至少1-比特数字信息转换为模拟数据，所述模拟数据被作为阈值输入第二比较器(106；208)中；

所述第二比较器(106；208)，其将所述三角波与所述阈值进行比较，其中基于所述计数器的输出、所述第一比较器的输出和所述第二比较器的输出，所述PWM信号发生电路产生所述PWM信号。

7.如权利要求6所述的PWM信号发生电路，其特征在于

所述寄存器存储与所述计数器的输出比较的数字信息中的至少1-比特和用于产生与所述三角波比较的至少两个阈值的所述数字信息中的其他至少1-比特。

8.如权利要求6或7所述的PWM信号发生电路，其特征在于

所述第二比较器将指示所述三角波与所述阈值比较的结果的信号输出，并且所述PWM信号发生电路产生信号，所述信号的数等于基于所述第二比较器输出的所述信号分割所述时钟信号CLK的一个周期的数。

9.如权利要求6或7所述的PWM信号发生电路，其特征在于，进一步包括：

相位比较器(210)，其调整所述三角波与所述时钟信号CLK之间的相位差。

Images