JP2001169541A - Ｐｗｍ波生成回路 - Google Patents
Ｐｗｍ波生成回路Info
- Publication number
- JP2001169541A JP2001169541A JP34496499A JP34496499A JP2001169541A JP 2001169541 A JP2001169541 A JP 2001169541A JP 34496499 A JP34496499 A JP 34496499A JP 34496499 A JP34496499 A JP 34496499A JP 2001169541 A JP2001169541 A JP 2001169541A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- voltage
- converter
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】従来のコンパレータを用い、且つ、小型のＡ／
Ｄコンバータとビット数の少ない遅延回路で、高周波の
ＰＷＭ波を生成できるＰＷＭ波生成回路を提供する。 【解決手段】３個の第２コンパレータ２と二進エンコー
ダ３と４個の抵抗群で構成されるＡ／Ｄコンバータ１
と、カウンタ回路５と、Ｆ・Ｆ（フリップ・フロップ）
回路６と、定電流回路１２と、コンデンサ１４と、スイ
ッチ回路１３と、切換器１１と、差動増幅器１０と、２
入力のＯＲ回路９と、第１コンパレータ１５で構成され
て、Ａ／Ｄコンバータ１とカウンタ回路５で形成される
デジタル信号に定電流回路１２とコンデンサ１４で形成
されるアナログ信号を加えることで、任意のパルス幅の
ＰＷＭ電圧波形を、数ＭＨｚ程度の周波数で発生させる
ことができる。また、Ａ／Ｄコンバータ１のコンパレー
タは、通常速度のものでよい。
Ｄコンバータとビット数の少ない遅延回路で、高周波の
ＰＷＭ波を生成できるＰＷＭ波生成回路を提供する。 【解決手段】３個の第２コンパレータ２と二進エンコー
ダ３と４個の抵抗群で構成されるＡ／Ｄコンバータ１
と、カウンタ回路５と、Ｆ・Ｆ（フリップ・フロップ）
回路６と、定電流回路１２と、コンデンサ１４と、スイ
ッチ回路１３と、切換器１１と、差動増幅器１０と、２
入力のＯＲ回路９と、第１コンパレータ１５で構成され
て、Ａ／Ｄコンバータ１とカウンタ回路５で形成される
デジタル信号に定電流回路１２とコンデンサ１４で形成
されるアナログ信号を加えることで、任意のパルス幅の
ＰＷＭ電圧波形を、数ＭＨｚ程度の周波数で発生させる
ことができる。また、Ａ／Ｄコンバータ１のコンパレー
タは、通常速度のものでよい。
Description
【０００１】
【発明の属する技術分野】この発明は、高周波のＰＷＭ
波を得るためのＰＷＭ（Ｐｕｌｓｅ ＷｉｄｔｈＭｏｄ
ｕｌａｔｉｏｎ）波生成回路に関する。
波を得るためのＰＷＭ（Ｐｕｌｓｅ ＷｉｄｔｈＭｏｄ
ｕｌａｔｉｏｎ）波生成回路に関する。
【０００２】
【従来の技術】ビデオカメラや液晶表示機器などの携帯
機器に用いられる電源回路は、一般的に複数個のチャネ
ルを有し、この電源回路を駆動する例えば電池の最低動
作電圧は２．５Ｖから３．６Ｖ程度である。この電源回
路は出力が複数個あり、それらを独立に動作モードに応
じて必要なチャネルを動作させて負荷回路で消費する電
力を小さくしている。また、この電源回路から出力され
る出力電圧を制御するＰＷＭ波のキャリア周波数は５０
０ｋＨｚ程度である。
機器に用いられる電源回路は、一般的に複数個のチャネ
ルを有し、この電源回路を駆動する例えば電池の最低動
作電圧は２．５Ｖから３．６Ｖ程度である。この電源回
路は出力が複数個あり、それらを独立に動作モードに応
じて必要なチャネルを動作させて負荷回路で消費する電
力を小さくしている。また、この電源回路から出力され
る出力電圧を制御するＰＷＭ波のキャリア周波数は５０
０ｋＨｚ程度である。
【０００３】近年、携帯機器の小型化および薄膜化に対
する要望が強くなっている。図８は、電源回路の代表例
であるスイッチング電源回路図である。このスイッチン
グ電源回路の主要部は、電池５１とトランジスタ５２と
インダクタンス（チョークコイル５３）と電圧検出抵抗
５４とコンパレータ５６と、三角波電圧発生回路５５で
構成されている。
する要望が強くなっている。図８は、電源回路の代表例
であるスイッチング電源回路図である。このスイッチン
グ電源回路の主要部は、電池５１とトランジスタ５２と
インダクタンス（チョークコイル５３）と電圧検出抵抗
５４とコンパレータ５６と、三角波電圧発生回路５５で
構成されている。
【０００４】この回路の動作を説明する。電池５１の直
流電圧をトランジスタ５２をオン・オフさせることで、
矩形波電圧パルスに変換し、この矩形波電圧パルスをチ
ョークコイル５３で平滑化して、直流の出力電圧・電流
を負荷５７に供給する。負荷５７に印加される出力電圧
を電圧検出抵抗５４で検出し、その検出した電圧をフィ
ードバック電圧として、コンパレータ５６のマイナス端
子に入力する。一方、三角波電圧発生回路５５から出力
される三角波電圧をコンパレータ５６のプラス端子に入
力する。コンパレータ５６が動作し、コンパレータ５６
の出力からはフィードバック電圧に依存するＰＷＭ波が
出力される。このＰＷＭ波をトランジスタ５２のベース
に入力して、負荷５７に一定の大きさの直流電圧を供給
する。
流電圧をトランジスタ５２をオン・オフさせることで、
矩形波電圧パルスに変換し、この矩形波電圧パルスをチ
ョークコイル５３で平滑化して、直流の出力電圧・電流
を負荷５７に供給する。負荷５７に印加される出力電圧
を電圧検出抵抗５４で検出し、その検出した電圧をフィ
ードバック電圧として、コンパレータ５６のマイナス端
子に入力する。一方、三角波電圧発生回路５５から出力
される三角波電圧をコンパレータ５６のプラス端子に入
力する。コンパレータ５６が動作し、コンパレータ５６
の出力からはフィードバック電圧に依存するＰＷＭ波が
出力される。このＰＷＭ波をトランジスタ５２のベース
に入力して、負荷５７に一定の大きさの直流電圧を供給
する。
【０００５】図９は、前記三角波電圧発生回路の要部構
成図である。この三角波電圧発生回路は、２個の定電流
回路６６、６８と、２個のコンパレータ６３、６４と、
定電流回路６６、６８と接続するコンデンサ６７と、コ
ンデンサ６７の電荷を放電するスイッチ回路６９と、２
個のコンパレータ６３、６４とを接続するＦ・Ｆ回路６
５で構成される。
成図である。この三角波電圧発生回路は、２個の定電流
回路６６、６８と、２個のコンパレータ６３、６４と、
定電流回路６６、６８と接続するコンデンサ６７と、コ
ンデンサ６７の電荷を放電するスイッチ回路６９と、２
個のコンパレータ６３、６４とを接続するＦ・Ｆ回路６
５で構成される。
【０００６】図１０は、図９の回路の動作波形である。
スイッチがオフすると、第１定電流回路６６から一定の
電流Ｉ１がコンデンサ６７に流入し、コンデンサ６７の
電圧は直線的に上昇する。このコンデンサ６７の電圧
が、分圧抵抗Ｚで分圧された電圧で、第１コンパレータ
６３のマイナス入力端子に入力される電圧Ｖ１になる
と、第１コンパレータ６３の出力がＬレベルからＨレベ
ルに反転し、その信号を受けたＦ・Ｆ回路６５の出力信
号でスイッチ回路６９はオフ（開放）からオン（短絡）
に切り替わる。そうすると、コンデンサ６７から第２定
電流回路６８を経由して２×Ｉ１の一定電流が流出（放
電）して、コンデンサ６７の電圧は直線的に減少する。
コンデンサ６７の電圧がＶ２の電圧に達すると、第２コ
ンパレータ６４の出力が反転して、その信号を受けたＦ
・Ｆ回路６５の出力信号で、スイッチ回路６９はオンか
らオフして、再びコンデンサ６７の電圧は直線的に上昇
する。このようにして三角波の電圧波形が出力端子７０
から出力される。
スイッチがオフすると、第１定電流回路６６から一定の
電流Ｉ１がコンデンサ６７に流入し、コンデンサ６７の
電圧は直線的に上昇する。このコンデンサ６７の電圧
が、分圧抵抗Ｚで分圧された電圧で、第１コンパレータ
６３のマイナス入力端子に入力される電圧Ｖ１になる
と、第１コンパレータ６３の出力がＬレベルからＨレベ
ルに反転し、その信号を受けたＦ・Ｆ回路６５の出力信
号でスイッチ回路６９はオフ（開放）からオン（短絡）
に切り替わる。そうすると、コンデンサ６７から第２定
電流回路６８を経由して２×Ｉ１の一定電流が流出（放
電）して、コンデンサ６７の電圧は直線的に減少する。
コンデンサ６７の電圧がＶ２の電圧に達すると、第２コ
ンパレータ６４の出力が反転して、その信号を受けたＦ
・Ｆ回路６５の出力信号で、スイッチ回路６９はオンか
らオフして、再びコンデンサ６７の電圧は直線的に上昇
する。このようにして三角波の電圧波形が出力端子７０
から出力される。
【０００７】図１１は、図８のコンパレータの回路図で
ある。このコンパレータは、電流ミラー回路７１と、電
流ミラー回路７３を含む差動回路７２と、定電流源７４
の組合せで、ＭＯＳＦＥＴで構成される。つぎに、この
コンパレータの動作を説明する。−入力端子７６に入力
される入力電圧Ｖin- としてフィードバック電圧を入力
し、＋入力端子７７に入力される入力電圧Ｖin+ として
三角波電圧を入力する。フィードバック電圧と三角波電
圧の大小により、コンパレータの出力端子７５からＨレ
ベルまたはＬレベルの信号が出力される。このコンパレ
ータの出力特性の一例を示すと、図１２のようになり、
Ｖin- とＶin+ が等しくなっとところで、出力電圧は、
ＨレベルからＬレベルへ、またＬレベルからＨレベルに
切り替わる。
ある。このコンパレータは、電流ミラー回路７１と、電
流ミラー回路７３を含む差動回路７２と、定電流源７４
の組合せで、ＭＯＳＦＥＴで構成される。つぎに、この
コンパレータの動作を説明する。−入力端子７６に入力
される入力電圧Ｖin- としてフィードバック電圧を入力
し、＋入力端子７７に入力される入力電圧Ｖin+ として
三角波電圧を入力する。フィードバック電圧と三角波電
圧の大小により、コンパレータの出力端子７５からＨレ
ベルまたはＬレベルの信号が出力される。このコンパレ
ータの出力特性の一例を示すと、図１２のようになり、
Ｖin- とＶin+ が等しくなっとところで、出力電圧は、
ＨレベルからＬレベルへ、またＬレベルからＨレベルに
切り替わる。
【０００８】このコンパレータは、Ｖin- とＶin+ が共
に高くなると、この切り替わりは、Ｖin+ がＶin- より
低い電圧で起こり、また、Ｖin- とＶin+ が共に低くな
ると、Ｖin+ がＶin- より高い電圧で起こる特性を有し
ている。
に高くなると、この切り替わりは、Ｖin+ がＶin- より
低い電圧で起こり、また、Ｖin- とＶin+ が共に低くな
ると、Ｖin+ がＶin- より高い電圧で起こる特性を有し
ている。
【０００９】
【発明が解決しようとする課題】しかし、前記の三角波
電圧発生回路は、周波数を高くすると、三角波電圧発生
回路を構成するコンパレータの応答速度の遅れにより、
三角波電圧の振幅が増大する。その結果、この三角波電
圧をコンパレータに入力する従来のＰＷＭ波生成回路で
は、高周波になると、ＰＷＭ波電圧のＨレベルのパルス
幅が拡がり、設定に対して出力電流が増大してしまうと
いう不都合を生じる。さらに、三角波電圧が上昇する
と、設定した最小パルス幅が拡がり、最小にできるＰＷ
Ｍ波電圧のパルス幅が広くなり、パルス幅の可変制御範
囲が狭くなり、制御性を悪化させるという不具合を生じ
る。
電圧発生回路は、周波数を高くすると、三角波電圧発生
回路を構成するコンパレータの応答速度の遅れにより、
三角波電圧の振幅が増大する。その結果、この三角波電
圧をコンパレータに入力する従来のＰＷＭ波生成回路で
は、高周波になると、ＰＷＭ波電圧のＨレベルのパルス
幅が拡がり、設定に対して出力電流が増大してしまうと
いう不都合を生じる。さらに、三角波電圧が上昇する
と、設定した最小パルス幅が拡がり、最小にできるＰＷ
Ｍ波電圧のパルス幅が広くなり、パルス幅の可変制御範
囲が狭くなり、制御性を悪化させるという不具合を生じ
る。
【００１０】また、従来のＰＷＭ波生成回路では、図１
２に示すように、フィードバック電圧と三角波電圧をコ
ンパレータに入力して、ＰＷＭ波電圧を発生させる場合
には、この両者の電圧が共に高くなったときや低くなっ
たときに、コンパレータの出力電圧がＨレベルからＬレ
ベル、ＬレベルからＨレベルに切り替わるＶin- 、Ｖ
in+ の入力電圧に差が生じて、ＰＷＭ波電圧のパルス幅
が設定からずれてくる。そのため、設定した出力電流を
負荷に供給することが困難になる。また、極端な場合
は、出力電圧のレベルが切り替わらなくなり、正常動作
にも係わらず、保護回路が働き、電源回路が動作を停止
するという不具合を生じる。電源電圧が低くなると、こ
の不都合は増長する。
２に示すように、フィードバック電圧と三角波電圧をコ
ンパレータに入力して、ＰＷＭ波電圧を発生させる場合
には、この両者の電圧が共に高くなったときや低くなっ
たときに、コンパレータの出力電圧がＨレベルからＬレ
ベル、ＬレベルからＨレベルに切り替わるＶin- 、Ｖ
in+ の入力電圧に差が生じて、ＰＷＭ波電圧のパルス幅
が設定からずれてくる。そのため、設定した出力電流を
負荷に供給することが困難になる。また、極端な場合
は、出力電圧のレベルが切り替わらなくなり、正常動作
にも係わらず、保護回路が働き、電源回路が動作を停止
するという不具合を生じる。電源電圧が低くなると、こ
の不都合は増長する。
【００１１】また、前記の不具合を解消するために、三
角波電圧発生回路のようなアナログ回路を用いないで、
デジタル回路のみを用いて、ＰＷＭ波生成回路を構成す
ると、ビット数の多いデジタル回路を用いることにな
り、デジタル回路を形成する半導体チップの面積が大き
くなり、また、コストも高くなる。この発明の目的は、
前記の課題を解決して、従来のコンパレータを用い、且
つ、小型のＡ／Ｄコンバータとビット数の少ない遅延回
路で、高周波のＰＷＭ波を生成できるＰＷＭ波生成回路
を提供することにある。
角波電圧発生回路のようなアナログ回路を用いないで、
デジタル回路のみを用いて、ＰＷＭ波生成回路を構成す
ると、ビット数の多いデジタル回路を用いることにな
り、デジタル回路を形成する半導体チップの面積が大き
くなり、また、コストも高くなる。この発明の目的は、
前記の課題を解決して、従来のコンパレータを用い、且
つ、小型のＡ／Ｄコンバータとビット数の少ない遅延回
路で、高周波のＰＷＭ波を生成できるＰＷＭ波生成回路
を提供することにある。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
めに、出力電圧を制御するＰＷＭ波生成回路において、
フィードバック電圧に応じて電流値が変化する定電流回
路と、該定電流回路からの電流を充電するコンデンサ
と、該コンデンサの電荷を放電するスイッチ回路と、前
記フィードバック電圧を入力し、デジタル信号を遅延回
路に伝送するＡ／Ｄコンバータと、該デジタル信号を入
力し、スイッチ回路を制御する遅延回路と、前記コンデ
ンサの電圧によりＰＷＭ波電圧を制御する第１コンパレ
ータとを具備する構成とする。
めに、出力電圧を制御するＰＷＭ波生成回路において、
フィードバック電圧に応じて電流値が変化する定電流回
路と、該定電流回路からの電流を充電するコンデンサ
と、該コンデンサの電荷を放電するスイッチ回路と、前
記フィードバック電圧を入力し、デジタル信号を遅延回
路に伝送するＡ／Ｄコンバータと、該デジタル信号を入
力し、スイッチ回路を制御する遅延回路と、前記コンデ
ンサの電圧によりＰＷＭ波電圧を制御する第１コンパレ
ータとを具備する構成とする。
【００１３】前記ＰＷＭ波生成回路において、前記Ａ／
Ｄコンバータと、前記遅延回路と、該遅延回路からの信
号を入力し、スイッチ回路を制御するＯＲ回路と、前記
定電流回路と、前記コンデンサと、該コンデンサの電荷
を放電するスイッチ回路と、前記第１コンパレータと、
前記フィードバック電圧の大きさで差動増幅器に入力す
る電圧を切り換える切換器もしくはＤ／Ａコンバータ
と、前記切換器からの電圧に応じて、前記定電流回路の
電流値を制御する前記差動増幅器とを具備する構成とす
る。
Ｄコンバータと、前記遅延回路と、該遅延回路からの信
号を入力し、スイッチ回路を制御するＯＲ回路と、前記
定電流回路と、前記コンデンサと、該コンデンサの電荷
を放電するスイッチ回路と、前記第１コンパレータと、
前記フィードバック電圧の大きさで差動増幅器に入力す
る電圧を切り換える切換器もしくはＤ／Ａコンバータ
と、前記切換器からの電圧に応じて、前記定電流回路の
電流値を制御する前記差動増幅器とを具備する構成とす
る。
【００１４】前記Ａ／Ｄコンバータに出力電圧のフィー
ドバック電圧を入力し、該Ａ／Ｄコンバータの出力信号
を遅延回路に入力し、該遅延回路のリセット信号と該遅
延回路を構成するＦ・Ｆ回路の出力信号をＯＲ回路に入
力し、前記定電流回路に前記コンデンサの一端を接続
し、該コンデンサの他端をグランドに接続し、該コンデ
ンサの電荷を放電するスイッチ回路の一端と前記コンデ
ンサの一端を接続し、前記スイッチ回路の他端をグラン
ドと接続し、前記ＯＲ回路の出力信号を前記スイッチ回
路に入力し、Ａ／Ｄコンバータの基準電圧発生部と切換
器の一端が接続し、該切換器に前記Ａ／Ｄコンバータの
前記出力信号を入力し、該切換器の出力信号を前記差動
増幅器に入力し、該差動増幅器の出力信号を前記定電流
回路の制御信号として入力し、前記コンデンサの一端の
電圧を第１コンパレータに入力して動作する構成とす
る。
ドバック電圧を入力し、該Ａ／Ｄコンバータの出力信号
を遅延回路に入力し、該遅延回路のリセット信号と該遅
延回路を構成するＦ・Ｆ回路の出力信号をＯＲ回路に入
力し、前記定電流回路に前記コンデンサの一端を接続
し、該コンデンサの他端をグランドに接続し、該コンデ
ンサの電荷を放電するスイッチ回路の一端と前記コンデ
ンサの一端を接続し、前記スイッチ回路の他端をグラン
ドと接続し、前記ＯＲ回路の出力信号を前記スイッチ回
路に入力し、Ａ／Ｄコンバータの基準電圧発生部と切換
器の一端が接続し、該切換器に前記Ａ／Ｄコンバータの
前記出力信号を入力し、該切換器の出力信号を前記差動
増幅器に入力し、該差動増幅器の出力信号を前記定電流
回路の制御信号として入力し、前記コンデンサの一端の
電圧を第１コンパレータに入力して動作する構成とす
る。
【００１５】前記Ａ／Ｄコンバータに出力電圧のフィー
ドバック電圧を入力し、該Ａ／Ｄコンバータの出力信号
を遅延回路に入力し、該遅延回路のリセット信号と該遅
延回路を構成するＦ・Ｆ回路の出力信号をＯＲ回路に入
力し、前記定電流回路に前記コンデンサの一端を接続
し、該コンデンサの他端をグランドに接続し、該コンデ
ンサの電荷を放電するスイッチ回路の一端と前記コンデ
ンサの一端を接続し、前記スイッチ回路の他端をグラン
ドと接続し、前記ＯＲ回路の出力信号を前記スイッチ回
路に入力し、Ｄ／Ａコンバータの出力信号とＡ／Ｄコン
バータの高電位側電位とをＤ／Ａコンバータに入力し、
Ｄ／Ａコンバータの出力信号を前記誤差増幅器に入力
し、該差動増幅器の出力信号を前記定電流回路の制御信
号として入力し、前記コンデンサの一端の電圧を第１コ
ンパレータに入力して動作する構成とする。
ドバック電圧を入力し、該Ａ／Ｄコンバータの出力信号
を遅延回路に入力し、該遅延回路のリセット信号と該遅
延回路を構成するＦ・Ｆ回路の出力信号をＯＲ回路に入
力し、前記定電流回路に前記コンデンサの一端を接続
し、該コンデンサの他端をグランドに接続し、該コンデ
ンサの電荷を放電するスイッチ回路の一端と前記コンデ
ンサの一端を接続し、前記スイッチ回路の他端をグラン
ドと接続し、前記ＯＲ回路の出力信号を前記スイッチ回
路に入力し、Ｄ／Ａコンバータの出力信号とＡ／Ｄコン
バータの高電位側電位とをＤ／Ａコンバータに入力し、
Ｄ／Ａコンバータの出力信号を前記誤差増幅器に入力
し、該差動増幅器の出力信号を前記定電流回路の制御信
号として入力し、前記コンデンサの一端の電圧を第１コ
ンパレータに入力して動作する構成とする。
【００１６】前記Ａ／Ｄコンバータが、分圧抵抗群と、
複数個の第２コンパレータおよび二進エンコーダからな
る構成とするとよい。前記遅延回路が、Ｆ・Ｆ回路と、
カウンタ回路もしくはシフトレジスタ回路を具備すると
よい。前記スイッチ回路が、半導体スイッチング素子で
構成されるとよい。
複数個の第２コンパレータおよび二進エンコーダからな
る構成とするとよい。前記遅延回路が、Ｆ・Ｆ回路と、
カウンタ回路もしくはシフトレジスタ回路を具備すると
よい。前記スイッチ回路が、半導体スイッチング素子で
構成されるとよい。
【００１７】前記カウンタ回路のクロック端子に、正相
クロック信号と逆相クロック信号とを切り換えて入力
し、該切り換えが、前記誤差増幅器の出力信号が入力さ
れる第３コンパレータの出力信号で制御されるとよい。
前記のように、定電流回路とコンデンサの組合せで、ア
ナログ信号を生成し、前記Ａ／Ｄコンバータと前記遅延
回路などで生成されるデジタル信号と、このアナロク信
号とを合成することで、従来のコンパレータを用いるこ
とができて、且つ、小型のＡ／Ｄコンバータとビット数
の少ない遅延回路で高周波のＰＷＭ波生成回路を製作す
ることができる。
クロック信号と逆相クロック信号とを切り換えて入力
し、該切り換えが、前記誤差増幅器の出力信号が入力さ
れる第３コンパレータの出力信号で制御されるとよい。
前記のように、定電流回路とコンデンサの組合せで、ア
ナログ信号を生成し、前記Ａ／Ｄコンバータと前記遅延
回路などで生成されるデジタル信号と、このアナロク信
号とを合成することで、従来のコンパレータを用いるこ
とができて、且つ、小型のＡ／Ｄコンバータとビット数
の少ない遅延回路で高周波のＰＷＭ波生成回路を製作す
ることができる。
【００１８】
【発明の実施の形態】図１は、この発明の第１実施例の
ＰＷＭ波生成回路の構成図である。この回路は、３個の
第２コンパレータ２と二進エンコーダ３と４個の抵抗群
で構成されるＡ／Ｄコンバータ１と、カウンタ回路５
と、Ｆ・Ｆ（フリップ・フロップ）回路６と、定電流回
路１２と、コンデンサ１４と、スイッチ回路１３と、切
換器１１と、差動増幅器１０と、２入力のＯＲ回路９
と、第１コンパレータ１５で構成されている。Ａ／Ｄコ
ンバータ１の２個の出力信号（二進エンコーダ３の出力
信号）はカウンタ回路５に入力され、カウンタ回路５の
出力信号は、Ｆ・Ｆ回路６に入力され、Ｆ・Ｆ回路６の
出力信号はＯＲ回路９の一方に入力され、他方の入力に
はリセット端子８から入力されるリセット信号が入力さ
れ、このＯＲ回路９の出力信号がスイッチ回路１３に入
力される。このスイッチ回路１３はＭＯＳＦＥＴなどの
半導体スイッチング素子で構成され、切換器１１はアナ
ログスイッチ回路などで構成される。
ＰＷＭ波生成回路の構成図である。この回路は、３個の
第２コンパレータ２と二進エンコーダ３と４個の抵抗群
で構成されるＡ／Ｄコンバータ１と、カウンタ回路５
と、Ｆ・Ｆ（フリップ・フロップ）回路６と、定電流回
路１２と、コンデンサ１４と、スイッチ回路１３と、切
換器１１と、差動増幅器１０と、２入力のＯＲ回路９
と、第１コンパレータ１５で構成されている。Ａ／Ｄコ
ンバータ１の２個の出力信号（二進エンコーダ３の出力
信号）はカウンタ回路５に入力され、カウンタ回路５の
出力信号は、Ｆ・Ｆ回路６に入力され、Ｆ・Ｆ回路６の
出力信号はＯＲ回路９の一方に入力され、他方の入力に
はリセット端子８から入力されるリセット信号が入力さ
れ、このＯＲ回路９の出力信号がスイッチ回路１３に入
力される。このスイッチ回路１３はＭＯＳＦＥＴなどの
半導体スイッチング素子で構成され、切換器１１はアナ
ログスイッチ回路などで構成される。
【００１９】また、切換器１１は３個の端子を有し（必
要に応じて個数は変わる）、これらの端子は、バッファ
１７を介して前記の抵抗群の各抵抗の接続点ａ、ｂ、ｃ
と接続し、これらの接続点ａ、ｂ、ｃは第２コンパレー
タ２のマイナス端子にそれぞれ接続している。これらの
接続点ａ、ｂ、ｃはＡ／Ｄコンバータ１の基準電圧発生
部である。切換器１１を切り換えるための制御信号は、
図示しないが、Ａ／Ｄコンバータ１の二進エンコーダ３
からの出力信号が用いられる。切換器１１の出力信号
は、定電流回路１２の電流を制御する差動増幅器１０の
マイナス端子に抵抗を介して入力する。また、Ａ／Ｄコ
ンバータ１の各第２コンパレータ２のプラス端子にはフ
ィードバック電圧ＶFBが入力される。前記のコンデンサ
１４の電圧を第１コンパレータ１５のマイナス端子に入
力し、プラス端子に基準電圧を入力する。第１コンパレ
ータ１５がこれらの信号を受けて動作し、第１コンパレ
ータ１５の出力端子から、フィードバック電圧ＶFBに依
存したＰＷＭ波電圧が発生する。
要に応じて個数は変わる）、これらの端子は、バッファ
１７を介して前記の抵抗群の各抵抗の接続点ａ、ｂ、ｃ
と接続し、これらの接続点ａ、ｂ、ｃは第２コンパレー
タ２のマイナス端子にそれぞれ接続している。これらの
接続点ａ、ｂ、ｃはＡ／Ｄコンバータ１の基準電圧発生
部である。切換器１１を切り換えるための制御信号は、
図示しないが、Ａ／Ｄコンバータ１の二進エンコーダ３
からの出力信号が用いられる。切換器１１の出力信号
は、定電流回路１２の電流を制御する差動増幅器１０の
マイナス端子に抵抗を介して入力する。また、Ａ／Ｄコ
ンバータ１の各第２コンパレータ２のプラス端子にはフ
ィードバック電圧ＶFBが入力される。前記のコンデンサ
１４の電圧を第１コンパレータ１５のマイナス端子に入
力し、プラス端子に基準電圧を入力する。第１コンパレ
ータ１５がこれらの信号を受けて動作し、第１コンパレ
ータ１５の出力端子から、フィードバック電圧ＶFBに依
存したＰＷＭ波電圧が発生する。
【００２０】図２は、図１のＡ／Ｄコンバータの動作を
説明する図で、同図（ａ）はフィードバック電圧のレベ
ルを示す図であり、同図（ｂ）は、フィードバック電圧
のレベルに応じたＦ・Ｆ回路の出力信号波形である。フ
ィードバック電圧ＶFBの範囲を電圧レベルをＶ０からＶ
４とする。ＶFBがＶ４とＶ３の間のイの範囲にあると、
（Ａ）の信号波形になり、Ｖ３とＶ２の間のロの範囲に
あると、（Ｂ）の信号波形になり、Ｖ２とＶ１の間のハ
の範囲にあると、（Ｃ）の信号波形になり、Ｖ１とＶ０
の間のニの範囲にあると、（Ｄ）の信号波形になる。
説明する図で、同図（ａ）はフィードバック電圧のレベ
ルを示す図であり、同図（ｂ）は、フィードバック電圧
のレベルに応じたＦ・Ｆ回路の出力信号波形である。フ
ィードバック電圧ＶFBの範囲を電圧レベルをＶ０からＶ
４とする。ＶFBがＶ４とＶ３の間のイの範囲にあると、
（Ａ）の信号波形になり、Ｖ３とＶ２の間のロの範囲に
あると、（Ｂ）の信号波形になり、Ｖ２とＶ１の間のハ
の範囲にあると、（Ｃ）の信号波形になり、Ｖ１とＶ０
の間のニの範囲にあると、（Ｄ）の信号波形になる。
【００２１】図３は、第１実施例のＰＷＭ波生成回路の
各部の信号波形を示す図である。（Ｇ）の波形は図２の
（ｂ）の（Ｂ）と同じＦ・Ｆ回路の出力信号波形であ
り、（Ｈ）の波形はコンデンサの電圧波形であり、
（Ｉ）の波形はコンパレータの出力波形である。（Ｇ）
の波形はデジタル信号波形であり、（Ｈ）の波形はアナ
ログ信号波形であり、これらの信号を合成して発生させ
た（Ｉ）の波形が本発明のＰＷＭ電圧波形である。
各部の信号波形を示す図である。（Ｇ）の波形は図２の
（ｂ）の（Ｂ）と同じＦ・Ｆ回路の出力信号波形であ
り、（Ｈ）の波形はコンデンサの電圧波形であり、
（Ｉ）の波形はコンパレータの出力波形である。（Ｇ）
の波形はデジタル信号波形であり、（Ｈ）の波形はアナ
ログ信号波形であり、これらの信号を合成して発生させ
た（Ｉ）の波形が本発明のＰＷＭ電圧波形である。
【００２２】図２に説明したように、Ａ／Ｄコンバータ
１を構成する第２コンパレータ２を３個として、デジタ
ル信号を４種類とする。つまり、その信号のパルス幅は
図２（ｂ）で示す４個しか選べない。つまり、直流電圧
を４分割したパルス幅を最小単位として、その整数倍よ
り選定できない。そのため、ＰＷＭ電圧波形のパルス幅
は不連続になる。それを連続的に変化させるために、
（Ｇ）の波形のパルス終端部で、（Ｈ）の電圧波形を立
ち上げてアナログ信号を付加することで、（Ｉ）の波形
のように、ＰＷＭ電圧のパルス幅の大きさを不連続なパ
ルス幅から連続したパルス幅にすることができる。
１を構成する第２コンパレータ２を３個として、デジタ
ル信号を４種類とする。つまり、その信号のパルス幅は
図２（ｂ）で示す４個しか選べない。つまり、直流電圧
を４分割したパルス幅を最小単位として、その整数倍よ
り選定できない。そのため、ＰＷＭ電圧波形のパルス幅
は不連続になる。それを連続的に変化させるために、
（Ｇ）の波形のパルス終端部で、（Ｈ）の電圧波形を立
ち上げてアナログ信号を付加することで、（Ｉ）の波形
のように、ＰＷＭ電圧のパルス幅の大きさを不連続なパ
ルス幅から連続したパルス幅にすることができる。
【００２３】この（Ｈ）の電圧波形の立上がりは、定電
流回路１２から供給される電流に依存し、この電流が大
きい場合は立上がりは大きく（速く）なり、ＰＷＭ電圧
波形のパルス幅は狭くなる。反対に小さい場合は立上が
りを緩やかになり、パルス幅は広くなる。このように、
定電流回路１２からコンデンサ１４に供給される電流
を、差動増幅器１０を介したＡ／Ｄコンバータ１の信号
で制御することで、任意のパルス幅のＰＷＭ電圧波形
を、数ＭＨｚ程度の周波数で発生させることができる。
流回路１２から供給される電流に依存し、この電流が大
きい場合は立上がりは大きく（速く）なり、ＰＷＭ電圧
波形のパルス幅は狭くなる。反対に小さい場合は立上が
りを緩やかになり、パルス幅は広くなる。このように、
定電流回路１２からコンデンサ１４に供給される電流
を、差動増幅器１０を介したＡ／Ｄコンバータ１の信号
で制御することで、任意のパルス幅のＰＷＭ電圧波形
を、数ＭＨｚ程度の周波数で発生させることができる。
【００２４】しかも、この場合に用いるＡ／Ｄコンバー
タ１のコンパレータは、通常速度のものでよく、また、
ビット数も数ビットでよく、そのため、Ａ／Ｄコンバー
タ１を形成する半導体チップは小型のものでよい。図４
は、この発明の第２実施例のＰＷＭ波生成回路の構成図
である。この回路は、図１の切換器１１をＤ／Ａコンバ
ータ２１に代えた回路である。Ａ／Ｄコンバータ１の出
力信号がＤ／Ａコンバータ２１に入力され、また、図１
の抵抗群で分圧された電圧の最大値である接続点ｄの電
圧がＤ／Ａコンバータ２１の基準電圧として入力され
る。Ａ／Ｄコンバータ１の出力信号によって、Ｄ／Ａコ
ンバータ２１から接続点ａ、ｂ、ｃの電圧（直流電圧）
が出力され、差動増幅器１０のマイナス端子に入力され
る。その他の動作は図１の回路と同等である。また第１
実施例と同じ効果が期待できる。
タ１のコンパレータは、通常速度のものでよく、また、
ビット数も数ビットでよく、そのため、Ａ／Ｄコンバー
タ１を形成する半導体チップは小型のものでよい。図４
は、この発明の第２実施例のＰＷＭ波生成回路の構成図
である。この回路は、図１の切換器１１をＤ／Ａコンバ
ータ２１に代えた回路である。Ａ／Ｄコンバータ１の出
力信号がＤ／Ａコンバータ２１に入力され、また、図１
の抵抗群で分圧された電圧の最大値である接続点ｄの電
圧がＤ／Ａコンバータ２１の基準電圧として入力され
る。Ａ／Ｄコンバータ１の出力信号によって、Ｄ／Ａコ
ンバータ２１から接続点ａ、ｂ、ｃの電圧（直流電圧）
が出力され、差動増幅器１０のマイナス端子に入力され
る。その他の動作は図１の回路と同等である。また第１
実施例と同じ効果が期待できる。
【００２５】図５は、この発明の第３実施例のＰＷＭ波
生成回路の構成図である。この回路は、図４のカウンタ
回路５をシフトレジスタ回路２２に代えた回路である。
図中の４ａは遅延回路である。シフトレジスタ回路２２
のデータ入力信号は図１の第２コンパレータ２の出力か
ら伝達され、図１のカウンタ回路５に入力されるクロッ
ク信号およびリセット信号と同等の信号が、クロック端
子２３およびリセット端子２４にそれぞれ入力され、出
力信号は、図１のカウンタ回路５の出力信号と同等の信
号が出力される。その他の動作は図１の回路と同等であ
る。また、第１実施例と同じ効果が期待できる。尚、Ｄ
／Ａコンバータ２１を図１の切換器１１に代えても構わ
ない。
生成回路の構成図である。この回路は、図４のカウンタ
回路５をシフトレジスタ回路２２に代えた回路である。
図中の４ａは遅延回路である。シフトレジスタ回路２２
のデータ入力信号は図１の第２コンパレータ２の出力か
ら伝達され、図１のカウンタ回路５に入力されるクロッ
ク信号およびリセット信号と同等の信号が、クロック端
子２３およびリセット端子２４にそれぞれ入力され、出
力信号は、図１のカウンタ回路５の出力信号と同等の信
号が出力される。その他の動作は図１の回路と同等であ
る。また、第１実施例と同じ効果が期待できる。尚、Ｄ
／Ａコンバータ２１を図１の切換器１１に代えても構わ
ない。
【００２６】図６は、この発明の第４実施例のＰＷＭ波
生成回路の要部構成図である。図１の回路に新規に追加
した箇所３０が点線で囲まれた箇所である。この回路
は、図１の回路の差動増幅器１０の出力に第３コンパレ
ータ３１の入力を接続する。一方、図１のカウンタ回路
５のクロック端子７に第２スイッチ回路３４を設ける。
この第２スイッチ回路３４は、正相クロック信号（図１
のクロック信号に相当する）を入力する正相クロック端
子３２と、逆相クロック信号（正相クロック信号に対し
て１８０度位相がずれている）を入力する逆相クロック
端子３３を有している。これらの端子３２、３３を切り
換えてカウンタ回路５にクロック信号が入力される。こ
の切換え制御は、第３コンパレータ３１の出力信号で行
う。また、図１の定電流回路１２の電流に対して、図６
の定電流回路１２ａから出力される電流Ｉ12a の大きさ
２倍の大きさである。そのため、コンデンサ２４の電圧
の立上がりは図１の場合の２倍にできる。
生成回路の要部構成図である。図１の回路に新規に追加
した箇所３０が点線で囲まれた箇所である。この回路
は、図１の回路の差動増幅器１０の出力に第３コンパレ
ータ３１の入力を接続する。一方、図１のカウンタ回路
５のクロック端子７に第２スイッチ回路３４を設ける。
この第２スイッチ回路３４は、正相クロック信号（図１
のクロック信号に相当する）を入力する正相クロック端
子３２と、逆相クロック信号（正相クロック信号に対し
て１８０度位相がずれている）を入力する逆相クロック
端子３３を有している。これらの端子３２、３３を切り
換えてカウンタ回路５にクロック信号が入力される。こ
の切換え制御は、第３コンパレータ３１の出力信号で行
う。また、図１の定電流回路１２の電流に対して、図６
の定電流回路１２ａから出力される電流Ｉ12a の大きさ
２倍の大きさである。そのため、コンデンサ２４の電圧
の立上がりは図１の場合の２倍にできる。
【００２７】図７は、図６の回路での動作波形である。
この波形は図３に相当する波形である。（Ｋ）はデジタ
ル信号、（Ｍ）はアナログ信号、（Ｎ）はＰＷＭ電圧波
形である。図３との違いは、逆相クロック信号を用い、
また定電流回路１２ａの電流を図１に比べて２倍にする
ことで、アナログ信号の制御範囲を半分の時間にするこ
とができる。その結果、図１に比べて、ＰＷＭ電圧波形
のパルス幅をさらに精度よく制御できる。
この波形は図３に相当する波形である。（Ｋ）はデジタ
ル信号、（Ｍ）はアナログ信号、（Ｎ）はＰＷＭ電圧波
形である。図３との違いは、逆相クロック信号を用い、
また定電流回路１２ａの電流を図１に比べて２倍にする
ことで、アナログ信号の制御範囲を半分の時間にするこ
とができる。その結果、図１に比べて、ＰＷＭ電圧波形
のパルス幅をさらに精度よく制御できる。
【００２８】
【発明の効果】この発明によれば、デジタル信号とアナ
ログ信号を組み合わせることで、従来のコンパレータを
用いることができて、且つ、小型のＡ／Ｄコンバータと
ビット数の少ない遅延回路で高周波のＰＷＭ波生成回路
を製作することができる。その結果、電源回路の小型化
と低コスト化を図ることができる。
ログ信号を組み合わせることで、従来のコンパレータを
用いることができて、且つ、小型のＡ／Ｄコンバータと
ビット数の少ない遅延回路で高周波のＰＷＭ波生成回路
を製作することができる。その結果、電源回路の小型化
と低コスト化を図ることができる。
【図１】この発明の第１実施例のＰＷＭ波生成回路の構
成図
成図
【図２】Ａ／Ｄコンバータの動作を説明する図で、
（ａ）はフィードバック電圧のレベルを示す図であり、
（ｂ）はフィードバック電圧のレベルに応じたＦ・Ｆ回
路の出力信号波形図
（ａ）はフィードバック電圧のレベルを示す図であり、
（ｂ）はフィードバック電圧のレベルに応じたＦ・Ｆ回
路の出力信号波形図
【図３】この発明のＰＷＭ波生成回路の各部の信号波形
を示す図
を示す図
【図４】この発明の第２実施例のＰＷＭ波生成回路の構
成図
成図
【図５】この発明の第３実施例のＰＷＭ波生成回路の構
成図
成図
【図６】この発明の第４実施例のＰＷＭ波生成回路の要
部構成図
部構成図
【図７】図６の回路での動作波形図
【図８】電源回路の代表例であるスイッチング電源回路
図
図
【図９】前記三角波電圧発生回路の構成図
【図１０】図９の回路動作波形図
【図１１】図８のコンパレータの回路図
【図１２】コンパレータの出力特性を示す図
１ Ａ／Ｄコンバータ ２ 第２コンパレータ ３ 二進エンコーダ ４、４ａ 遅延回路 ５ カウンタ回路 ６ Ｆ・Ｆ回路 ７、２３ クロック端子 ８、２４ リセット端子 ９ ＯＲ回路 １０ 差動増幅器 １１ 切換器 １２、１２ａ 定電流回路 １３ スイッチ回路 １４ コンデンサ １５ 第１コンパレータ １６ 出力端子 １７ バッファ回路 ２１ Ｄ／Ａコンバータ ２２ シフトレジスタ回路 ３１ 第３コンパレータ ３２ 正相クロック端子 ３３ 逆相クロック端子 ３４ 第２スイッチ回路 Ｚ、ｒ 抵抗
Claims (8)
- 【請求項１】出力電圧を制御するＰＷＭ波生成回路にお
いて、フィードバック電圧に応じて電流値が変化する定
電流回路と、該定電流回路からの電流を充電するコンデ
ンサと、該コンデンサの電荷を放電するスイッチ回路
と、前記フィードバック電圧を入力し、デジタル信号を
遅延回路に伝送するＡ／Ｄコンバータと、該デジタル信
号を入力し、スイッチ回路を制御する遅延回路と、前記
コンデンサの電圧によりＰＷＭ波電圧を制御する第１コ
ンパレータとを具備することを特徴とするＰＷＭ波生成
回路。 - 【請求項２】前記ＰＷＭ波生成回路において、前記Ａ／
Ｄコンバータと、前記遅延回路と、該遅延回路からの信
号を入力し、スイッチ回路を制御するＯＲ回路と、前記
定電流回路と、前記コンデンサと、該コンデンサの電荷
を放電するスイッチ回路と、前記第１コンパレータと、
前記フィードバック電圧の大きさで差動増幅器に入力す
る電圧を切り換える切換器もしくはＤ／Ａコンバータ
と、前記切換器からの電圧に応じて、前記定電流回路の
電流値を制御する前記差動増幅器とを具備することを特
徴とする請求項１に記載のＰＷＭ波生成回路。 - 【請求項３】前記Ａ／Ｄコンバータに出力電圧のフィー
ドバック電圧を入力し、該Ａ／Ｄコンバータの出力信号
を遅延回路に入力し、該遅延回路のリセット信号と該遅
延回路を構成するＦ・Ｆ回路の出力信号をＯＲ回路に入
力し、前記定電流回路に前記コンデンサの一端を接続
し、該コンデンサの他端をグランドに接続し、該コンデ
ンサの電荷を放電するスイッチ回路の一端と前記コンデ
ンサの一端を接続し、前記スイッチ回路の他端をグラン
ドと接続し、前記ＯＲ回路の出力信号を前記スイッチ回
路に入力し、Ａ／Ｄコンバータの基準電圧発生部と切換
器の一端が接続し、該切換器に前記Ａ／Ｄコンバータの
前記出力信号を入力し、該切換器の出力信号を前記差動
増幅器に入力し、該差動増幅器の出力信号を前記定電流
回路の制御信号として入力し、前記コンデンサの一端の
電圧を第１コンパレータに入力して動作する請求項２に
記載のＰＷＭ波生成回路。 - 【請求項４】前記Ａ／Ｄコンバータに出力電圧のフィー
ドバック電圧を入力し、該Ａ／Ｄコンバータの出力信号
を遅延回路に入力し、該遅延回路のリセット信号と該遅
延回路を構成するＦ・Ｆ回路の出力信号をＯＲ回路に入
力し、前記定電流回路に前記コンデンサの一端を接続
し、該コンデンサの他端をグランドに接続し、該コンデ
ンサの電荷を放電するスイッチ回路の一端と前記コンデ
ンサの一端を接続し、前記スイッチ回路の他端をグラン
ドと接続し、前記ＯＲ回路の出力信号を前記スイッチ回
路に入力し、Ｄ／Ａコンバータの出力信号とＡ／Ｄコン
バータの高電位側電位とをＤ／Ａコンバータに入力し、
Ｄ／Ａコンバータの出力信号を前記誤差増幅器に入力
し、該差動増幅器の出力信号を前記定電流回路の制御信
号として入力し、前記コンデンサの一端の電圧を第１コ
ンパレータに入力して動作する請求項２に記載のＰＷＭ
波生成回路。 - 【請求項５】前記Ａ／Ｄコンバータが、分圧抵抗群と、
複数個の第２コンパレータおよび二進エンコーダからな
ることを特徴とした請求項１ないし４のいずれかに記載
のＰＷＭ波生成回路。 - 【請求項６】前記遅延回路が、Ｆ・Ｆ回路と、カウンタ
回路もしくはシフトレジスタ回路を具備することを特徴
とする請求項１ないし４のいずれかに記載のＰＷＭ波生
成回路。 - 【請求項７】前記スイッチ回路が、半導体スイッチング
素子で構成されることを特徴とする２ないし４のいずれ
かに記載のＰＷＭ波生成回路。 - 【請求項８】前記カウンタ回路のクロック端子に、正相
クロック信号と逆相クロック信号とを切り換えて入力
し、該切り換えが、前記誤差増幅器の出力信号が入力さ
れる第３コンパレータの出力信号で制御されることを特
徴とする請求項３または４に記載のＰＷＭ波生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34496499A JP2001169541A (ja) | 1999-12-03 | 1999-12-03 | Ｐｗｍ波生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34496499A JP2001169541A (ja) | 1999-12-03 | 1999-12-03 | Ｐｗｍ波生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001169541A true JP2001169541A (ja) | 2001-06-22 |
Family
ID=18373358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34496499A Pending JP2001169541A (ja) | 1999-12-03 | 1999-12-03 | Ｐｗｍ波生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001169541A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009508380A (ja) * | 2005-09-13 | 2009-02-26 | トヨタ自動車株式会社 | Ｐｗｍ信号生成回路 |
| KR100922846B1 (ko) | 2006-10-02 | 2009-10-20 | 히다찌 컴퓨터 기끼 가부시끼가이샤 | Ｐｗｍ신호생성회로 및 그것을 구비한 전원장치 |
-
1999
- 1999-12-03 JP JP34496499A patent/JP2001169541A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009508380A (ja) * | 2005-09-13 | 2009-02-26 | トヨタ自動車株式会社 | Ｐｗｍ信号生成回路 |
| US7583158B2 (en) | 2005-09-13 | 2009-09-01 | Toyota Jidosha Kabushiki Kaisha | PWM signal generating circuit |
| JP4760909B2 (ja) * | 2005-09-13 | 2011-08-31 | トヨタ自動車株式会社 | Ｐｗｍ信号生成回路 |
| KR100922846B1 (ko) | 2006-10-02 | 2009-10-20 | 히다찌 컴퓨터 기끼 가부시끼가이샤 | Ｐｗｍ신호생성회로 및 그것을 구비한 전원장치 |
| US7683597B2 (en) | 2006-10-02 | 2010-03-23 | Hitachi Computer Peripherals Co., Ltd. | PWM signal generating circuit and power supply apparatus comprising such PWM signal generating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5617306A (en) | One cycle control of bipolar switching power amplifiers | |
| CN112954544B (zh) | 驱动电路 | |
| US7633778B2 (en) | Switched-capacitor regulators | |
| US7684462B2 (en) | System and method for controlling variations of switching frequency | |
| US4399499A (en) | Bi-lateral four quadrant power converter | |
| US8085015B2 (en) | Current balancing circuit and method | |
| TWI385914B (zh) | 轉換放大器電路及其方法 | |
| US8023671B2 (en) | Piezoelectric buzzer driving circuit | |
| US20070052459A1 (en) | Multiphased triangular wave oscillating circuit and switching regulator using it | |
| US11063515B2 (en) | Power converter | |
| CN112953218A (zh) | 用于具有回收能量能力的驱动电路的方法 | |
| JP3981612B2 (ja) | 三角波発生装置、パルス幅変調信号生成装置、及び外部同期／内部同期／非同期切替装置 | |
| KR101041913B1 (ko) | 다중위상 임피던스 변환 증폭기 | |
| EP0662747B1 (en) | A DC/DC converter for outputting multiple signals | |
| JP2001169541A (ja) | Ｐｗｍ波生成回路 | |
| JP2004312594A (ja) | Ｄ級増幅回路 | |
| JP3645531B2 (ja) | 電源装置用発振器とこれを用いた電源装置 | |
| US8754676B2 (en) | Direct drive waveform amplifier | |
| JP5499431B2 (ja) | 三角波発生回路 | |
| JP4099557B2 (ja) | ディジタル／アナログ変換回路 | |
| US20070018507A1 (en) | Device and method for mixing circuits | |
| US5648896A (en) | Inverter device using capacitance for controlling waveform slew during voltage polarity transitions | |
| KR0180466B1 (ko) | 데드 타임 제어회로 및 이를 이용한 벅 컨버터 | |
| JPS62118766A (ja) | 両極性スイツチング電源 | |
| JP2001326698A (ja) | Ａｓｋ変調回路 |