JP5349945B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5349945B2
JP5349945B2 JP2008329711A JP2008329711A JP5349945B2 JP 5349945 B2 JP5349945 B2 JP 5349945B2 JP 2008329711 A JP2008329711 A JP 2008329711A JP 2008329711 A JP2008329711 A JP 2008329711A JP 5349945 B2 JP5349945 B2 JP 5349945B2
Authority
JP
Japan
Prior art keywords
signal
film
circuit
insulating film
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008329711A
Other languages
English (en)
Other versions
JP2010152620A5 (ja
JP2010152620A (ja
Inventor
将人 石井
知昭 熱海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008329711A priority Critical patent/JP5349945B2/ja
Priority to PCT/JP2009/071197 priority patent/WO2010074010A1/en
Priority to KR1020117016862A priority patent/KR101617011B1/ko
Priority to US12/645,082 priority patent/US8803663B2/en
Publication of JP2010152620A publication Critical patent/JP2010152620A/ja
Publication of JP2010152620A5 publication Critical patent/JP2010152620A5/ja
Application granted granted Critical
Publication of JP5349945B2 publication Critical patent/JP5349945B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Description

本発明は、無線通信可能な半導体装置に関する。
なお本細書中において半導体装置とは、半導体特性を利用することで機能しうる装置を指すものである。
無線通信を行う電子機器の中で、特に携帯型トランシーバ、携帯電話機、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ ｓｙｓｔｅｍ）タグなど、有線による電源供給を受けないで動作する電子機器は、できるだけ機器の消費電力を抑えることが求められている。
有線による電源供給を受けないで動作する電子機器の中で内蔵する電池を電源とする携帯型トランシーバや携帯電話機は、一回の充電で使用できる時間をできるだけ長くするために、消費電力を抑えることが求められている。
また、有線による電源供給を受けないで動作する電子機器の中でアクティブ型のＲＦＩＤタグやパッシブ型のＲＦＩＤタグがある。特に、電池を内蔵しないパッシブ型のＲＦＩＤタグは、問い合わせ機からの電磁波を電源として動作しているため、問い合わせ機からの距離が離れ微弱な電磁波しか受信できない場合に、生成する電力が僅かになったとしても動作する必要があり、特に消費電力を抑えることが求められる。
ここで、一例として、パッシブ型ＲＦＩＤタグが無線通信を行う場合について、簡単に説明する。
パッシブ型ＲＦＩＤタグが無線通信の受信を行う場合、パッシブ型ＲＦＩＤタグは、問い合わせ機が送信する電磁波である搬送波をアンテナにより受信し交流信号に変換し、交流信号を整流回路により整流し電源となる直流電圧を生成する。
一方、パッシブ型ＲＦＩＤタグの受信する情報は、問い合わせ機で信号に符号化され、符号化された信号で搬送波が変調され、変調された搬送波により送信されてくるため、パッシブ型ＲＦＩＤタグは、アンテナにより搬送波を受信し、受信した搬送波を復調回路により復調することで符号化信号として情報を得る。また、受信した情報に従い処理を進めるために、パッシブ型ＲＦＩＤタグがクロック同期型の論理回路を実装している場合、パッシブ型ＲＦＩＤタグは、アンテナで変換された交流信号を所望の周波数に分周してクロックを生成している。
そして、パッシブ型ＲＦＩＤタグは、生成した電圧で各内部回路を動作させ、生成したクロックに同期して受信した情報に従い処理を進め、必要ならば問い合わせ機に応答を返す。
ところで、パッシブ型ＲＦＩＤタグが受信した情報に従い処理を進める際、パッシブ型ＲＦＩＤタグは、復調した符号化されている信号の復号化を行う。
符号化には様々な方法があるが、ここではＰＩＥ（Ｐｕｌｓｅ Ｉｎｔｅｒｖａｌ Ｅｎｃｏｄｉｎｇ）を取り上げる。ＰＩＥは、論理値０と１の情報を異なる時間間隔でパスルを発生させた信号に符号化する。ＰＩＥの例を図２と図３を用いて説明する。
図２では、短い時間間隔でパルスを発生させた信号２００を論理値０の情報として表し、長い時間間隔でパルスを発生させた信号２０１を論理値１の情報として表すことを示している。図３では、例えば、０１０１１と連続的な情報を符号化した場合の信号５００の様子を示している。
パッシブ型ＲＦＩＤタグは、ＰＩＥにより符号化された信号から情報を取り出すために、パルスの立ち上がりから次の立ち上がりまでの間隔の時間を生成したクロックの発振数を勘定することにより求め、求めた発振数の大小により論理値０と１の情報に復号し、復号した情報をレジスタなどの記憶素子に記憶し、情報に従い処理を進める。
以上のような無線通信を行うパッシブ型ＲＦＩＤタグとして、例えば次の非特許文献１が上げられる。
Ｄｅｓｉｇｎ ａｎｄ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ａ Ｌｏｗ−ｐｏｗｅｒ Ｂａｓｅｂａｎｄ−ｓｙｓｔｅｍ ｆｏｒ ＲＦＩＤ Ｔａｇ（２００７ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ（ページ：１５８５−１５８８））
非特許文献１内のパッシブ型ＲＦＩＤタグでは、周波数の異なる複数のクロックを生成し用途に応じて使い分けている。複数のクロックの１つである、搬送波から分周した周波数の最も速いクロックを用いて、本クロックの発振数を勘定することによりパルス間隔の時間を求め、ＰＩＥにより符号化された信号から情報を復号している。そして、複数のクロックの別の１つである、周波数の最も遅いクロックを用いて、復号した情報をレジスタに記憶し、情報に従い処理を行っている。
このように、非特許文献１のパッシブ型ＲＦＩＤタグでは、符号化された信号を復号し情報を得る過程において、速い処理時間を求められる機能には搬送波から分周した周波数の最も速いクロックを供給し、処理に時間のかかっても影響の少ない機能には周波数の最も速いクロックを更に分周した比較的遅い周波数のクロックを供給して、生成した周波数の異なる複数のクロックを使い分けることで消費電力の低減を図っている。
しかしながら、非特許文献１のパッシブ型ＲＦＩＤタグでは、周波数の最も速いクロックを搬送波から分周して生成しているため、所望の周波数のクロックを得るための過程で搬送波と同じ周波数で動作する回路が存在することになり、消費電力の低減に限りがある問題があった。また、搬送波の周波数が速くなるにつれて消費電力の増加を伴う問題があった。
更に、最も速い周波数のクロックから更に分周した比較的遅い周波数のクロックを用いて、復号した情報をレジスタに記憶しているため、復号した情報を記憶する必要のない時でもクロックが動作し不要な電力が消費される問題があった。
本発明の一態様の目的は、上記課題を鑑み、符号化された信号を復号し情報を得る過程において、電力の消費を低減する無線通信可能な半導体装置を提供することにある。
上記目的を達成するために本発明の一態様の無線通信可能な半導体装置は、受信した搬送波を交流信号に変換するアンテナと、交流信号を直流電圧に整流する整流回路と、交流信号を符号化信号に復調する復調回路と、符号化信号を復号信号に復号する復号回路とを有し、直流電圧の供給により一定の周波数のクロック信号を生成する手段と、交流信号から復調した符号化信号を前記クロック信号と同期させ同期済み符号化信号を生成する手段とを有し、同期済み符号化信号をクロックとして、同期済み符号化信号から復号回路で復号した情報を記憶することを含む。
前記構成に加え、本発明の一態様の無線通信可能な半導体装置は、直流電圧の変動に対し一定の直流電圧を出力する定電圧回路を含んでもよい。
本発明の一態様の無線通信可能な半導体装置では、直流電圧の供給により一定の周波数のクロックを生成する手段において、符号化信号を復号できる程度の搬送波の周波数よりも遅い周波数のクロックの生成をすることで、搬送波の周波数で動作する回路、及び所望のクロックを生成する分周回路を不要とすることができる。
また、交流信号から復調した符号化信号をクロックと同期させ同期済み符号化信号を生成する手段において、復調した符号化信号を半導体装置内部で生成したクロックと同期させることで、同期済み符号化信号を同期済み符号化信号から復号した情報を記憶するためのクロックとして利用できることになり、復号した情報を記憶するための常時動作するクロックを不要とすることができる。これにより、電力消費の削減を実現することが可能となり、問い合わせ機と無線通信する距離の向上に大きく寄与する。
本発明の実施の形態について、図面を用いて以下に説明する。
（実施の形態１）
以下に、本発明の一実施形態を示す。ここでは、本発明の一態様の無線通信可能な半導体装置の代表的な例としてパッシブ型ＲＦＩＤタグを挙げる。
図１には、本発明の一実施形態のパッシブ型ＲＦＩＤタグが搬送波を受信してから情報を記憶するまでに必要な構成を記載している。本発明の一実施形態のパッシブ型ＲＦＩＤタグでは、アンテナ３００、整流回路３０１、復調回路３０２、発振回路３０３、同期回路３０４、復号回路３０５、レジスタ３０６からなる。なお、図１に記載された入出力信号の符号は図４のタイムチャートの符号に対応する。
アンテナ３００は受信した搬送波を交流信号に変換する。整流回路３０１は交流信号をＲＦＩＤタグの電源電圧となる直流電圧に整流する。復調回路３０２は交流信号を符号化信号に復調する。発振回路３０３は電源電圧の供給により一定の周波数のクロック信号を生成する。同期回路３０４は符号化信号をクロック信号と同期させた同期済み符号化信号を生成する。復号回路３０５は同期済み符号化信号を受信情報に復号する。レジスタ３０６は受信情報を記憶する。
図４には、本発明の一実施形態のパッシブ型ＲＦＩＤタグが搬送波を受信してから情報を記憶するまでの動作をタイムチャートを用いて記載している。以下に本発明の一実施形態のパッシブ型ＲＦＩＤタグの動作について図４を用いて説明する。なお、図４のタイムチャートは搬送波を受信し始めてから電源電圧が立ち上がり安定するまで十分に時間が経過した場合を示している。
パッシブ型ＲＦＩＤタグが搬送波を受信すると、アンテナ３００は、受信した搬送波を交流信号４００に変換し出力する。
整流回路３０１は、交流信号４００を直流電圧に整流し、電源電圧としてパッシブ型ＲＦＩＤタグ内の回路に電源を供給する。なお、図１では、図を簡潔にするため、整流回路３０１の出力信号である直流電圧つまり電源電圧を発振回路３０３のみに接続しているが、実際にはパッシブ型ＲＦＩＤタグ内の各回路に接続している。
復調回路３０２は、交流信号４００からＰＩＥにより符号化された符号化信号４０２を復調し出力する。
発振回路３０３は、電源電圧の供給により、搬送波の周波数よりも遅く、また、符号化信号を復号できる程度に速い一定の発振周波数のクロック信号４０３を生成し出力する。
同期回路３０４は、復調した符号化信号４０２をクロック信号４０３と同期させ、同期済み符号化信号４０４を出力する。
ここで、図５に同期回路３０４の回路構成例を記載し、動作を説明する。本回路構成ではフリップフロップ３０４０と３０４１からなり、フリップフロップ３０４０の出力信号はフリップフロップ３０４１の入力に接続し、両フリップフロップには入力信号を取り込む契機として同じクロック信号４０３を入力している。フリップフロップ３０４０は、クロック信号４０３に同期して入力信号である符号化信号４０２を取り込むが、符号化信号４０２がクロック信号４０３と非同期であるため、電圧の定まらない状態の信号を出力する可能性があり、フリップフロップ３０４０の出力する可能性のある信号の電圧の定まらない状態が解消される時間よりもクロック信号４０３の周期を長くしておき、フリップフロップ３０４１が、フリップフロップ３０４０の出力する電圧の定まった信号のみを取り込むことのできる構成となっている。同期回路３０４は、このような回路構成にすることにより、クロック信号４０３に同期して電圧の定まった同期化済み符号化信号４０４を出力している。
復号回路３０５は、同期済み符号化信号４０４のパルスの立ち上がりから次の立ち上がりまでの間隔の時間をクロック信号４０３の発振数を勘定することにより求め、求めた時間の大小比較を行うことにより論理値０と１を切り分けて受信情報として復号し、受信情報信号４０５を出力する。本タイムチャートでは、同期済み符号化信号４０４のパルスが立ち上がった直後のクロック信号４０３の立ち上がりのタイミングで受信情報を確定し受信情報信号４０５を出力している。レジスタ３０６は、復号した受信情報を同期済み符号化信号４０４の立ち上がりエッジを契機に格納する。本タイムチャートでは、同期化済み符号化信号４０４をクロック信号４０３の２周期分遅延させた信号のパルスの立ち上がりエッジを契機に復号した受信情報をレジスタ３０６に格納している。同期化済み符号化信号４０４をクロック信号４０３の２周期分遅延させることで復号された受信情報信号４０５の出力電圧が安定する時間を設け、電圧の確定した情報をレジスタ３０６に格納している。
図６には、図１の整流回路３０１と発振回路３０３の間に定電圧回路３０７を追加した本発明の一実施形態のパッシブ型ＲＦＩＤタグの構成を記載している。なお、図１に記載された入出力信号の符号は図４のタイムチャートの符号に対応する。
定電圧回路３０７は、問い合わせ機とパッシブ型ＲＦＩＤタグの通信距離の変化やパッシブ型ＲＦＩＤタグの存在する環境の温度の変化などにより、定電圧回路３０７の入力である整流回路３０１からの出力の直流電圧が変動した場合でも、一定の直流電圧すなわちパッシブ型ＲＦＩＤタグの電源電圧を出力する。本定電圧回路３０７を追加することにより、発振回路３０３に安定した電源電圧を供給し、発振回路３０３は、より安定した発振周波数のクロック信号４０３を生成し出力することができるようになる。なお、本定電圧回路３０７を追加した場合、整流回路３０１の出力信号は定電圧回路３０７のみに接続し、定電圧回路３０７の出力信号である直流電圧つまり電源電圧をパッシブ型ＲＦＩＤタグ内の各回路に接続する。
以上の実施の形態によれば、受信情報の格納を行うレジスタの動作タイミングを同期済み符号化信号を用いて決定しているため、搬送波の周波数で動作する回路、及び所望のクロックを生成する分周回路を不要とすることができ、また、復号信号を記憶するための常時動作するクロックを不要とすることができるため、電力消費の削減を実現することが可能となり、延いては問い合わせ機と無線通信する距離の向上に大きく寄与することとなる。
ここではパッシブ型のＲＦＩＤタグについて例を挙げたが、同様な方法でデータ通信を行う電子機器であれば本実施の形態を応用できることは容易に推察できる。
（実施の形態２）
本実施の形態では、上記実施の形態で示した半導体装置を得るための一作製方法を説明する。
まず、基板７０１の一表面に剥離層７０２を形成し、続けて下地となる絶縁膜７０３および半導体膜７０４（例えば非晶質珪素を含む膜）を形成する（図７（Ａ）参照）。剥離層７０２、絶縁膜７０３および半導体膜７０４は、連続して形成することができる。連続して形成することにより、大気に曝されないため不純物の混入を防ぐことができる。
基板７０１は、ガラス基板、石英基板、金属基板、ステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。従って、回路部を大きく形成した場合であっても、シリコン基板を用いる場合と比較して低コスト化を実現することができる。
なお、本工程では、剥離層７０２を基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層を設けた後に、フォトリソグラフィ法により剥離層７０２を選択的に設けてもよい。また、基板７０１に接するように剥離層７０２を形成しているが、必要に応じて、基板７０１に接するように酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層７０２を形成してもよい。
ここで、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれる物質とすることができる。また、窒化酸化珪素とは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれる物質とすることができる。但し、上記組成の範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
剥離層７０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料からなる膜を単層構造又は積層構造で形成する。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気化またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を設けることができる。
絶縁膜７０３は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層構造又は積層構造で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜７０３は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。
半導体膜７０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５ｎｍ以上２００ｎｍ以下程度、好ましくは５０ｎｍ以上７０ｎｍ以下程度、具体的には６６ｎｍの厚さで形成する。半導体膜７０４としては、例えば、非晶質珪素膜を形成すればよい。
次に、半導体膜７０４にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により半導体膜７０４の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、半導体膜７０４ａ、半導体膜７０４ｂを形成し、これらを覆うようにゲート絶縁膜７０５を形成する（図７（Ｂ）参照）。
半導体膜７０４ａ、半導体膜７０４ｂの作製工程の一例を以下に簡単に説明する。まず、プラズマＣＶＤ法を用いて、非晶質半導体膜（例えば、非晶質珪素膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、結晶化の程度に基づき、必要に応じて、レーザー発振器からレーザー光を照射し、フォトリソグラフィ法を用いることよって半導体膜７０４ａ、半導体膜７０４ｂを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
また、半導体膜に対し、連続発振レーザー光又は１０ＭＨｚ以上の周波数で発振するレーザー光を照射しながら一方向に走査して結晶化させて得られた半導体膜７０４ａ、半導体膜７０４ｂを形成することができる。このような結晶化の場合、そのレーザー光の走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置するとよい。
次に、半導体膜７０４ａ、半導体膜７０４ｂを覆うゲート絶縁膜７０５を形成する。ゲート絶縁膜７０５は、ＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層構造又は積層構造で形成する。具体的には、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を、単層構造又は積層構造で形成する。
また、ゲート絶縁膜７０５は、半導体膜７０４ａ、半導体膜７０４ｂに対しプラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波を用いて行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
このような高密度プラズマを用いた処理により、１ｎｍ以上２０ｎｍ以下程度、代表的には５ｎｍ以上１０ｎｍ以下程度の絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度をきわめて低くすることができる。このような、プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（又は窒化）するため、形成される絶縁膜の膜厚のばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が進行するということがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
ゲート絶縁膜７０５は、プラズマ処理によって形成される絶縁膜のみを用いても良いし、それに加えてプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、プラズマ処理により形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができ、好ましい。
また、半導体膜に対し、連続発振レーザー光又は１０ＭＨｚ以上の周波数で発振するレーザー光を照射しながら一方向に走査して結晶化させて得られた半導体膜７０４ａ、半導体膜７０４ｂを形成する場合は、上記プラズマ処理を行ったゲート絶縁膜を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
次に、ゲート絶縁膜７０５上に、導電膜を形成する。ここでは、１００ｎｍ以上５００ｎｍ以下程度の厚さの導電膜を単層で形成する。用いる材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素を含む材料、これらの元素を主成分とする合金材料、又はこれらの元素を主成分とする化合物材料を用いることができる。リン等の不純物元素を添加した多結晶珪素に代表される半導体材料を用いても良い。導電膜を積層構造で形成する場合には、例えば、窒化タンタル膜とタングステン膜の積層構造、窒化タングステン膜とタングステン膜の積層構造、窒化モリブデン膜とモリブデン膜の積層構造を用いることができる。例えば、窒化タンタル３０ｎｍと、タングステン１５０ｎｍとの積層構造を用いることができる。タングステンや窒化タンタルは、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、導電膜を３層以上の積層構造としても良く、例えば、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用することができる。
次に、上記の導電膜上に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート配線を形成するためのエッチング処理を行って、半導体膜７０４ａ、半導体膜７０４ｂの上方にゲート電極７０７を形成する。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、半導体膜７０４ａ、半導体膜７０４ｂに、イオンドープ法またはイオン注入法により、ｎ型又はｐ型を付与する不純物元素を低濃度に添加する。本実施の形態においては、半導体膜７０４ａ、半導体膜７０４ｂに、ｎ型を付与する不純物元素を低濃度に添加する。ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、リン（Ｐ）、砒素（Ａｓ）などを用いることができる。また、ｐ型を付与する不純物元素としては、１３族に属する元素を用いれば良く、硼素（Ｂ）などを用いることができる。
なお、本実施の形態においては簡単のため、ｎ型ＴＦＴについてのみ示しているが、本発明はこれに限定して解釈されない。ｐ型ＴＦＴのみを用いる構成としても良い。また、ｎ型ＴＦＴとｐ型ＴＦＴを併せて形成しても良い。ｎ型ＴＦＴとｐ型ＴＦＴを併せて形成する場合、後にｐ型ＴＦＴとなる半導体層を覆うマスクを形成してｎ型を付与する不純物元素を添加し、後にｎ型ＴＦＴとなる半導体層を覆うマスクを形成してｐ型を付与する不純物元素を添加することで、ｎ型を付与する不純物元素とｐ型を付与する不純物元素を選択的に添加することができる。
次に、ゲート絶縁膜７０５とゲート電極７０７を覆うように、絶縁膜を形成する。これら絶縁膜は、プラズマＣＶＤ法やスパッタ法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極７０７の側面に接する絶縁膜７０８（サイドウォールともよばれる）を形成する。絶縁膜７０８は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際の不純物元素を添加するためのマスクとして用いる。
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極７０７および絶縁膜７０８をマスクとして用いて、半導体膜７０４ａ、半導体膜７０４ｂにｎ型を付与する不純物元素を添加する。これにより、チャネル形成領域７０６ａ、第１の不純物領域７０６ｂ、第２の不純物領域７０６ｃが形成される（図７（Ｃ）参照）。第１の不純物領域７０６ｂは薄膜トランジスタのソース領域又はドレイン領域として機能し、第２の不純物領域７０６ｃはＬＤＤ領域として機能する。第２の不純物領域７０６ｃが含む不純物元素の濃度は、第１の不純物領域７０６ｂが含む不純物元素の濃度よりも低い。
続いて、ゲート電極７０７、絶縁膜７０８等を覆うように、絶縁膜を単層構造又は積層構造で形成する。本実施の形態では、絶縁膜７０９、７１０、７１１を３層構造とする場合を例示する。これら絶縁膜はＣＶＤ法により形成することができ、絶縁膜７０９は酸化窒化珪素膜５０ｎｍ、絶縁膜７１０は窒化酸化珪素膜２００ｎｍ、絶縁膜７１１は酸化窒化珪素膜４００ｎｍとして形成することができる。これら絶縁膜の表面は、その膜厚にもよるが、下層に設けられた層の表面形状に沿って形成される。すなわち、絶縁膜７０９は膜厚が薄いため、その表面はゲート電極７０７の表面形状に大きく沿っている。膜厚が厚くなるにつれ表面形状は平坦に近づくため、３層構造のうち膜厚が最も厚い絶縁膜７１１の表面形状は平坦に近い。しかしながら、有機材料とは異なるため、平坦な表面形状とは異なっている。すなわち、表面形状を平坦にしたいのであれば、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等を用いればよい。またこれら絶縁膜の作製方法は、ＣＶＤ法以外に、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等を採用することができる。
そして、フォトリソグラフィ法を用いて絶縁膜７０９、７１０、７１１等をエッチングして、第１の不純物領域７０６ｂに達するコンタクトホールを形成した後、薄膜トランジスタのソース電極又はドレイン電極として機能する導電膜７３１ａ、及び接続配線として機能する導電膜７３１ｂを形成する。導電膜７３１ａ、７３１ｂは、コンタクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングすることで形成することができる。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜７０４ａ、半導体膜７０４ｂの表面にシリサイドを形成して、抵抗を低くしてもよい。導電膜７３１ａ、７３１ｂは、低抵抗材料を用いて形成すると信号遅延を生じることがなく、好ましい。低抵抗材料は耐熱性が低い場合も多くあるため、低抵抗材料の上下には耐熱性の高い材料を設けるとよい。例えば、低抵抗材料としてアルミニウムを３００ｎｍ形成し、アルミニウムの上下にチタンを１００ｎｍずつ設ける構成がよい。また導電膜７３１ｂは、接続配線として機能しているが、導電膜７３１ａと同じ積層構造で形成することで、接続配線の低抵抗化と耐熱性の向上を図ることができる。導電膜７３１ａ、７３１ｂは、その他の導電性材料、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素を含む材料、これらの元素を主成分とする合金材料、これらの元素を主成分とする化合物材料を用いて、単層構造又は積層構造で形成することができる。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としてニッケルを含む材料、又は、アルミニウムを主成分として、ニッケルと、炭素又は珪素の一方あるいは両方を含む合金材料に相当する。また導電膜７３１ａ、７３１ｂは、ＣＶＤ法やスパッタリング法等により形成することができる。
以上により、薄膜トランジスタ７３０ａ、薄膜トランジスタ７３０ｂを含む素子層７４９が得られる（図８（Ａ）参照）。
なお、絶縁膜７０９、７１０、７１１を形成する前、または絶縁膜７０９を形成した後、又は絶縁膜７０９、７１０を形成した後に、半導体膜７０４の結晶性の回復や半導体膜７０４に添加された不純物元素の活性化、半導体膜７０４の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール法、レーザーアニール法、ＲＴＡ法などを適用するとよい。
次に、導電膜７３１ａ、７３１ｂを覆うように、絶縁膜７１２、７１３を形成する（図８（Ｂ）参照）。絶縁膜７１２には１００ｎｍの膜厚を有する窒化珪素膜を用い、絶縁膜７１３には１５００ｎｍの膜厚を有するポリイミドを用いる場合を例示する。絶縁膜７１３の表面形状は平坦性が高いと好ましい。そのため、ポリイミドである有機材料の特徴に加えて、厚膜化する構成、例えば７５０ｎｍ以上３０００ｎｍ以下の膜厚（具体的には１５００ｎｍ）によっても、絶縁膜７１３の平面形状の平坦性を高めている。当該絶縁膜７１２、７１３に対しては、開口部を形成する。本実施の形態では、導電膜７３１ｂが露出する開口部７１４を形成する場合を例示する。このような開口部７１４において（詳しくは点線で囲まれた領域７１５において）、絶縁膜７１２の端部は、絶縁膜７１３で覆われている。上層の絶縁膜７１３で下層の絶縁膜７１２の端部を覆うことで、その後開口部７１４に形成される配線の段切れを防止することができる。本実施の形態では、絶縁膜７１３が有機材料であるポリイミドを用いているため、開口部７１４において、絶縁膜７１３はなだらかなテーパを有することができ、効率的に段切れを防止することができる。このような段切れ防止効果を得ることのできる絶縁膜７１３の材料は、ポリイミド以外に、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等が挙げられる。また絶縁膜７１２には、窒化珪素膜の代わりに、酸化窒化珪素膜や窒化酸化珪素膜を用いてもよい。また絶縁膜７１２、７１３の作製方法は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法またはスクリーン印刷法等を用いることができる。
次に、絶縁膜７１３上に導電膜７１７を形成し、当該導電膜７１７上に絶縁膜７１８を形成する（図８（Ｃ）参照）。導電膜７１７は、導電膜７３１ａ、７３１ｂと同じ材料で形成することができ、例えばチタン１００ｎｍ、アルミニウム２００ｎｍ、チタン１００ｎｍの積層構造を採用することができる。導電膜７１７は、開口部７１４で導電膜７３１ｂと接続するため、チタン同士が接触することでコンタクト抵抗を抑えることができる。また導電膜７１７は、薄膜トランジスタと、アンテナ（おって形成される）との間の信号に基づく電流が流れるため、配線抵抗が低い方が好ましい。そのため、アルミニウム等の低抵抗材料を用いるとよい。また導電膜７１７は、その他の導電性材料、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素を含む材料、これらの元素を主成分とする合金材料、これらの元素を主成分とする化合物材料を用いて、単層構造又は積層構造で形成することができる。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としてニッケルを含む材料、又は、アルミニウムを主成分として、ニッケルと、炭素又は珪素の一方あるいは両方を含む合金材料に相当する。また導電膜７１７は、ＣＶＤ法やスパッタリング法等により形成することができる。絶縁膜７１８は、その表面形状に平坦性を要求されるため、有機材料で形成するとよく、２０００ｎｍのポリイミドを用いる場合を例示する。絶縁膜７１８は、１５００ｎｍの膜厚で形成された絶縁膜７１３の開口部７１４、及び開口部７１４に形成された導電膜７１７の表面の凹凸を平坦にする必要があり、絶縁膜７１３の膜厚よりも厚い２０００ｎｍの膜厚で形成されている。そのため、絶縁膜７１８は絶縁膜７１３の１．１倍〜２倍以上、好ましくは１．２〜１．５倍の膜厚を有するとよく、絶縁膜７１３が７５０ｎｍ以上３０００ｎｍ以下の膜厚を有するのであれば、９００ｎｍ以上４５００ｎｍ以下の膜厚とすると好ましい。絶縁膜７１８には、膜厚を考慮しつつ、さらに平坦性の高い材料を用いるとよい。平坦性の高い材料として絶縁膜７１８に用いられる材料は、ポリイミド以外に、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等が挙げられる。絶縁膜７１８上にアンテナを形成する場合、このように絶縁膜７１８の表面形状の平坦性を考慮する必要がある。
また図１２に半導体装置の周辺部を示すが、絶縁膜７１８は、回路部におけるアンテナの外側（具体的には領域７４０）で、絶縁膜７１３の端部を覆うと好ましい。絶縁膜７１３の覆う際、絶縁膜７１８は、絶縁膜７１３の膜厚と、絶縁膜７１８の膜厚との合計より、２倍以上の外側（距離ｄ）から覆うとよい。本実施の形態では、絶縁膜７１３は１５００ｎｍ、絶縁膜７１８は２０００ｎｍで形成したため、絶縁膜７１３の端から距離ｄ＝７０００ｎｍの外側から、絶縁膜７１８は絶縁膜７１３の端部を覆う。このような構成によって、プロセスのマージンを確保することができ、また水分や酸素の侵入を防止することもできる。
次に、絶縁膜７１８上にアンテナ７２０を形成する（図９（Ａ）参照）。そして、アンテナ７２０と導電膜７１７とを開口部を介して接続させる。開口部はアンテナ７２０の下方に設け、集積化を図る。なおアンテナ７２０は、導電膜７３１ａに直接接続させてもよいが、本実施の形態のように導電膜７１７を設けることにより、アンテナ７２０との接続のための開口部の形成にマージンを持たせることができ、高集積化を図ることができ好ましい。そのため、導電膜７１７の上にさらなる導電膜を設けて、アンテナ７２０を接続してもよい。すなわちアンテナ７２０は、薄膜トランジスタを構成する導電膜７３１ａと電気的に接続されればよく、複数の導電膜を介した接続構造によって高集積化を図ることができる。このような導電膜７１７をはじめとする複数の導電膜は、膜厚が厚くなると半導体装置にも厚みが出てしまうため、薄い方が好ましい。そのため、導電膜７３１ａと比較すると、導電膜７１７等はその膜厚を薄くすることが好ましい。
アンテナ７２０は、第１の導電膜７２１、第２の導電膜７２２の積層構造を採用することができ、本実施の形態ではチタン１００ｎｍ、アルミニウム５０００ｎｍの積層構造の場合を例示する。チタンは、アンテナの耐湿性を高めることができ、絶縁膜７１８とアンテナ７２０との密着性を高めることもできる。さらにチタンは、導電膜７１７との接触抵抗を低くすることができる。これは導電膜７１７の最上層には、チタンが形成されているため、アンテナのチタンと同一材料同士が接触していることによる。このようなチタンはドライエッチングを用いて形成されるため、端部が切り立った状態となることが多い。アルミニウムは低抵抗材料であるため、アンテナに好適である。アルミニウムを厚膜化していることにより、抵抗をより低くすることができる。アンテナの抵抗が低くなることで、通信距離を伸ばすことができ、好ましい。このようなアルミニウムはウェットエッチングを用いて形成されるため、端部における側面にテーパが付くことが多い。本実施の形態におけるテーパは、アルミニウム側に凸部が形成された、つまり内側に凹んだ形で形成されている。また、アルミニウムをウェットエッチングする際、チタンの端部より、アルミニウムの端部が内側となる（領域７４２）。例えば、アルミニウムの端部は、アルミニウムの膜厚の１／６〜１／２程度の範囲で内側（距離Ｌ分内側）に設けるとよく、本実施の形態ではチタン端部から距離Ｌ＝０．８μｍ以上２μｍ以下の範囲で内側となるようにするとよい。チタン端部がアルミニウム端部より突出していることで、その後に形成される絶縁膜の段切れを防止することができ、アンテナの耐性を高めることができる。
アンテナはチタンやアルミニウム以外に、銀、銅、金、白金、ニッケル、パラジウム、タンタル、モリブデン等の金属元素を含む材料、当該金属元素を含む合金材料、当該金属元素を含む化合物材料を導電性材料として用いることができ、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて形成することができる。また本実施の形態では、積層構造を例示したが、上述したいずれの材料の単層構造で形成してもよい。
アンテナ７２０を覆って、絶縁膜７２３を形成する。本実施の形態では、絶縁膜７２３を２００ｎｍの窒化珪素膜で形成する。絶縁膜７２３により、アンテナの耐湿性をより高めることができ、好ましい。絶縁膜７２３はチタン端部がアルミニウム端部より突出しているため、段切れすることなく形成できる。このような絶縁膜７２３は窒化珪素膜以外に、酸化窒化珪素膜、窒化酸化珪素膜、その他の無機材料から形成することができる。
また図１２に示すが、絶縁膜７２３と、絶縁膜７１２とは、絶縁膜７１８の外側、つまり回路部におけるアンテナの外側（具体的には領域７４１）で接していると好ましい。本実施の形態では、絶縁膜７１２、７２３はともに窒化珪素膜で形成するため、同一材料同士が密着する構成となり、密着性が高く、水分や酸素の侵入を防止することができる。また窒化珪素膜は、酸化珪素膜と比較して緻密性が高いため、水分や酸素の侵入防止を効果的に防止することができる。絶縁膜７１２、７２３が密着している領域は周辺領域であり、アンテナや薄膜トランジスタが設けられていないため、膜厚は３μｍ以上４μｍ以下と、非常に薄くなる。周辺領域は、回路部を囲むように形成されている。このような周辺領域の構成を採用していない半導体装置と比較して、半導体装置の端部からの剥離といった、経時的な形状や特性の変化に伴う欠陥を少なくすることができる。
次に、絶縁膜７２３を覆うように第１の絶縁体７５１を形成する（図９（Ｂ）参照）。本実施の形態では、第１の絶縁体７５１として、繊維体７２７に有機樹脂７２８が含浸された構造体７２６を用い、更に好ましい形態として構造体７２６の表面に第１の衝撃緩和層７５０を設ける場合を例示する。本実施の形態では、第１の衝撃緩和層７５０にはアラミド樹脂を用いる。
繊維体７２７に有機樹脂７２８が含浸された構造体７２６は、プリプレグとも呼ばれる。プリプレグは、具体的には繊維体にマトリックス樹脂を有機溶剤で希釈したワニスを含浸させた後、有機溶剤を揮発させてマトリックス樹脂を半硬化させたものである。プリプレグは弾性率１３ＧＰａ以上１５ＧＰａ以下、破断係数１４０ＭＰａである。これを薄膜化して用いることで、薄型で湾曲することが可能な半導体装置を作製することができる。プリプレグの繊維体の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維等がある。マトリックス樹脂を構成する代表例としては、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂又はフッ素樹脂等がある。プリプレグの詳細については、後の実施の形態において詳述する。
このような構造体７２６以外に、第１の絶縁体７５１として、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂などの熱硬化性樹脂を有する層を用いることができる。また、第１の絶縁体７５１として、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂又はフッ素樹脂などの熱可塑性樹脂を用いてもよい。また衝撃緩和層７５０は高強度材料で形成されていればよく、アラミド樹脂以外に、ポリビニルアルコール樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリエチレン樹脂、ポリパラフェニレンベンゾビスオキサゾール樹脂、ガラス樹脂等がある。
第１の絶縁体７５１の厚さは、５μｍ以上１００μｍ以下、さらには１０μｍ以上５０μｍが好ましく、本実施の形態では３２μｍとする。本実施の形態では、第１の絶縁体７５１のうち、構造体７２６の膜厚を２０μｍとし、第１の衝撃緩和層７５０の膜厚を１２μｍとする。このような構成によっても、薄型で湾曲することが可能な半導体装置を作製することができる。
第１の衝撃緩和層７５０を形成後、第１の衝撃緩和層７５０の表面に第１の導電層７２９を形成する。第１の導電層７２９は、酸化珪素とインジウム錫酸化物の化合物１００ｎｍを用いる場合を例示する。このような第１の導電層７２９は、構造体７２６や第１の衝撃緩和層７５０より抵抗が低い構造であればよい。そのため、第１の導電層７２９の状態は、膜状に設けられたり、小さな間隔をあけた島状の固まりで設けられたりしてもよい。また抵抗が低い構造であればよいため、用いる材料の比抵抗等を考慮して、膜厚は５０ｎｍ以上２００ｎｍ以下とすることができる。厚膜化することで、抵抗を低くでき好ましい。第１の導電層７２９は酸化珪素とインジウム錫酸化物の化合物以外に、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、錫、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムなどから選ばれた元素を含む材料、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料などを用いて形成することができる。第１の導電層７２９の作製方法は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法などを用いることができ、電解メッキ法や無電解メッキ法などのメッキ法を用いても良い。なお、第１の導電層７２９の表面には絶縁膜を設けても良い。これにより、第１の導電層７２９を保護することが可能である。
次に、薄膜トランジスタ７３０ａ、薄膜トランジスタ７３０ｂを含む素子層、及びアンテナ７２０として機能する導電膜などが一体となった層として、基板７０１から剥離する（図１０参照）。このとき、剥離層７０２と基板７０１との界面、剥離層７０２と絶縁膜７０３との界面、又は剥離層７０２の内部のいずれかから分離し、剥離される。剥離層７０２が上記一体となった層側に残存してしまった場合、不要であれば、エッチング等で除去してもよい。その結果、おって形成される層との密着性を高めることができる。
なお、剥離する際に、水やオゾン水等の水溶液を用いて剥離する面を濡らしながら行うことによって、薄膜トランジスタ７３０ａ、薄膜トランジスタ７３０ｂなどの素子が静電気等によって破壊されることを防止できる。水溶液中のイオンにより、剥離層７０２の不対電子が終端されることによって、電荷が中和されることによる。
また、剥離後の基板７０１を再利用することによって、低コスト化を実現することができる。
次に、剥離により露出した面を覆うように、第２の絶縁体７５３を形成する（図１１参照）。第２の絶縁体７５３は、第１の絶縁体７５１と同様にして形成することができる。本実施の形態では、第２の絶縁体７５３として、繊維体７３３に有機樹脂７３４が含浸された、いわゆるプリプレグを用いた構造体７３２を設け、更に構造体７３２の表面に第２の衝撃緩和層７５２を設ける場合を示す。第２の衝撃緩和層７５２にはアラミド樹脂を用いる。もちろん、第１及び第２の構造体のみで貼り合わせることもでき、そのときの半導体装置の膜厚は４０μｍ〜７０μｍ、好ましくは４０μｍ〜５０μｍとなる。第１及び第２の衝撃緩和層を設けた際の半導体装置の膜厚は７０μｍ〜９０μｍ、好ましくは７０μｍ〜８０μｍとなる。
次に、第２の絶縁体７５３の表面に第２の導電層７３５を形成する。第２の導電層７３５は、第１の導電層７２９と同様にして形成することができる。また、第２の導電層７３５の表面には絶縁膜を設けても良い。これにより、第２の導電層７３５を保護することが可能である。以上の工程で、素子層やアンテナが第１の絶縁体７５１と第２の絶縁体７５３で封止され、第１の絶縁体７５１の表面に第１の導電層７２９を有し、第２の絶縁体７５３の表面に第２の導電層７３５を有する積層体が得られる。
その後、分断手段を用いて、上記の積層体を個々の半導体装置に分断する。分断手段としては、分断の際に第１の絶縁体７５１及び第２の絶縁体７５３が溶融される手段を用いることが好ましい（第１の導電層７２９及び第２の導電層７３５が溶融される手段であるとより好ましい）。本実施の形態では、レーザー光の照射による分断を適用する。
上記分断に用いるレーザー光の波長や強度、ピームサイズなどの条件については特に限定されない。少なくとも、半導体装置を分断できる条件であればよい。レーザー光の発振器としては、例えば、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等の連続発振レーザー、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等のパルス発振レーザーを用いることができる。
本実施の形態に示すように、レーザー光の照射を用いて個々の半導体装置に分断することで、第１の導電層７２９と第２の導電層７３５との間の抵抗値が低下し、第１の導電層７２９と第２の導電層７３５とが導通することになる。このため、半導体装置の分断の工程と、第１の導電層７２９と第２の導電層７３５とを導通させる工程を、一度に行うことができる。
第１の導電層７２９と第２の導電層７３５との間の抵抗値は、第１の絶縁体７５１、第２の絶縁体７５３よりも抵抗が低くあればよく、例えば、１ＧΩ以下であれば良く、好ましくは５ＭΩ以上５００ＭΩ以下程度、より好ましくは、１０ＭΩ以上２００ＭΩ以下程度である。よって、このような条件になるように、レーザー光の照射処理などによる分断を行えばよい。
このようにして絶縁基板を用いて形成された半導体装置を完成することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の分断工程の一形態を説明する。なお分断工程は半導体装置間、つまり周辺部が示された図１３、図１４を用いて説明する。
まず、上記実施の形態で示したように、第１の絶縁体７５１、第１の導電層７２９まで形成する。その後、図１３に示すように、除去手段を用いて、周辺領域１０１内に対して選択的に、つまり周辺領域１０１の一部に貼り合わせ領域１０２ａ、１０２ｂを形成する。周辺領域１０１を選択的に除去する際、深さ方向においては、構造体７２６が露出するように剥離層や絶縁膜等を除去する。そして、半導体装置を上方からみたとき、貼り合わせ領域１０２ａ、１０２ｂはともに回路部１００を囲うようにする。
このような除去手段としては、レーザー光を用いることができる。すなわち、レーザーアブレーションの原理を使用できる。除去手段に用いるレーザー光の波長や強度、ピームサイズなどの条件については特に限定されない。少なくとも、剥離層、絶縁膜等を除去できる条件であればよい。レーザー光の発振器としては、例えば、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等の連続発振レーザー、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等のパルス発振レーザーを用いることができる。
半導体装置を個々に分断後は、貼り合わせ領域１０２ａ、１０２ｂは、隣接する半導体装置がそれぞれ有する領域となる。同様に周辺領域１０１も、半導体装置を個々に分断後は隣接する半導体装置がそれぞれ有する周辺領域１０１ａ、１０１ｂとなる（図１４参照）。
その後、図１４に示すように、第２の絶縁体７５３、第２の導電層７３５を形成する。貼り合わせ領域１０２ａ、１０２ｂでは、構造体７２６、７３０が直接合わされている。具体的には構造体７２６、７３０のうち、互いの有機樹脂７２８、７３２が接触して密着している。このような同一材料が密着することで、貼り合わせ強度を高めることができて、好ましい。
貼り合わせが完了した状態で、個々の半導体装置に分断する。分断手段としては、上記実施の形態を参照することができる。
このようにして絶縁基板を用いて形成され、貼り合わせ強度がより高く、信頼性も向上された半導体装置を完成することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、上記実施の形態１および２で説明した本発明の半導体装置の使用形態の一例について説明する。
図１５に示すように、半導体装置の用途は広範囲にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１５（Ａ）参照）、包装用容器類（包装紙やボトル等、図１５（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１５（Ｂ）参照）、乗り物類（自転車等、図１５（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図１５（Ｅ）、図１５（Ｆ）参照）等に設けて使用することができる。
半導体装置１７００は、プリント基板に実装、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込む、または有機樹脂からなるパッケージであれば当該有機樹脂に埋め込み、各物品に固定される。半導体装置１７００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に半導体装置１７００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に半導体装置１７００を取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、半導体装置１７００を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一実施形態の半導体装置を本実施の形態に挙げた各用途に用いることにより、情報のやりとりに用いられるデータを正確の値のまま維持することができるため、物品の認証性、またはセキュリティ性の信頼性を高めることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
本発明は以上の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以上に示す記載内容に限定して解釈されるものではないとする。
実施の形態１の一態様について説明する図。 ＰＩＥについて説明する図。 ＰＩＥについて説明する図。 実施の形態１の一態様について説明する図。 実施の形態１の一態様について説明する図。 実施の形態１の一態様について説明する図。 実施の形態２の一態様について説明する図。 実施の形態２の一態様について説明する図。 実施の形態２の一態様について説明する図。 実施の形態２の一態様について説明する図。 実施の形態２の一態様について説明する図。 実施の形態２の一態様について説明する図。 実施の形態３の一態様について説明する図。 実施の形態３の一態様について説明する図。 実施の形態４の一態様について説明する図。
符号の説明
１００ 回路部
１０１ 周辺領域
１０１ａ 周辺領域
１０２ａ 領域
２００ 信号
２０１ 信号
３００ アンテナ
３０１ 整流回路
３０２ 復調回路
３０３ 発振回路
３０４ 同期回路
３０５ 復号回路
３０６ レジスタ
３０７ 定電圧回路
４００ 交流信号
４０２ 符号化信号
４０３ クロック信号
４０４ 符号化信号
４０５ 受信情報信号
５００ 信号
７０１ 基板
７０２ 剥離層
７０３ 絶縁膜
７０４ 半導体膜
７０４ａ 半導体膜
７０４ｂ 半導体膜
７０５ ゲート絶縁膜
７０６ａ チャネル形成領域
７０６ｂ 不純物領域
７０６ｃ 不純物領域
７０７ ゲート電極
７０８ 絶縁膜
７０９ 絶縁膜
７１０ 絶縁膜
７１１ 絶縁膜
７１２ 絶縁膜
７１３ 絶縁膜
７１４ 開口部
７１５ 領域
７１７ 導電膜
７１８ 絶縁膜
７２０ アンテナ
７２１ 導電膜
７２２ 導電膜
７２３ 絶縁膜
７２６ 構造体
７２７ 繊維体
７２８ 有機樹脂
７２９ 導電層
７３０ａ 薄膜トランジスタ
７３０ｂ 薄膜トランジスタ
７３１ａ 導電膜
７３１ｂ 導電膜
７３２ 構造体
７３３ 繊維体
７３４ 有機樹脂
７３５ 導電層
７４０ 領域
７４１ 領域
７４２ 領域
７４９ 素子層
７５０ 衝撃緩和層
７５１ 絶縁体
７５２ 衝撃緩和層
７５３ 絶縁体

Claims (4)

  1. 第１乃至第６の回路を有し、
    前記第１の回路は、第１の信号に応じて電圧を生成する機能を有し、
    前記第２の回路は、前記第１の信号を復調して第２の信号を出力する機能を有し、
    前記第３の回路は、前記電圧に応じて第３の信号を生成する機能を有し、
    前記第４の回路は、前記第２の信号を前記第３の信号に同期させて第４の信号を出力する機能を有し、
    前記第５の回路は、前記第４の信号を復号して第５の信号を出力する機能を有し、
    前記第６の回路は、前記第４の信号をクロックとして前記第５の信号を記憶する機能を有し、
    前記第１の信号は、交流信号であり、
    前記電圧は、直流電圧であり、
    前記２の信号は、符号化信号であり、
    前記第３の信号は、前記第１の信号の周波数よりも遅く、且つ前記第２の信号を復号することができる周波数を有する一定のクロック信号であることを特徴とする半導体装置。
  2. 第１乃至第６の回路を有し、
    前記第１の回路は、第１の信号に応じて電圧を生成する機能を有し、
    前記第２の回路は、前記第１の信号を復調して第２の信号を出力する機能を有し、
    前記第３の回路は、前記電圧に応じて第３の信号を生成する機能を有し、
    前記第４の回路は、前記第２の信号を前記第３の信号に同期させて第４の信号を出力する機能を有し、
    前記第５の回路は、前記第４の信号を復号して第５の信号を出力する機能を有し、
    前記第６の回路は、前記第４の信号を遅延させた信号をクロックとして前記第５の信号を記憶する機能を有し、
    前記第１の信号は、交流信号であり、
    前記電圧は、直流電圧であり、
    前記２の信号は、符号化信号であり、
    前記第３の信号は、前記第１の信号の周波数よりも遅く、且つ前記第２の信号を復号することができる周波数を有する一定のクロック信号であることを特徴とする半導体装置。
  3. 受信した搬送波を交流信号に変換するアンテナと、
    前記交流信号を直流電圧に整流する整流回路と、
    前記交流信号を符号化信号に復調する復調回路と、
    前記直流電圧の供給により前記第１の信号の周波数よりも遅く且つ前記第２の信号を復号することができる一定の周波数のクロック信号を生成する発振回路と、
    前記符号化信号を前記クロック信号と同期させ同期済み符号化信号を生成する同期回路と、
    前記同期済み符号化信号を復号信号に復号する復号回路と、
    前記同期済み符号化信号をクロックとして、前記復号信号を記憶するレジスタと、を有することを特徴とする半導体装置。
  4. 請求項３において、
    前記レジスタは、前記同期済み符号化信号を遅延させた信号をクロックとして、前記復号信号を記憶することを特徴とする半導体装置。
JP2008329711A 2008-12-25 2008-12-25 半導体装置 Expired - Fee Related JP5349945B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008329711A JP5349945B2 (ja) 2008-12-25 2008-12-25 半導体装置
PCT/JP2009/071197 WO2010074010A1 (en) 2008-12-25 2009-12-15 Semiconductor device, electronic appliance using semiconductor device, and document using semiconductor device
KR1020117016862A KR101617011B1 (ko) 2008-12-25 2009-12-15 반도체 장치, 반도체 장치를 이용한 전자기기 및 반도체 장치를 이용한 증서
US12/645,082 US8803663B2 (en) 2008-12-25 2009-12-22 Semiconductor device, electronic appliance using semiconductor device, and document using semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008329711A JP5349945B2 (ja) 2008-12-25 2008-12-25 半導体装置

Publications (3)

Publication Number Publication Date
JP2010152620A JP2010152620A (ja) 2010-07-08
JP2010152620A5 JP2010152620A5 (ja) 2012-01-19
JP5349945B2 true JP5349945B2 (ja) 2013-11-20

Family

ID=42283639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008329711A Expired - Fee Related JP5349945B2 (ja) 2008-12-25 2008-12-25 半導体装置

Country Status (4)

Country Link
US (1) US8803663B2 (ja)
JP (1) JP5349945B2 (ja)
KR (1) KR101617011B1 (ja)
WO (1) WO2010074010A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5455753B2 (ja) * 2009-04-06 2014-03-26 株式会社半導体エネルギー研究所 Ｉｃカード
TWI583187B (zh) * 2013-07-30 2017-05-11 聯詠科技股份有限公司 資料處理方法及裝置
TWI572153B (zh) * 2014-04-29 2017-02-21 立錡科技股份有限公司 單傳輸線傳輸介面與單傳輸線傳輸方法以及使用單傳輸線傳輸方法之電源供應系統
US10096631B2 (en) 2015-11-30 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and semiconductor device including the signal processing circuit
CN114884467B (zh) * 2022-07-01 2022-09-27 浙江地芯引力科技有限公司 一种信号解调装置及无线充电设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07351B2 (ja) 1987-07-22 1995-01-11 株式会社レザック シ−ト型押し装置
US4947407A (en) 1989-08-08 1990-08-07 Siemens-Pacesetter, Inc. Sample-and-hold digital phase-locked loop for ask signals
US5289580A (en) * 1991-05-10 1994-02-22 Unisys Corporation Programmable multiple I/O interface controller
JPH10107859A (ja) 1996-09-27 1998-04-24 Omron Corp データ伝送方法、書込／読出制御ユニット及びデータキャリア
JP2003244014A (ja) 2002-02-15 2003-08-29 Yozan Inc 携帯端末
KR20040008896A (ko) * 2002-07-19 2004-01-31 (주) 젠터닷컴 시청률 조사장치 및 방법
KR100584328B1 (ko) * 2003-10-07 2006-05-26 삼성전자주식회사 무선주파수 식별 태그가 결합된 이동 단말 회로 및 그이동 단말기에서의 무선 식별 방법
US7494066B2 (en) * 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7577223B2 (en) * 2004-06-03 2009-08-18 Silicon Laboratories Inc. Multiplexed RF isolator circuit
US8049573B2 (en) * 2004-06-03 2011-11-01 Silicon Laboratories Inc. Bidirectional multiplexed RF isolator
JP4519599B2 (ja) 2004-10-07 2010-08-04 株式会社半導体エネルギー研究所 半導体装置
DE102005019568B4 (de) * 2005-04-27 2010-04-15 Infineon Technologies Ag Speichereinrichtung, Verwendung derselben und Verfahren zur Synchronisation eines Datenwortes
US20090129593A1 (en) * 2005-05-30 2009-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating the same
KR101177555B1 (ko) * 2006-02-01 2012-08-27 삼성전자주식회사 메모리 카드, 메모리 카드의 데이터 구동 방법, 그리고메모리 카드 시스템
US7693244B2 (en) * 2006-03-31 2010-04-06 Intel Corporation Encoding, clock recovery, and data bit sampling system, apparatus, and method
JP2008010849A (ja) 2006-06-01 2008-01-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
EP1863090A1 (en) * 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US7581073B2 (en) * 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
EP1986070B1 (en) * 2007-04-27 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Clock signal generation circuit and semiconductor device
US20100005218A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Enhanced cascade interconnected memory system

Also Published As

Publication number Publication date
US8803663B2 (en) 2014-08-12
KR101617011B1 (ko) 2016-04-29
JP2010152620A (ja) 2010-07-08
US20100163631A1 (en) 2010-07-01
WO2010074010A1 (en) 2010-07-01
KR20110104065A (ko) 2011-09-21

Similar Documents

Publication Publication Date Title
JP5763817B2 (ja) 半導体装置
TWI427932B (zh) 時鐘產生電路和包括該時鐘產生電路的半導體裝置
JP5470054B2 (ja) 半導体装置
JP5389582B2 (ja) 半導体装置
JP5437590B2 (ja) 半導体装置
JP2008217776A (ja) 半導体装置
JP5349945B2 (ja) 半導体装置
KR20080044763A (ko) 반도체 장치 및 반도체 장치의 제조방법
JP2008295035A (ja) クロック信号生成回路、及び半導体装置
JP5593430B2 (ja) 半導体装置
JP5366733B2 (ja) 半導体装置、およびリセット信号生成回路。
US20080012616A1 (en) Clock synchronization circuit and semiconductor device provided therewith
JP5352045B2 (ja) 集積回路装置の作製方法
JP2008084303A (ja) クロック生成回路及び当該クロック生成回路を備えた半導体装置
JP5674856B2 (ja) 半導体装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130821

R150 Certificate of patent or registration of utility model

Ref document number: 5349945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees