CN101847215B - 非接触式ic卡的时钟电路和数据解码电路 - Google Patents

非接触式ic卡的时钟电路和数据解码电路 Download PDF

Info

Publication number
CN101847215B
CN101847215B CN 200910056988 CN200910056988A CN101847215B CN 101847215 B CN101847215 B CN 101847215B CN 200910056988 CN200910056988 CN 200910056988 CN 200910056988 A CN200910056988 A CN 200910056988A CN 101847215 B CN101847215 B CN 101847215B
Authority
CN
China
Prior art keywords
frequency
signal
frequency divider
clock
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910056988
Other languages
English (en)
Other versions
CN101847215A (zh
Inventor
卢君明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN 200910056988 priority Critical patent/CN101847215B/zh
Publication of CN101847215A publication Critical patent/CN101847215A/zh
Application granted granted Critical
Publication of CN101847215B publication Critical patent/CN101847215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种非接触式IC卡的时钟电路和数据解码电路。包括：接收器，接收具有停顿周期的射频信号；第一分频器，对接收的RF信号进行分频；第二分频器，对第一分频器产生的分频时钟信号进行二分频；时钟产生器，根据第二分频器产生的时钟信号和RF信号产生同步时钟信号。数据解码器，根据第一分频器和第二分频器的输出和RF信号进行数据解码，得到数据解码信号及展宽的停顿信号；数据帧指示器，根据第一分频器的输出和展宽的停顿信号产生接收数据帧的数据帧指示信号。本发明能够产生同步时钟信号，并且对接收的数据信号进行解码，从而与ISO/IEC14443A类型协议接口兼容；可实现多种通讯速率，抗干扰能力强。

Description

非接触式IC卡的时钟电路和数据解码电路
技术领域
本发明涉及非接触式IC(集成电路)卡领域，特别是涉及一种符合ISO/IEC14443A类型协议的非接触式IC卡的时钟电路。本发明还涉及所述非接触式IC卡的数据解码电路。
背景技术
自从20世纪20年代信用卡诞生以来，已产生各种类型的电子信息卡，如现金卡、信用卡、身份卡、百货商店卡等。近来，集成有硅芯片的IC卡由于其方便性、稳定性、安全性和众多应用而变得流行。
IC卡与包括磁介质类型的传统电子信息卡相比，具有高稳定性、写保护数据和高安全性诸多优点，被广泛接纳为下一代多媒体信息介质。现有的非接触式IC卡的同步时钟信号和数据解码电路采用了计算非停顿周期中时钟个数的方法来产生同步时钟信号和数据解码，如中国发明专利说明书CN1285019C(授权公告日2006年11月15日)。该方法的缺点是电路复杂，所解的停顿周期宽度有限，且在复杂环境下(干扰比较严重的环境下)导致的窄停顿周期或一个ETU(基本时间单位)周期内有多个窄停顿周期时就容易失去解码能力。
因此，对于工作在复杂环境下的非接触式IC卡，需要有一个强抗干扰、简单易实现的方法，实现具有间断或停顿周期的射频信号的情况下，产生固定频率的同步时钟信号和根据ISO/IEC14443协议进行数据解码。
发明内容
本发明要解决的技术问题是提供一种非接触式IC卡的时钟电路，能够从接收到的具有停顿周期的RF(射频)信号产生固定频率的同步时钟信号。
为解决上述技术问题，本发明的非接触式IC卡的时钟电路包括：
接收器，接收具有停顿周期的射频信号；
第一分频器，对接收的射频信号进行分频，以提供分频时钟信号；
其特征在于，还包括：
第二分频器，对第一分频器的分频时钟信号进行二分频，得到时钟信号；
时钟产生器，根据接收的射频信号和第二分频器产生的时钟信号，产生同步时钟信号。
本发明要解决的另一个技术问题是提供一种非接触式IC卡的数据解码电路，能够从接收的RF信号准确恢复数据。
为解决上述技术问题，本发明的非接触式IC卡的数据解码电路包括：
接收器，接收具有停顿周期的射频信号；
第一分频器，对接收的射频信号进行分频，以提供分频时钟信号；
其特征在于：还包括，
第二分频器，对第一分频器的分频时钟信号进行二分频，得到时钟信号；
数据解码器，根据接收的射频信号和第一分频器的输出及第二分频器的输出进行数据解码，得到数据解码信号及展宽的停顿信号；
数据帧指示器，根据第一分频器的分频时钟信号和数据解码器输出的展宽的停顿信号，产生接收数据帧的数据帧指示信号。
本发明能够产生同步时钟信号，并且对接收的数据信号进行解码，从而与ISO/IEC14443A类型协议接口兼容；可实现多种通讯速率，抗干扰能力强。通过简单切换，可实现多种通讯速率，如106kbps、212kbps、424kbps、847kbps。
本发明的数据解码电路，即使从读卡器接收的射频信号的停顿周期在宽范围内变化或存在一定宽度的干扰情况下，也能提供准确的解码结果。而且可解码的停顿周期宽度达到～4.4μs，可适应RF解调模块较大的偏差，降低对RF解调模块的要求。而目前采用计算非停顿周期中时钟个数的数据解码方法的非接触式IC卡仅能支持0.884～4.129μs的停顿周期宽度。同时本发明的数据解码电路能滤除一个ETU内相近的多个停顿周期，在干扰比较严重的环境下，也能保证比较高的正确解码率；这样可以通过数字部分电路性能的改善来进一步提高整个系统的性能。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明的时钟电路和数据解码电路的方框图；
图2是图1的电路中各种信号操作时序图；
图3是图1中的第一分频器优选实施例方框图；
图4是在停顿周期变化大的情况下图1中的电路各信号操作时序图。
具体实施方式
参见图1并结合图2所示，本发明所述的时钟电路和数据解码电路100包含在非接触式IC卡中，并且包括RF部件110(接收器)、或门120、第二或门140、第一分频器130、第二分频器150、时钟产生器180、数据解码器170、数据帧指示器160。
RF部件110根据ISO/IEC14443A类型协议，用于接收例如13.56MHz且比特速率为106kbps的具有停顿周期的RF信号(在本发明的具体实施方式中以106kbps比特速率的RF信号为例，对于212kbps、424kpbs、847kbps比特速率的RF信号主要区别为，第一分频器设有一选择端口SEL，可以选择不同分频频率的分频时钟信号DIV1_CLK，用于选择非接触式IC卡接收信号的位速率，后面还会作更详细的描述)，并且将接收的RF信号转换成适于数字电路的第一时钟信号RF_CLK和数据信号RF_IN。所述射频信号为基于ISO/IEC14443A类型协议接口信号。
或门120用于接收对非接触式IC卡复位的系统复位信号SYS_RST和来自RF部件110的数据信号RF_IN，所述第一分频器130由或门120的输出复位(所述第一分频器在射频信号的停顿周期内复位)。
第二或门140接收所述的系统复位信号SYS_RST和系统给出的结束时钟产生信号ENDCLK，所述第二分频器150由第二或门140的输出复位(所述第二分频器在结束时钟产生信号ENDCLK有效时复位)。其中结束时钟产生信号ENDCLK表示在接收数据帧前非接触式IC卡处于等待信息接收阶段，在该阶段关闭同步时钟的产生，节省电路的功耗，同时为接收信息作好准备。
第二分频器150复位时，其内部唯一的一个分频单元被复位成“0”。同时响应第一分频器130输出的分频时钟时钟信号DIV1_CLK，在该分频时钟信号DIV1_CLK的下降沿进行二分频输出，得到106kbps时钟信号DIV2_CLK。
时钟产生器160接收来自RF部件110的第一时钟信号RF_CLK和第二分频器150的106kbps时钟信号DIV2_CLK，产生106kbps同步时钟信号BIT_CLK。所述时钟产生器可以用两个寄存器、一个非门和一个二输入与门组成。两个寄存器串联使用，用第一时钟信号RF_CLK的上升沿对106kbps时钟信号DIV2_CLK信号采样，得到延迟第一时钟信号RF_CLK一个时钟周期的信号DIV2_CLK_DLY1和延迟第一时钟信号RF_CLK两个时钟周期的信号DIV2_CLK_DLY2，将信号DIV2_CLK_DLY2通过非门后的输出信号与信号DIV2_CLK_DLY1一起送到二输入与门的输入中，就可以得到106kbps比特速率的同步时钟信号BIT_CLK。
数据解码器170接收来自RF部件110的数据信号RF_IN、第二分频器150的106kbps时钟信号DIV2_CLK和第一分频器130的分频时钟信号DIV1_CLK，产生展宽的停顿信号RF_IN_EX和解码数据信号RF_DATA。其中展宽的停顿信号RF_IN_EX是通过所述数据信号RF_IN的高电平置位成“1”(即高电平)，在分频时钟信号DIV1_CLK的上升沿进行清“0”(即低电平)来实现的(结合图2所示)；即所述展宽的停顿信号RF_IN_EX是通过第一分频器130输出的分频时钟信号DIV1_CLK采样具有停顿周期的射频信号获得的。而解码数据信号RF_DATA则是通过第二分频器150输出的时钟信号DIV2_CLK的下降沿对展宽的停顿信号RF_IN_EX进行采样得到。
数据帧指示器160接收第一分频器130的分频时钟信号DIV1_CLK和数据解码器170输出的展宽的停顿信号RF_IN_EX，产生接收数据帧的数据帧指示信号RX_EN。该数据帧指示信号RX_EN在展宽的停顿信号RF_IN_EX有效期间置位，表示目前正在进行数据帧的接收。检测帧结束的帧结束标记也同时在数据帧指示器160中实现。
在所述展宽的停顿信号RF_IN_EX有效期间置位数据帧指示器160，形成数据帧指示信号RX_EN；该数据帧指示器160对第一分频器130输出的分频时钟信号DIV1_CLK进行计数，通过计算非展宽的停顿信号的时间来获得帧结束标记，并由该帧结束标记使数据帧指示器160复位，获得正确的数据帧指示信号RX_EN。
检测数据帧结束需要一个2比特的计数器，该计数器在展宽的停顿信号RF_IN_EX有效期间复位，在分频时钟信号DIV1_CLK的下降沿进行计数。在2比特计数器达到“11”时，在分频时钟信号DIV1_CLK的下降沿使数据帧指示信号RX_EN变为低电平(“0”)，表示当前数据帧传输结束。因为根据ISO/IEC14443A类型协议，在连续两个比特时钟周期内没有接收到停顿周期就认为数据帧结束。
本发明中数据解码是依据ISO/IEC14443A类型协议中读卡器到非接触式IC卡的通信是改进型米勒码原理而设计的。改进型米勒码编码原理中，只有在后半个比特时钟周期内有停顿信号时编码为“1”，而在前半个比特时钟周期内有停顿信号或整个比特时钟周期内没有停顿信号时编码为“0”。在本发明中，在数据帧开始阶段，复位106kbps时钟信号DIV2_CLK，调节了该时钟信号DIV2_CLK的上升沿在开始比特S(其编码也为“0”)的停顿周期后再过两个第一时钟信号RF_CLK，即在前半比特时钟周期中，且在停顿周期后。后续的编码“1”和“0”是根据该开始比特S进行同步的，因此根据第一分频器130和第二分频器150的设计，其106kbps时钟信号DIV2_CLK的上升沿在前半比特时钟周期中，如果有停顿周期的话，在停顿周期后。而106kbps时钟信号DIV2_CLK的下降沿在后半比特时钟周期中，如果有停顿周期的话，在停顿周期后。而展宽的停顿信号RF_IN_EX仅将停顿周期展宽约106kbps时钟信号DIV2_CLK的1/4时钟周期。因此本发明中，用106kbps时钟信号DIV2_CLK的下降沿去采样展宽的停顿信号RF_IN_EX，仅会在后半个比特时钟周期内有停顿周期的时候会置“1”，在其他情况下均置“0”。这与ISO/IEC14443A类型协议中读卡器到非接触式IC卡的通信协议完全一致。
虽然在前面的描述中使用106kbps比特速率来描述，但本发明可以支持各种比特速率。
参见图3所示的第一分频器130的优选实施例。其中，以异步方式实现分频，第一分频器130包括多个分频单元131-136(在图3所示的实施例中为6个分频单元)和数据速率选择器。多个分频单元131-136串联连接，所述第一分频器130的输入端从接收器110接收射频信号，内部串联的各分频单元131-136分别对各自所接收信号的频率进行二分频；或者所述第一分频器130以计数器的形式对其输入端从接收器110接收的射频信号进行计数，产生分频时钟信号DIV1_CLK。数据速率选择器通过选择端口SEL选择来自各分频单元131-136的分频信号CK8-CK64作为分频时钟信号DIV1_CLK。
所述第一分频器130能够提供对输入的射频信号进行64分频，32分频，16分频，8分频中的任意一种分频时钟信号。
所述第二分频器150能够得到对应射频信号的128分频，64分频，32分频，16分频中的任意一种时钟信号。
所述第一该分频器130被复位时，其内部的6个分频单元131-136复位成如下值：{CK64，CK32，CK16，CK8，CK4，CK2}＝111101B。同时在第一时钟信号RF_CLK的上升沿进行分频，其中CK64是对第一时钟信号RF_CLK的64分频，其他信号类似。在非停顿周期时，第一分频器130通过来自RF部件110的第一时钟信号RF_CLK进行计数分频功能。通过选择端口SEL选择分频信号CK64作为第一分频器130输出的分频时钟信号DIV1_CLK(以106kbps为例，如果选择CK32，则表示选择比特速率为212kbps)。
在本发明中仅需通过第一分频器130的选择端口SEL就可以支持106kbps、212kbps、424kbps、847kbps比特速率的数据。根据ISO/IEC 14443协议标准，第一时钟信号RF_CLK的频率为13.56MHz。为了支持106kbps比特速率的数据，来自第一分频器130的时钟信号CK64用作第一分频器130输出的分频时钟信号DIV1_CLK。如果需要变成支持212kbps比特速率的数据，只需要选择第一分频器130的时钟信号CK32用作第一分频器130输出的分频时钟信号DIV1_CLK。如果需要支持424kbps比特速率的数据。则选择第一分频器130的时钟信号CK16；要支持847kbps比特速率的数据，则选择第一分频器130的时钟信号CK8。因此本发明可以支持ISO/IEC14443A类型协议的所有比特速率的数据。
如前所述，当非接触式IC卡接近读卡器时，从读卡器传输到非接触式IC卡的RF信号的停顿周期的占空比会发生变化。该停顿周期根据读卡器与非接触式IC卡之间的距离、读卡器与天线的阻抗匹配或者RF信号强度而变化。RF部件110输出的数据信号RF_IN的停顿周期在实际工作条件下大致为小于4.704μs。因此一个好的非接触式IC卡的时钟电路和数据解码电路需要在比较宽范围的停顿周期内都能正常工作。
在中国发明专利说明书CN1285019C中，对106kbps比特速率，其优化的实例允许停顿周期在0.884～4.129μs的范围变化。本发明中，对106kbps比特速率，其允许停顿周期在小于4.351μs的范围内变化，都能正确解码。根据本发明的设计规则，针对同步时钟信号BIT_CLK一个时钟周期内有多个停顿周期的情况，对于停顿周期间隔小于140ns的相邻停顿周期，采用本发明的电路，将其归并为一个有效的停顿周期，不影响正常的解码和时钟产生功能。
在本发明中，对于停顿周期宽度及停顿周期间隔非常短的情况的滤波能力之间进行折中，可由第一分频器130的分频单元131-136的复位情况来设定。在本发明的实施例中，设置复位时分频单元131-136为111101B，此时停顿周期宽度可达4.351μs，相邻停顿周期的滤波宽度为140ns。如果设置复位时分频单元为111110B，此时停顿周期宽度可达4.424μs，而相邻停顿周期的滤波宽度为74ns。
下表1中给出了ISO/IEC14443A类型协议中实际可能存在的停顿周期宽度和本发明可正确解码的停顿周期宽度，即本发明在各种比特速率的数据下支持的停顿周期宽度。
表1
  数据速率   106kbps   212kbps   424kbps   847kbps
  ETU   9.44μs   4.704μs   2.352μs   1.176μs
  实际可能停顿周期宽度(0.5ETU)   ～4.704μs   ～2.352μs   ～1.176μs   ～0.588μs
  本发明可解码的停顿周期宽度(第一分频器初值为111101B)   ～4.351μs   ～1.983μs   ～0.807μs   ～0.220μs
  本发明可解码的停顿周期宽度(第一分频器初值为111110B)   ～4.424μs   ～2.056μs   ～0.880μs   ～0.294μs
实际上，对第一分频器130初始值设置为111101B时，其支持的停顿周期宽度计算公式为0.5×ETU-5/fc，其中fc为载波频率。对第一分频器130的初始值设置为111110B时，其支持的停顿周期宽度计算公式为0.5×TU-4/fc。由于数据的比特速率提高后，1/fc在0.5×ETU中所占的比率上升很快，因此解码效果下降也比较大。如果需要支持高比特速率的话，还需要细调同步时钟信号BIT_CLK，这样能在原有支持停顿周期宽度的情况下，增加大概一个1/fc宽度。
在停顿周期变化大的情况下图1中的电路各信号操作时序可参见图4所示。
本发明的另一个特点是当RF部件110给出的停顿周期信号宽度基本一致时，其同步时钟信号BIT_CLK是一个比较精确的106kbps(以fc/128为例)，其占空比保持稳定，为后续的数据处理提供了方便。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种非接触式IC卡的时钟电路，包括：
接收器，接收具有停顿周期的射频信号；
第一分频器，对接收的射频信号进行分频，以提供分频时钟信号；
第二分频器，对第一分频器的分频时钟信号进行二分频，得到时钟信号；
时钟产生器，根据接收的射频信号和第二分频器产生的时钟信号，产生同步时钟信号；
其特征在于：所述第一分频器在射频信号的停顿周期内复位。
2.如权利要求1所述的时钟电路，其特征在于：所述第二分频器在结束时钟产生信号有效时复位。
3.如权利要求1所述的时钟电路，其特征在于：所述射频信号为基于ISO/IEC14443 A类型协议接口信号。
4.如权利要求1所述的时钟电路，其特征在于：所述第一分频器能够提供对射频信号进行64分频，32分频，16分频，8分频中的任意一种分频时钟信号。
5.如权利要求1所述的时钟电路，其特征在于：所述第二分频器能够得到对应射频信号的128分频，64分频，32分频，16分频中的任意一种时钟信号。
6.一种非接触式IC卡的数据解码电路，包括：
接收器，接收具有停顿周期的射频信号；
第一分频器，对接收的射频信号进行分频，以提供分频时钟信号； 
其特征在于：还包括，
第二分频器，对第一分频器的分频时钟信号进行二分频，得到时钟信号；
数据解码器，根据接收的射频信号和第一分频器的输出及第二分频器的输出进行数据解码，得到数据解码信号及展宽的停顿信号；
数据帧指示器，根据第一分频器的分频时钟信号和数据解码器输出的展宽的停顿信号，产生接收数据帧的数据帧指示信号。
7.如权利要求6所述的数据解码电路，其特征在于：所述第一分频器在射频信号的停顿周期内复位。
8.如权利要求7所述的数据解码电路，其特征在于：所述第二分频器在结束时钟产生信号有效时复位。
9.如权利要求7所述的数据解码电路，其特征在于：所述射频信号为基于ISO/IEC14443A类型协议接口信号。
10.如权利要求7所述的数据解码电路，其特征在于：所述展宽的停顿信号是通过第一分频器输出的分频时钟信号采样具有停顿周期的射频信号获得的。
11.如权利要求7所述的数据解码电路，其特征在于：所述数据解码信号通过第二分频器输出的时钟信号采样展宽的停顿信号获得。
12.如权利要求7所述的数据解码电路，其特征在于：在所述展宽的停顿信号有效期间置位数据帧指示器，形成数据帧指示信号；该数据帧指示器对第一分频器输出的分频时钟信号进行计数，通过计算非展宽的停顿 信号的时间来获得帧结束标记，并由该帧结束标记使数据帧指示器复位，获得正确的数据帧指示信号。
13.如权利要求7所述的数据解码电路，其特征在于：还包括一或门，用于接收对非接触式IC卡复位的系统复位信号和射频信号；所述第一分频器由该或门的输出复位。
14.如权利要求7所述的数据解码电路，其特征在于：还包括一第二或门，用于接收系统复位信号和结束时钟产生信号；所述第二分频器由该第二或门的输出复位。
15.如权利要求7所述的数据解码电路，其特征在于：所述第一分频器设有一个选择端口，用于选择非接触式IC卡接收信号的位速率。
16.如权利要求7所述的数据解码电路，其特征在于：所述第一分频器包括：多个分频单元，该多个分频单元串联连接，所述第一分频器的输入端从接收器接收射频信号，内部串联的各分频单元对各自输入信号分别进行二分频；或者所述第一分频器以计数器的形式对其输入端从接收器接收的射频信号进行计数，产生分频时钟信号；
还包括一数据速率选择器，选择第一分频器中分频单元输出的分频信号作为分频时钟信号；
所述第一分频器能够提供对输入的射频信号进行64分频，32分频，16分频，8分频中的任意一种分频时钟信号。 
CN 200910056988 2009-03-26 2009-03-26 非接触式ic卡的时钟电路和数据解码电路 Active CN101847215B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910056988 CN101847215B (zh) 2009-03-26 2009-03-26 非接触式ic卡的时钟电路和数据解码电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910056988 CN101847215B (zh) 2009-03-26 2009-03-26 非接触式ic卡的时钟电路和数据解码电路

Publications (2)

Publication Number Publication Date
CN101847215A CN101847215A (zh) 2010-09-29
CN101847215B true CN101847215B (zh) 2013-02-27

Family

ID=42771830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910056988 Active CN101847215B (zh) 2009-03-26 2009-03-26 非接触式ic卡的时钟电路和数据解码电路

Country Status (1)

Country Link
CN (1) CN101847215B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184418B (zh) * 2011-06-10 2013-01-09 上海应用技术学院 基于三角面积表示直方图的图像配准方法
WO2011157249A2 (zh) * 2011-09-16 2011-12-22 华为终端有限公司 文件读写方法和移动终端
CN103188118B (zh) * 2011-12-30 2015-08-19 北京中电华大电子设计有限责任公司 一种14443接口pcd帧结束检测方法
CN102810148A (zh) * 2012-08-13 2012-12-05 沃谱瑞科技(北京)有限责任公司 一种非接触通信集成电路的解码电路
CN103595418B (zh) * 2012-08-13 2017-12-19 上海华虹集成电路有限责任公司 解码读卡器发送的type a 847k数据速率信号的解码器
CN103684671A (zh) * 2012-09-18 2014-03-26 北京中电华大电子设计有限责任公司 一种14443接口pcd帧结束检测方法
CN103095407B (zh) * 2012-12-28 2016-01-20 广州中大微电子有限公司 读写器芯片数字编码装置及应用该装置的编码方法
CN104242955B (zh) * 2013-06-21 2017-03-15 上海华虹集成电路有限责任公司 单副载波模式信号解码器
CN103297060B (zh) * 2013-06-28 2016-08-17 上海爱信诺航芯电子科技有限公司 一种适用于高速率修正miller编码信号的解码电路
CN103646224A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种非接触式ic卡解码电路
CN104702545B (zh) * 2013-12-05 2018-06-19 上海华虹集成电路有限责任公司 typeA有源天线应用从模式载波解调自动控制电路
CN105046178B (zh) * 2015-06-25 2017-10-10 广东华大互联网股份有限公司 一种stm32降频实现高速率读卡器的方法
CN110233618A (zh) * 2019-07-17 2019-09-13 深圳市富满电子集团股份有限公司 基于led显示屏芯片的锁相环电路及频率调节方法
CN113901848A (zh) * 2020-07-07 2022-01-07 上海天臣射频技术有限公司 射频识别解码电路、方法以及射频识别设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497408A (zh) * 2002-09-26 2004-05-19 三星电子株式会社 无接触型集成电路卡的时钟信号产生和数据信号解码电路
CN1617452A (zh) * 2003-11-10 2005-05-18 夏普株式会社 Pll时钟信号生成电路
CN1912900A (zh) * 2006-07-31 2007-02-14 华为技术有限公司 一种解码器及射频卡
CN101278534A (zh) * 2005-08-11 2008-10-01 株式会社半导体能源研究所 半导体器件和无线通信系统
CN101295972A (zh) * 2007-04-27 2008-10-29 株式会社半导体能源研究所 时钟信号产生电路及半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497408A (zh) * 2002-09-26 2004-05-19 三星电子株式会社 无接触型集成电路卡的时钟信号产生和数据信号解码电路
CN1617452A (zh) * 2003-11-10 2005-05-18 夏普株式会社 Pll时钟信号生成电路
CN101278534A (zh) * 2005-08-11 2008-10-01 株式会社半导体能源研究所 半导体器件和无线通信系统
CN1912900A (zh) * 2006-07-31 2007-02-14 华为技术有限公司 一种解码器及射频卡
CN101295972A (zh) * 2007-04-27 2008-10-29 株式会社半导体能源研究所 时钟信号产生电路及半导体装置

Also Published As

Publication number Publication date
CN101847215A (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
CN101847215B (zh) 非接触式ic卡的时钟电路和数据解码电路
EP2752792B1 (en) Receiver and method for near field communication
CN100428273C (zh) 一种解码器及射频卡
JP5225816B2 (ja) 半導体装置
CN103297060B (zh) 一种适用于高速率修正miller编码信号的解码电路
Liu et al. Digital correlation demodulator design for RFID reader receiver
US9686041B2 (en) End of communication detection
CN103095622B (zh) 一种适用于iso14443协议的bpsk信号恢复电路
CN101739541B (zh) 一种适用于pie编码的解码器
US6962293B2 (en) Circuit for generating clock signal and decoding data signal for use in contactless integrated circuit card
CN102810148A (zh) 一种非接触通信集成电路的解码电路
CN103065188A (zh) 一种非接触式ic卡的解码电路
CN103646224A (zh) 一种非接触式ic卡解码电路
CN109586749B (zh) 一种物联网信息感知soc芯片的射频模拟前端系统
CN115577725B (zh) 一种多协议uhf rfid读写器基带信号处理soc芯片
CN201392538Y (zh) 适用于pie编码的解码器
US8045648B2 (en) Amplitude-shift-keying (ASK) radio-frequency (RF) signal decoding device and method thereof
CN101771527A (zh) 一种异步通信的时钟提取装置和方法
JP5461132B2 (ja) 半導体装置
CN101841493B (zh) 信道估计窗的获取方法及接收终端
CN209375635U (zh) 一种物联网信息感知soc芯片的射频模拟前端系统
CN110212933B (zh) 一种无线接收器的解调电路
CN102522998A (zh) 一种适用于nrz编码信号的typeb全速率解码电路
Huang et al. A new architecture of UHF RFID digital receiver for SoC implementation
CN115642937B (zh) 频分复用式rfid读写器中基带信号处理系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant