CN101288176A - Soi沟槽横型igbt - Google Patents

Soi沟槽横型igbt Download PDF

Info

Publication number
CN101288176A
CN101288176A CNA2005800518236A CN200580051823A CN101288176A CN 101288176 A CN101288176 A CN 101288176A CN A2005800518236 A CNA2005800518236 A CN A2005800518236A CN 200580051823 A CN200580051823 A CN 200580051823A CN 101288176 A CN101288176 A CN 101288176A
Authority
CN
China
Prior art keywords
semiconductor regions
conductivity type
groove
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800518236A
Other languages
English (en)
Other versions
CN101288176B (zh
Inventor
鲁鸿飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN101288176A publication Critical patent/CN101288176A/zh
Application granted granted Critical
Publication of CN101288176B publication Critical patent/CN101288176B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及SOI沟槽横型IGBT。在IGBT中，以能够实现高耐压且大电流的驱动，提高抗闭锁能力，降低每单位面积的导通电阻为目的，为了达成该目的，在n+发射极区域6a和p+集电极区域12a之间的晶片整个面上形成由上层沟槽16a和下层沟槽16b构成的沟槽，通过埋入沟槽绝缘膜17埋入其中，由此将维持耐压的漂移区域在晶片的深度方向上弯折，使实效的漂移长度变长。在埋入沟槽绝缘膜17内，埋入发射极侧场电极15，遮蔽在埋入沟槽绝缘膜17的发射极侧产生的横电场，由此缓和由n－漂移区域3a与p基极区域4a的PN结产生的电场。

Description

SOI沟槽横型IGBT
技术领域
本发明涉及将横型的MOS(金属-氧化膜-半导体)晶体管和双极晶体管复合的、每单位面积的导通电阻低、并且具有高短路容量的电力设备中的一种的横型的IGBT(绝缘栅型双极晶体管)。
背景技术
将MOS晶体管和双极晶体管复合的设备，具有像MOS元件那样驱动电路的结构简单，并且像双极晶体管那样通过耐压部分的导电度调制而导通电阻低的优点。因而在需要高耐压和大电力级别的领域倍受重视。
该设备的结构包括平面栅型和沟槽栅型。平面栅型具有在基板表面上隔着栅极绝缘膜设置栅极电极的结构。沟槽栅型具有在基板上形成的沟槽内埋入有栅极电极的结构。在沟槽栅型的设备结构中，具有沟道(channel)的高密度化成为可能，寄生半导体开关元件很难动作等优良特征。
以下，关于现有的IGBT的结构，参照附图进行说明。此外，在本说明书和附图中，在半导体的层和区域的名称上标记的n或者p表示该层或者区域的多数载流子分别为电子或者孔穴。此外，像n+和p+那样在n和p上附加+，表示与没有附加+的半导体的层或者区域的杂质浓度相比为比较高的杂质浓度。并且，如n-和p-那样在n和p上附加-，表示与没有附加-的半导体的层或者区域的杂质浓度相比为比较低的杂质浓度。
图49是表示使用现有的膜厚SOI基板制作的IGBT的截面结构的图。如图49所示，SOI基板是在支撑基板101上隔着绝缘层102层叠有作为活性层的电阻率高的n-漂移区域103的结构。
在n-漂移区域103的表面层的一部分，设置有p基极区域104。
在p基极区域104的表面层的一部分，设置有n+发射极区域106和与此相接的p+低电阻区域105。该p+低电阻区域105的一部分占据n+发射极区域106的下面的部分。
此外，在n-漂移区域103的表面层的一部分，与p基极区域104分离设置有n缓冲区域111。n缓冲区域111的电阻率比n-漂移区域103的电阻率低。在该n缓冲区域111的表面层的一部分，设置有p+集电极区域112。
发射极电极107与p+低电阻区域105和n+发射极区域106这两者接触。在n-漂移区域103和n+发射极区域106所夹着的p基极区域104的表面上，隔着绝缘膜109设置有栅极电极108。集电极电极110与p+集电极区域112接触。
在图49所示结构的IGBT中，通过p+集电极区域112、由n缓冲区域111与n-漂移区域103构成的n区域、由p基极区域104与p+低电阻区域105构成的p区域，构成PNP双极晶体管。此外，通过n+发射极区域106、p基极区域104和n-漂移区域103构成NPN双极晶体管。
并且，通过这些PNP双极晶体管和NPN双极晶体管，构成寄生半导体开关元件。为了避免由该寄生半导体开关元件引起的闭锁，设定导通电流的上限。为了使导通电流的上限值提高，只要使上述NPN双极晶体管不动作即可。
为此，需要将从沟道端侧通过n+发射极区域106的下面到达p+低电阻区域105的电流通路的电阻抑制得较低。关于此，公知的方法是通过离子注入使上述电流通路的电阻下降。此外，还公知当形成p+低电阻区域105时通过掩膜匹配除去不确定性，使上述电流通路的长度为最小限度，形成能够获得与栅极电极的自我匹配的沟槽发射极电极的方法。
而且，还公知当元件为导通状态时，使从p+集电极区域112流入n-漂移区域103的载流子的一部分，不通过上述电流通路而到达p+低电阻区域105的结构。此外，在如图49所示结构的IGBT中，电场集中在n-漂移区域103与p基极区域104的晶片表面附近的界面、以及n-漂移区域103与n缓冲区域111的晶片表面附近的界面。
为了缓和该电场的集中，作为场电极(field plate)，有使发射极电极107和集电极电极110隔着绝缘膜109以覆盖所述界面的方式延伸的情况。作为需要更加高的耐压的情况下、或者在漂移区域上存在电源线等配线的情况下的结构，公知的是在晶片表面的漂移区域的上面或者漂移区域的内部，设置有电容耦合型的场电极的结构。
在以上这种现有的将MOS晶体管和双极晶体管复合的设备中，为了在沿着晶片表面的方向上维持电压，单位设备的尺寸与设计耐压值的比例变大。因此，在高耐压且大电流用途的设备中，存在芯片面积变大的缺点。
因此，在横型MOS晶体管中，为了减少在晶片表面所占的漂移区域的面积，提出有在漂移区域形成沟槽，以破坏电场比硅大的氧化硅膜埋入该沟槽的结构(例如，参照专利文献1)。根据该提案，如图50所示，实效的漂移长度Leff为从形成沟道的p阱区204与作为漂移区域的n阱区203的边界到沟槽内埋入的氧化膜217为止的距离LP、沟槽深度LT、沟槽宽度LB和再一个沟槽深度LT相加的长度。
另一方面，从晶片表面上的p阱区204与n阱区203的边界到漂移区域212为止的距离LD是LP和LB相加的长度。因此，能够使Leff比未设置埋入氧化膜217的情况长，所以与相同耐压的设备相比较，导通电阻RonA降低。在此，Ron为每单位面积的导通电阻，A是表面积。换言之，能够得到具有与现有相同的耐压和导通电流，并且比现有的设备间距小的横型设备。
此外，提出有在具有SOI(硅·导通·绝缘体)结构的横型IGBT中，在n型活性层上形成沟槽，并且在该沟槽的下面局部地设置高浓度的n型迂回(bypass)层的结构(例如，参照专利文献2)。根据该提案，流入源极电极的空穴电流通过沟槽降低，并且电子电流通过迂回层流通，所以源极侧的电子电流的累积增加，导通电压降低。
但是，在上述专利文献2中公开的结构的IGBT中，具有如下所述的各种问题。即，例如当SOI结构通过贴合晶片实现的情况下，需要以迂回层位于沟槽的正下方的方式，以μm级别的位置对准精度贴合两枚晶片，在制造上并不优选。此外，在专利文献2的图2或者图3所示的布局中，通过晶片表面的n型活性层的长度决定耐压，因此不能缩短设备的单元间距。因此，不能降低每单位面积的导通电阻。
此外，在专利文献2的图4所示的布局，并且具有如图8所示的截面结构的情况下，由于在沟槽的周围存在低电阻区域，因此耐压由除去沟槽的晶片表面的n型活性层的长度决定。因此，不能缩短设备的单元间距，不能降低每单位面积的导通电阻。
此外，在专利文献2的图4所示的布局，并且具有如图6所示的截面结构的设备中，由于未在沟槽17下形成空穴的通路，所以栅极侧的电导度(conductivity)调制消失损害IGBT的优点。此外，为了保持栅极侧的电导度调制，若为该公报的图2所示的布局时，由于设备间距由表面漂移区域3的长度决定所以不能缩短间距。
进一步，在专利文献2的图5所示的截面结构中，由于沟槽底和迂回层之间的活性层的距离由离子注入能量决定，所以不能使该部分加厚，限制与耐压的权衡(tradeoff)。
本发明为了解决上述的现有技术的问题点，所以其目的在于提供能够实现高耐压且大电流的驱动，并且闭锁容量高，每单位面积的导通电阻低的横型的IGBT。
专利文献1：日本专利特开平8-97411号公报
专利文献2：日本专利特开平8-88357号公报(图1～图8)
发明内容
为了解决上述课题，达成目的，第1方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；设置在上述第一半导体区域的表面层的一部分、比上述第一半导体区域电阻率低的第一导电型的第二半导体区域；与上述第一半导体区域和上述第二半导体区域连接且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；在上述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；设置于上述第三半导体区域的一部分的第一导电型的发射极区域；设置于上述第三半导体区域的一部分，并且设置在上述发射极区域的下侧的第二导电型的低电阻区域；在上述第三半导体区域的一部分上、与上述发射极区域邻接设置的第二导电型的高电导度区域；在上述第一半导体区域的表面层的一部分上、与上述第二半导体区域和上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；设置在上述第二半导体区域和上述第三半导体区域与上述第四半导体区域之间的上层沟槽；从上述上层沟槽的底向更深位置设置的、比上述上层沟槽的宽度窄的下层沟槽；埋入在上述上层沟槽和上述下层沟槽中的埋入沟槽绝缘膜；埋入在上述上层沟槽内的上述埋入沟槽绝缘膜中的、在上述第三半导体区域的附近的漂移电位的发射极侧导电区域；埋入在上述上层沟槽内的上述埋入沟槽绝缘膜中的、在上述第四半导体区域的附近的集电极侧导电区域；与上述发射极区域和上述高电导度区域连接的发射极电极；和与上述集电极区域连接，并且与上述集电极侧导电区域电连接的集电极电极。
第2方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；设置在上述第一半导体区域的表面层的一部分、比上述第一半导体区域电阻率低的第一导电型的第二半导体区域；与上述第一半导体区域和上述第二半导体区域连接且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；在上述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；设置于上述第三半导体区域的一部分的第一导电型的发射极区域；设置于上述第三半导体区域的一部分，并且设置在上述发射极区域的下侧的第二导电型的低电阻区域；在上述第三半导体区域的一部分上、与上述发射极区域邻接设置的第二导电型的高电导度区域；在上述第一半导体区域的表面层的一部分上、与上述第二半导体区域和上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；设置在上述第二半导体区域和上述第三半导体区域与上述第四半导体区域之间的沟槽；埋入在上述沟槽内的埋入沟槽绝缘膜；埋入上述埋入沟槽绝缘膜的上半部内的、在上述第三半导体区域的附近的漂移电位的发射极侧导电区域；埋入上述埋入沟槽绝缘膜的上半部内的、在上述第四半导体区域的附近的集电极侧导电区域；与上述发射极区域和上述高电导度区域连接的发射极电极；和与上述集电极区域连接，并且与上述集电极侧导电区域电连接的集电极电极。
第3方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；与上述第一半导体区域连接，并且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；在贯通上述第三半导体区域并到达上述第一半导体区域的栅极沟槽的内侧隔着栅极绝缘膜设置的栅极电极；在上述第三半导体区域的一部分上、与上述栅极沟槽连接设置的第一导电型的发射极区域；在上述第三半导体区域的一部分上、与上述发射极区域邻接设置的第二导电型的低电阻区域；在上述第一半导体区域的表面层的一部分上、与上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；设置在上述第三半导体区域与上述第四半导体区域之间的上层沟槽；从上述上层沟槽的底向更深位置设置的、比上述上层沟槽的宽度窄的下层沟槽；埋入在上述上层沟槽和上述下层沟槽中的埋入沟槽绝缘膜；埋入上述上层沟槽内的上述埋入沟槽绝缘膜中的、在上述第三半导体区域的附近的漂移电位的发射极侧导电区域；埋入上述上层沟槽内的上述埋入沟槽绝缘膜中的、在上述第四半导体区域的附近的集电极侧导电区域；与上述发射极区域和上述低电阻区域连接的发射极电极；和与上述集电极区域连接，并且与上述集电极侧导电区域电连接的集电极电极。
第4方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；与上述第一半导体区域连接，并且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；在贯通上述第三半导体区域并到达上述第一半导体区域的栅极沟槽的内侧隔着栅极绝缘膜设置的栅极电极；在上述第三半导体区域的一部分上、与上述栅极沟槽连接设置的第一导电型的发射极区域；在上述第三半导体区域的一部分上、与上述发射极区域邻接设置的第二导电型的低电阻区域；在上述第一半导体区域的表面层的一部分上、与上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；设置在上述第三半导体区域与上述第四半导体区域之间的沟槽；埋入在上述沟槽内的埋入沟槽绝缘膜；埋入上述埋入沟槽绝缘膜的上半部内的、在上述第三半导体区域的附近的漂移电位的发射极侧导电区域；埋入上述埋入沟槽绝缘膜的上半部内的、在上述第四半导体区域的附近的集电极侧导电区域；与上述发射极区域和上述低电阻区域连接的发射极电极；和与上述集电极区域连接，并且与上述集电极侧导电区域电连接的集电极电极。
第5方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；设置在上述第一半导体区域的表面层的一部分、比上述第一半导体区域电阻率低的第一导电型的第二半导体区域；与上述第一半导体区域和上述第二半导体区域连接且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；在上述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；设置于上述第三半导体区域的一部分的第一导电型的发射极区域；设置于上述第三半导体区域的一部分，并且设置在上述发射极区域的下侧的第二导电型的低电阻区域；在上述第三半导体区域的一部分上、与上述发射极区域邻接设置的第二导电型的高电导度区域；在上述第一半导体区域的表面层的一部分上、与上述第二半导体区域和上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；在上述第二半导体区域和上述第三半导体区域与上述第四半导体区域之间、与上述第四半导体区域分离设置的上层沟槽；从上述上层沟槽的底向更深位置设置的、比上述上层沟槽的宽度窄的下层沟槽；埋入在上述上层沟槽和上述下层沟槽中的埋入沟槽绝缘膜；埋入上述上层沟槽内的上述埋入沟槽绝缘膜中的、在上述第三半导体区域的附近的漂移电位的发射极侧导电区域；与上述发射极区域和上述高电导度区域连接的发射极电极；和与上述集电极区域连接的集电极电极。
第6方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；设置在上述第一半导体区域的表面层的一部分、比上述第一半导体区域电阻率低的第一导电型的第二半导体区域；与上述第一半导体区域和上述第二半导体区域连接且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；在上述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；设置于上述第三半导体区域的一部分的第一导电型的发射极区域；设置于上述第三半导体区域的一部分，并且设置在上述发射极区域的下侧的第二导电型的低电阻区域；在上述第三半导体区域的一部分上、与上述发射极区域邻接设置的第二导电型的高电导度区域；在上述第一半导体区域的表面层的一部分上、与上述第二半导体区域和上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；在上述第二半导体区域和上述第三半导体区域与上述第四半导体区域之间、与上述第四半导体区域分离设置的沟槽；埋入在上述沟槽内的埋入沟槽绝缘膜；埋入上述埋入沟槽绝缘膜的上半部内的、在上述第三半导体区域的附近的漂移电位的发射极侧导电区域；与上述发射极区域和上述高电导度区域连接的发射极电极；和与上述集电极区域连接的集电极电极。
第7方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；与上述第一半导体区域连接，并且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；在贯通上述第三半导体区域并到达上述第一半导体区域的栅极沟槽的内侧隔着栅极绝缘膜设置的栅极电极；在上述第三半导体区域的一部分上、与上述栅极沟槽连接设置的第一导电型的发射极区域；在上述第三半导体区域的一部分上、与上述发射极区域邻接设置的第二导电型的低电阻区域；在上述第一半导体区域的表面层的一部分上、与上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；在上述第三半导体区域与上述第四半导体区域之间、与上述第四半导体区域分离设置的上层沟槽；从上述上层沟槽的底向更深位置设置的、比上述上层沟槽的宽度窄的下层沟槽；埋入在上述上层沟槽和上述下层沟槽中的埋入沟槽绝缘膜；埋入上述上层沟槽内的上述埋入沟槽绝缘膜中的、在上述第三半导体区域的附近的漂移电位的发射极侧导电区域；与上述发射极区域和上述低电阻区域连接的发射极电极；和与上述集电极区域连接的集电极电极。
第8方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；与上述第一半导体区域连接，并且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；在贯通上述第三半导体区域并到达上述第一半导体区域的栅极沟槽的内侧隔着栅极绝缘膜设置的栅极电极；在上述第三半导体区域的一部分上、与上述栅极沟槽连接设置的第一导电型的发射极区域；在上述第三半导体区域的一部分上、与上述发射极区域邻接设置的第二导电型的低电阻区域；在上述第一半导体区域的表面层的一部分上、与上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；在上述第三半导体区域与上述第四半导体区域之间、与上述第四半导体区域分离设置的沟槽；埋入在上述沟槽内的埋入沟槽绝缘膜；埋入上述埋入沟槽绝缘膜的上半部内的、在上述第三半导体区域的附近的漂移电位的发射极侧导电区域；与上述发射极区域和上述低电阻区域连接的发射极电极；和与上述集电极区域连接的集电极电极。
第9方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；设置在上述第一半导体区域的表面层的一部分、比上述第一半导体区域电阻率低的第一导电型的第二半导体区域；与上述第一半导体区域和上述第二半导体区域连接且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；在上述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；设置于上述第三半导体区域的一部分的第一导电型的发射极区域；设置于上述第三半导体区域的一部分，并且设置在上述发射极区域的下侧的第二导电型的低电阻区域；在上述第三半导体区域的一部分上、与上述发射极区域邻接设置的第二导电型的高电导度区域；在上述第一半导体区域的表面层的一部分上、与上述第二半导体区域和上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；在上述第二半导体区域和上述第三半导体区域与上述第四半导体区域之间、与上述第三半导体区域分离设置的上层沟槽；从上述上层沟槽的底向更深位置设置的、比上述上层沟槽的宽度窄的下层沟槽；埋入在上述上层沟槽和上述下层沟槽中的埋入沟槽绝缘膜；埋入上述上层沟槽内的上述埋入沟槽绝缘膜中的、在上述第四半导体区域的附近的集电极侧导电区域；与上述发射极区域和上述高电导度区域连接的发射极电极；和与上述集电极区域连接，并且与上述集电极侧导电区域电连接的集电极电极。
第10方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；设置在上述第一半导体区域的表面层的一部分、比上述第一半导体区域电阻率低的第一导电型的第二半导体区域；与上述第一半导体区域和上述第二半导体区域连接且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；在上述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；设置于上述第三半导体区域的一部分的第一导电型的发射极区域；设置于上述第三半导体区域的一部分，并且设置在上述发射极区域的下侧的第二导电型的低电阻区域；在上述第三半导体区域的一部分上、与上述发射极区域邻接设置的第二导电型的高电导度区域；在上述第一半导体区域的表面层的一部分上、与上述第二半导体区域和上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；在上述第二半导体区域和上述第三半导体区域与上述第四半导体区域之间、与上述第三半导体区域分离设置的沟槽；埋入在上述沟槽内的埋入沟槽绝缘膜；埋入上述埋入沟槽绝缘膜的上半部内的、在上述第四半导体区域的附近的集电极侧导电区域；与上述发射极区域和上述高电导度区域连接的发射极电极；和与上述集电极区域连接，并且与上述集电极侧导电区域电连接的集电极电极。
第11方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；设置在上述第一半导体区域的表面层的一部分、比上述第一半导体区域电阻率低的第一导电型的第二半导体区域；与上述第一半导体区域和上述第二半导体区域连接且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；在上述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；设置于上述第三半导体区域的一部分的第一导电型的发射极区域；设置于上述第三半导体区域的一部分，并且设置在上述发射极区域的下侧的第二导电型的低电阻区域；在上述第三半导体区域的一部分上、与上述发射极区域邻接设置的第二导电型的高电导度区域；在上述第一半导体区域的表面层的一部分上、与上述第二半导体区域和上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；在上述第二半导体区域和上述第三半导体区域与上述第四半导体区域之间、与上述第三半导体区域和上述第四半导体区域分离设置的沟槽；埋入在上述沟槽内的埋入沟槽绝缘膜；与上述发射极区域和上述高电导度区域连接的发射极电极；和与上述集电极区域连接的集电极电极。
第12方面的发明的SOI沟槽横型IGBT，其特征在于：在第1、2、5、6、9、10和11中任一方面所述的发明中，上述栅极绝缘膜、上述栅极电极、上述第三半导体区域、上述低电阻区域、上述发射极区域和上述高电导度区域，相对上述埋入沟槽绝缘膜在同一侧分别设置有多个，相邻的上述发射极区域和上述高电导度区域通过上述发射极电极相互电连接。
第13方面的发明的SOI沟槽横型IGBT，其特征在于：在第3、4、7和8中任一方面所述的发明中，上述栅极沟槽、上述栅极绝缘膜、上述栅极电极、上述第三半导体区域、上述低电阻区域和上述发射极区域，相对上述埋入沟槽绝缘膜在同一侧分别设置有多个，邻接的上述发射极区域和上述低电阻区域通过上述发射极电极相互电连接。
第14方面的发明的SOI沟槽横型IGBT，其特征在于：在第1～13中任一方面所述的发明中，上述支撑基板上的上述绝缘层与上述第一半导体区域之间的上述半导体层，具有对金属污染的消除效果。
第15方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；设置在上述第一半导体区域的表面层的一部分、比上述第一半导体区域电阻率低的第一导电型的第二半导体区域；与上述第一半导体区域和上述第二半导体区域连接且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；设置于上述第三半导体区域的一部分的第一导电型的发射极区域；在上述第二半导体区域与上述发射极区域之间的上述第三半导体区域的表面上隔着栅极绝缘膜设置的栅极电极；在上述第一半导体区域的表面层的一部分上、与上述第二半导体区域和上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；设置在上述第二半导体区域和上述第三半导体区域与上述第四半导体区域之间的沟槽；埋入在上述沟槽中的埋入沟槽绝缘膜；埋入上述沟槽内的上述埋入沟槽绝缘膜中的、在上述第三半导体区域与上述第一半导体区域的pn结的附近的漂移电位的发射极侧导电区域；埋入上述沟槽内的上述埋入沟槽绝缘膜中的、在上述第四半导体区域与上述第一半导体区域的界面的附近的集电极侧导电区域；与上述发射极区域连接的发射极电极；和与上述集电极区域连接，并且与上述集电极侧导电区域电连接的集电极电极。
第16方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；与上述第一半导体区域连接，并且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；在贯通上述第三半导体区域并到达上述第一半导体区域的栅极沟槽的内侧隔着栅极绝缘膜设置的栅极电极；在上述第三半导体区域的一部分上、与上述栅极沟槽连接设置的第一导电型的发射极区域；在上述第一半导体区域的表面层的一部分上、与上述第三半导体区域分离设置的、比上述第一半导体区域的电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；设置在上述第三半导体区域与上述第四半导体区域之间的沟槽；埋入在上述沟槽中的埋入沟槽绝缘膜；埋入上述沟槽内的上述埋入沟槽绝缘膜中的、在上述第三半导体区域与上述第一半导体区域的pn结的附近的漂移电位的发射极侧导电区域；埋入上述沟槽内的上述埋入沟槽绝缘膜中的、在上述第四半导体区域与上述第一半导体区域的界面的附近的集电极侧导电区域；与上述发射极区域连接的发射极电极；和与上述集电极区域连接，并且与上述集电极侧导电区域电连接的集电极电极。
第17方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；设置在上述第一半导体区域的表面层的一部分、比上述第一半导体区域电阻率低的第一导电型的第二半导体区域；与上述第一半导体区域和上述第二半导体区域连接且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；设置于上述第三半导体区域的一部分的第一导电型的发射极区域；在上述第二半导体区域与上述发射极区域之间的上述第三半导体区域的表面上隔着栅极绝缘膜设置的栅极电极；在上述第一半导体区域的表面层的一部分上、与上述第二半导体区域和上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；在上述第二半导体区域和上述第三半导体区域与上述第四半导体区域之间、与上述第四半导体区域分离设置的沟槽；埋入在上述沟槽中的埋入沟槽绝缘膜；埋入上述沟槽内的上述埋入沟槽绝缘膜中的、在上述第三半导体区域与上述第一半导体区域的pn结的附近的漂移电位的发射极侧导电区域；与上述发射极区域连接的发射极电极；和与上述集电极区域连接的集电极电极。
第18方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；与上述第一半导体区域连接，并且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；在贯通上述第三半导体区域并到达上述第一半导体区域的栅极沟槽的内侧隔着栅极绝缘膜设置的栅极电极；在上述第三半导体区域的一部分上、与上述栅极沟槽连接设置的第一导电型的发射极区域；在上述第一半导体区域的表面层的一部分上、与上述第三半导体区域分离设置的、比上述第一半导体区域的电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；在上述第三半导体区域与上述第四半导体区域之间、与上述第四半导体区域分离设置的沟槽；埋入在上述沟槽中的埋入沟槽绝缘膜；埋入上述沟槽内的上述埋入沟槽绝缘膜中的、在上述第三半导体区域与上述第一半导体区域的pn结的附近的漂移电位的发射极侧导电区域；埋入上述沟槽内的上述埋入沟槽绝缘膜中的、在上述第四半导体区域与上述第一半导体区域的界面的附近的集电极侧导电区域；与上述发射极区域连接的发射极电极；和与上述集电极区域连接的集电极电极。
第19方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；设置在上述第一半导体区域的表面层的一部分、比上述第一半导体区域电阻率低的第一导电型的第二半导体区域；与上述第一半导体区域和上述第二半导体区域连接且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；设置于上述第三半导体区域的一部分的第一导电型的发射极区域；在上述第二半导体区域与上述发射极区域之间的上述第三半导体区域的表面上隔着栅极绝缘膜设置的栅极电极；在上述第一半导体区域的表面层的一部分上、与上述第二半导体区域和上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；在上述第二半导体区域和上述第三半导体区域与上述第四半导体区域之间、与上述第三半导体区域分离设置的沟槽；埋入在上述沟槽中的埋入沟槽绝缘膜；埋入上述沟槽内的上述埋入沟槽绝缘膜中的、在上述第四半导体区域与上述第一半导体区域的界面的附近的集电极侧导电区域；与上述发射极区域连接的发射极电极；和与上述集电极区域连接，并且与上述集电极侧导电区域电连接的集电极电极。
第20方面的发明的SOI沟槽横型IGBT，其特征在于，包括：在支撑基板上隔着绝缘层设置的第一导电型的半导体层；设置在上述半导体层上、比上述半导体层电阻率高的第一导电型的第一半导体区域；设置在上述第一半导体区域的表面层的一部分、比上述第一半导体区域电阻率低的第一导电型的第二半导体区域；与上述第一半导体区域和上述第二半导体区域连接且设置于上述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；设置于上述第三半导体区域的一部分的第一导电型的发射极区域；在上述第二半导体区域与上述发射极区域之间的上述第三半导体区域的表面上隔着栅极绝缘膜设置的栅极电极；在上述第一半导体区域的表面层的一部分上、与上述第二半导体区域和上述第三半导体区域分离设置的、比上述第一半导体区域电阻率低的第一导电型的第四半导体区域；设置于上述第四半导体区域的一部分的第二导电型的集电极区域；在上述第二半导体区域和上述第三半导体区域与上述第四半导体区域之间、与上述第三半导体区域和上述第四半导体区域分离设置的沟槽；埋入在上述沟槽内的埋入沟槽绝缘膜；与上述发射极区域连接的发射极电极；和与上述集电极区域连接的集电极电极。
根据上述第1～20方面的发明，通过形成沟槽，保持耐压的部分相对晶片表面设置在垂直方向上。由此，漂移区域在晶片的深度方向弯折并引出到晶片表面，所以实效的漂移长度增加。因此，即使实效的漂移长度与现有为同等长度，元件所需表面积也激剧减少。由此，每单位面积的导通电阻降低。
此外，根据上述第1、2、3、4、9、10、15、16和19方面的发明，由于集电极侧导电区域与集电极电极为同电位，第四半导体区域即与埋入沟槽绝缘膜相接的集电极侧的漂移区域的界面变得难以损耗，所以能够起到维持电压的作用。
此外，根据上述第1、2、3、4、5、6、7、8、15、16、17和18方面的发明，通过发射极侧导电区域和埋入沟槽绝缘膜，在埋入沟槽绝缘膜的发射极侧产生的横电场被屏蔽，在通过第一半导体区域和第三半导体区域形成的PN结发生的电场被缓和，所以很难引发电破坏。此外，发射极侧导电区域的电位为漂移电位，由此与使发射极侧导电区域的电位为发射极电位的情况相比，元件的开关速度变快。这是由于在发射极侧导电区域与第一半导体区域之间形成的电容并没有成为相对形成于IGBT的集电极-发射极之间的电容并联连接的电容，不使IGBT的集电极-发射极间电容增加的缘故。
这里，发射极侧导电区域与第一半导体区域之间的电位差，由集电极侧导电区域与发射极侧导电区域之间的电容，和发射极侧导电区域与第一半导体区域之间的电容的静电耦合所决定。当发射极侧导电区域和第一半导体区域之间的绝缘膜的厚度(参照图1，图1的D1)与集电极侧导电区域与发射极侧导电区域之间的绝缘膜的厚度(参照图1，在图1中2D2+2D3)相比非常小的情况下，发射极侧导电区域的电位接近接地电位。
此外，根据上述第12和13方面的发明，因为对由一个第一半导体区域构成的漂移区域设置有多个沟道，所以能够得到高的电流能力。
此外，根据上述第14方面的发明，通过离子注入和热扩散在支撑基板上形成隔着绝缘层设置的半导体层，由此该半导体层成为对金属污染的消除(getter)层，所以能够得到对金属污染的消除效果。因此，栅极绝缘膜的可靠性提高。
此外，根据上述第1～20方面的发明，在支撑基板上隔着绝缘层设置的半导体层，抑制与其上的第一半导体区域的界面以及与其下的绝缘层的界面中的缺陷的影响，并且抑制来自支撑基板的损耗效果。由此，第一半导体区域作为块(bulk)层发挥功能。
而且，由于该绝缘层上的半导体层的掺杂浓度高，所以载流子的寿命短。为此，对应于埋入沟槽绝缘膜的底与绝缘层上的半导体层之间的距离，控制从集电极注入的载流子的寿命，保持元件的逆恢复时间与导通电阻的平衡。
依据本发明，起到获得以下IGBT的效果：其具有与使用现有的SOI基板的横型半导体装置同等以上的耐压和电流驱动能力，并且闭锁容量高，而且每单位面积的导通电阻低。此外，通过使用SOI基板，起到能够容易地与CMOS设备集成的效果。
附图说明
图1表示实施方式1的IGBT的结构的截面图。
图2表示在实施方式1的IGBT的制造中使用的SOI晶片的设备晶片的制造过程中，在作为漂移区域的半导体晶片的表面形成屏蔽氧化膜，注入砷离子的状态的截面图。
图3是接着图2所示的状态，表示在半导体晶片的表面由砷离子的注入而形成有少数载流子抵消层的状态的截面图。
图4是接着图3所示的状态，表示除去屏蔽氧化膜，完成由漂移区域和少数载流子抵消层构成的设备晶片的形成后的状态的截面图。
图5表示在实施方式1的IGBT的制造中使用的SOI晶片的处理晶片(handle wafer)的制造过程中，准备有处理晶片的支撑基板的状态的截面图。
图6是接着图5所示的状态，表示在处理晶片的支撑基板表面形成绝缘层，完成处理晶片的形成后的状态的截面图。
图7是接着图4和图6所示的状态，表示使设备晶片和处理晶片一体化作为SOI晶片的状态的截面图。
图8是接着图7所示的状态，表示将一体化后的SOI晶片的漂移区域研磨至规定的厚度，完成在实施方式1的IGBT的制造中使用的SOI晶片的形成后的状态的截面图。
图9是表示实施方式1的IGBT的断开耐压的击穿(breakdown)电压与漂移区域的掺杂浓度的关系的一个例子的特性图。
图10是表示实施方式1的IGBT的击穿时的静电电位分布的一个例子的电位分布图。
图11是表示使图1所示结构的极性反转后的IGBT的结构的截面图。
图12是表示实施方式2的IGBT的结构的截面图。
图13是表示使图12所示结构的极性反转后的IGBT的结构的截面图。
图14是表示实施方式3的IGBT的结构的截面图。
图15是表示使图14所示结构的极性反转后的IGBT的结构的截面图。
图16是表示实施方式4的IGBT的结构的截面图。
图17是表示使图16所示结构的极性反转后的IGBT的结构的截面图。
图18是表示实施方式5的IGBT的结构的截面图。
图19是表示使图18所示结构的极性反转后的IGBT的结构的截面图。
图20是表示实施方式6的IGBT的结构的截面图。
图21是表示使图20所示结构的极性反转后的IGBT的结构的截面图。
图22是表示实施方式7的IGBT的结构的截面图。
图23是表示使图22所示结构的极性反转后的IGBT的结构的截面图。
图24是表示实施方式8的IGBT的结构的截面图。
图25是表示使图24所示结构的极性反转后的IGBT的结构的截面图。
图26是表示实施方式9的IGBT的结构的截面图。
图27是表示使图26所示结构的极性反转后的IGBT的结构的截面图。
图28是表示实施方式10的IGBT的结构的截面图。
图29是表示使图28所示结构的极性反转后的IGBT的结构的截面图。
图30是表示实施方式11的IGBT的结构的截面图。
图31是表示使图30所示结构的极性反转后的IGBT的结构的截面图。
图32是表示实施方式12的IGBT的结构的截面图。
图33是表示反转图32所示结构的极性后的IGBT的结构的截面图。
图34是表示实施方式13的IGBT的结构的截面图。
图35是表示使图34所示结构的极性反转后的IGBT的结构的截面图。
图36是表示实施方式14的IGBT的结构的截面图。
图37是表示使图36所示结构的极性反转后的IGBT的结构的截面图。
图38是表示实施方式15的IGBT的结构的截面图。
图39是表示使图38所示结构的极性反转后的IGBT的结构的截面图。
图40是表示实施方式16的IGBT的结构的截面图。
图41是表示使图40所示结构的极性反转后的IGBT的结构的截面图。
图42是表示实施方式17的IGBT的结构的截面图。
图43是表示使图42所示结构的极性反转后的IGBT的结构的截面图。
图44是表示实施方式18的IGBT的结构的截面图。
图45是表示使图44所示结构的极性反转后的IGBT的结构的截面图。
图46是表示实施方式19的IGBT的结构的截面图。
图47是表示使图46所示结构的极性反转后的IGBT的结构的截面图。
图48是表示图46所示结构的IGBT的主要部分的平面布局图。
图49表示使用现有的厚膜SOI基板制作的IGBT的截面结构的图。
图50表示现有的横型MOS晶体管的截面结构的图。
符号说明
1a、1b       支撑基板
2            绝缘层
3a、3c       第一半导体区域(漂移区域)
3b、3d       第二半导体区域(阱区)
4a、4b       第三半导体区域(基极区域)
5a、5c       低电阻区域
5b、5d       高电导度区域(基极接触区域)
6a、6b       发射极区域
7            发射极电极
8a、8b       栅极电极
9a、9b       栅极绝缘膜
9c           绝缘膜
10           集电极电极
11a、11b     第四半导体区域(缓冲区域)
12a、12b     集电极区域
13a、13b     半导体层(少数载流子抵消层)
14           集电极侧导电区域(集电极侧场电极)
15           发射极侧导电区域(发射极侧场电极)
16a          上层沟槽
16b          下层沟槽
16c          沟槽
17           埋入沟槽绝缘膜
19           栅极沟槽
具体实施方式
以下，参照附图对本发明的IGBT的优选实施方式进行详细的说明。并且，在以下的实施方式的说明和全部的附图中，同样的结构标注相同的符号，省略重复的说明。
实施方式1
图1是表示实施方式1的IGBT的截面图。如图1所示，在实施方式1中使用SOI基板制作n沟道IGBT。SOI基板为在p支撑基板1a上依次层叠有由氧化膜等构成的绝缘层2、n+少数载流子抵消层13a和n-漂移区域3a的结构。
n-漂移区域3a的电阻率比n+少数载流子抵消层13a的电阻率高。因此，n+少数载流子抵消层13a具有对金属离子污染的消除(gettering)效果，兼作消除层。n-漂移区域3a相当于第一半导体区域，n+少数载流子抵消层13a相当于在支撑基板上隔着绝缘层设置的半导体层。
在n-漂移区域3a的表面层的一部分设置有n阱区3b。n阱区3b与n-漂移区域3a相比，更高浓度地掺杂，具有比n-漂移区域3a低的电阻率。因此，抑制由后述的与p基极区域4a的JFET(结型FET)效果引起的n阱区3b的电阻的增大。
p基极区域4a在n-漂移区域3a的表面层的一部分，与n-漂移区域3a和n阱区3b连接设置。n阱区3b和p基极区域4a分别相当于第二半导体区域和第三半导体区域。
在p基极区域4a的一部分和n阱区3b的表面上，隔着栅极绝缘膜9a设置有栅极电极8a。栅极电极8a例如可以由导电性多晶硅构成。在图中，为了实现电容的降低在n阱区3b的表面上形成有厚的绝缘膜9c，其上设置有栅极电极8a。在p基极区域4a的另一部分，设置有p+电阻区域5a和p+基极接触区域5b。在p+低电阻区域5a的一部分设置有n+发射极区域6a。n+发射极区域6a以与栅极电极8a的p基极区域侧端部(在图1中，n+发射极区域6a上的端部)匹配的方式设置。栅极电极8a可以设置在n阱区3b与n+发射极区域6a之间的p基极区域4a的表面上，未必一定要设置在n阱区3b上。
当栅极电压超过阈值电压时，在n+发射极区域6a与n阱区3b之间的p基极区域4a与栅极绝缘膜9a的界面上形成沟道。在p基极区域4a中，p+低电阻区域5a以占据n+发射极区域6a的下侧的方式形成，p+基极接触区域5b与n+发射极区域6a邻接设置。p+基极接触区域5b相当于高电导度区域。如本实施方式所示，优选p+低电阻区域5a以在n+发射极区域6a的下侧占据不影响阈值电压的范围的方式形成，但是也可以形成在n+发射极区域6a的下侧的一部分。
在栅极电极8a的p基极区域侧端部的外侧，设置有与该端部相接，由氧化膜或氮化膜构成的栅极侧壁隔板(spacer)区域18。利用该栅极侧壁隔板区域18，p+低电阻区域5a以不进入形成沟道的区域的方式形成。由此，p+低电阻区域5a不会对形成沟道的栅极电压的阈值造成影响。
并且，在n-漂移区域3a的表面层的一部分，与n阱区3b和p基极区域4a分离设置有n缓冲区域11a。n缓冲区域11a与n-漂移区域3a相比，更高浓度地掺杂，具有比n-漂移区域3a低的电阻率。
n缓冲区域11a相当于第四半导体区域，与n-漂移区域3a和n阱区3b一起成为保持设备的耐压的漂移区域。这样，本设备为具有n缓冲区域11a的穿通(punch through)型的IGBT。
在n缓冲区域11a的一部分设置有p+集电极区域12a，通过n缓冲区域11a从n-漂移区域3a隔离。p+集电极区域12a为用于电导度调制的载流子注入区域。n缓冲区域11a控制从p+集电极区域12a注入的电导度调制载流子量，与元件导通电阻和关断损耗(turnoffloss)的权衡有关。
在n阱区3b以及p基极区域4a与n缓冲区域11a之间，上层沟槽16a从SOI基板表面形成至比p基极区域4a更深，到达n-漂移区域3a的位置。并且，从上层沟槽16a的底开始，比上层沟槽16a宽度窄的下层沟槽16b形成至更深的位置。
这些上层沟槽16a和下层沟槽16b通过氧化膜等埋入沟槽绝缘膜17埋住。埋入沟槽绝缘膜17在上层沟槽16a的发射极侧侧壁中，与n-漂移区域3a、p基极区域4a以及p+基极接触区域5b相接。
在埋入沟槽绝缘膜17内的、上层沟槽16a的发射极侧侧壁的附近，由导电性多晶硅等构成的发射极侧场电极15以电漂移状态被埋入。发射极侧场电极15可以跨由p基极区域4a和n-漂移区域3a形成的PN结面的上下而设置。发射极侧场电极15相当于发射极侧导电区域。
并且，埋入沟槽绝缘膜17，在上层沟槽16a的集电极侧侧壁中，与n-漂移区域3a和n缓冲区域11a相接。在埋入沟槽绝缘膜17内的、上层沟槽16a的集电极侧侧壁的附近，设置有由导电性多晶硅等构成的集电极侧场电极14。集电极侧场电极14相当于集电极侧导电区域，电连接于通过内部配线或者外部配线与p+集电极区域12a接触设置的集电极电极10，与集电极电极10为同电位。
集电极侧场电极14防止上层沟槽16a与n-漂移区域3a和n缓冲区域11a的界面的损耗，有助于设备的高耐压化。也就是说，通过设置集电极侧场电极14，能够实现设备的高耐压化。集电极侧场电极14可以跨与n-漂移区域3a和n缓冲区域11a的界面的上下而设置。
与n+发射极区域6a和p+基极接触区域5b这两者接触，将p+基极接触区域5b和n+发射极区域6a短路设置有发射极电极7。在图1中，符号20表示在制造时，为了降低对栅极绝缘膜9a的等离子体蚀刻损害而设置的氧化膜等绝缘膜覆盖层，符号21表示层间绝缘膜。
在以上的结构中，得到使电导度调制载流子迂回的迂回结构的栅极构造。即，从p+集电极区域12a注入的载流子的一部分，通过p基极区域4a与n-漂移区域3a的界面、p基极区域4a和p+基极接触区域5b，到达发射极电极7。
从p+集电极区域12a注入的其他载流子，通过n阱区3b、p基极区域4a与栅极绝缘膜9a的界面的表面沟道、p+低电阻区域5a和p+基极接触区域5b，到达发射极电极7。通过这样的迂回结构，设备很难被闭锁，提高抗闭锁能力。
接着，参照图2～图8对图1所示结构的设备的制造程序进行说明。首先，如图2所示，在由作为n-漂移区域3a的n-半导体构成的晶片的表面形成屏蔽(screen)氧化膜31。从其上离子注入作为n型杂质的As(砷)并进行热扩散，如图3所示，在晶片表面形成n+少数载流子抵消层13a。并且，如图4所示，除去屏蔽氧化膜31。至此，完成设备晶片。
另一方面，如图5所示，准备p支撑基板1a。然后如图6所示，在p支撑基板1a的表面形成氧化膜等绝缘层2，作为处理晶片。接着，如图7所示，使处理晶片的绝缘层2的表面与设备晶片的n+少数载流子抵消层13a的表面贴合。这时，设备晶片和处理晶片隔着设备晶片的表面的自然氧化膜被结合而一体化。然后，如图8所示，将一体化后的SOI晶片的n-漂移区域3a研磨至规定的厚度。至此，SOI晶片完成。
关于以后的制造程序，没有特别图示，但是接下来通过磷等的离子注入，在SOI晶片的表面，即n-漂移区域3a的被研磨的表面形成作为n阱区3b和n缓冲区域11a的n扩散层。接下来，进行硼等的离子注入，并进行热扩散形成p基极区域4a。
接着，形成沟槽蚀刻用的硬掩膜，通过沟槽蚀刻形成下层沟槽16b。通过牺牲氧化等除去沟槽蚀刻的损害后，在晶片的整个面上堆积氧化膜等绝缘膜。
通过CMP使堆积的绝缘膜表面平坦化之后，形成沟槽蚀刻用的硬掩膜，通过进行下层沟槽16b的两侧壁的上部的蚀刻形成上层沟槽16a。通过牺牲氧化等除去沟槽蚀刻的损害后，在上层沟槽16a的侧壁和底面堆积氧化膜等绝缘膜。接着，在上层沟槽16a堆积导电性多晶硅。
对堆积的导电性多晶硅膜进行回蚀(etch back)之后，在晶片整个面上堆积氧化膜等绝缘膜并通过CMP进行平坦化。之后，留下沟槽16a和沟槽16b上的绝缘膜，使晶片表面露出。在露出的晶片表面上，将氮化膜作为掩膜使用，形成作为绝缘膜9c的LOCOS氧化膜。
接着，在其上成长作为栅极绝缘膜9a的氧化膜。在该栅极绝缘膜9a和绝缘膜9c上，堆积300～400nm厚度的作为栅极电极8a的掺杂多晶硅。
进一步在其上，堆积300～500nm厚度的作为绝缘膜覆盖层20的氧化膜等。由于存在该绝缘膜覆盖层20，因此在本实施方式中，作为栅极电极8a的掺杂多晶硅的厚度能够薄至300～400nm，容易实现LV(低电压)CMOS设备与栅极多晶硅的共通化。
接着，通过RIE(活性离子蚀刻)，形成由绝缘膜覆盖层20、栅极电极8a和栅极绝缘膜9a构成的栅层叠(gate stack)结构。这时，通过设置作为绝缘膜覆盖层20的氧化膜等，降低对栅极绝缘膜9a的等离子体蚀刻损害。
在进行遮蔽氧化(shadow oxidation)之后，通过自我对准(自我匹配技术)进行砷等的离子注入，形成n+发射极区域6a。接着，在栅层叠结构的侧面形成栅极侧壁隔板区域18。这时，需要使栅极侧壁隔板区域18的厚度为150～200nm左右。这是为了在接下来的硼的离子注入工序中，抵消硼离子的横向飞行距离，抑制对形成沟道的栅极电压的阈值带来影响。
之后，以例如70～90keV的高能量和1×1015～3×1015cm-2的剂量进行硼的离子注入，在n+发射极区域6a的下面形成p+低电阻区域5a。这时，通过绝缘膜覆盖层20和栅极电极8a阻止向沟道区域的硼离子的注入，保护沟道区域。
接着，通过硼的离子注入形成p+基极接触区域5b和p+集电极区域12a。接着，在晶片整个面上堆积层间绝缘膜21，通过CMP(化学机械研磨)使上表面平坦化。然后，在平坦化后的层间绝缘膜21上开接触孔，溅射金属，形成发射极电极7和集电极电极10，完成前段工序。
然而，关于上述SOI晶片的制作，有如下的报告。
首先，是关于抑制OSF(氧化导入层叠缺陷)和BMD(体微缺陷：Bulk Micro Defect)的发生的报告。在基于提拉法(Czochralski method)的晶片引出过程中形成的原子空穴与晶格间原子的平衡，例如由于以高剂量注入硼离子而被破坏。因此，如果以900℃以下的温度进行离子注入后的最初的退火处理，会导致OSF和BMD大量发生。
作为其对策，ジオング一ミン·キム(Jeong-Min Kim)等在“ビヘイビユア オブサ一マリインデユ一ストデイフエクツインヘビリボロン一ド一プドシリコンクリスタルズ(Behaviorof Thermally Induced Defects in Heavily Boron-Doped SiliconCrystals)”(应用物理的日本杂志(Japanese Journal ofApplied Physics)，2001年3月，第40卷，第1部，第3A号，p.1370-1374)中，报告有当以高温(1050℃)进行最初的退火处理时，能够抑制OSF和BMD的发生。
此外，关于晶片彼此的结合，报告如下。
当制作贴合SOI晶片时，贴合的晶片的表面为晶片彼此的结合所需的镜面品质的表面。作为硅晶片彼此的结合的机构，公知的是晶片彼此通过吸附在相互的表面的“Si-OH-”的H2O形成为一体。
关于此，ア一ル·ステングル(R.Stengl)等在“アモデルフオアザシリコンフエハボンデイングプロセス(A Modelfor the Silicon Wafer Bonding Process)”(应用物理的日本杂志(JapaneseJournal of Applied Physics)，1989年10月，第28卷，第10号，p.1735-1741)中，报告有当加热到200℃以上时，水分子变成四聚体簇(tetramer cluster)，当加热到700℃以上时，水簇蒸发，通过“Si-O-Si”晶片彼此结合。再者，还报告有在1100℃被加热时，SOI晶片的绝缘层(埋入氧化膜层)逆流，晶片彼此的结合强度更进一步提高。
此外，晶片彼此的结合，如果在该结合前的镜面品质的晶片表面上存在羟基(“-OH”)则能够实现。ヒロアキ·ヒミ(Hiroaki Himi)等在“シリコンウエハダイレクトボンデイングウイズアウトハイドロフイリツクネイデイブオキサイヅ(Silicon WaferDirect Bonding without Hydrophilic Native Oxides)”(应用物理的日本杂志(Japanese Journal ofApplied Physics)，1994年1月，第33卷，第1部，第1A号，p.6-10)中，报告有关于将刚经过高浓度氟酸处理之后的设备晶片浸入脱离子水中，将附着在设备基板的表面的面密度高的“-F”置换为“-OH”后，使设备晶片与形成有绝缘层的处理晶片结合的方法。
在本实施方式中，当制作SOI晶片时，能够适用上述三个报告。
依据上述的实施方式1的结构，在确保200V等级的耐压的情况下，能够使图1所示结构的设备间距为12μm以下，将n-漂移区域3a的厚度抑制在20μm以下，所以图1所示结构的设备间距变为图49所示的现有设备的单元间距(25μm)的一半以下。此外，图1所示结构的单位单元设备的电流驱动能力通过设备结构和制造程序的优化，变为与现有的横型设备的电流驱动能力相同程度。因此，在图1所示结构的设备中，每单位面积的导通电阻为现有设备的导通电阻(500mΩ·mm2)的一半的250mΩ·mm2左右。
作为一个例子，将在图1所示的结构中，使D1为0.5μm、D2为0.6μm、2D3为1.8μm、n-漂移区域3a的厚度为12μm或者16μm时的设备的断开耐压(击穿电压)与n-漂移区域3a的掺杂浓度的关系示于图9。此外，将在图1所示的结构中，使D1为0.5μm、D2为0.6μm、2D3为1.8μm、n-漂移区域3a的厚度为16μm、n-漂移区域3a的掺杂浓度为3×1014cm-3时的击穿时的静电电位分布示于图10。在图10中，X表示设备的横方向的尺寸，Y表示设备的纵方向的尺寸。
图11是表示使图1所示结构的n沟道IGBT的极性反转后的p沟道IGBT。关于该p沟道IGBT，在上述实施方式1的说明中，将p支撑基板1a、n+少数载流子抵消层13a、n-漂移区域3a、n阱区3b和p基极区域4a分别替换为n支撑基板1b、p+少数载流子抵消层13b、p-漂移区域3c、p阱区3d和n基极区域4b。
此外，将p+低电阻区域5a、p+基极接触区域5b、n+发射极区域6a、n缓冲区域11a和p+集电极区域12a分别替换为n+低电阻区域5c、n+基极接触区域5d、p+发射极区域6b、p缓冲区域11b和n+集电极区域12b。此外，关于制造程序的注入离子种类，调换n型杂质和p型杂质。
实施方式2
图12和图13分别是表示实施方式2的n沟道IGBT和p沟道IGBT的截面图。如图12和图13所示，实施方式2的IGBT是在实施方式1的IGBT中，相对各个单一的漂移区域3a、3c具有多个(图示的例子中为2个)沟道，具有高电流能力的结构。
具体而言，在图12所示的n沟道IGBT的情况下，在埋入沟槽绝缘膜17的发射极侧，夹着n阱区3b设置有多个，例如两个p基极区域4a。在各p基极区域4a内，设置有p+低电阻区域5a、p+基极接触区域5b和n+发射极区域6a。并且，在各n+发射极区域6a和n阱区3b之间的p基极区域4a上，设置有由栅极绝缘膜9a和栅极电极8a构成的平面栅结构，在各p基极区域4a和与其相对的栅极绝缘膜9a的界面上形成沟道。
此外，相邻的n+发射极区域6a和p+基极接触区域5b通过发射极电极7相互电连接。其他的结构与实施方式1的IGBT的结构相同，因此省略说明。
在图13所示的p沟道IGBT的情况下，进行与实施方式1同样的极性的替换。
实施方式3
图14和图15分别是表示实施方式3的n沟道IGBT和p沟道IGBT的截面图。如图14和图15所示，实施方式3的各IGBT在实施方式1的各IGBT中，从晶片表面至沟槽底设置有一定宽度的沟槽16c，代替上层沟槽16a和下层沟槽16b，其中埋入有埋入沟槽绝缘膜17。其他的结构与实施方式1的IGBT的结构相同，因此省略说明。
实施方式4
图16和图17分别是表示实施方式4的n沟道IGBT和p沟道IGBT的截面图。如图16和图17所示，实施方式4的各IGBT是将实施方式2和实施方式3对应的极性的IGBT分别组合的IGBT。即，相对各个单一的漂移区域3a、3c具有多个(图示的例子中为两个)沟道，并且从晶片表面至沟槽底设置有一定宽度的沟槽16c，其中埋入有埋入沟槽绝缘膜17。其他的结构与实施方式2的IGBT的结构和实施方式3的IGBT的结构相同，因此省略说明。
实施方式5
图18和图19分别是表示实施方式5的n沟道IGBT和p沟道IGBT的截面图。如图18和图19所示，实施方式5的各IGBT是具有沟槽栅结构以代替实施方式1的各IGBT的平面栅结构的IGBT，具有难以闭锁的优点。
具体而言，在图18所示的n沟道IGBT的情况下，从晶片表面开始贯通p基极区域4a并到达n-漂移区域3a的栅极沟槽19，与埋入沟槽绝缘膜17分离，并且与p基极区域4a相接而形成。在栅极沟槽19的内侧，隔着栅极绝缘膜9b埋入有栅极电极8b。在p基极区域4a的一部分，n+发射极区域6a与栅极沟槽19相接设置。
此外，在p基极区域4a的一部分，p+低电阻区域5a与n+发射极区域6a邻接设置。发射极电极7与n+发射极区域6a和p+低电阻区域5a这两者接触，将p+低电阻区域5a和n+发射极区域6a短路。并且，在实施方式5的IGBT中，未设置与p基极区域4a相接的n阱区3b。其他的结构与实施方式1的IGBT的结构相同，因此省略说明。
在图19所示的p沟道IGBT的情况下，进行与实施方式1同样的极性的替换。
实施方式6
图20和图21分别是表示实施方式6的n沟道IGBT和p沟道IGBT的截面图。如图20和图21所示，实施方式6的IGBT是在实施方式5的IGBT中，相对各个单一的漂移区域3a、3c具有多个(图示的例子中为3个)沟道，具有高电流能力的结构。其他的结构与实施方式5的IGBT的结构相同，因此省略说明。
实施方式7
图22和图23分别是表示实施方式7的n沟道IGBT和p沟道IGBT的截面图。如图22和图23所示，实施方式7的各IGBT在实施方式5的IGBT中，从晶片表面至沟槽底设置有一定宽度的沟槽16c，代替上层沟槽16a和下层沟槽16b，其中埋入有埋入沟槽绝缘膜17。其他的结构与实施方式5的IGBT的结构相同，因此省略说明。
实施方式8
图24和图25分别是表示实施方式8的n沟道IGBT和p沟道IGBT的截面图。如图24和图25所示，实施方式8的各IGBT是将实施方式6和实施方式7对应的极性的IGBT分别组合的IGBT。即，相对各个单一的漂移区域3a、3c具有多个(图示的例子中为3个)沟道，并且从晶片表面至沟槽底设置有一定宽度的沟槽16c，其中埋入有埋入沟槽绝缘膜17。其他的结构与实施方式6的IGBT的结构和实施方式7的IGBT的结构相同，因此省略说明。
实施方式9
图26和图27分别是表示实施方式9的n沟道IGBT和p沟道IGBT的截面图。如图26和图27所示，实施方式9的各IGBT是在实施方式1的各IGBT中，未设置集电极侧场电极14的IGBT。并且，在n沟道IGBT中，将上层沟槽16a和n缓冲区域11a分离，在上层沟槽16a与n缓冲区域11a之间夹着n-漂移区域3a，由此抑制由n缓冲区域11a和n-漂移区域3a的界面的损耗引起的对设备的耐压的影响。
同样地，在p沟道IGBT中，将上层沟槽16a和p缓冲区域11b分离，在这之间夹着p-漂移区域3c，由此抑制由p缓冲区域11b和p-漂移区域3c的界面的损耗引起的对设备的耐压的影响。因此，实施方式9的各IGBT的设备间距比实施方式1的各IGBT的设备间距稍长，但是比图49所示的现有的设备的单元间距短。
此外，实施方式9的各IGBT的单位单元设备的电流驱动能力，通过设备结构和制造程序的优化，变为与现有的横型设备的电流驱动能力相同程度，因此实施方式9的各IGBT的每单位面积的导通电阻比现有的设备的导通电阻小，并且短路容量上升。其他的结构与实施方式1的IGBT的结构相同，因此省略说明。
实施方式10
图28和图29分别是表示实施方式10的n沟道IGBT和p沟道IGBT的截面图。如图28和图29所示，实施方式10的IGBT是在实施方式9的IGBT中，相对各个单一的漂移区域3a、3c具有多个(图示的例子中为两个)沟道，具有高电流能力的结构。其他的结构与实施方式9的IGBT的结构相同，因此省略说明。
实施方式11
图30和图31分别是表示实施方式11的n沟道IGBT和p沟道IGBT的截面图。如图30和图31所示，实施方式11的各IGBT在实施方式9的各IGBT中，从晶片表面至沟槽底设置有一定宽度的沟槽16c，代替上层沟槽16a和下层沟槽16b，其中埋入有埋入沟槽绝缘膜17。其他的结构与实施方式9的IGBT的结构相同，因此省略说明。
实施方式12
图32和图33分别是表示实施方式12的n沟道IGBT和p沟道IGBT的截面图。如图32和图33所示，实施方式12的各IGBT是将实施方式10和实施方式11对应的极性的IGBT分别组合的IGBT。即，相对各个单一的漂移区域3a、3c具有多个(图示的例子中为两个)沟道，并且从晶片表面至沟槽底设置有一定宽度的沟槽16c，其中埋入有埋入沟槽绝缘膜17。其他的结构与实施方式10的IGBT的结构和实施方式11的IGBT的结构相同，因此省略说明。
实施方式13
图34和图35分别是表示实施方式13的n沟道IGBT和p沟道IGBT的截面图。如图34和图35所示，实施方式13的各IGBT是在实施方式5的各IGBT中，未设置集电极侧场电极14的IGBT。并且，在n沟道IGBT中，将上层沟槽16a和n缓冲区域11a分离，在上层沟槽16a与n缓冲区域11a之间夹着n-漂移区域3a，由此抑制由n缓冲区域11a和n-漂移区域3a的界面的损耗引起的对设备的耐压的影响。
同样地，在p沟道IGBT中，将上层沟槽16a和p缓冲区域11b分离，在这之间夹着p-漂移区域3c，由此抑制由p缓冲区域11b和p-漂移区域3c的界面的损耗引起的对设备的耐压的影响。因此，实施方式13的各IGBT的设备间距比实施方式5的各IGBT的设备间距稍长，但是比图49所示的现有的设备的单元间距短。
此外，实施方式13的各IGBT的单位单元设备的电流驱动能力，通过设备结构和制造程序的优化，变为与现有的横型设备的电流驱动能力相同程度，因此实施方式13的各IGBT的每单位面积的导通电阻比现有的设备的导通电阻小。其他的结构与实施方式5的IGBT的结构相同，因此省略说明。
实施方式14
图36和图37分别是表示实施方式14的n沟道IGBT和p沟道IGBT的截面图。如图36和图37所示，实施方式14的IGBT是在实施方式13的IGBT中，相对各个单一的漂移区域3a、3c具有多个(图示的例子中为3个)沟道，具有高电流能力的结构。其他的结构与实施方式13的IGBT的结构相同，因此省略说明。
实施方式15
图38和图39分别是表示实施方式15的n沟道IGBT和p沟道IGBT的截面图。如图38和图39所示，实施方式15的各IGBT在实施方式13的各IGBT中，从晶片表面至沟槽底设置有一定宽度的沟槽16c，代替上层沟槽16a和下层沟槽16b，其中埋入有埋入沟槽绝缘膜17。其他的结构与实施方式13的IGBT的结构相同，因此省略说明。
实施方式16
图40和图41分别是表示实施方式16的n沟道IGBT和p沟道IGBT的截面图。如图40和图41所示，实施方式16的各IGBT是将实施方式14和实施方式15对应的极性的IGBT分别组合的IGBT。即，相对各个单一的漂移区域3a、3c具有多个(图示的例子中为3个)沟道，并且从晶片表面至沟槽底设置有一定宽度的沟槽16c，其中埋入有埋入沟槽绝缘膜17。其他的结构与实施方式14的IGBT的结构和实施方式15的IGBT的结构相同，因此省略说明。
实施方式17
图42和图43分别是表示实施方式17的n沟道IGBT和p沟道IGBT的截面图。如图42和图43所示，实施方式17的n沟道IGBT是在实施方式1的n沟道IGBT中，使埋入沟槽绝缘膜17仅与n-漂移区域3a、n阱区3b和n缓冲区域11a接触的IGBT。即，埋入沟槽绝缘膜17不与p基极区域4a和p+基极接触区域5b接触。
因此，在实施方式17中，不需要发射极侧场电极15。从p+集电极区域12a注入的载流子，通过n阱区3b、p基极区域4a与栅极绝缘膜9a的界面的表面沟道、p+低电阻区域5a和p+基极接触区域5b到达发射极电极7。
同样地，在p沟道IGBT中，埋入沟槽绝缘膜17仅与p-漂移区域3c、p阱区3d和p缓冲区域11b接触，不与n基极区域4b和n+基极接触区域5d接触。因此，未设置发射极侧场电极15。从n+集电极区域12b注入的载流子，通过p阱区3d、n基极区域4b与栅极绝缘膜9a的界面的表面沟道、n+低电阻区域5c和n+基极接触区域5d到达发射极电极7。
实施方式17的各IGBT的设备间距比图49所示的现有的设备的单元间距短。并且，实施方式17的各IGBT的单位单元设备的电流驱动能力，通过设备结构和制造程序的优化，变为与现有的横型设备的电流驱动能力相同程度，因此，实施方式17的各IGBT的每单位面积的导通电阻比现有的设备的导通电阻小。其他结构与实施方式1的IGBT的结构相同，因此省略说明。
实施方式18
图44和图45分别是表示实施方式18的n沟道IGBT和p沟道IGBT的截面图。如图44和图45所示，实施方式18的各IGBT在实施方式17的各IGBT中，从晶片表面至沟槽底设置有一定宽度的沟槽16c，代替上层沟槽16a和下层沟槽16b，其中埋入有埋入沟槽绝缘膜17。其他的结构与实施方式17的IGBT的结构相同，因此省略说明。
实施方式19
图46和图47分别是表示实施方式19的n沟道IGBT和p沟道IGBT的截面图。如图46和图47所示，实施方式19的n沟道IGBT在实施方式1的n沟道IGBT中，使埋入沟槽绝缘膜17仅与n-漂移区域3a和n阱区3b接触，不与p基极区域4a和p+基极接触区域5b接触。因此，不需要发射极侧场电极15。
此外，不设置集电极侧场电极14，将沟槽16c和n缓冲区域11a分离，在这之间夹着n-漂移区域3a，由此抑制由n缓冲区域11a和n-漂移区域3a的界面的损耗引起的对设备的耐压的影响。从p+集电极区域12a被注入的载流子，通过n阱区3b、p基极区域4a与栅极绝缘膜9a的界面的表面沟道、p+低电阻区域5a和p+基极接触区域5b到达发射极电极7。
同样地，在p沟道IGBT中，埋入沟槽绝缘膜17仅与p-漂移区域3c和p阱区3d接触，不与n基极区域4b和n+基极接触区域5d接触。因此，未设置发射极侧场电极15。
此外，不设置集电极侧场电极14，将沟槽16c和p缓冲区域11b分离，在这之间夹着p-漂移区域3c，由此抑制由p缓冲区域11b和p-漂移区域3c的界面的损耗引起的对设备的耐压的影响。从n+集电极区域12b被注入的载流子，通过p阱区3d、n基极区域4b与栅极绝缘膜9a的界面的表面沟道、n+低电阻区域5c和n+基极接触区域5d到达发射极电极7。
实施方式19的各IGBT的设备间距比实施方式17或者实施方式18的各IGBT的设备间距稍长，但是比图49所示的现有的设备的单元间距短。此外，实施方式19的各IGBT的单位单元设备的电流驱动能力，通过设备结构和制造程序的优化，变为与现有的横型设备的电流驱动能力相同程度，因此实施方式19的各IGBT的每单位面积的导通电阻比现有的设备的导通电阻小。其他的结构与实施方式1的IGBT的结构相同，因此省略说明。
这里，对本实施方式19的设备与上述专利文献2中公开的设备的不同点进行说明。在实施方式19的设备中，由于n+少数载流子抵消层13a(p+少数载流子抵消层13b)与绝缘层2整个面接触，所以在通过实施方式1中说明过的贴合施工法制作SOI晶片的情况下不要求贴合精度。因此，能够容易地进行制造。与此相对，在上述专利文献2中公开的设备中，由于要求μm级别的贴合精度，所以如上所述在制造上不优选。
此外，图48是表示实施方式19的设备的平面布局的一个例子的图。如图48所示，在实施方式19的设备中，埋入沟槽绝缘膜17在n+发射极区域6a(p+发射极区域6b)与p+集电极区域12a(n+集电极区域12b)之间配置在晶片整个面上，因此实效的漂移长度变长，晶片表面的单元间距缩短。与此相对，在上述专利文献2中公开的设备中，如上所述不能缩短单元间距。
再者，在本实施方式19的设备中，与上述专利文献2中公开的设备相同，根据埋入沟槽绝缘膜17与n+少数载流子抵消层13a(p+少数载流子抵消层13b)的距离，限制从p+集电极区域12a(n+集电极区域12b)注入的少数载流子的量。另一方面，由于不妨碍在沟道中流通的多数载流子的传导，所以具有确保沟道侧的多数载流子的浓度较高，降低沟道电阻的效果。并且，通过设置n阱区3b(p阱区3d)，抑制JFET效果，因此能够实现导通电阻的削减和单元间距的缩短。此外，通过设置p+低电阻区域5a(n+低电阻区域5c)，进一步提高抗闭锁能力。
如上所述，依据实施方式1～19，通过形成沟槽，将保持耐压的部分相对晶片表面设置在垂直方向上。由此，漂移区域在晶片的深度方向弯折并引出到晶片表面，所以实效的漂移长度变长。因此，即使实效的漂移长度与现有为同等长度，元件所需表面积也骤减。因此，每单位面积的导通电阻降低。
此外，依据实施方式1～19，n+少数载流子抵消层13a(p+少数载流子抵消层13b)为对金属污染的消除层，所以能够得到对金属污染的消除效果。因此，栅极绝缘膜9a、9b的可靠性提高。
并且，依据实施方式1～19，n+少数载流子抵消层13a(p+少数载流子抵消层13b)抑制与n-漂移区域3a(p-漂移区域3c)的界面以及与绝缘层2的界面的缺陷的影响，并且抑制来自p支撑基板1a(n支撑基板1b)的损耗效果。因此，n-漂移区域3a(p-漂移区域3c)像块层那样动作。
此外，依据实施方式1～19，n+少数载流子抵消层13a(p+少数载流子抵消层13b)的掺杂浓度高，载流子的寿命短。因此，根据埋入沟槽绝缘膜17的底与绝缘膜2和n+少数载流子抵消层13a(p+少数载流子抵消层13b)之间的距离，控制从p+集电极区域12a(n+集电极区域12b)注入的载流子的寿命，保持元件的逆恢复时间与导通电阻的平衡。
此外，依据实施方式1～8、17和18，通过集电极侧场电极14和埋入沟槽绝缘膜17，遮蔽在埋入沟槽绝缘膜17的集电极侧产生的横电场，缓和在由n-漂移区域3a(p-漂移区域3c)和p基极区域4a(n基极区域4b)形成的PN结所发生的电场。因此，难以引起电破坏。此外，由于集电极侧场电极14与集电极电极10同电位，因此n缓冲区域11a(p缓冲区域11b)，即与埋入沟槽绝缘膜17相接的集电极侧的漂移区域的界面难以发生损耗，能够达到维持电压的效果。
因此，依据各实施方式，能够得到具有与使用现有的SOI基板的横型半导体装置同等以上的耐压和电流驱动能力，并且比现有的横型半导体装置的抗闭锁能力高，而且每单位面积的导通电阻低的IGBT。此外，通过使用SOI基板，能够容易地与CMOS设备集成。
在上文中，本发明并不局限于上述各实施方式，能够有各种变更。此外，关于本发明的维持耐压的结构，也能够适用于需要高耐压的横型LDMOS晶体管等，能够实现每单位面积的导通电阻的降低。
产业上的可利用性
如上所述，本发明的IGBT对要求高的抗闭锁能力的高耐压开关元件有用，特别适用于在平板显示器的驱动IC或车载IC等输出段中使用的高耐压开关元件。

Claims (20)

1.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
设置在所述第一半导体区域的表面层的一部分、比所述第一半导体区域电阻率低的第一导电型的第二半导体区域；
与所述第一半导体区域和所述第二半导体区域连接且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
在所述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；
设置于所述第三半导体区域的一部分的第一导电型的发射极区域；
设置于所述第三半导体区域的一部分，并且设置在所述发射极区域的下侧的第二导电型的低电阻区域；
在所述第三半导体区域的一部分上、与所述发射极区域邻接设置的第二导电型的高电导度区域；
在所述第一半导体区域的表面层的一部分上、与所述第二半导体区域和所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
设置在所述第二半导体区域和所述第三半导体区域与所述第四半导体区域之间的上层沟槽；
从所述上层沟槽的底向更深位置设置的、比所述上层沟槽的宽度窄的下层沟槽；
埋入在所述上层沟槽和所述下层沟槽中的埋入沟槽绝缘膜；
埋入在所述上层沟槽内的所述埋入沟槽绝缘膜中的、在所述第三半导体区域的附近的漂移电位的发射极侧导电区域；
埋入在所述上层沟槽内的所述埋入沟槽绝缘膜中的、在所述第四半导体区域的附近的集电极侧导电区域；
与所述发射极区域和所述高电导度区域连接的发射极电极；和
与所述集电极区域连接，并且与所述集电极侧导电区域电连接的集电极电极。
2.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
设置在所述第一半导体区域的表面层的一部分、比所述第一半导体区域电阻率低的第一导电型的第二半导体区域；
与所述第一半导体区域和所述第二半导体区域连接且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
在所述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；
设置于所述第三半导体区域的一部分的第一导电型的发射极区域；
设置于所述第三半导体区域的一部分，并且设置在所述发射极区域的下侧的第二导电型的低电阻区域；
在所述第三半导体区域的一部分上、与所述发射极区域邻接设置的第二导电型的高电导度区域；
在所述第一半导体区域的表面层的一部分上、与所述第二半导体区域和所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
设置在所述第二半导体区域和所述第三半导体区域与所述第四半导体区域之间的沟槽；
埋入在所述沟槽内的埋入沟槽绝缘膜；
埋入所述埋入沟槽绝缘膜的上半部内的、在所述第三半导体区域的附近的漂移电位的发射极侧导电区域；
埋入所述埋入沟槽绝缘膜的上半部内的、在所述第四半导体区域的附近的集电极侧导电区域；
与所述发射极区域和所述高电导度区域连接的发射极电极；和
与所述集电极区域连接，并且与所述集电极侧导电区域电连接的集电极电极。
3.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
与所述第一半导体区域连接，并且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
在贯通所述第三半导体区域并到达所述第一半导体区域的栅极沟槽的内侧隔着栅极绝缘膜设置的栅极电极；
在所述第三半导体区域的一部分上、与所述栅极沟槽连接设置的第一导电型的发射极区域；
在所述第三半导体区域的一部分上、与所述发射极区域邻接设置的第二导电型的低电阻区域；
在所述第一半导体区域的表面层的一部分上、与所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
设置在所述第三半导体区域与所述第四半导体区域之间的上层沟槽；
从所述上层沟槽的底向更深位置设置的、比所述上层沟槽的宽度窄的下层沟槽；
埋入在所述上层沟槽和所述下层沟槽中的埋入沟槽绝缘膜；
埋入所述上层沟槽内的所述埋入沟槽绝缘膜中的、在所述第三半导体区域的附近的漂移电位的发射极侧导电区域；
埋入所述上层沟槽内的所述埋入沟槽绝缘膜中的、在所述第四半导体区域的附近的集电极侧导电区域；
与所述发射极区域和所述低电阻区域连接的发射极电极；和
与所述集电极区域连接，并且与所述集电极侧导电区域电连接的集电极电极。
4.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
与所述第一半导体区域连接，并且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
在贯通所述第三半导体区域并到达所述第一半导体区域的栅极沟槽的内侧隔着栅极绝缘膜设置的栅极电极；
在所述第三半导体区域的一部分上、与所述栅极沟槽连接设置的第一导电型的发射极区域；
在所述第三半导体区域的一部分上、与所述发射极区域邻接设置的第二导电型的低电阻区域；
在所述第一半导体区域的表面层的一部分上、与所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
设置在所述第三半导体区域与所述第四半导体区域之间的沟槽；
埋入在所述沟槽内的埋入沟槽绝缘膜；
埋入所述埋入沟槽绝缘膜的上半部内的、在所述第三半导体区域的附近的漂移电位的发射极侧导电区域；
埋入所述埋入沟槽绝缘膜的上半部内的、在所述第四半导体区域的附近的集电极侧导电区域；
与所述发射极区域和所述低电阻区域连接的发射极电极；和
与所述集电极区域连接，并且与所述集电极侧导电区域电连接的集电极电极。
5.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
设置在所述第一半导体区域的表面层的一部分、比所述第一半导体区域电阻率低的第一导电型的第二半导体区域；
与所述第一半导体区域和所述第二半导体区域连接且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
在所述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；
设置于所述第三半导体区域的一部分的第一导电型的发射极区域；
设置于所述第三半导体区域的一部分，并且设置在所述发射极区域的下侧的第二导电型的低电阻区域；
在所述第三半导体区域的一部分上、与所述发射极区域邻接设置的第二导电型的高电导度区域；
在所述第一半导体区域的表面层的一部分上、与所述第二半导体区域和所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
在所述第二半导体区域和所述第三半导体区域与所述第四半导体区域之间、与所述第四半导体区域分离设置的上层沟槽；
从所述上层沟槽的底向更深位置设置的、比所述上层沟槽的宽度窄的下层沟槽；
埋入在所述上层沟槽和所述下层沟槽中的埋入沟槽绝缘膜；
埋入所述上层沟槽内的所述埋入沟槽绝缘膜中的、在所述第三半导体区域的附近的漂移电位的发射极侧导电区域；
与所述发射极区域和所述高电导度区域连接的发射极电极；和
与所述集电极区域连接的集电极电极。
6.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
设置在所述第一半导体区域的表面层的一部分、比所述第一半导体区域电阻率低的第一导电型的第二半导体区域；
与所述第一半导体区域和所述第二半导体区域连接且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
在所述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；
设置于所述第三半导体区域的一部分的第一导电型的发射极区域；
设置于所述第三半导体区域的一部分，并且设置在所述发射极区域的下侧的第二导电型的低电阻区域；
在所述第三半导体区域的一部分上、与所述发射极区域邻接设置的第二导电型的高电导度区域；
在所述第一半导体区域的表面层的一部分上、与所述第二半导体区域和所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
在所述第二半导体区域和所述第三半导体区域与所述第四半导体区域之间、与所述第四半导体区域分离设置的沟槽；
埋入在所述沟槽内的埋入沟槽绝缘膜；
埋入所述埋入沟槽绝缘膜的上半部内的、在所述第三半导体区域的附近的漂移电位的发射极侧导电区域；
与所述发射极区域和所述高电导度区域连接的发射极电极；和
与所述集电极区域连接的集电极电极。
7.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
与所述第一半导体区域连接，并且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
在贯通所述第三半导体区域并到达所述第一半导体区域的栅极沟槽的内侧隔着栅极绝缘膜设置的栅极电极；
在所述第三半导体区域的一部分上、与所述栅极沟槽连接设置的第一导电型的发射极区域；
在所述第三半导体区域的一部分上、与所述发射极区域邻接设置的第二导电型的低电阻区域；
在所述第一半导体区域的表面层的一部分上、与所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
在所述第三半导体区域与所述第四半导体区域之间、与所述第四半导体区域分离设置的上层沟槽；
从所述上层沟槽的底向更深位置设置的、比所述上层沟槽的宽度窄的下层沟槽；
埋入在所述上层沟槽和所述下层沟槽中的埋入沟槽绝缘膜；
埋入所述上层沟槽内的所述埋入沟槽绝缘膜中的、在所述第三半导体区域的附近的漂移电位的发射极侧导电区域；
与所述发射极区域和所述低电阻区域连接的发射极电极；和
与所述集电极区域连接的集电极电极。
8.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
与所述第一半导体区域连接，并且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
在贯通所述第三半导体区域并到达所述第一半导体区域的栅极沟槽的内侧隔着栅极绝缘膜设置的栅极电极；
在所述第三半导体区域的一部分上、与所述栅极沟槽连接设置的第一导电型的发射极区域；
在所述第三半导体区域的一部分上、与所述发射极区域邻接设置的第二导电型的低电阻区域；
在所述第一半导体区域的表面层的一部分上、与所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
在所述第三半导体区域与所述第四半导体区域之间、与所述第四半导体区域分离设置的沟槽；
埋入在所述沟槽内的埋入沟槽绝缘膜；
埋入所述埋入沟槽绝缘膜的上半部内的、在所述第三半导体区域的附近的漂移电位的发射极侧导电区域；
与所述发射极区域和所述低电阻区域连接的发射极电极；和
与所述集电极区域连接的集电极电极。
9.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
设置在所述第一半导体区域的表面层的一部分、比所述第一半导体区域电阻率低的第一导电型的第二半导体区域；
与所述第一半导体区域和所述第二半导体区域连接且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
在所述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；
设置于所述第三半导体区域的一部分的第一导电型的发射极区域；
设置于所述第三半导体区域的一部分，并且设置在所述发射极区域的下侧的第二导电型的低电阻区域；
在所述第三半导体区域的一部分上、与所述发射极区域邻接设置的第二导电型的高电导度区域；
在所述第一半导体区域的表面层的一部分上、与所述第二半导体区域和所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
在所述第二半导体区域和所述第三半导体区域与所述第四半导体区域之间、与所述第三半导体区域分离设置的上层沟槽；
从所述上层沟槽的底向更深位置设置的、比所述上层沟槽的宽度窄的下层沟槽；
埋入在所述上层沟槽和所述下层沟槽中的埋入沟槽绝缘膜；
埋入所述上层沟槽内的所述埋入沟槽绝缘膜中的、在所述第四半导体区域的附近的集电极侧导电区域；
与所述发射极区域和所述高电导度区域连接的发射极电极；和
与所述集电极区域连接，并且与所述集电极侧导电区域电连接的集电极电极。
10.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
设置在所述第一半导体区域的表面层的一部分、比所述第一半导体区域电阻率低的第一导电型的第二半导体区域；
与所述第一半导体区域和所述第二半导体区域连接且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
在所述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；
设置于所述第三半导体区域的一部分的第一导电型的发射极区域；
设置于所述第三半导体区域的一部分，并且设置在所述发射极区域的下侧的第二导电型的低电阻区域；
在所述第三半导体区域的一部分上、与所述发射极区域邻接设置的第二导电型的高电导度区域；
在所述第一半导体区域的表面层的一部分上、与所述第二半导体区域和所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
在所述第二半导体区域和所述第三半导体区域与所述第四半导体区域之间、与所述第三半导体区域分离设置的沟槽；
埋入在所述沟槽内的埋入沟槽绝缘膜；
埋入所述埋入沟槽绝缘膜的上半部内的、在所述第四半导体区域的附近的集电极侧导电区域；
与所述发射极区域和所述高电导度区域连接的发射极电极；和
与所述集电极区域连接，并且与所述集电极侧导电区域电连接的集电极电极。
11.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
设置在所述第一半导体区域的表面层的一部分、比所述第一半导体区域电阻率低的第一导电型的第二半导体区域；
与所述第一半导体区域和所述第二半导体区域连接且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
在所述第三半导体区域的一部分的表面上隔着栅极绝缘膜设置的栅极电极；
设置于所述第三半导体区域的一部分的第一导电型的发射极区域；
设置于所述第三半导体区域的一部分，并且设置在所述发射极区域的下侧的第二导电型的低电阻区域；
在所述第三半导体区域的一部分上、与所述发射极区域邻接设置的第二导电型的高电导度区域；
在所述第一半导体区域的表面层的一部分上、与所述第二半导体区域和所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
在所述第二半导体区域和所述第三半导体区域与所述第四半导体区域之间、与所述第三半导体区域和所述第四半导体区域分离设置的沟槽；
埋入在所述沟槽内的埋入沟槽绝缘膜；
与所述发射极区域和所述高电导度区域连接的发射极电极；和
与所述集电极区域连接的集电极电极。
12.根据权利要求1、2、5、6、9、10和11中任一项所述的SOI沟槽横型IGBT，其特征在于：
所述栅极绝缘膜、所述栅极电极、所述第三半导体区域、所述低电阻区域、所述发射极区域和所述高电导度区域，相对所述埋入沟槽绝缘膜在一侧分别设置有多个，相邻的所述发射极区域和所述高电导度区域通过所述发射极电极相互电连接。
13.根据权利要求3、4、7和8中任一项所述的SOI沟槽横型IGBT，其特征在于：
所述栅极沟槽、所述栅极绝缘膜、所述栅极电极、所述第三半导体区域、所述低电阻区域和所述发射极区域，相对所述埋入沟槽绝缘膜在一侧分别设置有多个，邻接的所述发射极区域和所述低电阻区域通过所述发射极电极相互电连接。
14.根据权利要求1～13中任一项所述的SOI沟槽横型IGBT，其特征在于：
所述支撑基板上的所述绝缘层与所述第一半导体区域之间的所述半导体层，具有对金属污染的消除效果。
15.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
设置在所述第一半导体区域的表面层的一部分、比所述第一半导体区域电阻率低的第一导电型的第二半导体区域；
与所述第一半导体区域和所述第二半导体区域连接且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
设置于所述第三半导体区域的一部分的第一导电型的发射极区域；
在所述第二半导体区域与所述发射极区域之间的所述第三半导体区域的表面上隔着栅极绝缘膜设置的栅极电极；
在所述第一半导体区域的表面层的一部分上、与所述第二半导体区域和所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
设置在所述第二半导体区域和所述第三半导体区域与所述第四半导体区域之间的沟槽；
埋入在所述沟槽中的埋入沟槽绝缘膜；
埋入所述沟槽内的所述埋入沟槽绝缘膜中的、在所述第三半导体区域与所述第一半导体区域的pn结的附近的漂移电位的发射极侧导电区域；
埋入所述沟槽内的所述埋入沟槽绝缘膜中的、在所述第四半导体区域与所述第一半导体区域的界面的附近的集电极侧导电区域；
与所述发射极区域连接的发射极电极；和
与所述集电极区域连接，并且与所述集电极侧导电区域电连接的集电极电极。
16.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
与所述第一半导体区域连接，并且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
在贯通所述第三半导体区域并到达所述第一半导体区域的栅极沟槽的内侧隔着栅极绝缘膜设置的栅极电极；
在所述第三半导体区域的一部分上、与所述栅极沟槽连接设置的第一导电型的发射极区域；
在所述第一半导体区域的表面层的一部分上、与所述第三半导体区域分离设置的、比所述第一半导体区域的电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
设置在所述第三半导体区域与所述第四半导体区域之间的沟槽；
埋入在所述沟槽中的埋入沟槽绝缘膜；
埋入所述沟槽内的所述埋入沟槽绝缘膜中的、在所述第三半导体区域与所述第一半导体区域的pn结的附近的漂移电位的发射极侧导电区域；
埋入所述沟槽内的所述埋入沟槽绝缘膜中的、在所述第四半导体区域与所述第一半导体区域的界面的附近的集电极侧导电区域；
与所述发射极区域连接的发射极电极；和
与所述集电极区域连接，并且与所述集电极侧导电区域电连接的集电极电极。
17.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
设置在所述第一半导体区域的表面层的一部分、比所述第一半导体区域电阻率低的第一导电型的第二半导体区域；
与所述第一半导体区域和所述第二半导体区域连接且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
设置于所述第三半导体区域的一部分的第一导电型的发射极区域；
在所述第二半导体区域与所述发射极区域之间的所述第三半导体区域的表面上隔着栅极绝缘膜设置的栅极电极；
在所述第一半导体区域的表面层的一部分上、与所述第二半导体区域和所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
在所述第二半导体区域和所述第三半导体区域与所述第四半导体区域之间、与所述第四半导体区域分离设置的沟槽；
埋入在所述沟槽中的埋入沟槽绝缘膜；
埋入所述沟槽内的所述埋入沟槽绝缘膜中的、在所述第三半导体区域与所述第一半导体区域的pn结的附近的漂移电位的发射极侧导电区域；
与所述发射极区域连接的发射极电极；和
与所述集电极区域连接的集电极电极。
18.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
与所述第一半导体区域连接，并且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
在贯通所述第三半导体区域并到达所述第一半导体区域的栅极沟槽的内侧隔着栅极绝缘膜设置的栅极电极；
在所述第三半导体区域的一部分上、与所述栅极沟槽连接设置的第一导电型的发射极区域；
在所述第一半导体区域的表面层的一部分上、与所述第三半导体区域分离设置的、比所述第一半导体区域的电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
在所述第三半导体区域与所述第四半导体区域之间、与所述第四半导体区域分离设置的沟槽；
埋入在所述沟槽中的埋入沟槽绝缘膜；
埋入所述沟槽内的所述埋入沟槽绝缘膜中的、在所述第三半导体区域与所述第一半导体区域的pn结的附近的漂移电位的发射极侧导电区域；
埋入所述沟槽内的所述埋入沟槽绝缘膜中的、在所述第四半导体区域与所述第一半导体区域的界面的附近的集电极侧导电区域；
与所述发射极区域连接的发射极电极；和
与所述集电极区域连接的集电极电极。
19.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
设置在所述第一半导体区域的表面层的一部分、比所述第一半导体区域电阻率低的第一导电型的第二半导体区域；
与所述第一半导体区域和所述第二半导体区域连接且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
设置于所述第三半导体区域的一部分的第一导电型的发射极区域；
在所述第二半导体区域与所述发射极区域之间的所述第三半导体区域的表面上隔着栅极绝缘膜设置的栅极电极；
在所述第一半导体区域的表面层的一部分上、与所述第二半导体区域和所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
在所述第二半导体区域和所述第三半导体区域与所述第四半导体区域之间、与所述第三半导体区域分离设置的沟槽；
埋入在所述沟槽中的埋入沟槽绝缘膜；
埋入所述沟槽内的所述埋入沟槽绝缘膜中的、在所述第四半导体区域与所述第一半导体区域的界面的附近的集电极侧导电区域；
与所述发射极区域连接的发射极电极；和
与所述集电极区域连接，并且与所述集电极侧导电区域电连接的集电极电极。
20.一种SOI沟槽横型IGBT，其特征在于，包括：
在支撑基板上隔着绝缘层设置的第一导电型的半导体层；
设置在所述半导体层上、比所述半导体层电阻率高的第一导电型的第一半导体区域；
设置在所述第一半导体区域的表面层的一部分、比所述第一半导体区域电阻率低的第一导电型的第二半导体区域；
与所述第一半导体区域和所述第二半导体区域连接且设置于所述第一半导体区域的表面层的一部分的第二导电型的第三半导体区域；
设置于所述第三半导体区域的一部分的第一导电型的发射极区域；
在所述第二半导体区域与所述发射极区域之间的所述第三半导体区域的表面上隔着栅极绝缘膜设置的栅极电极；
在所述第一半导体区域的表面层的一部分上、与所述第二半导体区域和所述第三半导体区域分离设置的、比所述第一半导体区域电阻率低的第一导电型的第四半导体区域；
设置于所述第四半导体区域的一部分的第二导电型的集电极区域；
在所述第二半导体区域和所述第三半导体区域与所述第四半导体区域之间、与所述第三半导体区域和所述第四半导体区域分离设置的沟槽；
埋入在所述沟槽内的埋入沟槽绝缘膜；
与所述发射极区域连接的发射极电极；和
与所述集电极区域连接的集电极电极。
CN2005800518236A 2005-10-12 2005-10-12 Soi沟槽横型igbt Expired - Fee Related CN101288176B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/018798 WO2007043170A1 (ja) 2005-10-12 2005-10-12 Ｓｏｉトレンチ横型ｉｇｂｔ

Publications (2)

Publication Number Publication Date
CN101288176A true CN101288176A (zh) 2008-10-15
CN101288176B CN101288176B (zh) 2010-08-25

Family

ID=37942439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800518236A Expired - Fee Related CN101288176B (zh) 2005-10-12 2005-10-12 Soi沟槽横型igbt

Country Status (4)

Country Link
US (1) US7910962B2 (zh)
CN (1) CN101288176B (zh)
DE (1) DE112005003720T5 (zh)
WO (1) WO2007043170A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064192A (zh) * 2010-12-03 2011-05-18 电子科技大学 一种soi横向绝缘栅双极型晶体管器件
CN101694850B (zh) * 2009-10-16 2011-09-14 电子科技大学 一种具有p型浮空层的载流子存储槽栅igbt
CN102299152A (zh) * 2010-06-22 2011-12-28 茂达电子股份有限公司 双导通半导体组件及其制作方法
CN104282740A (zh) * 2009-11-09 2015-01-14 苏州博创集成电路设计有限公司 绝缘体上硅的横向p型绝缘栅双极晶体管
CN104681433A (zh) * 2015-01-26 2015-06-03 电子科技大学 一种fs-igbt的制备方法
CN108987398A (zh) * 2018-09-11 2018-12-11 长鑫存储技术有限公司 半导体器件及其制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305998A (ja) * 2007-06-07 2008-12-18 Fuji Electric Device Technology Co Ltd 半導体装置
JP5636848B2 (ja) * 2010-05-26 2014-12-10 株式会社デンソー 横型の絶縁ゲート型バイポーラトランジスタ
JP5246302B2 (ja) * 2010-09-08 2013-07-24 株式会社デンソー 半導体装置
CN103066116B (zh) * 2011-10-24 2015-12-02 上海华虹宏力半导体制造有限公司 双极晶体管器件及制造方法
JP5742672B2 (ja) * 2011-11-02 2015-07-01 株式会社デンソー 半導体装置
CN102969243B (zh) * 2012-12-07 2015-04-22 株洲南车时代电气股份有限公司 一种平面栅型igbt芯片制作方法
US8809156B1 (en) 2013-01-25 2014-08-19 International Business Machines Corporation Method for implementing deep trench enabled high current capable bipolar transistor for current switching and output driver applications
JP2014212252A (ja) * 2013-04-19 2014-11-13 株式会社東芝 半導体装置
CN104518014A (zh) * 2013-09-27 2015-04-15 立锜科技股份有限公司 绝缘栅双极晶体管及其制造方法
US9406793B2 (en) 2014-07-03 2016-08-02 Broadcom Corporation Semiconductor device with a vertical channel formed through a plurality of semiconductor layers
EP3439026B1 (en) * 2016-03-31 2023-03-08 Tohoku University Semiconductor device
CN107527811B (zh) * 2016-06-21 2020-07-10 无锡华润上华科技有限公司 横向绝缘栅双极型晶体管及其制造方法
US10056481B2 (en) * 2017-01-13 2018-08-21 Globalfoundries Inc. Semiconductor device structure
CN112909081B (zh) * 2021-02-09 2022-05-17 电子科技大学 一种横向功率器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02180074A (ja) * 1988-12-29 1990-07-12 Fujitsu Ltd オフセット型電界効果トランジスタ及び絶縁ゲート型バイポーラトランジスタ
DE69528944T2 (de) 1994-09-16 2003-09-04 Toshiba Kawasaki Kk Halbleiteranordnung mit hoher Durchbruchspannung und mit einer vergrabenen MOS-Gatestruktur
JPH0888357A (ja) 1994-09-16 1996-04-02 Toshiba Corp 横型ｉｇｂｔ
JPH0897411A (ja) 1994-09-21 1996-04-12 Fuji Electric Co Ltd 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
JPH08139319A (ja) 1994-11-11 1996-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6194290B1 (en) * 1998-03-09 2001-02-27 Intersil Corporation Methods for making semiconductor devices by low temperature direct bonding
JP2002083877A (ja) 2000-09-07 2002-03-22 Sanyo Electric Co Ltd 半導体集積回路装置およびその製造方法
JP3963071B2 (ja) 2000-09-12 2007-08-22 日産自動車株式会社 半導体装置
JP4750933B2 (ja) 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
US7232726B2 (en) * 2002-05-31 2007-06-19 Nxp, B.V. Trench-gate semiconductor device and method of manufacturing
JP4193662B2 (ja) * 2003-09-30 2008-12-10 富士電機デバイステクノロジー株式会社 トレンチ横型伝導度変調半導体装置および半導体装置の製造方法
JP4725040B2 (ja) 2004-06-17 2011-07-13 富士電機システムズ株式会社 Ｓｏｉトレンチ横型ｉｇｂｔ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101694850B (zh) * 2009-10-16 2011-09-14 电子科技大学 一种具有p型浮空层的载流子存储槽栅igbt
CN104282740A (zh) * 2009-11-09 2015-01-14 苏州博创集成电路设计有限公司 绝缘体上硅的横向p型绝缘栅双极晶体管
CN104282740B (zh) * 2009-11-09 2017-03-01 苏州博创集成电路设计有限公司 绝缘体上硅的横向p型绝缘栅双极晶体管
CN102299152A (zh) * 2010-06-22 2011-12-28 茂达电子股份有限公司 双导通半导体组件及其制作方法
CN102299152B (zh) * 2010-06-22 2013-07-17 茂达电子股份有限公司 双导通半导体组件及其制作方法
CN102064192A (zh) * 2010-12-03 2011-05-18 电子科技大学 一种soi横向绝缘栅双极型晶体管器件
CN102064192B (zh) * 2010-12-03 2012-08-29 电子科技大学 一种soi横向绝缘栅双极型晶体管器件
CN104681433A (zh) * 2015-01-26 2015-06-03 电子科技大学 一种fs-igbt的制备方法
CN104681433B (zh) * 2015-01-26 2017-07-11 电子科技大学 一种fs‑igbt的制备方法
CN108987398A (zh) * 2018-09-11 2018-12-11 长鑫存储技术有限公司 半导体器件及其制备方法
CN108987398B (zh) * 2018-09-11 2023-09-12 长鑫存储技术有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
DE112005003720T5 (de) 2008-09-11
CN101288176B (zh) 2010-08-25
US20090008675A1 (en) 2009-01-08
US7910962B2 (en) 2011-03-22
WO2007043170A9 (ja) 2007-05-31
WO2007043170A1 (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
CN101288176B (zh) Soi沟槽横型igbt
EP1168455B1 (en) Power semiconductor switching element
US6576935B2 (en) Bidirectional semiconductor device and method of manufacturing the same
JP6741070B2 (ja) 半導体装置およびその製造方法
CN103986447B (zh) 双极半导体开关及其制造方法
CN101632151B (zh) 可实现三维电荷耦合的高电压半导体功率组件结构
EP1065710B1 (en) Semiconductor device having a trench gate and method of manufacturing the same
TWI358835B (en) Schottky device and method of forming
KR20030064753A (ko) 반도체 장치 및 반도체 장치의 형성 방법
CN102834919B (zh) 在BiCMOS工艺技术中的高电压可控硅整流器金属氧化物半导体
TWI229941B (en) High voltage metal-oxide semiconductor device
CN102208439B (zh) 半导体装置及其制造方法
CN102299078A (zh) 半导体器件的制造方法
CN113424328A (zh) 具有非对称沟槽氧化物的碳化硅mosfet结构
CN113611750A (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
JP2012089824A (ja) 半導体素子およびその製造方法
WO2022004084A1 (ja) 半導体装置
JP4725040B2 (ja) Ｓｏｉトレンチ横型ｉｇｂｔ
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN110459596B (zh) 一种横向绝缘栅双极晶体管及其制备方法
JP2005183547A (ja) 半導体装置およびその製造方法
CN110943123A (zh) 在沟槽中具有控制端场板结构的晶体管装置
CN113838913B (zh) 分段式注入的自钳位igbt器件及其制作方法
CN104821334A (zh) N型ldmos器件及工艺方法
JP2009130106A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJI MOTOR ELECTRONICS TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: FUJI MOTOR STOCK CO., LTD.

Effective date: 20100510

Owner name: FUJI MOTOR SYSTEM CO., LTD.

Free format text: FORMER OWNER: FUJI MOTOR ELECTRONICS TECHNOLOGY CO., LTD.

Effective date: 20100510

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KANAGAWA PREFECTURE, JAPAN TO: TOKYO, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100510

Address after: Tokyo, Japan

Applicant after: Fuji Electric Systems Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Electric Device Technology Co.,Ltd.

Effective date of registration: 20100510

Address after: Tokyo, Japan

Applicant after: Fuji Electric Device Technology Co.,Ltd.

Address before: Kanagawa

Applicant before: Fuji Electric Holdings Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJI ELECTRIC CO., LTD.

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD.

Effective date: 20111009

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111009

Address after: Japan's Kawasaki City

Patentee after: FUJI ELECTRIC Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Fuji Electric Systems Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100825

Termination date: 20161012

CF01 Termination of patent right due to non-payment of annual fee