CN101273413A - 使用单层单元和多层单元闪速存储器的便携式数据存储 - Google Patents

使用单层单元和多层单元闪速存储器的便携式数据存储 Download PDF

Info

Publication number
CN101273413A
CN101273413A CNA200580051689XA CN200580051689A CN101273413A CN 101273413 A CN101273413 A CN 101273413A CN A200580051689X A CNA200580051689X A CN A200580051689XA CN 200580051689 A CN200580051689 A CN 200580051689A CN 101273413 A CN101273413 A CN 101273413A
Authority
CN
China
Prior art keywords
flash memory
data
cell flash
multilevel
single layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200580051689XA
Other languages
English (en)
Other versions
CN101273413B (zh
Inventor
陈胜利
符延彬
钦贤·雷蒙德·黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TERCO 2000 INTERNATIONAL CO Ltd
Original Assignee
TERCO 2000 INTERNATIONAL CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TERCO 2000 INTERNATIONAL CO Ltd filed Critical TERCO 2000 INTERNATIONAL CO Ltd
Publication of CN101273413A publication Critical patent/CN101273413A/zh
Application granted granted Critical
Publication of CN101273413B publication Critical patent/CN101273413B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • G11B20/04—Direct recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

公开了一种便携式数据存储设备，其包括：接口(3)，用于使能便携式数据存储设备与主计算机(5)进行数据传输；以及接口控制器(2)，用于控制接口(3)。还有主控制器(7)，用于对将数据写入非易失性存储器(8，9)以及从非易失性存储器(8，9)中读取数据进行控制。非易失性存储器是至少一个单层单元(SLC)闪速存储器(8)和至少一个多层单元(MLC)闪速存储器(9)。至少一个单层单元闪速存储器(8)和至少一个多层单元闪速存储器(9)能够同时工作，以提高仅通过多层闪速存储器工作的速度。

Description

使用单层单元和多层单元闪速存储器的便携式数据存储
相关专利的引用
本申请引用2000年2月21日授权的发明名称为“A Portable DataStorage Device”的我们的在先新加坡发明专利87,504(“在先专利”)，其全部内容通过引用包含于此如同在这里公开。
技术领域
本发明涉及使用单层单元(“SLC”，single layer cell)和多层单元(“MLC”，multiple layer cell)闪速存储器的便携式数据存储，尤其但不是唯一地，涉及同时使用SLC和MLC闪速存储器来提高工作速度的数据存储。
背景技术
近来，对提供包含闪速存储器并且能够连接到计算机的串行总线的数据存储设备非常关注。这些设备用于数据存储、数据传输、例如MP3播放器的媒体播放器等等。这种便携式存储设备的结构和操作如在先专利所示出的。传统的闪速存储器是SLC闪速存储器。更新的MLC闪速存储器的读写速度大大低于SLC闪速存储器。现在，许多设备包括MLC闪速存储器，但是这些设备的工作比在仅使用SLC存储器的情况下慢。
发明内容
根据第一优选方面，提供了一种便携式数据存储设备，其包括：接口，用于使能便携式数据存储设备与主计算机进行数据传输；以及接口控制器，用于控制接口。设置主控制器用于对将数据写入非易失性存储器以及从非易失性存储器读取数据进行控制。非易失性存储器包括至少一个单层单元闪速存储器和至少一个多层单元闪速存储器。至少一个单层单元闪速存储器和至少一个多层单元闪速存储器能够同时工作，以提高仅通过MLC闪速存储器工作的速度。
根据第二优选方面，提供了一种对便携式数据存储设备上的数据进行处理的方法，所述便携式数据存储设备包括用于控制存储器的主控制器，所述存储器包括至少一个单层单元闪速存储器和至少一个多层单元闪速存储器。所述方法包括：使用主控制器对将数据写入非易失性存储器以及从非易失性存储器读取数据进行控制，使得至少一个单层单元闪速存储器和至少一个多层单元闪速存储器同时将数据写入其中以及同时从其中读取数据。
还可以有至少一个数据总线，其可操作地连接到主控制器、至少一个单层单元闪速存储器和至少一个多层单元闪速存储器，以将数据写入至少一个单层单元闪速存储器和至少一个多层单元闪速存储器，以及从至少一个单层单元闪速存储器和至少一个多层单元闪速存储器中读取数据。
至少一个数据总线可以是用于至少一个单层单元闪速存储器和至少一个多层单元闪速存储器两者的共用数据总线。可选地，至少一个数据总线可以是可操作地连接到至少一个单层单元闪速存储器的第一数据总线和可操作地连接到至少一个多层单元闪速存储器的第二总线。第一数据总线是高位数据总线和低位数据总线中的一个，第二数据总线是高位数据总线和低位数据总线中的另一个。
在第一种情况下，主控制器可以用于将数据交替写入至少一个单层单元闪速存储器和至少一个多层单元闪速存储器以及交替从至少一个单层单元闪速存储器和至少一个多层单元闪速存储器中读取数据，数据是块形式的；以比将数据写入至少一个多层单元闪速存储器以及从中读取数据的速度高倍增因数倍的速度按块或者页将数据写入至少一个单层单元闪速存储器以及从中读取数据。
在第二种情况下，主控制器可以用于同时将数据写入至少一个单层单元闪速存储器和至少一个多层单元闪速存储器以及同时从至少一个单层单元闪速存储器和至少一个多层单元闪速存储器中读取数据，数据是从包括块和页的组中所选择的形式的。可以以比将数据写入至少一个多层单元闪速存储器以及从中读取数据的速度高倍增因数倍的速度将数据写入至少一个单层单元闪速存储器以及从中读取数据。
倍增因数可以在5到10的范围内。至少一个单层单元闪速存储器的每一个数据块可以是64页；至少一个多层单元闪速存储器的每一个数据块可以是128页；每一页是2048字节。
附图说明
为了可以完整地理解并且容易地实现本发明，现在通过本发明的非限制性示例优选实施例进行说明，参考说明性的附图进行说明。
在附图中：
图1是示出第一实施例的结构的框图；
图2是用于第一实施例的操作的流程图；
图3是示出第二实施例的结构的框图；以及
图4是用于第二实施例的操作的流程图。
具体实施方式
在图1中，便携式存储设备在外壳1内，其包括USB控制器2，USB控制器2控制经由主计算机5的USB插口(未示出)直接连接到串行总线4的USB接口3。从主计算机5传输到USB接口3的数据通过USB控制器2传送到主控制单元7。数据包的大小通常是512字节的倍数。
主控制单元7经由单层单元(“SLC”)闪速存储器8和多层单元(“MLC”)闪速存储器9共用的数据总线11(通常是8位总线)传送数据包。如图所示，通过SLC存储器8和MLC存储器9共用的一个或多个线10传送命令符号。通过线10传送的命令符号通常是控制SLC闪速存储器8和MLC闪速存储器9两者的ENABLE(使能)、ALE、WRITE(写)和READ(读)信号。
因为ENABLE信号仅使能存储器8、9中的一个，所以不同时将ENABLE信号发送到存储器8、9两者，尤其当主控制单元7要将数据写入存储器8、9时。通过将ENABLE信号发送到相关存储器8或者9来进行使能。然后，将ALE信号和WRITE信号发送到分别被使能的存储器8或9。然后，主控制单元7经由总线11将地址数据和要存储的数据写入被使能的存储器8或9。
仅存储器8或9中被使能的一个将数据存储在地址数据所表示的位置。
类似地，当主控制单元7要读取数据时，其通过使用线10发送ENABLE信号、ALE信号和READ信号来使能存储器8、9中的一个，并且使用总线11发送地址数据。
因为SLC闪速存储器8和MLC闪速存储器9共享相同的数据总线11，所以存储器8、9中的每一个具有相同的存储有数据的物理地址和逻辑地址的地址映射表。
如图2所示，主控制单元7按数据块执行READ操作和WRITE操作，并且经由控制信号线10使用控制信号在SLC存储器8和MLC存储器9之间进行切换。例如，在WRITE操作期间，主控制单元7通过线10将ENABLE信号发送到SLC存储器8，然后通过总线11将一个数据块发送到SLC存储器8。然后，主控制单元7通过线10将ENABLE信号发送到MLC存储器9，然后通过总线11将一个数据块发送到MLC存储器9。重复该处理直到WRITE操作完成为止。在每一个WRITE操作期间更新SLC存储器8和MLC存储器9的地址映射表。
在READ操作期间将遵从基本相同的过程，当主控制单元7依次将ENABLE信号发送到存储器8、9中的每一个时，作为响应从存储器8、9分别接收一页数据。但是，在READ操作期间不更新地址映射表。
一页数据包括2048字节。SLC存储器8中的一个数据块包括64页，MLC存储器9中的一个数据块包括128页。
此外，SLC存储器8的写入(和读取)速度比MLC存储器9快，通常快5到10倍。因此，主控制单元7根据相关存储器8、9的写入速度将数据发送到存储器8、9。例如，如果SLC存储器8比MLC存储器9快5倍，则在每一次数据发送中，主控制单元7将五倍于发送到MLC存储器9的数据的数据发送到SLC存储器8。其结果是，即使两个存储器顺序接收数据，它们也能够同时工作。这是由于不同的WRITE(和READ)速度。以这种方式，在每一个WRITE循环阶段写入到存储器8、9中的每一个中的数据量是可以与存储器8、9中的另一个同时处理的最大数据。以这种方式，以最快的速度以及最小的延迟执行WRITE操作。对于READ操作类似。
图3和4示出第二实施例。与图1和2的实施例共用的元件具有相同的附图标记。
这里，分别经由第一数据总线12和第二数据总线13连接SLC存储器8和MLC存储器9。第一和第二数据总线可以分别是高位和低位数据总线，或者相反。作为用于存储器8、9中的每一个的总线，总线12、13是分离的。总线12、13均可以是8位数据总线。ENABLE和ALE信号能够同时发送到SLC存储器8和MLC存储器9。WRITE信号也分别经由高位总线12或者低位总线13发送到存储器8、9两者。经由高位总线12发送地址数据和存储到SLC存储器8的数据，而经由低位总线13发送地址数据和存储到MLC存储器9的数据。
主控制单元7可以使用16位数据线控制SLC存储器8和MLC存储器9两者，高8位数据线连接到高位数据总线12，低8位数据线连接到低位数据总线13。在WRITE操作期间，主控制单元7同时使能SLC存储器8和MLC存储器9，并且按页或者块同时将数据发送到存储器8、9两者。因为SLC存储器8的写入速度比MLC存储器9的写入速度快，所以SLC存储器8将比MLC存储器9写入更多页或者块，从而获得两种类型的存储器之间的平均写入速度。以最佳速度再次将数据写入存储器8、9，使得WRITE时间减到最少。
READ操作与上述针对图1和2描述的类似。主要区别在于，在SLC存储器8上的READ操作期间，从主控制单元7读取高位总线12数据；而在MLC存储器9上的READ操作期间，从主控制单元读取低位总线13数据。在READ操作期间，主控制单元7同时使能SLC存储器8和MLC存储器9，并且按页或者块同时从存储器8、9二者接收数据。由于SLC存储器8的读取速度高于MLC存储器9的读取速度，因此SLC存储器比MLC存储器9读取更多的页或者块，从而获得两种类型的闪存之间的读取速度。再一次，存储器8、9以最佳速度读取数据，使得READ时间减到最少。
同时意为有效地同时。由于处理延迟可能有小的时间差异，但是这包含在同时的含义范围之内。
虽然在前述对本发明的优选实施例的说明中进行了说明，但是本领域技术人员应当理解，可以对设计、结构和操作的细节进行许多变化或者变形，而不脱离所附权利要求限定的本发明。

Claims (24)

1.一种便携式数据存储设备，包括：
(a)接口，用于使能便携式数据存储设备与主计算机进行数据传输；
(b)接口控制器，用于控制接口；
(c)主控制器，用于对将数据写入非易失性存储器以及从非易失性存储器读取数据进行控制；
(d)非易失性存储器，其包括至少一个单层单元闪速存储器和至少一个多层单元闪速存储器；
(e)至少一个单层单元闪速存储器和至少一个多层单元闪速存储器，能够同时工作，以提高仅通过多层闪速存储器工作的速度。
2.根据权利要求1所述的便携式数据存储设备，还包括至少一个数据总线，其可操作地连接到主控制器、至少一个单层单元闪速存储器和至少一个多层单元闪速存储器，以将数据写入至少一个单层单元闪速存储器和至少一个多层单元闪速存储器，以及从至少一个单层单元闪速存储器和至少一个多层单元闪速存储器中读取数据。
3.根据权利要求2所述的便携式数据存储设备，其中，至少一个数据总线包括用于至少一个单层单元闪速存储器和至少一个多层单元闪速存储器两者的共用数据总线。
4.根据权利要求2所述的便携式数据存储设备，其中，至少一个数据总线包括可操作地连接到至少一个单层单元闪速存储器的第一数据总线和可操作地连接到至少一个多层单元闪速存储器的第二总线。
5.根据权利要求3所述的便携式数据存储设备，其中，主控制器用于将数据交替写入至少一个单层单元闪速存储器和至少一个多层单元闪速存储器以及交替从至少一个单层单元闪速存储器和至少一个多层单元闪速存储器中读取数据；以比将数据写入至少一个多层单元闪速存储器以及从中读取数据的速度高倍增因数倍的速度将数据写入至少一个单层单元闪速存储器以及从中读取数据；数据是从包括块和页的组中所选择的形式的。
6.根据权利要求5所述的便携式数据存储设备，其中，倍增因数在5到10的范围内。
7.根据权利要求5所述的便携式数据存储设备，其中，至少一个单层单元闪速存储器的每一个数据块是64页；至少一个多层单元闪速存储器的每一个数据块是128页。
8.根据权利要求4所述的便携式数据存储设备，其中，主控制器用于同时将数据写入至少一个单层单元闪速存储器和至少一个多层单元闪速存储器以及同时从至少一个单层单元闪速存储器和至少一个多层单元闪速存储器中读取数据，数据是从包括块和页的组中所选择的形式的。
9.根据权利要求8所述的便携式数据存储设备，其中，以比将数据写入至少一个多层单元闪速存储器以及从中读取数据的速度高倍增因数倍的速度将数据写入至少一个单层单元闪速存储器以及从中读取数据。
10.根据权利要求9所述的便携式数据存储设备，其中，倍增因数在5到10的范围内。
11.根据权利要求8所述的便携式数据存储设备，其中，至少一个单层单元闪速存储器的每一个数据块是64页；至少一个多层单元闪速存储器的每一个数据块是128页；每一页是2048字节。
12.根据权利要求4所述的便携式数据存储设备，其中，第一数据总线是高位数据总线和低位数据总线中的一个，第二数据总线是高位数据总线和低位数据总线中的另一个。
13.一种对便携式数据存储设备上的数据进行处理的方法，所述便携式数据存储设备包括用于控制存储器的主控制器，所述存储器包括至少一个单层单元闪速存储器和至少一个多层单元闪速存储器，所述方法包括：
使用主控制器对将数据写入非易失性存储器以及从非易失性存储器中读取数据进行控制，使得至少一个单层单元闪速存储器和至少一个多层单元闪速存储器同时将数据写入其中以及同时从其中读取数据。
14.根据权利要求13所述的方法，还包括：通过至少一个数据总线将数据写入至少一个单层单元闪速存储器和至少一个多层单元闪速存储器以及从至少一个单层单元闪速存储器和至少一个多层单元闪速存储器中读取数据，所述至少一个数据总线可操作地连接到主控制器以及至少一个单层单元闪速存储器和至少一个多层单元闪速存储器。
15.根据权利要求14所述的方法，其中，至少一个数据总线包括用于至少一个单层单元闪速存储器和至少一个多层单元闪速存储器两者的共用数据总线。
16.根据权利要求14所述的方法，其中，至少一个数据总线包括可操作地连接到至少一个单层单元闪速存储器的第一数据总线和可操作地连接到至少一个多层单元闪速存储器的第二数据总线。
17.根据权利要求16所述的方法，其中，第一数据总线是高位数据总线和低位数据总线中的一个，第二数据总线是高位数据总线和低位数据总线中的另一个。
18.根据权利要求15所述的方法，其中，主控制器将数据交替写入至少一个单层单元闪速存储器和至少一个多层单元闪速存储器以及交替从至少一个单层单元闪速存储器和至少一个多层单元闪速存储器中读取数据；以比将数据写入至少一个多层单元闪速存储器以及从中读取数据的速度高倍增因数倍的速度将数据写入至少一个单层单元闪速存储器以及从中读取数据；数据是从包括块和页的组中所选择的形式的。
19.根据权利要求18所述的方法，其中，倍增因数在5到10的范围内。
20.根据权利要求19所述的方法，其中，至少一个单层单元闪速存储器的每一个数据块是64页；至少一个多层单元闪速存储器的每一个数据块是128页。
21.根据权利要求16所述的方法，其中，主控制器同时将数据写入至少一个单层单元闪速存储器和至少一个多层单元闪速存储器以及同时从至少一个单层单元闪速存储器和至少一个多层单元闪速存储器中读取数据，数据是从包括块和页的组中所选择的形式的。
22.根据权利要求21所述的方法，其中，以比将数据写入至少一个多层单元闪速存储器以及从中读取数据的速度高倍增因数倍的速度将数据写入至少一个单层单元闪速存储器以及从中读取数据。
23.根据权利要求22所述的方法，其中，倍增因数在5到10的范围内。
24.根据权利要求21所述的方法，其中，至少一个单层单元闪速存储器的每一个数据块是64页；至少一个多层单元闪速存储器的每一个数据块是128页；每一页是2048字节。
CN200580051689XA 2005-09-29 2005-09-29 使用单层单元和多层单元闪速存储器的便携式数据存储 Expired - Fee Related CN101273413B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SG2005/000328 WO2007037757A1 (en) 2005-09-29 2005-09-29 Portable data storage using slc and mlc flash memory

Publications (2)

Publication Number Publication Date
CN101273413A true CN101273413A (zh) 2008-09-24
CN101273413B CN101273413B (zh) 2011-11-16

Family

ID=37900063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580051689XA Expired - Fee Related CN101273413B (zh) 2005-09-29 2005-09-29 使用单层单元和多层单元闪速存储器的便携式数据存储

Country Status (7)

Country Link
US (1) US8521945B2 (zh)
EP (1) EP1929482B1 (zh)
JP (1) JP5073667B2 (zh)
KR (1) KR101162739B1 (zh)
CN (1) CN101273413B (zh)
BR (1) BRPI0520592A2 (zh)
WO (1) WO2007037757A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047230A (zh) * 2008-05-28 2011-05-04 美光科技公司 混合式存储器管理
CN101546194B (zh) * 2009-05-07 2012-01-04 成都市华为赛门铁克科技有限公司 一种接口装置、接口控制方法以及存储系统
CN102385553A (zh) * 2010-08-31 2012-03-21 点序科技股份有限公司 闪存的存取装置及存取方法
CN104641418A (zh) * 2013-08-19 2015-05-20 株式会社东芝 存储系统
CN106502594A (zh) * 2016-10-31 2017-03-15 维沃移动通信有限公司 一种数据处理方法及终端
CN107291378A (zh) * 2016-03-31 2017-10-24 慧荣科技股份有限公司 数据储存装置及其数据维护方法
CN111897489A (zh) * 2020-06-28 2020-11-06 深圳佰维存储科技股份有限公司 数据写入方法、装置、设备及计算机可读存储介质

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8069296B2 (en) * 2006-01-23 2011-11-29 Kabushiki Kaisha Toshiba Semiconductor memory device including control means and memory system
KR100873825B1 (ko) * 2007-05-02 2008-12-15 삼성전자주식회사 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법
JP4781373B2 (ja) * 2007-05-14 2011-09-28 株式会社バッファロー 記憶装置
US7979627B2 (en) 2007-05-14 2011-07-12 Buffalo Inc. Storage device with binary and multivalued memory
KR101498673B1 (ko) * 2007-08-14 2015-03-09 삼성전자주식회사 반도체 드라이브, 그것의 데이터 저장 방법, 그리고 그것을포함한 컴퓨팅 시스템
US20090055605A1 (en) 2007-08-20 2009-02-26 Zining Wu Method and system for object-oriented data storage
US8583857B2 (en) 2007-08-20 2013-11-12 Marvell World Trade Ltd. Method and system for object-oriented data storage
US20090164703A1 (en) * 2007-12-21 2009-06-25 Spansion Llc Flexible flash interface
US8001316B2 (en) * 2007-12-27 2011-08-16 Sandisk Il Ltd. Controller for one type of NAND flash memory for emulating another type of NAND flash memory
CN101552028A (zh) * 2008-03-31 2009-10-07 深圳市朗科科技股份有限公司 组合使用存储设备的存储装置及实现存储的方法
KR101497074B1 (ko) 2008-06-17 2015-03-05 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 데이터 관리 방법
US8762654B1 (en) * 2008-07-02 2014-06-24 Marvell International Ltd. Selectively scheduling memory accesses in parallel based on access speeds of memory
US8706951B2 (en) * 2008-07-18 2014-04-22 Marvell World Trade Ltd. Selectively accessing faster or slower multi-level cell memory
TWI485563B (zh) * 2008-09-17 2015-05-21 Silicon Motion Inc 快閃記憶裝置及其運作方法
TWI467369B (zh) * 2008-10-01 2015-01-01 A Data Technology Co Ltd 混合密度記憶體系統及其控制方法
KR101519931B1 (ko) 2009-03-06 2015-05-13 삼성전자주식회사 적층 구조의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법
KR101026634B1 (ko) 2009-12-18 2011-04-04 성균관대학교산학협력단 하이브리드 플래시 메모리의 데이터 저장 방법
US8780659B2 (en) 2011-05-12 2014-07-15 Micron Technology, Inc. Programming memory cells
US8880977B2 (en) 2011-07-22 2014-11-04 Sandisk Technologies Inc. Systems and methods of storing data
US9575886B2 (en) 2013-01-29 2017-02-21 Marvell World Trade Ltd. Methods and apparatus for storing data to a solid state storage device based on data classification
US20150169228A1 (en) * 2013-12-12 2015-06-18 Sandisk Technologies Inc. System and method of storing data at a non-volatile memory
US9691452B2 (en) 2014-08-15 2017-06-27 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
KR102295208B1 (ko) 2014-12-19 2021-09-01 삼성전자주식회사 프로그램 영역을 동적으로 할당하는 저장 장치 및 그것의 프로그램 방법
US10061516B2 (en) 2015-09-25 2018-08-28 Intel Corporation Methods and apparatus to configure performance of a solid state drive based on host write bandwidth
US9792995B1 (en) 2016-04-26 2017-10-17 Sandisk Technologies Llc Independent multi-plane read and low latency hybrid read
KR102369402B1 (ko) * 2017-09-20 2022-03-02 삼성전자주식회사 스토리지 장치, 이의 동작 방법 및 스토리지 장치를 포함하는 스토리지 시스템
CN111930300A (zh) * 2020-06-28 2020-11-13 深圳佰维存储科技股份有限公司 数据写入方法、装置、计算机可读存储介质及电子设备

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243701A (en) * 1987-09-17 1993-09-07 Mitsubishi Denki Kabushiki Kaisha Method of and system for processing data having bit length variable with modes of operation
JPH02148148A (ja) * 1988-11-29 1990-06-07 Fanuc Ltd メモリ回路
JPH0636550A (ja) * 1992-07-21 1994-02-10 Hitachi Ltd 半導体記憶装置
US5541886A (en) * 1994-12-27 1996-07-30 Intel Corporation Method and apparatus for storing control information in multi-bit non-volatile memory arrays
JPH08194643A (ja) * 1995-01-19 1996-07-30 Fanuc Ltd メモリ制御方式
US5671388A (en) * 1995-05-03 1997-09-23 Intel Corporation Method and apparatus for performing write operations in multi-level cell storage device
JPH08328949A (ja) * 1995-06-06 1996-12-13 Mitsubishi Electric Corp 記憶装置
KR100205240B1 (ko) * 1996-09-13 1999-07-01 윤종용 단일 비트 및 다중 비트 셀들이 장착된 불휘발성 반도체 메모리 장치
JP3688835B2 (ja) * 1996-12-26 2005-08-31 株式会社東芝 データ記憶システム及び同システムに適用するデータ転送方法
JPH1131102A (ja) * 1997-07-14 1999-02-02 Toshiba Corp データ記憶システム及び同システムに適用するアクセス制御方法
US5930167A (en) * 1997-07-30 1999-07-27 Sandisk Corporation Multi-state non-volatile flash memory capable of being its own two state write cache
US7243185B2 (en) * 2004-04-05 2007-07-10 Super Talent Electronics, Inc. Flash memory system with a high-speed flash controller
US20080071973A1 (en) * 2000-01-06 2008-03-20 Chow David Q Electronic data flash card with various flash memory cells
JP4282197B2 (ja) * 2000-01-24 2009-06-17 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6297988B1 (en) 2000-02-25 2001-10-02 Advanced Micro Devices, Inc. Mode indicator for multi-level memory
US6240040B1 (en) * 2000-03-15 2001-05-29 Advanced Micro Devices, Inc. Multiple bank simultaneous operation for a flash memory
JP2001306393A (ja) * 2000-04-20 2001-11-02 Mitsubishi Electric Corp 記憶装置
US6901541B2 (en) * 2001-03-13 2005-05-31 Micron Technology, Inc. Memory testing method and apparatus
JP2002351741A (ja) * 2001-05-30 2002-12-06 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2003022687A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体記憶装置
US6807106B2 (en) 2001-12-14 2004-10-19 Sandisk Corporation Hybrid density memory card
JP2005092923A (ja) * 2003-09-12 2005-04-07 Renesas Technology Corp 半導体記憶装置
JP4270994B2 (ja) 2003-09-29 2009-06-03 株式会社東芝 不揮発性半導体記憶装置
US7212436B2 (en) * 2005-02-28 2007-05-01 Micron Technology, Inc. Multiple level programming in a non-volatile memory device
US7822912B2 (en) * 2005-03-14 2010-10-26 Phision Electronics Corp. Flash storage chip and flash array storage system
US7627712B2 (en) * 2005-03-22 2009-12-01 Sigmatel, Inc. Method and system for managing multi-plane memory devices
US8291295B2 (en) * 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047230A (zh) * 2008-05-28 2011-05-04 美光科技公司 混合式存储器管理
CN101546194B (zh) * 2009-05-07 2012-01-04 成都市华为赛门铁克科技有限公司 一种接口装置、接口控制方法以及存储系统
CN102385553A (zh) * 2010-08-31 2012-03-21 点序科技股份有限公司 闪存的存取装置及存取方法
CN104641418A (zh) * 2013-08-19 2015-05-20 株式会社东芝 存储系统
US9799406B2 (en) 2013-08-19 2017-10-24 Toshiba Memory Corporation Memory system
CN104641418B (zh) * 2013-08-19 2018-09-28 东芝存储器株式会社 存储系统
CN107291378A (zh) * 2016-03-31 2017-10-24 慧荣科技股份有限公司 数据储存装置及其数据维护方法
CN107291378B (zh) * 2016-03-31 2020-08-07 慧荣科技股份有限公司 数据储存装置及其数据维护方法
CN106502594A (zh) * 2016-10-31 2017-03-15 维沃移动通信有限公司 一种数据处理方法及终端
CN111897489A (zh) * 2020-06-28 2020-11-06 深圳佰维存储科技股份有限公司 数据写入方法、装置、设备及计算机可读存储介质
CN111897489B (zh) * 2020-06-28 2023-06-13 深圳佰维存储科技股份有限公司 数据写入方法、装置、设备及计算机可读存储介质

Also Published As

Publication number Publication date
BRPI0520592A2 (pt) 2009-05-19
EP1929482A1 (en) 2008-06-11
EP1929482B1 (en) 2013-06-12
JP5073667B2 (ja) 2012-11-14
CN101273413B (zh) 2011-11-16
KR101162739B1 (ko) 2012-07-05
US20080215801A1 (en) 2008-09-04
WO2007037757A1 (en) 2007-04-05
JP2009510594A (ja) 2009-03-12
EP1929482A4 (en) 2009-05-27
US8521945B2 (en) 2013-08-27
KR20080048534A (ko) 2008-06-02

Similar Documents

Publication Publication Date Title
CN101273413B (zh) 使用单层单元和多层单元闪速存储器的便携式数据存储
US7171526B2 (en) Memory controller useable in a data processing system
US8892842B2 (en) Memory systems and methods of operating the same
CN101384984B (zh) 整合有多个闪存单元的便携式数据存储装置
CN110858126B (zh) 数据存储设备及其操作方法和具有该设备的存储系统
WO2008067658A1 (en) System and method of operating memory devices of mixed type
JP5533963B2 (ja) 構成可能な入出力ポートを伴うメモリモジュール
TW201828303A (zh) 自記憶體讀取資料同時將寫入資料傳送至該記憶體之系統及方法
CN109857679A (zh) 存储器控制器、存储器系统以及存储器系统的操作方法
CN113326216B (zh) 存储器子系统控制器及相关方法和存储媒体
KR20220157487A (ko) 메모리 서브시스템 제조 모드
US20220222011A1 (en) Processor using host memory buffer and storage system including the processor
CN110389907B (zh) 电子装置
CN114741094A (zh) 一种固件更新方法、设备及数据系统
TW202046113A (zh) 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置
CN110720126B (zh) 传输数据掩码的方法、内存控制器、内存芯片和计算机系统
US9152348B2 (en) Data transmitting method, memory controller and data transmitting system
US10338843B2 (en) Methods for moving data internally and apparatuses using the same
TWI820951B (zh) 藉助於預定命令來進行記憶體裝置的資料存取控制的方法及設備
CN109491590A (zh) 存储器控制器、具有其的存储器系统及其操作方法
CN100517377C (zh) 多功能ic卡及其控制方法
CN111414314B (zh) 数据存储装置、其操作方法及其控制器
US20230133559A1 (en) Method and apparatus for performing data access control of memory device with aid of predetermined command
US20100318723A1 (en) Memory controller, nonvolatile memory device, and nonvolatile memory system
TW201926333A (zh) 記憶體系統及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111116

Termination date: 20130929