JP5533963B2 - 構成可能な入出力ポートを伴うメモリモジュール - Google Patents
構成可能な入出力ポートを伴うメモリモジュール Download PDFInfo
- Publication number
- JP5533963B2 JP5533963B2 JP2012192733A JP2012192733A JP5533963B2 JP 5533963 B2 JP5533963 B2 JP 5533963B2 JP 2012192733 A JP2012192733 A JP 2012192733A JP 2012192733 A JP2012192733 A JP 2012192733A JP 5533963 B2 JP5533963 B2 JP 5533963B2
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- controller
- input
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 claims description 17
- 238000005192 partition Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 4
- 230000006870 function Effects 0.000 claims 2
- 238000000638 solvent extraction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000002457 bidirectional effect Effects 0.000 description 8
- 230000006854 communication Effects 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000007175 bidirectional communication Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Bus Control (AREA)
- Memory System (AREA)
- Information Transfer Systems (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
- Transceivers (AREA)
- Programmable Controllers (AREA)
- Dram (AREA)
Description
本開示の具体的な実施形態を本願明細書にて図示および説明したが、当業者は、同じ目的が達成されると予測されるあらゆる機構が、示された特定の実施形態の代替物になり得るものと理解されよう。本実施形態の多数の適合例は、当業者には明らかである。したがって、本出願は、本実施形態のあらゆる適合例または変形例を対象とすることを意図するものである。以下の請求項およびその同等物によってのみ本実施形態が限定されることを明白に意図するものである。
Claims (10)
- 複数のデータ入出力ポートを含むメモリモジュールと、
前記メモリモジュールに並列に接続された複数のコントローラと、を含み、
前記メモリモジュールは、前記複数のコントローラのうちの、マスタコントローラとして機能する第1のコントローラからの第1のコマンドに応答して、前記メモリモジュールの前記複数のデータ入出力ポートのそれぞれを、入力ポート、出力ポートあるいは入出力ポートとして構成するように構成されており、
前記メモリモジュールは、前記複数のコントローラのうちの前記第1のコントローラからの第2のコマンドに応じて、各メモリパーティションが前記複数のコントローラのうちのコントローラのそれぞれ1つと対応するように前記メモリモジュールをメモリパーティションへと区切るように構成されており、
前記複数のコントローラの複数のデータ入出力ポートのそれぞれは、前記メモリモジュールのデータ入出力ポートのそれぞれ1つに対応するように、入力ポート、出力ポートあるいは入出力ポートとして構成可能である、
ことを特徴とする電子システム。 - 前記メモリモジュールは、アクセスコマンドが受信される前記複数のコントローラのうちのコントローラに構成信号を出力するように構成される、請求項1に記載の電子システム。
- 前記メモリモジュールは、前記メモリモジュールのメモリデバイスがプログラムされた及び読み取られた回数を前記メモリモジュールに格納するように構成される、請求項1に記載の電子システム。
- 前記メモリモジュールは、前記メモリモジュールに格納された構成データに従って入力および出力のうちの少なくとも1つとして、前記メモリモジュールの前記複数のデータ入出力ポートのそれぞれを構成するように構成される、請求項1に記載の電子システム。
- 前記構成データは、前記メモリモジュールの製造期間中に前記メモリモジュールにプログラムされる、請求項4に記載の電子システム。
- 入力として構成される前記メモリモジュールのデータ入出力ポートの数が、前記メモリモジュールのメモリデバイスがプログラムされた回数に比例し、及び、出力として構成される前記メモリモジュールのデータ入出力ポートの数が、前記メモリデバイスが読み取られた回数に比例するように、前記メモリモジュールのデータ入出力ポートを構成するように前記メモリモジュールが構成される、請求項1に記載の電子システム。
- メモリモジュールに並列に接続された複数のコントローラのうちの、マスタコントローラとして機能する第1のコントローラからの第1のコマンドを、前記メモリモジュールにおいて受信するステップ、
前記第1のコマンドに応答して、前記メモリモジュールの複数のデータ入出力ポートのそれぞれを、入力ポート、出力ポートあるいは入出力ポートとして構成するステップ、
前記第1のコントローラからの第2のコマンドを前記メモリモジュールにおいて受信するステップ、
前記第2のコマンドに応じて、各メモリパーティションが前記複数のコントローラのうちのそれぞれ1つと対応するように前記メモリモジュールをメモリパーティションへと区切るステップ、
前記メモリモジュールのデータ入出力ポートのそれぞれ1つに対応するように、前記複数のコントローラの複数のデータ入出力ポートのそれぞれを、入力ポート、出力ポートあるいは入出力ポートとして構成するステップ、
を含む、電子システムを操作する方法。 - アクセスコマンドが受信されるコントローラに前記メモリモジュールから構成データを通信することを含む、請求項7に記載の方法。
- 前記メモリモジュールの1つ以上のメモリデバイスがプログラムされた及び読み取られた回数を追跡するステップをさらに含む、請求項7に記載の方法。
- 入力として構成される前記メモリモジュールのデータ入出力ポートの数が書き込み動作の回数に比例し、及び、出力として構成される前記メモリモジュールのデータ入出力ポートの数が読み取り動作の回数に比例するように、前記メモリモジュールのデータ入出力ポートを構成するステップをさらに含む、
請求項7に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/115,047 | 2008-05-05 | ||
US12/115,047 US8171181B2 (en) | 2008-05-05 | 2008-05-05 | Memory module with configurable input/output ports |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011507716A Division JP5093401B2 (ja) | 2008-05-05 | 2009-05-05 | 構成可能な入出力ポートを伴うメモリモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013047952A JP2013047952A (ja) | 2013-03-07 |
JP5533963B2 true JP5533963B2 (ja) | 2014-06-25 |
Family
ID=41257864
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011507716A Active JP5093401B2 (ja) | 2008-05-05 | 2009-05-05 | 構成可能な入出力ポートを伴うメモリモジュール |
JP2012192733A Active JP5533963B2 (ja) | 2008-05-05 | 2012-09-03 | 構成可能な入出力ポートを伴うメモリモジュール |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011507716A Active JP5093401B2 (ja) | 2008-05-05 | 2009-05-05 | 構成可能な入出力ポートを伴うメモリモジュール |
Country Status (7)
Country | Link |
---|---|
US (2) | US8171181B2 (ja) |
EP (2) | EP2743928B1 (ja) |
JP (2) | JP5093401B2 (ja) |
KR (1) | KR101221265B1 (ja) |
CN (1) | CN102017002A (ja) |
TW (1) | TWI413128B (ja) |
WO (1) | WO2009137459A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7948821B2 (en) | 2008-12-15 | 2011-05-24 | Micron Technology, Inc. | Reduced signal interface memory device, system, and method |
US9152585B2 (en) * | 2009-02-12 | 2015-10-06 | Rambus Inc. | Memory interface with reduced read-write turnaround delay |
US8832354B2 (en) * | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8769213B2 (en) | 2009-08-24 | 2014-07-01 | Micron Technology, Inc. | Multi-port memory and operation |
US8429391B2 (en) | 2010-04-16 | 2013-04-23 | Micron Technology, Inc. | Boot partitions in memory devices and systems |
US8380940B2 (en) * | 2010-06-25 | 2013-02-19 | Qualcomm Incorporated | Multi-channel multi-port memory |
US9602101B2 (en) * | 2013-10-07 | 2017-03-21 | Microchip Technology Incorporated | Integrated device with auto configuration |
CN113868167A (zh) * | 2020-06-30 | 2021-12-31 | 华为技术有限公司 | 一种芯片模组及通信系统、端口分配方法 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2684793B2 (ja) * | 1989-10-24 | 1997-12-03 | 松下電器産業株式会社 | 情報処理装置 |
JPH05181609A (ja) * | 1992-01-06 | 1993-07-23 | Nec Corp | パーソナルコンピュータシステム |
US5644593A (en) * | 1994-09-02 | 1997-07-01 | Microcom Systems, Inc. | High performance communications interface |
US7024518B2 (en) | 1998-02-13 | 2006-04-04 | Intel Corporation | Dual-port buffer-to-memory interface |
JP3946873B2 (ja) * | 1998-06-19 | 2007-07-18 | 株式会社日立製作所 | ディスクアレイ制御装置 |
US6370605B1 (en) | 1999-03-04 | 2002-04-09 | Sun Microsystems, Inc. | Switch based scalable performance storage architecture |
JP2001067306A (ja) * | 1999-08-26 | 2001-03-16 | Matsushita Electric Ind Co Ltd | バスインターフェース装置およびデータ転送装置 |
JP2002229848A (ja) * | 2001-02-05 | 2002-08-16 | Hitachi Ltd | 共有メモリを備えたプロセッサシステム |
JP2002259327A (ja) * | 2001-02-28 | 2002-09-13 | Hitachi Ltd | バス制御回路 |
TW594486B (en) * | 2002-12-30 | 2004-06-21 | Icp Electronics Inc | The improvement to the 4-wire/3-wire NVRAM control instruction |
US7469311B1 (en) * | 2003-05-07 | 2008-12-23 | Nvidia Corporation | Asymmetrical bus |
JP2005025473A (ja) * | 2003-07-01 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 複合入出力装置 |
US8108564B2 (en) * | 2003-10-30 | 2012-01-31 | International Business Machines Corporation | System and method for a configurable interface controller |
US7158536B2 (en) * | 2004-01-28 | 2007-01-02 | Rambus Inc. | Adaptive-allocation of I/O bandwidth using a configurable interconnect topology |
US7406572B1 (en) * | 2004-03-26 | 2008-07-29 | Cypress Semiconductor Corp. | Universal memory circuit architecture supporting multiple memory interface options |
JP4928715B2 (ja) * | 2004-05-07 | 2012-05-09 | 株式会社リコー | シリアルデータ転送装置、画像出力装置、画像入力装置及び画像形成装置 |
US8046488B2 (en) | 2004-05-21 | 2011-10-25 | Intel Corporation | Dynamically modulating link width |
US7313712B2 (en) * | 2004-05-21 | 2007-12-25 | Intel Corporation | Link power saving state |
US8151030B2 (en) * | 2004-05-26 | 2012-04-03 | Ocz Technology Group, Inc. | Method of increasing DDR memory bandwidth in DDR SDRAM modules |
US7738398B2 (en) * | 2004-06-01 | 2010-06-15 | Quickturn Design Systems, Inc. | System and method for configuring communication systems |
US7506343B2 (en) * | 2004-08-19 | 2009-03-17 | International Business Machines Corporation | System and method for passing information from one device driver to another |
TWI260069B (en) * | 2004-08-24 | 2006-08-11 | Chipmos Technologies Inc | Memory module and method for manufacturing the same |
JP4594761B2 (ja) * | 2005-02-10 | 2010-12-08 | 株式会社東芝 | 情報処理装置およびその制御方法 |
US20060203559A1 (en) * | 2005-02-28 | 2006-09-14 | Peter Poechmueller | Memory device with customizable configuration |
CN101727429B (zh) * | 2005-04-21 | 2012-11-14 | 提琴存储器公司 | 一种互连系统 |
US7797664B2 (en) * | 2006-06-23 | 2010-09-14 | National Institute Of Advanced Industrial Science And Technology | System for configuring an integrated circuit and method thereof |
US20090187680A1 (en) * | 2008-01-21 | 2009-07-23 | Shih-Chieh Liao | Controller System With Programmable Bi-directional Terminals |
-
2008
- 2008-05-05 US US12/115,047 patent/US8171181B2/en active Active
-
2009
- 2009-05-05 EP EP14000755.0A patent/EP2743928B1/en active Active
- 2009-05-05 EP EP09743445.0A patent/EP2272066B1/en active Active
- 2009-05-05 JP JP2011507716A patent/JP5093401B2/ja active Active
- 2009-05-05 WO PCT/US2009/042813 patent/WO2009137459A2/en active Application Filing
- 2009-05-05 CN CN2009801160984A patent/CN102017002A/zh active Pending
- 2009-05-05 KR KR1020107027203A patent/KR101221265B1/ko active IP Right Grant
- 2009-05-05 TW TW098114842A patent/TWI413128B/zh not_active IP Right Cessation
-
2012
- 2012-04-12 US US13/445,083 patent/US8364856B2/en active Active
- 2012-09-03 JP JP2012192733A patent/JP5533963B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2009137459A2 (en) | 2009-11-12 |
EP2272066A2 (en) | 2011-01-12 |
JP2011520192A (ja) | 2011-07-14 |
US8171181B2 (en) | 2012-05-01 |
EP2743928B1 (en) | 2017-02-15 |
US20120198201A1 (en) | 2012-08-02 |
KR101221265B1 (ko) | 2013-01-11 |
EP2272066B1 (en) | 2014-06-18 |
EP2743928A1 (en) | 2014-06-18 |
US20090276545A1 (en) | 2009-11-05 |
US8364856B2 (en) | 2013-01-29 |
JP2013047952A (ja) | 2013-03-07 |
EP2272066A4 (en) | 2011-06-08 |
JP5093401B2 (ja) | 2012-12-12 |
CN102017002A (zh) | 2011-04-13 |
TW200949852A (en) | 2009-12-01 |
TWI413128B (zh) | 2013-10-21 |
WO2009137459A3 (en) | 2010-02-18 |
KR20110004895A (ko) | 2011-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5533963B2 (ja) | 構成可能な入出力ポートを伴うメモリモジュール | |
US20220334777A1 (en) | APPARATUSES AND METHODS FOR CONFIGURING I/Os OF MEMORY FOR HYBRID MEMORY MODULES | |
TWI453760B (zh) | 菊鍊串接架構識別技術 | |
KR100726361B1 (ko) | 메모리 장치들과의 통신을 위한 시스템 및 방법 | |
US20070165457A1 (en) | Nonvolatile memory system | |
CN112035381B (zh) | 一种存储系统及存储数据处理方法 | |
US10032494B2 (en) | Data processing systems and a plurality of memory modules | |
CN107870742B (zh) | 向存储装置提供旁路的电子装置、存储装置和计算系统 | |
CN110718246B (zh) | 存储器装置 | |
US9235343B2 (en) | State change in systems having devices coupled in a chained configuration | |
US8171233B2 (en) | Multi port semiconductor memory device with direct access function in shared structure of nonvolatile memory and multi processor system thereof | |
CN114579498B (zh) | 跨多个存储器管芯封装的电力管理 | |
US11436167B2 (en) | Interface components between a controller and memory devices | |
US20090249030A1 (en) | Multiprocessor System Having Direct Transfer Function for Program Status Information in Multilink Architecture | |
KR102645786B1 (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
TWI688864B (zh) | 儲存設備及儲存方法 | |
CN111694772A (zh) | 存储器控制器 | |
US20100318723A1 (en) | Memory controller, nonvolatile memory device, and nonvolatile memory system | |
US7702859B2 (en) | Detachable direct memory access arrangement | |
KR20240124648A (ko) | 메모리 모듈 및 그 동작 방법 | |
CN114063899A (zh) | 主从管理存储器存储 | |
CN112817517A (zh) | 数据存储装置、其操作方法及使用其的存储系统 | |
JP2008084181A (ja) | 半導体装置及び半導体システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140303 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5533963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |