CN113868167A - 一种芯片模组及通信系统、端口分配方法 - Google Patents

一种芯片模组及通信系统、端口分配方法 Download PDF

Info

Publication number
CN113868167A
CN113868167A CN202010792434.5A CN202010792434A CN113868167A CN 113868167 A CN113868167 A CN 113868167A CN 202010792434 A CN202010792434 A CN 202010792434A CN 113868167 A CN113868167 A CN 113868167A
Authority
CN
China
Prior art keywords
port
chip module
selection
ports
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010792434.5A
Other languages
English (en)
Inventor
李永耀
朱江
陈律
姚益民
栗炜
陈灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to PCT/CN2021/103791 priority Critical patent/WO2022002168A1/zh
Priority to IL299604A priority patent/IL299604A/en
Priority to KR1020237002356A priority patent/KR20230025899A/ko
Priority to JP2022581631A priority patent/JP2023532742A/ja
Priority to EP21833494.4A priority patent/EP4160429A4/en
Publication of CN113868167A publication Critical patent/CN113868167A/zh
Priority to US18/147,852 priority patent/US20230136006A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3036—Shared queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0004—Parallel ports, e.g. centronics

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Static Random-Access Memory (AREA)
  • Transceivers (AREA)
  • Memory System (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请提供了一种芯片模组及通信系统、端口分配方法。芯片模组具有多个第一端口，至少部分为或者全部第一端口为第一选择端口，每个第一选择端口可作为写入端口或读取端口。芯片模组还包括第一控制模块，所述第一控制模块根据所述芯片模组的收发需求，控制所述第一选择端口在读取端口和写入端口之间切换，并匹配所述芯片模组的收发需求。在上述技术方案中，通过设置第一选择端口可选择作为读取端口或写入端口，从而可根据芯片模组的工作状态进行切换，提高芯片模组的读写带宽。并且通过第一控制模块控制第一选择端口的工作状态，灵活调整芯片模组的读取端口和写入端口的个数。

Description

一种芯片模组及通信系统、端口分配方法
相关申请的交叉引用
本申请要求在2020年6月30日提交中国专利局、申请号为202010622485.3、申请名称为“一种芯片模组及通信系统、端口分配方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及到通信技术领域，尤其涉及到一种芯片模组及通信系统、端口分配方法。
背景技术
常见的计算机系统及通信系统中，CPU与内存之间通过并行总线方式进行快速读写，这种方式一方面需要占用CPU近一半的IO端口及相当大的印刷电路板布线面积，另一方面由于并行传输导致信号间串扰较大而限制了总线信号速率的提升，进而严重阻碍了印刷电路板与内存之间读写带宽的提高。
因此，串行高速信号传输用于内存读写也被提出作为一种新型的CPU–内存总线方式。SerDes(SERializer串行器/DESerializer解串器的简称)差分信号可以更好的抗击串扰的影响并大幅提高信号传输速率，但传统SerDes固定单向传输的方式及发送接收带宽对等的IO资源分配与内存读写方向随机分配的方式却并不匹配。
发明内容
本申请提供了一种芯片模组及通信系统、端口分配方法，提高了通信系统通信时端口的灵活性。
第一方面，提供了一种芯片模组，该芯片模组可用于通信系统，芯片模组用于读写数据的传输。芯片模组具有多个第一端口，多个第一端口中，每个第一选择端口可作为写入端口或读取端口。芯片模组还包括第一控制模块，所述第一控制模块根据所述芯片模组的收发需求，控制所述第一选择端口在读取端口和写入端口之间切换，并匹配所述芯片模组的收发需求。在上述技术方案中，第一选择端口可选择作为读取端口或写入端口，从而可根据芯片模组的工作状态进行切换，提高芯片模组的读写带宽。另外，通过第一控制模块控制第一选择端口的工作状态，灵活调整芯片模组的读取端口和写入端口的个数。
在一个可选的实施方案中，多个第一端口中，每个第一端口均为第一选择端口。可将端口全部切换成写入端口，或者全部切换成读取端口。
在一个可选的实施方案中，多个第一端口中，部分为固定的读取端口，部分为固定的写入端口，剩余的为第一选择端口。仅需切换少数的第一选择端口作为可调节的读取端口和写入端口比例的端口，方便切换。
在一个可选的实施方案中，所述第一控制模块还用于根据所述芯片模组的收发需求获取所需的写入端口和读取端口的比例作为目标比例；并确认当前所述芯片模组中写入端口和读取端口的当前比例；在当前比例与所述目标比例不同时，所述第一控制模块用于根据所述目标比例与所述当前比例的对比结果，控制所述第一选择端口切换为成读取端口或写入端口，直至所述芯片模组的读取端口和写入端口的比例与所述目标比例一致。实现了芯片模组收发需求与端口相对应的效果，提高了匹配的自由度。
在一个可选的方案中，所述第一控制模块还用于根据所述芯片模组的收发需求获取所需的写入端口和读取端口的个数以及位置；将所需的写入端口和读取端口的个数及位置与当前写入端口和读取端口的个数及位置进行对比，确定需要进行切换的第一选择端口。
在一个可选的实施方案中，所述第一控制模块还用于确定需要进行切换的第一选择端口，并根据所述芯片模组的收发需求，对确定的第一选择端口进行切换。根据芯片模组的收发需求调整对应的第一选择端口的收发状态。
在一个可选的实施方案中，所述第一控制模块还用于在所述当前比例小于所述目标比例时，控制至少部分作为读取端口的第一选择端口切换为写入端口；
在所述当前比例大于所述目标比例时，控制至少部分作为写入端口的第一选择端口切换为读取端口。实现写入端口和读取端口个数的调整。
在一个可选的实施方案中，每个第一选择端口包括：第一连接端口、第一接收电路、第一发送电路以及第一选择开关；其中，所述第一连接端口通过所述第一选择开关择一与所述第一接收电路或第一发送电路中的其中一个电路连接，另一电路与所述第一连接端口断开连接；在所述第一接收电路与所述第一连接端口连接时，所述第一选择端口作为所述写入端口；在所述第一发送电路与所述第一连接端口连接时，所述第一选择端口作为所述读取端口。在第一选择端口作为读取端口时，接收电路与第一连接端口完全断开；同理，在第一选择端口作为写入端口时，发送电路与第一连接端口完全断开。避免了闲置的电路对第一选择端口的影响，提高了芯片模组的工作效果。
在一个可选的实施方案中，所述第一控制模块还用于向与所述芯片模组配对的对端芯片模组发送切换指示消息，以及用于接收所述对端芯片模组反馈的用于指示切换完成的消息。实现两个芯片模组的信息交互。
在一个可选的实施方案中，所述第一选择开关为响应为ns级的切换开关。具有较高的响应。
在一个可选的实施方案中，第一选择开关为单刀双掷开关。实现第二选择端口在写入端口和读取端口之间的切换。
在一个可选的实施方案中，第一选择开关为金属氧化物半导体场效应管。
第二方面，提供了一种芯片模组，该芯片模组包括：多个第二端口及第二控制模块，所述多个第二端口中至少部分第二端口为第二选择端口；所述第二控制模块根据与所述芯片模组配对的对端芯片模组的收发需求，控制所述第二选择端口在读取端口和写入端口之间切换。在上述技术方案中，第二选择端口可选择作为读取端口或写入端口，从而可根据芯片模组的工作状态进行切换，提高芯片模组的读写带宽。
在一个可选的实施方案中，多个第二端口中，每个第二端口均为第二选择端口。可将端口全部切换成写入端口，或者全部切换成读取端口。
在一个可选的实施方案中，多个第二端口中，部分为固定的读取端口，部分为固定的写入端口，剩余的为第二选择端口。仅需切换少数的第二选择端口作为可调节的读取端口和写入端口比例的端口，方便切换。
在一个可选的实施方案中，所述第二控制模块用于，在接收所述对端芯片模组发送的切换指示消息后，控制对应的第二选择端口切换为读取端口或者写入端口；在切换完成之后，所述第二控制模块还用于向所述第一控制模块发送用于指示切换完成的消息。实现两个芯片模组的信息交换。
在一个可选的实施方案中，每个第二选择端口包括：第二连接端口、第二接收电路、第二发送电路以及第二选择开关；其中，所述第二连接端口通过所述第二选择开关择一与所述第二接收电路或第二发送电路中的其中一个电路连接，另一电路与所述第二连接端口断开连接；在所述第二接收电路与所述第二连接端口连接时，所述第二选择端口作为写入端口；在所述第二发送电路与所述第二连接端口连接时，所述第二选择端口作为读取端口。另外，在第二选择端口作为读取端口时，接收电路与第二连接端口完全断开；同理，在第二选择端口作为写入端口时，发送电路与第二连接端口完全断开。避免了闲置的电路对第二选择端口的影响，提高了芯片模组的工作效果。
在一个可选的实施方案中，所述第二选择开关为响应为ns级的切换开关。具有较高的响应。
在一个可选的实施方案中，第二选择开关为单刀双掷开关。实现第二选择端口在写入端口和读取端口之间的切换。
在一个可选的实施方案中，第二选择开关为金属氧化物半导体场效应管。
第三方面，提供了一种通信系统，该通信系统包括第一芯片模组和第二芯片模组，所述第一芯片模组为上述任一项所述的芯片模组；其中，所述第一芯片模组的第一端口和所述第二芯片模组的第二端口一一对应连接。在上述技术方案中，通过设置的第一选择端口可选择作为读取端口或写入端口，从而可根据第一芯片模组的工作状态进行切换，提高通信系统的读写带宽。另外，在选择端口作为读取端口时，接收电路与连接端口完全断开；同理，在第一选择端口作为写入端口时，发送电路与连接端口完全断开，避免了闲置的电路对选择端口的影响，提高了通信系统的工作效果。
在一个可选的实施方案中，所述第二芯片模组为上述任一项所述的芯片模组。提高通信系统的读写带宽。
第四方面，提供了一种通信系统，包括第一芯片模组和第二芯片模组，所述第二芯片模组为上述任一项所述的芯片模组；其中，所述第一芯片模组的第一端口和所述第二芯片模组的第二端口一一对应连接。在上述技术方案中，通过设置的第一选择端口可选择作为读取端口或写入端口，从而可根据第二芯片模组的工作状态进行切换，提高通信系统的读写带宽。另外，在选择端口作为读取端口时，接收电路与连接端口完全断开；同理，在第一选择端口作为写入端口时，发送电路与连接端口完全断开，避免了闲置的电路对选择端口的影响，提高了通信系统的工作效果。
第五方面，提供了一种端口分配方法，该分配方法包括以下步骤：获取芯片模组的收发需求；根据获取的芯片模组的收发需求，将所述芯片模组的第一选择端口在读取端口和写入端口之间切换。在上述技术方案中，第一选择端口可选择作为读取端口或写入端口，从而可根据芯片模组的工作状态进行切换，提高芯片模组的读写带宽。另外，通过第一控制模块控制第一选择端口的工作状态，灵活调整芯片模组的读取端口和写入端口的个数。
在一个可选的方案中，所述根据获取的芯片模组的收发需求，将所述第一选择端口在读取端口和写入端口之间切换具体为：
根据所述芯片模组的收发需求获取所需的写入端口和读取端口的比例作为目标比例；
确认当前所述芯片模组中写入端口和读取端口的当前比例；
在当前比例与所述目标比例不同时，根据所述目标比例与所述当前比例的对比结果，控制所述第一选择端口切换为成读取端口或写入端口，直至所述芯片模组的读取端口和写入端口的比例与所述目标比例一致。实现了芯片模组收发需求与端口相对应的效果，提高了匹配的自由度。
在一个可选的方案中，该方法还包括：确定需要进行切换的第一选择端口，并根据所述芯片模组的收发需求，对确定的第一选择端口进行切换。根据芯片模组的收发需求调整对应的第一选择端口的收发状态。
在一个可选的方案中，该方法还包括：向与所述芯片模组配对的对端芯片模组发送切换指示消息；接收所述对端芯片模组反馈的用于指示切换完成的消息。实现两个芯片模组的信息交互。
第六方面，提供了一种端口分配方法，该方法包括以下步骤：获取对端芯片模组的收发需求；根据所述对端芯片模组的收发需求，将芯片模组的第二选择端口在读取端口和写入端口之间切换。在上述技术方案中，第二选择端口可选择作为读取端口或写入端口，从而可根据芯片模组的工作状态进行切换，提高芯片模组的读写带宽。
在一个可选的方案中，所述根据所述对端芯片模组的收发需求，将芯片模组的第二选择端口在读取端口和写入端口之间切换具体为：在接收所述对端芯片模组发送的切换指示消息后，控制对应的第二选择端口切换为读取端口或者写入端口；在切换完成之后，向所述对端芯片模组发送用于指示切换完成的消息。实现了第二选择端口的切换，以及两个芯片模组之间的信息交互。
第七方面，提供了一种端口分配方法，该方法包括以下步骤：
获取第一芯片模组的收发需求；
根据所述第一芯片模组的收发需求，将所述第一芯片模组的第一选择端口切换为读取端口或写入端口；以及，
根据所述第一芯片模组的收发需求，将配对的第二芯片模组的第二选择端口切换为读取端口或写入端口。
在上述技术方案中，通过选择端口可选择作为读取端口或写入端口，从而可根据第一芯片模组的工作状态进行切换，提高通信系统的读写带宽。同时，通过选择端口的工作状态，灵活调整芯片模组的读取端口和写入端口的个数，提高了整个通信系统的灵活性。
在一个可选的方案中，所述根据所述第一芯片模组的收发需求，将第一选择端口切换为读取端口或写入端口，具体为：
根据所述第一芯片模组的收发需求获取所需的写入端口和读取端口的比例作为目标比例；
确认当前所述第一芯片模组中写入端口和读取端口的当前比例；
在当前比例与所述目标比例不同时，根据所述目标比例与所述当前比例的对比结果，控制所述第一选择端口切换为成读取端口或写入端口，直至所述第一芯片模组的读取端口和写入端口的比例与所述目标比例一致。实现了芯片模组收发需求与端口相对应的效果，提高了匹配的自由度。
在一个可选的方案中，该方法还包括：
所述第一芯片模组向所述第二芯片模组发送切换指示消息；
在所述第二芯片模组接收到所述第一芯片模组发送的切换指示消息后，控制对应的第二选择端口切换为读取端口或者写入端口；在切换完成之后，向所述第一芯片模组发送用于指示切换完成的消息；所述第一芯片模组接收所述第二芯片模组发送的用于指示切换完成的消息。实现了两个芯片模组的信息交互。
第八方面，本申请实施例提供一种信号处理模块，所述信号处理模块包括处理器，用于实现上述第五方面、第六方面或第七方面描述的方法。所述信号处理模块还可以包括存储器，用于存储指令和数据。所述存储器与所述处理器耦合，所述处理器执行所述存储器中存储的程序指令时，可以实现上述第四方面描述的方法。所述信号处理模块还可以包括通信接口，所述通信接口用于该装置与其它设备进行通信，示例性的，通信接口可以是收发器、电路、总线、模块或其它类型的通信接口，其它设备可以为网络设备或终端设备等。
在一个具体的可实现方案中，该信号处理模块包括：存储器，用于存储程序指令；处理器，用于调用存储器中存储的指令，使得所述装置执行本申请第五方面以及第五方面中任意一种可能的设计的方法、或者本申请第六方面以及第六方面中任意一种可能的设计的方法、或者本申请第七方面以及第七方面中任意一种可能的设计的方法。
第九方面，本申请实施例还提供一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行本申请第五方面以及第五方面中任意一种可能的设计的方法、或者本申请第六方面以及第六方面中任意一种可能的设计的方法、或者本申请第七方面以及第七方面中任意一种可能的设计的方法。
第十方面，本申请实施例中还提供一种计算机程序产品，包括指令，当其在计算机上运行时，使得计算机执行本申请第五方面以及第五方面中任意一种可能的设计的方法、或者本申请第六方面以及第六方面中任意一种可能的设计的方法、或者本申请第七方面以及第七方面中任意一种可能的设计的方法。
另外，第八方面至第十方面中任一种可能设计方式所带来的技术效果可参见方法部分中不同设计方式带来的效果，在此不再赘述。
第十一方面，提供了一种芯片模组，该芯片模组包括：多个第一端口以及第一控制模块；所述多个第一端口中至少部分第一端口为选择端口，所述选择端口能作为读取端口或作为写入端口工作；所述第一控制模块根据所述芯片模组的收发需求或根据接收到的切换指令，控制所述第一选择端口在读取端口和写入端口之间切换，并匹配所述芯片模组的收发需求。在上述技术方案中，第一选择端口可选择作为读取端口或写入端口，从而可根据芯片模组的工作状态进行切换，提高芯片模组的读写带宽。另外，通过第一控制模块控制第一选择端口的工作状态，灵活调整芯片模组的读取端口和写入端口的个数。
在一个可选的方案中，所述接收的切换指令来源于对端芯片模组。通过对端芯片模组控制该芯片模组进行端口切换。
在一个可选的方案中，所述第一控制模块用于，在接收所述对端芯片模组发送的切换指示消息后，控制对应的选择端口切换为读取端口或者写入端口；在切换完成之后，所述第一控制模块还用于向所述第一控制模块发送用于指示切换完成的消息。实现信息交互。
在一个可选的方案中，所述第一控制模块还用于根据所述芯片模组的收发需求获取所需的写入端口和读取端口的比例作为目标比例；并确认当前所述芯片模组中写入端口和读取端口的当前比例；在当前比例与所述目标比例不同时，所述第一控制模块用于根据所述目标比例与所述当前比例的对比结果，控制所述第一选择端口切换为成读取端口或写入端口，直至所述芯片模组的读取端口和写入端口的比例与所述目标比例一致。
在一个可选的方案中，每个第一选择端口包括：第一连接端口、第一接收电路、第一发送电路以及第一选择开关；其中，所述第一连接端口通过所述第一选择开关择一与所述第一接收电路或第一发送电路中的一个连接；在所述第一接收电路与所述第一连接端口连接时，所述第一选择端口作为所述写入端口；在所述第一发送电路与所述第一连接端口连接时，所述第一选择端口作为所述读取端口。
第十二方面，提供了一种移动终端，该移动终端包括上述任一项所述的芯片模组以及信号连接的对端的芯片模组。在上述技术方案中，通过设置的第一选择端口可选择作为读取端口或写入端口，从而可根据芯片模组的工作状态进行切换，提高通信系统的读写带宽。另外，在选择端口作为读取端口时，接收电路与连接端口完全断开；同理，在第一选择端口作为写入端口时，发送电路与连接端口完全断开，避免了闲置的电路对选择端口的影响，提高了通信系统的工作效果。
附图说明
图1为本申请实施例提供的第一芯片模组和第二芯片模组的通信框图；
图2为现有技术中的一种CPU-内存的通信示意图；
图3为本申请实施例提供的通信系统的结构框图；
图4为本申请实施例提供的第一芯片模组和第二芯片模组的选择端口的配合框图；
图5为本申请实施例提供的第一芯片模组的结构框图；
图6为本申请实施例提供的第二芯片模组的结构框图；
图7为本申请实施例提供的选择端口的一种切换流程示意图；
图8为本申请实施例提供的选择端口的另一种切换流程示意图；
图9为本申请实施例提供的选择端口的另一种切换流程示意图；
图10为本申请实施例提供的选择端口的另一种切换流程示意图；
图11为本申请实施例提供的另一种通信系统的结构框图；
图12为本申请实施例提供的信号处理模块的结构框图。
具体实施方式
下面将结合附图对本申请实施例作进一步描述。
本申请实施例提供的芯片模组应用于常见的计算机系统或通信系统中。如图1所示的两个芯片模组应的通信框图。为方面表述，将两个芯片模组分别命名为第一芯片模组和第二芯片模组，其中，第二芯片模组为第一芯片模组的对端芯片，第一芯片模组为第二芯片模组的对端芯片。第一芯片模组和第二芯片模组可为不同的器件，示例性的，第一芯片模组为中央处理器(CPU，central processing unit)，第二芯片模组为内存(memory)，CPU与内存之间通过并行总线(Parallel Bus)连接，并通过并行总线方式进行快速读写。这种方式一方面需要占用CPU近一半的IO(input and output，输入和输出)端口及相当大的布线面积，另一方面由于并行传输导致信号间串扰较大而限制了并行总线信号速率的提升，进而严重阻碍了CPU与内存之间读写带宽的提高。因此，串行高速信号传输用于内存读写也被提出作为一种新型的CPU–内存总线方式。
如图2所示的CPU-内存总线方式。CPU和内存之间采用SerDes(SERializer(串行器)/DESerializer(解串器)的简称)差分信号通信，SerDes差分信号可以更好的抗击串扰的影响并大幅提高信号传输速率，但传统SerDes差分信号固定单向传输的方式及发送接收带宽对等的IO端口资源分配与内存读写方向随机的行为却并不匹配。在采用n个Tx(T，Transmit，发射；x代表cross交叉的符号)端口和n个Rx(R，Receive，接收；x代表cross交叉的符号)端口时，当CPU和内存之间需要a个Tx端口和b个Rx端口时，已有的n个Tx端口和n个Rx端口无法匹配，其中a、b、n为正整数，且a和b与n为不相等的正整数。
因此，如何合理分配IO端口以适配内存读写的行为，成为提升CPU–内存读写带宽或其他类似总线带宽的主要研究方向。为此本申请实施例提供了一种新的通信系统以及端口分配方法。
本发明实施例提供的通信系统可以通过第一芯片模组(如CPU)判断未来一段时间内的发送及接收操作需求并与当前收发状态进行比对，根据比对结果标记需要改变状态的IO端口位置，然后通过预设的控制机制在一定时间内发起自身及对端第二芯片模组(如内存)指定IO端口的状态切换，以匹配下一时间段的业务数据收发实际需求，优化业务有效带宽。下面结合附图分别对系统中的第一芯片模组和第二芯片模组进行说明。
图3示出了系统的结构示意图，第一芯片模组100和第二芯片模组200分别具有多个IO端口，为方便区分，将第一芯片模组100上的IO端口命名为第一端口110，第二芯片模组200上的IO端口命名为第二端口210。
作为一个可选的方案，多个第一端口110按功能划分可分为固定端口112和选择端口。为与第二芯片模组200的端口区分，将第一芯片模组100的选择端口命名为第一选择端口111。固定端口112为仅可实现读取或者写入功能的端口，如固定端口112可划分为读取端口(可实现读取功能的端口)和写入端口(可实现写入功能的端口)。第一选择端口111为可在读取和写入功能之间切换的端口。第一选择端口111具有两种工作状态，一种工作状态是第一选择端口111作为写入端口，另一种工作状态是第一选择端口111作为读取端口。
作为一个可选的方案，多个第二端口210按功能划分也可分为固定端口212和选择端口。为与第一选择端口111区分，将第二芯片模组200的选择端口命名为第二选择端口211。固定端口212可划分为读取端口(可实现读取功能的端口)和写入端口(可实现写入功能的端口)。第二选择端口211为可在读取和写入功能之间切换的端口。第二选择端口211具有两种工作状态，一种工作状态是第二选择端口211作为写入端口，另一种工作状态是第二选择端口211作为读取端口。在具体设置时，多个第一端口110中可选用部分为固定的读取端口，部分为固定的写入端口，剩余的为第一选择端口111。
作为一个可选的方案，固定端口112和固定端口212相对应并通过并行总线300连接，第一选择端口111和第二选择端口211也相对应并通过并行总线300连接。
第一芯片模组100的读取端口、写入端口和第二芯片模组200的写入端口、读取端口配对设置，如并行总线300的同一业务通道连接的两个端口中，一个端口为读取端口，则另外一个端口为写入端口。示例性的，若一业务通道连接的第一端口110为读取端口时，则该业务通道连接的第二端口210为写入端口；若一业务通道连接的第一端口110为写入端口时，则该业务通道连接的第二端口210为读取端口。在具体设置时，多个第二端口210可选用部分为固定的读取端口，部分为固定的写入端口，剩余的为第二选择端口。
以图3所示的系统为例，第一芯片模组100的第一端口110的个数为N个，N个第一端口110包括K个第一选择端口111、L个读取端口，以及M个写入端口，其中，N、K、L、M均为大于1的正整数，且N＝K+L+M。第二芯片模组200的第二端口210的个数为N个，N个第二端口210包括K个第二选择端口211、L个写入端口、以及M个读取端口。上述第一芯片模组100的第一端口110的个数以及每个第一端口110的功能与第二芯片模组200的第二端口210的个数以及功能均匹配，以实现数据传输。
图3中业务通道的箭头方向，代表了数据传输的方向。M个写入端口和M个读取端口之间通过业务通道R Lane 0～R Lane M-1连接，并可将数据从第一芯片模组100传输到第二芯片模组200。L个读取端口和L个写入端口之间通过业务通道W Lane 0～W Lane L-1连接，并可将数据从第二芯片模组200传输到第一芯片模组100。K个第一选择端口111和K个第二选择端口之间通过业务通道Lane 0～LaneK-1连接，可实现数据在第一芯片模组100和第二芯片模组200之间的双向传输，具体的传输方向由第一选择端口111和第二选择端口的具体功能来实现。示例性的，若配对的第一选择端口111和第二选择端口211中，第一选择端口111为读取端口，则第二选择端口211为写入端口，数据可从第一芯片模组100传输到第二芯片模组200；若配对的第一选择端口111和第二选择端口211中，第一选择端口111为写入端口，则第二选择端口211为读取端口，数据可从第二芯片模组200传输到第一芯片模组100。
图4示出了第一芯片模组的第一选择端口111和第二芯片模组的第二选择端口211的配合示意图。第一选择端口111和第二选择端口211之间通过并行总线300的业务通道连接。图4中示出的业务通道为双向业务通道，双向业务通道可实现将数据从第一芯片模组100传输到第二芯片模组200，或者从第二芯片模组200传输到第一芯片模组100。
一并参考图5，图5示出了图4中的第一芯片模组中的第一选择端口。第一选择端口111包括：第一连接端口1111、第一接收电路1112、第一发送电路1113以及第一选择开关1114。第一连接端口1111作为第一选择端口111的外部端口，用于与并行总线中的业务通道连接。第一接收电路1112用于实现第一选择端口111的写入功能，在第一接收电路1112与第一连接端口1111连接时，第一选择端口111作为写入端口。第一发送电路1113用于实现第一选择端口111的读取功能，在第一发送电路1113与第一连接端口1111连接时，第一选择端口111作为读取端口。
第一连接端口1111通过第一选择开关1114与第一接收电路1112和第一发送电路1113连接，并可通过第一选择开关1114择一与第一接收电路1112或第一发送电路1113连接。上述择一指代的是选择第一接收电路1112和第一发送电路1113中的一个电路连接。如第一连接端口1111通过第一选择开关1114与第一接收电路1112连接，或者第一连接端口1111通过第一选择开关1114与第一发送电路1113连接。
在第一连接端口1111择一与第一接收电路1112或第一发送电路1113中的其中一个电路连接时，第一连接端口1111与另一个电路断开连接。示例性的，第一连接端口1111与第一接收电路1112连接时，第一发送电路1113与第一连接端口1111断开连接；第一接收电路1112处于工作状态，第一发送电路1113处于非工作状态；第一连接端口1111与第一发送电路1113连接时，第一接收电路1112与第一连接端口1111断开连接；第一发送电路1113处于工作状态，第一接收电路1112处于非工作状态。在采用上述方式时，处于工作状态的电路与非工作状态的电路通过第一选择开关1114完全隔离开，从而避免了非工作状态的电路形成大寄生电容及信号残留并影响工作的电路的发送或接收性能，进而提升了第一选择端口111的高速信号支持能力，可提升第一选择端口111所能支持的信号速率至25Gbp或更高。
在一个可选的实施方案中，第一选择开关1114可为一个低延时的快速开关，示例性的，第一选择开关1114可为ns级的切换开关。第一选择开关1114的响应时间介于1ns～100ns之间，如1ns、5ns、10ns、20ns、50ns、100ns等不同的响应时间。从而可通过第一选择开关1114在第一发送电路1113和第一接收电路1112间快速切换，且不会对第一选择端口111状态切换流程造成明显的延时影响。
第一选择开关1114实现在第一接收电路1112和第一发送电路1113之间切换时可采用不同方式的开关。如第一选择开关1114为单刀双掷开关，第一选择开关1114的动端与第一连接端口1111连接，两个不动端分别与第一发送电路1113和第一接收电路1112一一对应连接。示例性的，第一选择开关1114具体可为金属氧化物半导体场效应管或者其他可实现切换第一发送电路1113和第一接收电路1112的开关电路。
一并参考图6，图6示出了图4中的第二芯片模组的第二选择端口。第二选择端口211包括：第二连接端口2111、第二接收电路2112、第二发送电路2113以及第二选择开关2114。第二连接端口2111作为第二选择端口211的外部端口，用于与并行总线中的业务通道连接。第二接收电路2112用于实现第二选择端口211的写入功能，在第二接收电路2112与第二连接端口2111连接时，第二选择端口211作为写入端口。第二发送电路2113用于实现第二选择端口211的读取功能，在第二发送电路2113与第二连接端口2111连接时，第二选择端口211作为读取端口。
第二连接端口2111通过第二选择开关2114与第二接收电路2112和第二发送电路2113连接，并可通过第二选择开关2114择一与第二接收电路2112或第二发送电路2113连接。上述择一指代的是选择第二接收电路2112和第二发送电路2113中的一个电路连接。如第二连接端口2111通过第二选择开关2114与第二接收电路2112连接，或者第二连接端口2111通过第二选择开关2114与第二发送电路2112连接。
在第二连接端口2111择一与第二接收电路2112或第二发送电路2113中的其中一个电路连接时，第二连接端口2111与另一个电路断开连接。示例性的，第二连接端口2111与第二接收电路2112连接时，第二发送电路2113与第二连接端口2111断开连接；第二接收电路2112处于工作状态，第二发送电路2113处于非工作状态；第二连接端口2111与第二发送电路2113连接，第二接收电路2112与第二连接端口2111断开连接；第二发送电路2113处于工作状态，第二接收电路2112处于非工作状态。在采用上述方式时，处于工作状态的电路与非工作状态的电路通过第二选择开关2114完全隔离开，从而避免了非工作状态的电路形成大寄生电容及信号残留并影响工作的电路的发送或接收性能，进而提升了第二选择端口211的高速信号支持能力，可提升第二选择端口211所能支持的信号速率至25Gbp或更高。
在一个可选的实施方案中，第二选择开关2114可为一个低延时的快速开关，示例性的，第二选择开关2114可为ns级的切换开关。第二选择开关2114的响应时间介于1ns～100ns之间，如1ns、5ns、10ns、20ns、50ns、100ns等不同的响应时间。从而可通过第二选择开关2114在第二发送电路2113和第二接收电路2112间快速切换，且不会对第二选择端口211状态切换流程造成明显的延时影响。
第二选择开关2114实现在第二接收电路2112和第二发送电路2113之间切换时可采用不同方式的开关。如第二选择开关2114为单刀双掷开关，第二选择开关2114的动端与第二连接端口2111连接，两个不动端分别与第二发送电路2113和第二接收电路2112一一对应连接。示例性的，第二选择开关2114具体可为金属氧化物半导体场效应管或其他不同的可实现切换第一发送电路和第一接收电路的开关电路。
结合图4、图5及图6说明数据传输时第一选择端口111和第二选择端口211的不同工作状态。在需要数据从第一芯片模组100传输到第二芯片模组200时，第一选择端口111作为读取端口，第二选择端口211作为写入端口。其中，第一连接端口1111通过第一选择开关1114与第一发送电路1113连接，使得第一选择端口111作为读取端口；第二连接端口2111通过第二选择开关2114与第二接收电路2112连接，使得第二选择端口211作为写入端口。在需要数据从第二芯片模组200传输到第一芯片模组100时，第一选择端口111作为写入端口，第二选择端口211作为读取端口。第一连接端口1111通过第一选择开关1114与第一接收电路1112连接，使得第一选择端口111作为写入端口；第二连接端口2111通过第二选择开关2114与第二发送电路2113连接，使得第二选择端口211作为读取端口。
在切换上述的第一选择端口111和第二选择端口211时，可根据第一芯片模组的收发需求进行。在本申请实施例中，第一芯片模组还可用来判断未来一段时间内的发送及接收操作需求并与当前收发状态进行比对，并根据比对结果标记需要改变状态的IO端口位置，然后通过预设的控制机制在一定时间内发起自身及对端第二芯片模组(如内存)指定IO端口的状态切换，以匹配下一时间段的业务数据收发实际需求。其中，上述的第一芯片模组对于判断未来一段时间内的发送及接收操作需求具体可为第一芯片模组所在的通信系统的上层芯片或软件指示第一芯片模组收发端口不符合业务需求，并指出具体的调整策略。或者第一芯片模组自身根据当前传输信息的业务需求与端口分配的不匹配进行调整，示例的，当第一芯片模组发现数据接收已经在端口处排队，而用于发送数据的端口还有空余，则根据收发的数据对第一芯片模组的端口进行调整。
上述的预设的控制机制指代的是根据第一芯片模组的收发需求获取所需的写入端口和读取端口的个数以及位置；将所需的写入端口和读取端口的个数及位置与当前写入端口和读取端口的个数及位置进行对比，确定需要进行切换的第一选择端口。以第一芯片模组具有N个端口为例，N个端口分别为第0端口～第N端口。第一芯片模组的收发需求确定了写入端口和读取端口的个数分别为M个和L个，其中，M+L＝N；其中，第0端口～第M端口为读取端口，第M+1端口～第N端口为写入端口。而当前第一芯片的N个端口中，第0端口～第M-a端口为读取端口，第M-(a+1)端口～第N端口为写入端口。则在切换时，确定第M-(a+1)端口～第M端口需要由写入端口切换为读取端口。上述的N、M、L、a均为大于1的正整数。
在控制第一选择端口时，第一芯片模组还包括第一控制模块120，第一芯片模组通过第一控制模块120控制第一选择端口在写入端口和读取端口之间切换，以匹配第一芯片模组的收发需求。具体的，第一控制模块120可根据第一芯片模组的收发需求(上文示例的未来一段时间内的发送及接收操作需求)，控制第一选择开关将至少部分的第一选择端口切换为写入端口，或至少部分的第一选择端口切换为读取端口。
在具体切换时，需要将第一芯片模组当前的第一端口中的发送和接收的比例与第一芯片模组的收发需求进行对比，以针对性的进行调整。因此，本申请实施例提供的第一控制模块120还应用于根据第一芯片模组的收发需求获取所需的写入端口和读取端口的比例作为目标比例，目标比例即为写入端口的个数与读取端口的个数的比值。
第一控制模块120还用于确认当前第一芯片模组中写入端口和读取端口的当前比例，当前比例即为当前处于写入端口的个数与读取端口的个数的比例。其中，当前处于写入端口的个数为固定端口中的写入端口及作为写入端口的部分或全部的第一选择端口的个数的总和；当前处于读取端口的个数为固定端口中的读取端口及作为读取端口的部分或者全部的第一选择端口的个数的总和。
在第一控制模块120控制进行切换时，包含以下几种状态：
1)在当前比例与目标比例一致时，第一控制模块120不控制第一选择端口切换工作状态。第一选择开关不动作，每个第一选择端口仍保持已有的工作状态。
2)在当前比例与目标比例不同时，第一控制模块120用于根据目标比例与当前比例的对比结果，控制第一选择开关对第一选择端口进行切换，直至第一芯片模组的读取端口和写入端口的比例与目标比例一致。
具体可还可划分为两种：a、在当前比例小于目标比例时，控制至少部分作为读取端口的第一选择端口切换为写入端口，直至写入端口的个数与读取端口的个数的比例与目标比例相等。b、在当前比例大于目标比例时，控制至少部分作为写入端口的第一选择端口切换为读取端口，直至写入端口的个数与读取端口的个数的比例与目标比例相等。
在具体进行切换时，第一控制模块120用于根据第一芯片模组的收发需求获取所需的写入端口和读取端口的个数以及位置，将所需的写入端口和读取端口的个数及位置与当前写入端口和读取端口的个数及位置进行对比，确定需要进行切换的第一选择端口111。并根据第一芯片模组100的收发需求，对确定的第一选择端口111进行切换。以图3为例，在K个第一选择端口111排列时，根据第一芯片模组100的收发需求，确定哪些第一选择端口111需要进行切换，并确定需要切换的第一选择端口111的所在位置，如确定需要第K-1个第一选择端口111进行切换时，则确定第K-1个第一选择端口111的位置，并在确定位置后控制第一K-1个第一选择端口进行切换。
在第一芯片模组100进行切换时，对应的第二芯片模组200的第二选择端口211也进行对应的切换。在具体切换时，第二控制模块220根据第一芯片模组100的收发需求，控制第二选择端口211在读取端口和写入端口之间切换，以匹配第一芯片模组100的收发需求。
在第一芯片模组和第二芯片模组进行切换时，需要第一芯片模组和第二芯片模组进行信息交换。在一个可选的方案中，第一控制模块120还用于向与第二芯片模组200发送切换指示消息，以及用于接收第二芯片模组200反馈的用于指示切换完成的消息。在第二控制模块220接收第一芯片模组100发送的切换指示消息后，第二控制模块220还用于控制对应的第二选择端口211切换为读取端口或者写入端口；在切换完成之后，第二控制模块220还用于向所述第一控制模块发送用于指示切换完成的消息。实现了第一芯片模组100和第二芯片模组200之间的信息交互，保证配对的第一选择端口111和第二选择端口211可对应进行切换。
为方便理解本申请实施例提供的第一芯片模组的第一端口中写入端口和读取端口的切换，下面结合附图所示的流程图进行详细说明。在下文所示的方法流程中，主设备为第一芯片模组，从设备为第二芯片模组。
图7描述了一种可动态分配第一芯片模组的第一端口的方法流程。假设当前状态，主设备收发业务的第一端口的比例为a:b(则从设备收发端口比例为b:a)，即主设备的第一端口中有a*n个Rx端口(写入端口)及b*n个Tx端口(读取端口)。对于从设备来说，在主设备收发业务的第一端口的比例为a:b时，则从设备收发端口比例为b:a，即从设备的第二端口中有a*n个Tx端口及b*n个Rx端口。上述端口分配方法执行以下步骤：
步骤001：获取主设备的收发需求；
主设备通过业务需求规划提前预知未来一段时间内需要的接收带宽或者发送带宽，以获取所需的写入端口和读取端口的个数。上述的主设备对于判断未来一段时间内的发送及接收操作需求为主设备已有的功能，因此在此不再赘述。
步骤002：根据所述主设备的收发需求，将所述主设备的第一选择端口切换为读取端口或写入端口，直至匹配所述主设备的收发需求；
具体的，主设备判断后续一段时间内收发业务实际需求(目标比例)与当前状态(当前比例)是否一致。若一致，则不执行以下的操作。若不一致，则根据主设备的收发需求获取所需的写入端口和读取端口的比例作为目标比例。并对当前主设备的收发状态进行细节确认，确认当前主设备中写入端口和读取端口的当前比例a：b。以进一步对收发业务当前状态与实际需求，并调整业务通道目标比例为a’:b’，业务通道目标比例对应也为第一端口中的写入端口和读取端口的目标比例。
在当前比例与目标比例不同时，根据目标比例与当前比例的对比结果，控制第一选择端口切换为成读取端口或写入端口，直至主设备的读取端口和写入端口的比例与目标比例一致。如在两者比例不同时，对|a’-a|个第一选择端口进行标记并发起状态切换流程。同时对对端的从设备的SerDesIO(即第二选择端口)发起状态切换流程。
在进行切换前，确定需要进行切换的第一选择端口，并根据所述芯片模组的收发需求，对确定的第一选择端口进行切换。例如确定哪些第一选择端口继续保持当前状态，哪些第一选择端口需要切换状态。并在进行切换时仅对确定需要进行切换的第一选择端口进行状态切换。
在具体切换时，第一控制模块控制需要改变状态的第一选择端口中的第一选择开关进行切换，经过切换流程后，主设备完成自身第一端口状态切换并开始进入收发业务阶段。
在主设备的第一选择端口进行切换时，从设备也完成自身第二选择端口状态切换并开始进入收发业务阶段。其中，从设备的第二选择端口的切换与主设备的第一选择端口的切换相匹配。
在SeDesIO均完成切换，系统达到预期时间段内的有效带宽，即读写业务通道数比例为a’:b’。
以上描述中的主设备及从设备的端口切换可通过多种机制来确定，可以是提前配置确定哪个设备是主设备，哪个设备是从设备；也可以是对等的两个设备通过一定的协商机制，来确定在某一段的时间内，哪个设备是主设备，哪个设备是从设备。以上描述中切换流程可以是主设备主导仲裁，也可以是通过对等设备进行握手协商来共同完成。主设备可以始终监控未来一段时间内的实际业务需求并实时的对当前收发状态做出必要的调整。下面针对不同的方式进行详细说明。
图8示例出了一种具体的主设备和从设备通过带内管理进行端口切换的流程方法。以主设备的第一选择端口为读取端口，从设备的第二选择端口为写入端口为例进行说明。下文中的Tx端口也可称为发射机，Rx端口也可称为接收机。
假设当前状态某一个业务通道(例如某个差分链路)上，主设备发送数据，对端的从设备为接收数据。即主设备上的对应第一选择端口为Tx端口，对端从设备的对应的第二选择端口为Rx端口。
在主设备监控到收发状态切换需求并指定该业务通道需要切换为对端(第二选择端口)发送、自身(第一选择端口)接收的状态时，主设备检测到状态切换需求时，Tx端口停止发送业务数据包(停止数据发送)，转为向从设备发送请求切换对端的Rx端口为Tx端口的特殊码流S1。S1码流与当前系统定义的其他码流均不相同，有其特定的格式，可被从设备识别。在具体发送时，通过第一控制模块控制进行发送。此时，第一控制模块还用于向与主设备配对的从设备发送切换指示消息(S1码流)。
在发送完发送切换指示消息(S1码流)后，主设备的第一选择端口由Tx端口切换为Rx端口，并在完成后处于接收等待状态。上述切换，也是通过第一控制模块进行控制，即在第一控制模块控制第一选择开关发送S1码流后，第一控制模块控制第一选择开关控制切换第一选择端口的工作状态。
从设备的第二选择端口原本处于Rx端口状态，在收到主设备发来的S1码流后，即启动由Rx端口切换为Tx端口。从设备进行切换时，通过第二控制模块进行控制，第二控制模块在接收到从设备配对的主设备发送的切换指示消息后，控制第二选择端口在读取端口和写入端口之间切换。在图8所示的流程中，第二控制模块控制第二选择端口切换为读取端口。
从设备在切换完成后，开始发送用于CDR(clock data recovery，时钟恢复数据)锁定的特殊码流S2给主设备。S2码流与当前系统定义的其他码流均不相同，有其特定的格式，可被主设备识别，S2码流可作为用于指示切换完成的消息。发送S2码流也是通过第二控制模块发送的。第二控制模块在第二选择端口完成切换后，即向主设备发送S2码流。
主设备收到从设备发来的S2码流后，即开始CDR锁定直至完成。从设备发送完S2码流后经过一段时间T1(>＝0)后开始向主设备发送业务数据，此时该业务通道两端的第一选择端口和第二选择端口状态切换完成并开始业务通信。
应理解，图8所示的流程实例为实现IO端口状态切换的其中一种具体方式。主设备和从设备除了可以通过带内码流进行握手的方式外，还可以通过带外控制信号进行沟通确认。
图9示出了主设备和从设备通过带外控制信号进行沟通确认的流程图。与图8所示的流程不同在于，图9中所示的流程中，发送S1码流的设备不同。在图8中通过第一控制模块发送S1码流。但是在图9中，通过带外控制进行发送。此时，系统除了已包含的第一控制模块、第二控制模块外，还包括第三控制模块。第三控制模块作为外带控制模块，且分别与主设备的第一控制模块及从设备的第二控制模块连接。在使用时，第三控制模块用于在第一控制模块控制第一选择端口的第一选择开关进行切换时，向与主设备配对的从设备发送切换指示消息(S1码流)，即第一控制模块不再发送S1码流，而是通过第三控制模块发送S1码流。同样可实现主设备和从设备的切换。
在图8及图9中所示的流程中，第一选择端口和第二选择端口的切换状态几乎同步。但是在本申请实施例提供的系统中，第一选择端口和第二选择端口的切换状态也可不同步，即一端状态切换完成后通过带内或带外的方式告知对端后，另一端再开始状态切换。
图10示出了第一选择端口和第二选择端口的切换状态不同步的流程示意图。图10中主设备和从设备的初始状态与图9所示的流程图中的主设备和从设备的初始状态相同。主设备发送S1码流(第一切换指示消息)到从设备，从设备进行切换，将第二选择端口切换为发送端口。第二选择端口在切换后，发送S1码流(第二切换指示消息)到主设备，主设备在接收到S1码流后，控制第一选择端口切换为写入端口。从设备在发送S1码流后等待时间为T2，其中，T2(>＝0)为从设备请求主设备状态切换到发送CDR锁定码流之间的等待时间。等待T2时间后，从设备发送S2码流(用于指示切换完成的消息)，从设备发送完S2码流后经过一段时间T1(>＝0)后开始向主设备发送业务数据，此时该业务通道两端设备的第一选择端口和第二选择端口状态切换完成并开始业务通信。
对于图10所示的流程对应的系统，发送S1码流还可通过系统设置的带外控制(第三控制模块)发送，第三控制模块用于向第二控制模块发送第一切换指示消息，并在接收到第二控制模块反馈的第二切换指示消息后，向第一控制模块发送第二切换指示消息。而第一控制模块还用于在接收到所述第二切换指示消息后，控制所述第一选择端口的切换开关进行切换。
通过上述描述可看出，本申请实施例提供的系统通过可动态分配IO端口发送或接收资源，其主设备可以监控未来一段时间内的业务收发需求与当前状态进行比对，根据比对结果标记需要改变状态的IO端口位置，然后通过预设的控制机制在确定时间发起自身及对端从设备指定IO端口的状态切换，以匹配下一时间段的业务收发实际需求以达到有效带宽的最大化。以上过程中主设备可持续监控业务通道并根据需要反复发起切换流程，因此实现了IO端口的动态资源分配，更好的匹配了业务数据收发的随机性，同时提高了芯片IO端口的利用率，减少了PCB的设计复杂度。
另外，IO端口内通过一个低延时(几个ns量级)的快速开关在发送和接收电路间切换，使得电路工作在某一方向状态时，另一状态的电路因为开关断开而不会对当前工作电路造成寄生电容和信号stub的不良影响，进而大幅改善IO端口工作电路的发送或接收信号质量并提升所能支持的高速信号速率至25Gbps或更高，同时也不会对系统延时造成明显的不利影响。
结合上述图7、图8、图9及图10，本申请实施例提供了一种主设备的端口分配方法。该分配方法包括以下步骤：
步骤001：获取主设备的收发需求；
具体可参考图7、图8、图9及图10中的相关描述。
步骤002：根据获取的主设备的收发需求，将所述主设备的第一选择端口在读取端口和写入端口之间切换。
具体的，根据主设备的收发需求获取所需的写入端口和读取端口的比例作为目标比例；
确认当前主设备中写入端口和读取端口的当前比例；
在当前比例与目标比例不同时，根据目标比例与当前比例的对比结果，控制第一选择端口切换为成读取端口或写入端口，直至主设备的读取端口和写入端口的比例与目标比例一致。
在进行切换前，确定需要进行切换的第一选择端口，并根据主设备的收发需求，对确定的第一选择端口进行切换。根据主设备的收发需求调整对应的第一选择端口的收发状态。
在进行切换的过程中，向与主设备配对的从设备发送切换指示消息；接收从设备反馈的用于指示切换完成的消息。应理解，在发送切换指示消息时，可在切换前、切换后均可，在本申请实施例中并不作具体限定。
在上述技术方案中，第一选择端口可选择作为读取端口或写入端口，从而可根据主设备的工作状态进行切换，提高主设备的读写带宽。另外，通过第一控制模块控制第一选择端口的工作状态，灵活调整主设备的读取端口和写入端口的个数。
结合上述图7、图8、图9及图10，本申请实施例提供了一种从设备的端口分配方法。该分配方法包括以下步骤：
步骤001：获取主设备的收发需求；
具体可参考图7、图8、图9及图10中的相关描述。
步骤002：根据所述主设备的收发需求，将从设备的第二选择端口在读取端口和写入端口之间切换。
具体为：在接收所述主设备发送的切换指示消息后，控制对应的第二选择端口切换为读取端口或者写入端口；在切换完成之后，向所述主设备发送用于指示切换完成的消息。具体切换及信息交互可参考图7、图8、图9及图10中的相关描述。
图11示出了本申请实施例提供的另一种通信系统，图11所示的第一芯片模组100和第二芯片模组200与图3所示的第一芯片模组100和第二芯片模组200的区别在于第一选择端口的个数。在图11中，多个第一端口110中，每个第一端口110均为第一选择端口。可将端口全部切换成写入端口，或者全部切换成读取端口。同理，多个第二端口210中，每个第二端口210均为第二选择端口。可将端口全部切换成写入端口，或者全部切换成读取端口。在切换时，发送和接收可以进行任意比例的匹配。图11所示的系统的端口切换方式可以参考上述图2中所示的系统的端口的切换方式。在此不再赘述。
通过上述描述可看出，本申请实施例提供的通信系统的端口的设置方式，既可以采用多个第一端口110中，至少部分为或者全部第一端口110为第一选择端口，同时，对应的多个第二端口210中，至少部分为或者全部第二端口210为第二选择端口的方式来布置第一芯片模组100和第二芯片模组200上的端口。在需要实现读取和写入可任意比例匹配时，可采用图11所示的系统。在考虑到以上实现方式对IO端口的设计复杂度及功率较高，根据实际应用场景的业务情况，也可以采取如图2所示的方案。通过单向业务通道承担固有的数据发送业务或接收业务并可根据实际应用场景确定L或M的数值，其他可切换状态业务通道则用于动态调配以达成更大有效带宽。从而可针对不同应用场景进行不同IO端口类型适配，既可以是所有端口支持状态切换用于适配全业务通道读写随机场景，也可以是结合实际情况IO端口双向与单向混合以降低一定设计复杂度并节约功耗。
作为一个可变形的示例，通信系统还可仅包括上述的第一芯片模组，第二芯片模组采用其他的可实现方式，或者通信系统还可仅包含上述的第二芯片模组，第一芯片模组采用其他可实现方式，只需要可满足通信系统中的读写业务通道可灵活调整即可。
本申请还提供了一种芯片模组，该芯片模组包括：多个第一端口以及第一控制模块；所述多个第一端口中至少部分第一端口为选择端口，所述选择端口能作为读取端口或作为写入端口工作；所述第一控制模块根据所述芯片模组的收发需求或根据接收到的切换指令，控制所述第一选择端口在读取端口和写入端口之间切换，并匹配所述芯片模组的收发需求。该芯片模组的第一端口及第一选择端口可参考上述的第一芯片模组中的第一端口及第一选择端口，在此不再赘述。
在芯片模组控制端口进行切换时，接收的切换指令来源于对端芯片模组。或者根据芯片模组自身的收发需求进行调整。在进行切换时，所述第一控制模块用于在接收所述对端芯片模组发送的切换指示消息后，控制对应的选择端口切换为读取端口或者写入端口；在切换完成之后，所述第一控制模块还用于向所述第一控制模块发送用于指示切换完成的消息。该第一控制模块的功能可参考上述第一芯片模组中的第一控制模块的具体功能，在此不再赘述。
在具体进行切换时，所述第一控制模块还用于根据所述芯片模组的收发需求获取所需的写入端口和读取端口的比例作为目标比例；并确认当前所述芯片模组中写入端口和读取端口的当前比例；在当前比例与所述目标比例不同时，所述第一控制模块用于根据所述目标比例与所述当前比例的对比结果，控制所述第一选择端口切换为成读取端口或写入端口，直至所述芯片模组的读取端口和写入端口的比例与所述目标比例一致。具体可参考上述的第一芯片模组的第一控制模块具体控制端口切换的过程，在此不再赘述。
上述的第一选择端口为可切换状态的端口，其中每个第一选择端口包括：第一连接端口、第一接收电路、第一发送电路以及第一选择开关；其中，所述第一连接端口通过所述第一选择开关择一与所述第一接收电路或第一发送电路中的一个连接；在所述第一接收电路与所述第一连接端口连接时，所述第一选择端口作为所述写入端口；在所述第一发送电路与所述第一连接端口连接时，所述第一选择端口作为所述读取端口。具体可参考第一芯片模组的第一选择端口，在此不再赘述。
本申请实施例还提供了一种移动终端，该移动终端包括上述任一项所述的芯片模组以及信号连接的对端芯片模组。通过设置的第一选择端口可选择作为读取端口或写入端口，从而可根据芯片模组的工作状态进行切换，提高通信系统的读写带宽。另外，在选择端口作为读取端口时，接收电路与连接端口完全断开；同理，在第一选择端口作为写入端口时，发送电路与连接端口完全断开，避免了闲置的电路对选择端口的影响，提高了通信系统的工作效果。
如图12所示，本申请实施例还提供了信号处理模块1000用于实现上述方法的功能。该信号处理模块1000可以是通信设备，也可以是通信设备中的装置。信号处理模块1000包括至少一个处理器1001，用于实现上述方法中装置的功能。示例地，处理器1001可以用于根据获取的第一芯片模组的收发需求控制通信接口1003(第一选择端口)进行状态切换，具体参见方法中的详细描述，此处不再说明。
在一些实施例中，该信号处理模块1000还可以包括至少一个存储器1002，用于存储程序指令和/或数据。存储器1002和处理器1001耦合。本申请实施例中的耦合是装置、单元或模块之间的间隔耦合或通信连接，可以是电性，机械或其它的形式，用于装置、单元或模块之间的信息交互。作为另一种实现，存储器1002还可以位于信号处理模块1000之外。处理器1001可以和存储器1002协同操作。处理器1001可能执行存储器1002中存储的程序指令。所述至少一个存储器中的至少一个可以包括于处理器中。
在一些实施例中，信号处理模块1000包括通信接口1003，用于通过传输介质和其它设备进行通信，从而用于信号处理模块1000中的装置可以和其它设备进行通信。示例性地，通信接口1003可以是收发器、电路、总线、模块或其它类型的通信接口，该其它设备可以是网络设备或其它终端设备等。处理器1001利用通信接口1003收发数据，并用于实现上述实施例中的方法。示例性的，通信接口1003可以用于传递信号。
本申请实施例中不限定上述通信接口1003、处理器1001以及存储器1002之间的连接介质。例如，本申请实施例在图12中以存储器1002、处理器1001以及通信接口1003之间可以通过总线连接，所述总线可以分为地址总线、数据总线、控制总线等。
在本申请实施例中，处理器可以是通用处理器、数字信号处理器、专用集成电路、现场可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
在本申请实施例中，存储器可以是非易失性存储器，比如硬盘(hard disk drive，HDD)或固态硬盘(solid-state drive，SSD)等，还可以是易失性存储器(volatilememory)，例如随机存取存储器(random-access memory，RAM)。存储器是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。本申请实施例中的存储器还可以是电路或者其它任意能够实现存储功能的装置，用于存储程序指令和/或数据。
本申请实施例提供的方法中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、网络设备、用户设备或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，简称DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机可以存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如，数字视频光盘(digital video disc，简称DVD))、或者半导体介质(例如，SSD)等。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (28)

1.一种芯片模组，其特征在于，包括：多个第一端口以及第一控制模块；
所述多个第一端口中至少部分第一端口为第一选择端口，所述第一选择端口能作为读取端口或作为写入端口工作；
所述第一控制模块根据所述芯片模组的收发需求，控制所述第一选择端口在读取端口和写入端口之间切换，并匹配所述芯片模组的收发需求。
2.如权利要求1所述的芯片模组，其特征在于，所述第一控制模块还用于根据所述芯片模组的收发需求获取所需的写入端口和读取端口的比例作为目标比例；并确认当前所述芯片模组中写入端口和读取端口的当前比例；
在当前比例与所述目标比例不同时，所述第一控制模块用于根据所述目标比例与所述当前比例的对比结果，控制所述第一选择端口切换为成读取端口或写入端口，直至所述芯片模组的读取端口和写入端口的比例与所述目标比例一致。
3.如权利要求2所述的芯片模组，其特征在于，所述第一控制模块还用于根据所述芯片模组的收发需求获取所需的写入端口和读取端口的个数以及位置；将所需的写入端口和读取端口的个数及位置与当前写入端口和读取端口的个数及位置进行对比，确定需要进行切换的第一选择端口。
4.如权利要求3所述的芯片模组，其特征在于，所述第一控制模块还用于确定需要进行切换的第一选择端口，并根据所述芯片模组的收发需求，对确定的第一选择端口进行切换。
5.如权利要求4所述的芯片模组，其特征在于，所述第一控制模块用于在所述当前比例小于所述目标比例时，控制至少部分作为读取端口的第一选择端口切换为写入端口；
在所述当前比例大于所述目标比例时，控制至少部分作为写入端口的第一选择端口切换为读取端口。
6.如权利要求1～5任一项所述的芯片模组，其特征在于，每个第一选择端口包括：第一连接端口、第一接收电路、第一发送电路以及第一选择开关；其中，所述第一连接端口通过所述第一选择开关择一与所述第一接收电路或第一发送电路中的一个连接；
在所述第一接收电路与所述第一连接端口连接时，所述第一选择端口作为所述写入端口；
在所述第一发送电路与所述第一连接端口连接时，所述第一选择端口作为所述读取端口。
7.如权利要求1～6任一项所述的芯片模组，其特征在于，所述第一控制模块还用于向与所述芯片模组配对的对端芯片模组发送切换指示消息，以及用于接收所述对端芯片模组反馈的用于指示切换完成的消息。
8.一种芯片模组，其特征在于，包括：多个第二端口及第二控制模块，
所述多个第二端口中至少部分第二端口为第二选择端口；
所述第二控制模块根据与所述芯片模组配对的对端芯片模组的收发需求，控制所述第二选择端口在读取端口和写入端口之间切换。
9.如权利要求8所述的芯片模组，其特征在于，所述第二控制模块用于，在接收所述对端芯片模组发送的切换指示消息后，控制对应的第二选择端口切换为读取端口或者写入端口；
在切换完成之后，所述第二控制模块还用于向所述第一控制模块发送用于指示切换完成的消息。
10.如权利要求8或9所述的芯片模组，其特征在于，每个第二选择端口包括：第二连接端口、第二接收电路、第二发送电路以及第二选择开关；其中，所述第二连接端口通过所述第二选择开关择一与所述第二接收电路或第二发送电路中的一个电路连接；
在所述第二接收电路与所述第二连接端口连接时，所述第二选择端口作为写入端口；
在所述第二发送电路与所述第二连接端口连接时，所述第二选择端口作为读取端口。
11.一种通信系统，其特征在于，包括第一芯片模组和第二芯片模组，所述第一芯片模组为如权利要求1～7任一项所述的芯片模组；其中，
所述第一芯片模组的第一端口和所述第二芯片模组的第二端口一一对应连接。
12.如权利要求11所述的通信系统，其特征在于，所述第二芯片模组为如权利要求7～9任一项所述的芯片模组。
13.一种通信系统，其特征在于，包括第一芯片模组和第二芯片模组，所述第二芯片模组为权利要求8～10任一项所述的芯片模组；其中，
所述第一芯片模组的第一端口和所述第二芯片模组的第二端口一一对应连接。
14.一种端口分配方法，其特征在于，包括以下步骤：
获取芯片模组的收发需求；
根据获取的芯片模组的收发需求，将所述芯片模组的第一选择端口在读取端口和写入端口之间切换。
15.如权利要求14所述的端口分配方法，其特征在于，所述根据获取的芯片模组的收发需求，将所述第一选择端口在读取端口和写入端口之间切换具体为：
根据所述芯片模组的收发需求获取所需的写入端口和读取端口的比例作为目标比例；
确认当前所述芯片模组中写入端口和读取端口的当前比例；
在当前比例与所述目标比例不同时，根据所述目标比例与所述当前比例的对比结果，控制所述第一选择端口切换为成读取端口或写入端口，直至所述芯片模组的读取端口和写入端口的比例与所述目标比例一致。
16.如权利要求15所述的端口分配方法，其特征在于，该方法还包括：
确定需要进行切换的第一选择端口，并根据所述芯片模组的收发需求，对确定的第一选择端口进行切换。
17.如权利要求16所述的端口分配方法，其特征在于，该方法还包括：
向与所述芯片模组配对的对端芯片模组发送切换指示消息；
接收所述对端芯片模组反馈的用于指示切换完成的消息。
18.一种端口分配方法，其特征在于，该方法包括：
获取对端芯片模组的收发需求；
根据所述对端芯片模组的收发需求，将芯片模组的第二选择端口在读取端口和写入端口之间切换。
19.如权利要求18所述的端口分配方法，其特征在于，所述根据所述对端芯片模组的收发需求，将芯片模组的第二选择端口在读取端口和写入端口之间切换具体为：
在接收所述对端芯片模组发送的切换指示消息后，控制对应的第二选择端口切换为读取端口或者写入端口；
在切换完成之后，向所述对端芯片模组发送用于指示切换完成的消息。
20.一种端口分配方法，其特征在于，包括以下步骤：
获取第一芯片模组的收发需求；
根据所述第一芯片模组的收发需求，将所述第一芯片模组的第一选择端口切换为读取端口或写入端口；以及
根据所述第一芯片模组的收发需求，将配对的第二芯片模组的第二选择端口切换为读取端口或写入端口。
21.如权利要求20所述的端口分配方法，其特征在于，所述根据所述第一芯片模组的收发需求，将第一选择端口切换为读取端口或写入端口，具体为：
根据所述第一芯片模组的收发需求获取所需的写入端口和读取端口的比例作为目标比例；
确认当前所述第一芯片模组中写入端口和读取端口的当前比例；
在当前比例与所述目标比例不同时，根据所述目标比例与所述当前比例的对比结果，控制所述第一选择端口切换为成读取端口或写入端口，直至所述第一芯片模组的读取端口和写入端口的比例与所述目标比例一致。
22.如权利要求21所述的端口分配方法，其特征在于，还包括：
所述第一芯片模组向所述第二芯片模组发送切换指示消息；
在所述第二芯片模组接收到所述第一芯片模组发送的切换指示消息后，控制对应的第二选择端口切换为读取端口或者写入端口；在切换完成之后，向所述第一芯片模组发送用于指示切换完成的消息；
所述第一芯片模组接收所述第二芯片模组发送的用于指示切换完成的消息。
23.一种芯片模组，其特征在于，包括：多个第一端口以及第一控制模块；
所述多个第一端口中至少部分第一端口为选择端口，所述选择端口能作为读取端口或作为写入端口工作；
所述第一控制模块根据所述芯片模组的收发需求或根据接收到的切换指令，控制所述第一选择端口在读取端口和写入端口之间切换，并匹配所述芯片模组的收发需求。
24.如权利要求23所述的芯片模组，其特征在于，所述接收的切换指令来源于对端芯片模组。
25.如权利要求24所述的芯片模组，其特征在于，所述第一控制模块用于，在接收所述对端芯片模组发送的切换指示消息后，控制对应的选择端口切换为读取端口或者写入端口；
在切换完成之后，所述第一控制模块还用于向所述第一控制模块发送用于指示切换完成的消息。
26.如权利要求23所述的芯片模组，其特征在于，所述第一控制模块还用于根据所述芯片模组的收发需求获取所需的写入端口和读取端口的比例作为目标比例；并确认当前所述芯片模组中写入端口和读取端口的当前比例；
在当前比例与所述目标比例不同时，所述第一控制模块用于根据所述目标比例与所述当前比例的对比结果，控制所述第一选择端口切换为成读取端口或写入端口，直至所述芯片模组的读取端口和写入端口的比例与所述目标比例一致。
27.如权利要求22～26任一项所述的芯片模组，其特征在于，每个第一选择端口包括：第一连接端口、第一接收电路、第一发送电路以及第一选择开关；其中，所述第一连接端口通过所述第一选择开关择一与所述第一接收电路或第一发送电路中的一个连接；
在所述第一接收电路与所述第一连接端口连接时，所述第一选择端口作为所述写入端口；
在所述第一发送电路与所述第一连接端口连接时，所述第一选择端口作为所述读取端口。
28.一种移动终端，其特征在于，包括如权利要求23～27任一项所述的芯片模组以及信号连接的对端芯片模组。
CN202010792434.5A 2020-06-30 2020-08-09 一种芯片模组及通信系统、端口分配方法 Pending CN113868167A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
PCT/CN2021/103791 WO2022002168A1 (zh) 2020-06-30 2021-06-30 一种芯片模组及通信系统、端口分配方法
IL299604A IL299604A (en) 2020-06-30 2021-06-30 A chip, a communication system, and a method for allocating a port
KR1020237002356A KR20230025899A (ko) 2020-06-30 2021-06-30 칩 모듈, 통신 시스템, 및 포트 할당 방법
JP2022581631A JP2023532742A (ja) 2020-06-30 2021-06-30 チップモジュール、通信システム、およびポート割り振り方法
EP21833494.4A EP4160429A4 (en) 2020-06-30 2021-06-30 CHIP MODULE AND COMMUNICATION SYSTEM, AND PORT ALLOCATION METHOD
US18/147,852 US20230136006A1 (en) 2020-06-30 2022-12-29 Chip module, communication system, and port allocation method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010622485 2020-06-30
CN2020106224853 2020-06-30

Publications (1)

Publication Number Publication Date
CN113868167A true CN113868167A (zh) 2021-12-31

Family

ID=78982060

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010792434.5A Pending CN113868167A (zh) 2020-06-30 2020-08-09 一种芯片模组及通信系统、端口分配方法
CN202110734849.1A Pending CN113868168A (zh) 2020-06-30 2021-06-30 一种芯片模组及通信系统、端口分配方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110734849.1A Pending CN113868168A (zh) 2020-06-30 2021-06-30 一种芯片模组及通信系统、端口分配方法

Country Status (7)

Country Link
US (1) US20230136006A1 (zh)
EP (1) EP4160429A4 (zh)
JP (1) JP2023532742A (zh)
KR (1) KR20230025899A (zh)
CN (2) CN113868167A (zh)
IL (1) IL299604A (zh)
WO (1) WO2022002168A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115225113A (zh) * 2022-07-13 2022-10-21 佛山市星曼信息科技有限公司 通信端口匹配方法、装置、通信模块及存储介质
CN115878526B (zh) * 2023-01-04 2023-06-09 杭州康吉森自动化科技有限公司 一种io模块多适配器控制方法和多通道io模组

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070130374A1 (en) * 2005-11-15 2007-06-07 Intel Corporation Multiported memory with configurable ports
US20090276545A1 (en) * 2008-05-05 2009-11-05 Lee Terry R Memory module with configurable input/output ports

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005024915A (ja) * 2003-07-02 2005-01-27 Seiko Epson Corp 半導体集積回路
US7158536B2 (en) * 2004-01-28 2007-01-02 Rambus Inc. Adaptive-allocation of I/O bandwidth using a configurable interconnect topology
US9152585B2 (en) * 2009-02-12 2015-10-06 Rambus Inc. Memory interface with reduced read-write turnaround delay
US9075930B2 (en) * 2012-11-09 2015-07-07 Xilinx, Inc. Configurable embedded memory system
CN106776428B (zh) * 2016-12-06 2020-05-08 广州视源电子科技股份有限公司 终端设备、读写设备、数据传输系统和硬件初始化方法
CN108363581B (zh) * 2018-04-24 2023-12-01 天浪创新科技（深圳）有限公司 集成电路芯片的数据写入方法、系统、装置、设备及介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070130374A1 (en) * 2005-11-15 2007-06-07 Intel Corporation Multiported memory with configurable ports
US20090276545A1 (en) * 2008-05-05 2009-11-05 Lee Terry R Memory module with configurable input/output ports
CN102017002A (zh) * 2008-05-05 2011-04-13 美光科技公司 具有可配置输入/输出端口的存储器模块

Also Published As

Publication number Publication date
EP4160429A4 (en) 2023-11-15
IL299604A (en) 2023-03-01
US20230136006A1 (en) 2023-05-04
WO2022002168A1 (zh) 2022-01-06
CN113868168A (zh) 2021-12-31
JP2023532742A (ja) 2023-07-31
EP4160429A1 (en) 2023-04-05
KR20230025899A (ko) 2023-02-23

Similar Documents

Publication Publication Date Title
US20230136006A1 (en) Chip module, communication system, and port allocation method
US8601145B2 (en) Inter-processor communication link with manageability port
RU2101865C1 (ru) Мультиплексная синхронная/асинхронная шина данных
US4817082A (en) Crosspoint switching system using control rings with fast token circulation
US20100188980A1 (en) Explicit Flow Control in a Gigabit/10 Gigabit Ethernet System
US8155136B2 (en) Single network interface circuit with multiple-ports and method thereof
HUT59782A (en) Wireless domestic telecommunication system for transmitting sounds and data
EP3779711A1 (en) Method for configuring balance time, chips and communication system
JPH0611134B2 (ja) ロ−カル・エリア・ネツトワ−ク
CN103814367A (zh) 具有通过用于串行芯片间数据传输的物理传输路径的逻辑多通道通信的通信装置
JP2004531933A (ja) 通信システム
CN115035866A (zh) 分区背光控制模块及其控制方法、显示装置和电子设备
WO2022198582A1 (zh) 数据处理方法及装置
CN105264789A (zh) 回传设备和回传设备控制方法
WO2019205045A1 (zh) 信号切换方法及终端
EP3618317A1 (en) Message sending method and message receiving method and apparatus
US6335940B1 (en) Digital data exchange device
WO2014198156A1 (zh) 一种共享光模块的方法、装置和系统
CN112994708B (zh) 通信装置
TWI364940B (en) Wireless transmission system and a method thereof
KR20040028776A (ko) 버스 적응 방법 및 버스
CN220087303U (zh) 一种主通信设备、从通信设备及通信系统
TW201813325A (zh) 無線通訊方法及其系統
CN116185922A (zh) 一种数据传输方法、控制设备及计算设备
KR100390579B1 (ko) 상위 보드 및 하위 보드간 멀티 통신 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination