KR20040028776A - 버스 적응 방법 및 버스 - Google Patents

Abstract

여러 개의 기능 유닛들(311,312,31n) 및 하나의 버스 구조를 포함하는 시스템에서 데이터 소통에 버스를 적응시키는 방법이 제공되어 있다. 상기 기능 유닛들은 주로 데이터를 서로 전달하는 유닛들이 하나의 동일 세트에 속하며 동일한 분리된 서브-버스(321;322)와 접속되도록 적어도 2개의 세트들로 나뉘어져 있다. 상기 서브-버스들은 스위치(SW)에 의해, 단지 데이터가 서로 다른 세트들 간에 전달되어야 할 때에만 사용되는 보다 넓은 폭을 갖는 버스와 통합될 수 있다. 각각의 서브-버스의 공급 전압은 조정가능하며 보다 낮게 설정될 경우 상기 버스상에는 소통량이 보다 적어진다. 병렬 전달 동작으로, 버스 구조의 클럭 주파수를 증가시키지 않고서도 버스 구조의 전달 능력이 증가될 수 있다. 더군다나, 버스가 필요한 전달 능력을 유지할 정도로 버스 회로들의 공급 전압을 강하시킴으로써 에너지 소비가 절감될 수 있다.

Description

버스 적응 방법 및 버스{Method for adapting a bus and a bus}

소프트웨어로 구현되는 많은 동작들을 수행하는 시스템 및 장치는 각각의 필요한 동작 형태에 대하여, 하나 또는 그 이상의 일반적인 프로세서 기반 유닛들이 존재하도록 하는 분산된 방식으로 실현되는 것이 일반적이다. 상기 유닛들 간에 데이터를 전달하기 위하여, 상기 유닛들을 상호접속시키는 버스가 필요하다. 상기 버스는 적합한 데이터, 주소 데이터 및 다른 제어 데이터용의 병렬 라인들을 포함한다. 물론, 각각의 기능 유닛은 버스 인터페이스를 포함하며, 이러한 버스 인터페이스를 통해 상기 버스가 이용될 수 있다. 상기 버스의 동작은 불가피하게 시분할( time division)에 기초한다. 반면에, 시분할은 원칙적으로 비동기식일 수도 있고 동기식일 수도 있다. 비동기식일 경우에, 개별 전달은 어떤 특정 시점에서 개시될 수 있으며, 동기식일 경우, 개별 전달은 단지 특정의 타임 슬롯(time slot)에서만 이루어질 수 있다. 타임 슬롯들은 일정 간격들을 두고 개시하며, 연속적인 타임 슬롯들은 폭이 보다 넓고 순환하는 시간 프레임을 형성한다. 양자 모두의 경우에 있어서, 전달들이 오버랩핑(overlapping)되지 않게 하기 위해 어떤 유형의 버스 관리 시스템이 필요하다.

위에 언급된 종래 기술로부터 알 수 있었던 점은 여러가지의 버스 해결 방안들이 세부적인 면에서는 서로 다르다는 점이다. 도 1a, 도 1b 및 도 2는 공지된 버스들의 예들을 보여주는 도면들이다. 도 1a는 하나의 버스(120) 및 이와 관련하여, 기능 유닛(111,112,11n)들과 같은 n개의 기능 유닛들을 포함하는 시스템의 블럭선도이다. 각각의 기능 유닛은 (버스) 인터페이스 유닛(IU)을 갖는 처리 유닛(PU)을 포함한다. 도 1b는 상기 인터페이스 유닛(IU)의 구조에 대한 일례를 보여주는 도면이다. 상기 인터페이스 유닛(IU)은 출력측상의 선입선출형 버퍼 메모리(FIFO OUT), 입력측상의 버퍼 메모리(FIFO IN), 버스 구동기(BD)들, 버스 수신기(BR)들, 및 상기 인터페이스 유닛용의 제어 유닛(CU)을 포함한다. 상기 버퍼 메모리들 모두는 상기 버스를 통해 전달되는 데이터용의 중간 저장 장치들로서 사용된다. 상기 버퍼 메모리들 모두는 일정량의 연속 전달 데이터 단어들과 아울러 상기 단어들과 관련된 주소들을 저장할 수 있다. 도 1b에는 상기 버퍼 메모리들이 FIFO형 메모리들, 즉 데이터가 입력된 동일 순서로 데이터가 출력되는 FIFO형 메모리들인 것으로 도시되어 있다. 또한, 상기 버퍼 메모리들은 주소 레지스터들을 갖는 통상의 메모리들일 수 있다. 해당 기능 유닛의 처리 유닛은 상기 제어 유닛(CU)을 통해 출력측 버퍼 메모리를 제어한다. 상기 출력측 버퍼 메모리(FIFO OUT)의 출력은 상기 버스 구동기(BD)들의 입력들에 접속되어 있으며, 이들의 출력들은 상기 버스(120)의 데이터, 주소 및 제어 라인들에 접속되어 있다. 또한, 상기 버스의 데이터, 주소 및 제어 라인들은 상기 버스 수신기(BR)들의 입력들에도 접속되어 있다.

상기 버스 수신기들의 출력들이, 데이터 및 주소에 대하여는, 상기 입력측 버퍼 메모리(FIFO IN)의 입력에 접속되며, 제어 라인들에 대하여는, 상기 제어 유닛(CU)에 접속되어 있다. 후자는 상기 입력측 버퍼 메모리로부터 상기 처리 유닛으로의 전달들을 조종한다.

상기 버스를 통해 데이터를 전송하기 위하여, 상기 제어 유닛은 먼저 상기 버스에 대하여 특정의 요구를 생성할 수 있다. 상기 버스가 이용가능한 경우, 전송 및 수신 기능 유닛들의 제어 유닛들은 수신 당사자가 준비 완료된 상태에 있다는 것을 보장하기 위하여 핸드세이크(handshake) 절차를 수행한다. 그후에, 데이터가 실제로 전달된다. 전달 과정을 보다 신속하게 하기 위하여, 상기 제어 유닛의 "지능(intelligence)"은 상기 제어 유닛이 다른 기능 유닛들의 데이터 전달 요구들 및 우선순위들을 인식할 정도로 증강될 수 있다. 그러한 전달 체계는 대부분의 전달들이 미리 결정된 타임 슬롯들에서 이루어지도록 구성된다. 따라서, 실제의 데이터 전달에 대한 예비 동작들은 상기 전달 과정에서 무시될 수 있다. 더욱이, 상기 제어 버스에 필요한 라인들의 개수는 상기 핸드세이크 절차를 이용하는 버스들에 비하여 더 적어진다. 전송 및 수신 동작들에 대한 타이밍을 제공하기 위하여, 상기 제어 유닛은 프레임 동기 유닛으로부터 상기 버스를 통해 마스터 동기 신호를 수신한다.

도 2는 도 1의 구조와 관련하여 버스를 통한 데이터 전달에 대한 일례를 보여주는 도면이다. 상기 전달은 동기식 시분할에 기초한다. 즉, 순환 시간 프레임은 m개의 연속적인 타임 슬롯들로 구성된다. 각각의 처리 유닛은 데이터 전달에 대하여 적어도 하나의 타임 슬롯으로 배정된다. 타임 슬롯(1)에서, 제1 처리 유닛(PU1)은 하나의 데이터 워드를 제2 처리 유닛(PU2)에 전송한다. 타임 슬롯(2)에서는, 상기 제2 처리 유닛(PU2)이 하나의 데이터 워드를 제3 처리 유닛(PU3)에 전송한다. 타임 슬롯(3)에서는, 상기 제3 처리 유닛(PU3)이 하나의 데이터 워드를 상기 제2 처리 유닛(PU2)에 전송한다. 마지막 타임 슬롯(m)에서는, 처리 유닛(PUn)이 하나의 데이터 워드를 처리 유닛(PU(n-1))에 전송한다. 다른 데이터 전달들은 타임 슬롯(4 내지 (m-1))들에서 이루어질 수 있다. 다음 프레임 개시 부분의 타임 슬롯(1 내지 3)들에 있어서는, 이전 프레임 개시 부분에서 이루어진 동일한 3번의 전달 시퀀스가 반복된다. 더군다나, 타임 슬롯(m-1)에서는, 처리 유닛(PU(n-1))이 하나의 데이터 워드를 상기 처리 유닛(PU2)에 전송한다.

간단한 경우에서는, 한 프레임 내의 타임 슬롯들의 개수가 상기 버스에 접속된 기능 유닛들의 개수와 동일한 개수이다. 특정 프레임에서는, 또한 전송될 비교적 대량의 데이터를 수신한 기능 유닛에 여러 개의 타임 슬롯들을 배정하는 것이 가능하다. 더욱이, 타임 슬롯들은 임시 전달 요구들을 위해 예약될 수도 있다.

특정 시스템에서의 동작들의 수가 증가하고 그 동작들이 더욱 복잡해짐에 따라, 특정 방식으로 지정된 버스의 전달 능력이 어느 시점에서는 부적절해짐으로써, 결과적으로는 정체가 생긴다. 이는 보다 많은 데이터가 단위 시간당 전송될 수 있도록 버스의 클럭 주파수를 증가시킴으로써 회피될 수 있다. 상기 클럭 주파수의증가에는 종래 기술에 따른 버스 적응 방법이 고려될 수 있다. 그러나, 이는 증가된 전력 소비 및 전달 신뢰도 저하의 형태로 나타나는 단점들을 수반한다. 더욱이, 상기 클럭 주파수는 회로 기법에 의해 결정되는 특정의 상한값을 지닌다.

본 발명은 여러 개의 기능 유닛들을 포함하는 시스템에서 데이터 소통에 버스를 적응시키는 방법에 관한 것이다. 또한, 본 발명은 데이터 소통에 적응가능한 버스 구조에 관한 것이다. 상기 방법 및 버스 구조는 특히 이동 통신 네트워크의 단말기 및 기지국의 용도에 적합하다.

도 1a는 종래 기술에 따른 버스를 지니는 시스템을 보여주는 도면이다.

도 1b는 버스 인터페이스의 일례를 보여주는 도면이다.

도 2는 종래 기술에 따른 버스를 통한 데이터 전달의 일례를 보여주는 도면이다.

도 3은 본 발명에 따른 대표적인 버스를 지니는 시스템을 보여주는 도면이다.

도 4는 본 발명에 따른 버스를 통한 데이터 전달의 일례를 보여주는 도면이다.

도 5는 본 발명에 따른 버스를 통한 데이터 전달의 다른 일례를 보여주는 도면이다.

도 6a는 본 발명에 따른 버스의 사용에 대한 일례를 흐름도의 형태로 보여주는 도면이다.

도 6b는 본 발명에 따른 에너지 절약의 일례를 흐름도의 형태로 보여주는 도면이다.

도 7은 본 발명에 따른 버스의 다른 일례를 포함하는 시스템을 보여주는 도면이다.

본 발명의 목적은 종래 기술과 관련이 있는 앞서 언급된 단점들을 저감시키는 것이다. 본 발명에 따른 방법은 첨부된 청구범위 중 독립항인 청구항 제1항 및 제2항에서 특정화된 것을 특징으로 한다. 본 발명에 따른 버스 구조는 독립항인 청구항 제7항에서 특정화된 것을 특징으로 한다. 본 발명의 유리한 실시예들은 나머지 청구항에서 특정화된다.

본 발명의 사상이 근본적으로는 다음과 같다. 즉, 복수 개의 기능 유닛들을 포함하는 시스템에 있어서, 상기 기능 유닛들은 주로 데이터를 서로 전달하는 기능 유닛들이 하나의 동일 세트에 속하도록 적어도 2개의 세트들로 나뉘어진다. 한 세트의 기능 유닛들은 동일한 분리된 서브-버스와 접속된다. 상기 서브-버스들은 스위치들에 의해 폭이 더 넓은 버스와 통합될 수 있다. 상기 폭이 더 넓은 버스는 단지 데이터가 서로 다른 세트들의 기능 유닛들 간에 전달되어야 할 경우에만 사용된다. 각각의 서브-버스의 공급 전압은 조정가능하며 에너지 절약을 위하여, 상기 공급 전압은 소통량이 적으면 전압이 낮춰지도록 상기 버스를 통한 소통량에 따라 조정된다.

본 발명의 한가지 이점은 본 발명이 버스의 클럭 주파수를 증가시키지 않고서도 버스 구조의 전달 능력을 증가시키는 데 사용될 수 있다는 점이다. 이는 상기서브-버스들에 의해 제공되는 병렬 전달 동작들에 기초한다. 본 발명의 다른 한가지 이점은 본 발명이 특정 시스템의 에너지 소비를 절감시키는 데 사용될 수 있다는 점이다. 이는 상기 병렬 전달 동작들에 의해 제공되는 추가 능력이 이용되는 것이 아니라, 그 대신, 상기 버스가 필요한 전달 능력을 유지할 정도로 버스 회로의 공급 전압이 감소될 경우에 이루어진다.

이하 첨부도면을 참조하여 본 발명을 보다 상세하게 설명하기로 한다.

도 1a, 도 1b 및 도 2는 종래 기술의 설명과 연관지어 이미 논의되었다.

도 3은 본 발명에 따른 버스의 일례를 포함하는 시스템의 블럭선도이다. 상기 시스템은 다수의 기능 유닛을 포함하며, 각각의 기능 유닛은 처리 유닛(PU) 및 그의 버스 인터페이스 유닛(IU)을 포함한다. 도 1의 구조와 다른 점은 버스가 현재 2개의 부분, 즉 제1 서브-버스(321) 및 제2 서브-버스(322)로 나뉘어져 있다는 점이다. 상기 제1 서브-버스를 갖는 인터페이스들은, 예컨대, 제1 기능 유닛(311), 제2 기능 유닛(312) 및 제3 기능 유닛(313)이며, 상기 제2 서브-버스에 대하여는, 예컨대, 기능 유닛들(31u,31n)이다. 상기 서브-버스들 사이에는 스위칭 유닛(330)이 있으며, 상기 스위칭 유닛(330)은 적합한 스위칭부(SW) 및 스위치 제어 유닛( SCU)을 포함한다. 상기 스위칭 유닛에 의해 상기 제1 서버-버스의 각각의 라인이 상기 제2 서버-버스의 해당 라인에 접속될 수 있다. 따라서, 상기 서브-버스들은 분리될 수도 있고 통합될 수도 있다. 상기 기능 유닛들은 특정의 서브-버스와 접속되는 기능 유닛들이 비교적 대량의 상호 데이터 전달을 수행하는 방식으로 집단화되며, 이와는 반대로, 다른 한 서브-버스에서는 하나의 기능 유니트에 대하여 데이터를 교환할 필요가 거의 없다. 그러므로, 대부분의 시간 동안, 상기 서브-버스들은 분리되어 있음으로써, 이들을 통한 동시적인 전달들을 가능하게 한다.

상기 스위칭 유닛을 통해 한 서브-버스로부터 다른 한 서브-버스로의 데이터 전달들이 부분적으로는 사전 계획되어 있을 수 있는 데, 이 경우에는 상기 스위치 제어 유닛(SCU)이 이러한 목적으로 배정된 타임 슬롯(time slot)들에서의 상기 서브-버스들의 접속용으로 배치된다. 그후에, 데이터가 전송된다. 수신 기능 유닛의 인터페이스 유닛은 주소를 근거로 해서 메모리에 상기 전달된 데이터를 수용한다. 만약 어떠한 타임 슬롯도 상기와 같은 전달을 위해 사전에 배정되어 있지 않았다면, 전송 기능 유닛의 인터페이스 유닛은 제어 라인을 통해 스위치 제어 유닛으로의 전달에 대한 요구를 나타낸다. 상기 스위치 제어 유닛은 응답하여 서브-버스들 모두가 유휴 상태로 되는 타임 슬롯에 도달되는 때를 알려준다. 만약 그러한 전달이 너무 많이 지연된다면, 상기 스위치 제어 유닛은 예외 구성을 통해 이를 신속히 처리할 수 있다.

도 3의 시스템은 사실상 해당 장치의 주 제어 유닛의 일부일 수 있는 전력 관리 유닛(PMU)을 부가적으로 포함한다. 상기 전력 관리 유닛은, 예컨대, 서브-버스 공급 전압 안정기들 및 프레임 동기 유닛들을 포함한다. 후자는, 예컨대, 상기 시스템의 주 발진기로부터 주파수 분할기들을 통해 상기 프레임 동기 유닛들의 클럭 신호들을 수신한다. 상기 전력 관리 유닛은 상기 서브-버스들 모두와 접속된다. 이는 다른 어플리케이션들의 데이터 전달 요구들을 알고 있으며 또한 특정 시점에서 실행하고 있는 어플리케이션들을 알고 있다. 이들을 전제로 하여, 상기 전력 관리 유닛은 상기 서브-버스들의 공급 전압들을 제어한다. 전압을 감소시키면, CMOS(상보형 금속 산화물 반도체; complementary metal oxide semiconductor) 기법을 사용하여 제조된 칩들에서의 버스 클럭 주파수가 자동적으로 감소된다. 물론, 상기 클럭 주파수를 감소시키면, 결과적으로는 전달 능력이 감소된다. 그러므로, 원칙적으로는, 한 서브-버스의 소통량이 적으면 전압이 낮춰지도록 공급 전압이 설정될 수 있다. 사실상, 이러한 조정은 여러 단계들을 통해 이루어지는 데, 전압 레벨들의 개수는 2개 이상이다. 한 버스의 속도 및 에너지 소비는 단지 클럭 주파수만을 직접 낮춤으로써 저감될 수 있다. 에너지 소비는 클럭 주파수와 비례 관계에 있지만, 공급 전압과는 자승(제곱)에 비례하는 관계에 있다. 그러므로, 공급 전압의 감소는 보다 유리한 데, 그 이유는 공급 전압이 강하하면 에너지 소비가 극적으로 없어지기 때문이고, 더군다나, 공급 전압 강하의 결과로 클럭 주파수가 낮아지기 때문에 에너지 소비가 없어진다.

상기 서브-버스(321,322)들은, 이들 간의 데이터 전달을 위해 통합될 경우, 접속에 앞서 서로 다른 주파수들을 지닐 수 있다. 그러나, 서브-버스들 모두는 상기 데이터 전달을 통한 프레임 동기를 유지하여야 한다. 이를 보장하기 위한 가장 간단한 방법은 상기 서브-버스들의 클럭들을 상호 동기시키는 것이다. 한 서브-버스로부터 다른 한 서브-버스로의 전달은 항상 특정의 타임 슬롯이 서브-버스들 모두에서 개시하는 시점에서 시작된다. 그러한 전달은 2개의 타임 슬롯이 짧은 동안에 이루어진다. 상기 타임 슬롯들의 길이에 대한 비율이 원칙적으로는 정수들의 임의의 비율일 수 있는 데, 가장 간단한 경우로는 2:1이다. 만약 상기 서브-버스들의 클럭들이 동기되지 않는다면, 상기 전력 관리 유닛에는 논리부가 제공될 수 있는 데, 이러한 논리부는 예컨대, 데이터 전달이 서브-버스들 모두에서 단일의 타임 슬롯 내에 유지되도록 한 서브-버스의 클럭 사이클의 길이를 길게 한다.

도 4는 도 3에 따른 구조에서의 데이터 전달의 일례를 보여주는 도면이다. 순환 시간 프레임에서의 타임 슬롯들의 개수(k)는 현재 도 2의 프레임들에서의 타임 슬롯들의 개수(m)보다 적다. 상기 개수(k)는, 예컨대, 상기 개수(m)의 절반도 채 안된다. 비교를 위해, 이러한 예는 도 2와 대응하는 데이터 전송들을 수반한다. 도 4에서는 제1 프레임인 특정 프레임의 타임 슬롯(1)에서, 제1 처리 유닛(PU1)은 하나의 데이터 단어를 제2 처리 유닛(PU2)에 전송하고, 타임 슬롯(2)에서는, 상기 제2 처리 유닛(PU2)이 하나의 데이터 단어를 제3 처리 유닛(PU3)에 전송하며, 그리고 타임 슬롯(3)에서는, 상기 제3 처리 유닛(PU3)이 하나의 데이터 단어를 상기 제 2 처리 유닛(PU2)에 전송한다. 동시에, 타임 슬롯(3)에서는, 처리 유닛(PUn)이 하나의 데이터 단어를 처리 유닛(PUu)에 전송한다. 이는, 상기 처리 유닛(PU2,PU3)들이 상기 처리 유닛(PUu,PUn)들과는 다른 서브-버스와 접속되어 있으며, 상기 서브-버스들이 적어도 최초 3개의 타임 슬롯 동안 서로 분리되어 있기 때문에 가능하다. 다른 데이터 전달들은 타임 슬롯(4 내지 k)들에서 이루어질 수 있다. 다음 프레임 개시 부분의 타임 슬롯(1 내지 3)들에 있어서는, 이전 프레임 개시 부분에서 이루어진 처리 유닛(PU1,PU2,PU3)들 간의 동일한 3번의 전달 시퀀스가 반복된다. 특정의 타임 슬롯(j)에서, 상기 처리 유닛(PUu)은 하나의 데이터 단어를 상기 처리 유닛(PU2)에 전송한다. 이들 2개의 처리 유닛은 서로 다른 서브-버스들과 접속된다. 그러므로, 상기 전송에 앞서 상기 스위칭 유닛에서의 서브-버스들의 통합이 이루어진다.

도 4의 예에서, 만약 버스 클럭 주파수가 도 2의 예와 도 4의 예에서 동일하다면 버스 구조의 전달 능력은 바로 병렬 전송 동작 때문에 도 2의 예에 비해 증가한다. 만약 증가된 능력이 필요하지 않다면, 본 발명에 따른 구조는 버스 공급 전압을 강하시킴으로써 앞서 언급된 바와 같은 전력 소비를 저감시키는 데 이용될 수 있다.

도 5는 도 3에 따른 구조에서의 데이터 전달에 대한 다른 예를 보여주는 도면이다. 순환 시간 프레임에서의 타임 슬롯들의 개수는 현재 도 2의 경우와 마찬가지이다. 특정 프레임의 타임 슬롯(1)에서는, 제1 처리 유닛(PU1)이 제1 서브-버스를 통해 하나의 데이터 단어를 제2 처리 유닛(PU2)에 전송하고, 제2 서브-버스가 유휴 상태이다. 타임 슬롯(2)에서는, 상기 제2 처리 유닛(PU2)이 상기 제1 서브-버스를 통해 하나의 데이터 워드를 제3 처리 유닛(PU3)에 전송하고, 상기 제2 서브-버스가 유휴 상태이다. 타임 슬롯(3)에서는, 상기 제3 처리 유닛(PU3)이 상기 제1 서브-버스를 거쳐 하나의 데이터 단어를 상기 제2 처리 유닛(PU2)에 전송하고, 처리 유닛(PUn)은 상기 제2 서브-버스를 통해 하나의 데이터 워드를 처리 유닛(PU(n1 ))에 전송한다. 타임 슬롯(4)에서는 서브-버스들 모두가 유휴 상태이다. 이러한 경우에, 본 발명에 따른 버스의 분할은 유휴 상태의 타임 슬롯들의 개수에 있어서의 증가를 의미한다.

도 6a는 버스를 사용하는 본 발명에 따른 방법의 일례를 예시하는 흐름도이다. 단계(601)에서는, 상기 버스의 프레임 체계의 하나의 타임 슬롯이 경과하고 있다. 상기 타임 슬롯은 하나 또는 양자 모두의 서브-버스들에서의 데이터 전달을 수반할 수 있다. 단계(602)에서는, 다음 타임 슬롯의 시작이 대기되고 있다. 단계( 603)에서는, 다음 타임 슬롯이 상기 스위칭 유닛을 통해 한 서브-버스로부터 다른 한 서브-버스로의 데이터 전달을 수반하는 지의 여부가 검사된다. 상기 기능 유닛들의 제어 유닛들은 사전 작성된 표의 형태로 이에 대한 정보를 이미 지닐 수 있다. 상기 전달이 사전 계획되어 있지 않다면, 상기 전달의 타임 슬롯에 관한 결정은 상기 스위치 제어 유닛(SCU)에 의해 내려진다. 만약 어떠한 상호 전달도 존재하지 않는다면, 상기 동작 과정은 단계(601)로 복귀한다. 만약 상기 한 서브-버스로부터 다른 한 서브-버스로의 전달이 계획되어 있다면, 상기 서브-버스들은 스위칭부(SW)를 통해 통합된다(단계(604)). 만약 상기 서브-버스들이, 분리되어 있을 때, 서로 다른 주파수들을 지닐 수 있기 때문에, 특정의 타임 슬롯이 서브-버스들 모두에서 개시되는 시점에서 접속이 이루어진다. 여기서는 상기 서브-버스들의 클럭들이 서로 동기되는 것으로 가정된다. 또한, 비동기식일 경우는 도 3의 설명과 연관지어 이미 논의되었다. 상기 서브-버스들이 통합되면, 데이터 전달이 이루어진다(단계(605)). 그후, 단계(606)에서는, 상기 서브-버스들이 다시 분리된다. 동작 과정은 단계(602)에서 계속된다.

도 6b는 어떠한 방식으로 본 발명에 따른 시스템에서 에너지가 절약되는 지에 관한 일례를 보여주는 흐름도이다. 단계(611)에서는, 상기 시스템이 여러 제어 유닛들에게 상기 기능 유닛들의 데이터 전달 요구들 및 우선순위들을 알려줌으로써 초기화된다. 이는 자동적으로나 또는 수동적으로 달성될 수 있다. 단계(612)에서는, 전력 관리 유닛(PMU)이 상기 서브-버스들에서의 평균 전달 속도, 즉, 단위 시간당 전달되는 데이터 양을 결정한다. 이는 실행하고 있는 어플리케이션들의 특성에 기초하여 이행된다. 상기 결과가 특정값(L)보다 클 경우, 해당 서브-버스의 공급 전압은 2가지 가능한 전압들 중 최고 전압이도록 설정된다(단계(613)). 상기 결과가 상기 값(L)보다 작다면, 해당 서브-버스의 공급 전압은 2가지 가능한 전압들 중 최저 전압이도록 설정된다(단계(614)). 단계(615)에서는, 실행하고 있는 어플리케이션들 중에서 특정의 변경이 생겼는 지의 여부가 검사된다. 만약 특정의 변경이 생기지 않았다면, 가능한 변경들이 대기된다. 만약 특정의 변경이 생겼다면, 동작 과정은 단계(612)로 복귀한다. 소통이 허용될 때 공급 전압이 비교적 낮게 유지되는 경우, 위에서 언급된 바와 같이 에너지가 절약된다. 물론, 사용된 전압 레벨들의 개수는 2가지 이상일 수 있다.

도 7은 본 발명에 따른 버스 구조의 다른 일례를 보여주는 도면이다. 이러한 버스 구조는 i개의 서브-버스(721,722,...,72i)들을 포함한다. 상기 서브-버스들은 스위칭 유닛과 접속되고, 이 경우에는 상기 스위칭 유닛이 매트릭스 형상의 크로스바 스위치(SWI)이다. 상기 크로스바 스위치에서는, 각각의 서브-버스가 다른 어떤 유휴 상태의 서브-버스에 접속될 수 있는 데, 이는 서브-버스들 간의 이전 접속들이 그러한 시점에서 이루어진 것과는 무관하다. 상기 크로스바 스위치(SWI), 그의 제어부(SCU) 및 전력 관리 유닛(PMU)은 상기 버스 시스템 관리의 중앙 집중부(750)를 구성한다.

본 발명에 따른 몇가지 해결 방안이 위에서 설명되었다. 본 발명은 단지 그러한 해결 방안들에만 국한되지 않는다. 본 발명의 사상은 첨부된 청구범위의 독립항들로 정의되는 범위 내에서 서로 다른 방법들로 적용될 수 있다.

Claims (11)

1. 데이터 소통에 시스템의 버스를 적응시키는 방법으로서, 상기 시스템은 각각의 기능 유닛이 처리 유닛 및 버스 인터페이스 유닛을 지니는 복수 개의 기능 유닛들을 포함하며, 특정의 시간 프레임에 따라 순환하는 타임 슬롯들 내에서 상기 버스를 통해 상기 기능 유닛들 간에 데이터가 전달되는 버스 적응 방법에 있어서, 상기 기능 유닛들은 적어도 2개의 세트들로 나뉘어지며, 상기 세트들 중 한 세트의 기능 유닛들이 동일한 분리된 서브-버스와 접속되며, 상기 시스템은 상기 서브-버스들을 이들보다는 넓은 폭을 갖는 버스와 통합시키기 위한 스위칭 유닛을 더 포함하고, 개별 타임 슬롯과 관련된 방법에서,

   - 데이터가 상기 스위칭 유닛을 통해 한 서브-버스로부터 다른 한 서브-버스로 전달되어야 하는 지의 여부가 검사되며(603),

   - 만약 이전 단계로부터 얻어진 결과가 긍정적이라면, 해당 서브-버스들이 통합되고(604),

   - 상기 서브-버스들이 통합된 전송이 완료된 경우 해당 서브-버스들이 다시 분리되며(606), 그리고

   - 만약 상기 스위칭 유닛을 통해 어떠한 방향에서도 특정의 서브-버스로부터의 데이터 전달 요구가 없다면, 상기 특정의 서브-버스가 나머지 서브-버스들과 분리되는 것을 특징으로 하는 버스 적응 방법.
2. 데이터 소통에 시스템의 버스를 적응시키는 방법으로서, 상기 시스템은 각각의 기능 유닛이 처리 유닛 및 버스 인터페이스 유닛을 지니는 복수 개의 기능 유닛들을 포함하며, 상기 버스를 통해 상기 기능 유닛들 간에 데이터가 전달되는 버스 적응 방법에 있어서, 상기 기능 유닛들은 적어도 2개의 세트들로 나뉘어지며, 상기 세트들 중 한 세트의 기능 유닛들은 공급 전압이 적어도 2가지 서로 다른 레벨들로 설정될 수 있는 동일한 분리된 서브-버스와 접속되며, 상기 시스템은 상기 서브-버스들을 이들보다는 넓은 폭을 갖는 버스와 통합시키기 위한 스위칭 유닛을 더 포함하고, 상기 방법은,

   - 각각의 서브-버스에 대하여 평균 데이터 소통률이 정량화되는 단계(612), 및

   - 만약 상기 서브-버스의 데이터 소통률이 특정값(L)보다 낮다면, 한 서브-버스의 공급 전압이 상기 2가지 레벨들 중 최저 레벨로 설정되는 단계(614)를 포함하는 것을 특징으로 하는 버스 적응 방법.
3. 제1항에 있어서, 데이터가 상기 스위칭 유닛을 통해 한 서브-버스로부터 다른 한 서브-버스로 특정 타임 슬롯 내에서 전송되어야 하는 지의 여부에 관한 정보가 사전 작성된 표로부터 획득되는 것을 특징으로 하는 버스 적응 방법.
4. 제1항에 있어서, 상기 서브-버스들의 클럭 신호들은 서로 동기되고, 상기 방법은, 2개 모두의 서브-버스들에서 단일 타임 슬롯 내에 데이터 전송을 유지하기위해, 2개 모두의 서브-버스들에서, 하나의 타임 슬롯이 변하는 시점에서 2개의 서브-버스들의 통합이 개시되는 것을 특징으로 하는 버스 적응 방법.
5. 제1항에 있어서, 상기 서브-버스들의 클럭 신호들이 서로 동기되지 않고, 상기 방법은, 필요한 경우, 양자 모두의 서브-버스들에서 단일 타임 슬롯 내에 데이터 전송을 유지하기 위해 하나의 서브-버스의 클럭 사이클이 길게 되는 것을 특징으로 하는 버스 적응 방법.
6. 제2항에 있어서, 한 서브-버스의 평균 데이터 소통률은 상기 시스템에서 현재 실행하고 있는 어플리케이션 과정들의 데이터 전송 요구들에 기초하여 정량화되는 것을 특징으로 하는 버스 적응 방법.
7. 각각의 기능 유닛이 처리 유닛 및 버스 인터페이스 유닛을 지니는 복수 개의 기능 유닛들을 포함하는 시스템의 버스 구조로서, 특정의 시간 프레임에 따라 순환하는 타임 슬롯들 내에서 상기 기능 유닛들 간에 데이터를 전달하도록 구성되어 있는 버스 구조에 있어서, 전달 능력을 증가시키기 위하여 상기 버스 구조는 적어도 2개의 서브-버스(321,322;721,722,72i)들을 포함하며, 상기 서브-버스들 각각에는 한 세트의 상기 기능 유닛(311,312,313;31u,31n)들이 접속되고, 상기 버스 구조가 상기 서브-버스들을 이들보다는 넓은 폭을 갖는 버스와 통합시키기 위한 스위칭 유닛(330), 및 상기 버스 구조의 에너지 소비를 최소화하기 위한 전력 관리 유닛(PMU)을 더 포함하는 것을 특징으로 하는 버스 구조.
8. 제7항에 있어서, 상기 전력 관리 유닛은 상기 서브-버스들의 프레임 동기 유닛들 및 공급 전압 안정기들을 포함하는 것을 특징으로 하는 버스 구조.
9. 제7항에 있어서, 상기 스위칭 유닛은 서브-버스들을 통합하기 위하여 스위칭부(SW;SWI) 및 스위치 제어 유닛(SCU)을 포함하는 것을 특징으로 하는 버스 구조.
10. 제7항에 있어서, 상기 기능 유닛들 각각은 전송될 데이터 및 주소 정보를 저장하기 위한 제1 버퍼 메모리, 수신된 데이터 및 주소 정보를 저장하기 위한 제2 버퍼 메모리, 및 기능 유닛들의 데이터 전달 정보를 저장하고 상기 데이터 전달들을 허용하기 위한 제어 유닛(CU)을 지니는 버스 인터페이스 유닛(IU)을 포함하는 것을 특징으로 하는 버스 구조.
11. 제10항에 있어서, 상기 제1 및 제2 버퍼 메모리들은 FIFO형 메모리들인 것을 특징으로 하는 버스 구조.