CN100435522C - 一种修改总线的方法和一种总线 - Google Patents
一种修改总线的方法和一种总线 Download PDFInfo
- Publication number
- CN100435522C CN100435522C CNB028118936A CN02811893A CN100435522C CN 100435522 C CN100435522 C CN 100435522C CN B028118936 A CNB028118936 A CN B028118936A CN 02811893 A CN02811893 A CN 02811893A CN 100435522 C CN100435522 C CN 100435522C
- Authority
- CN
- China
- Prior art keywords
- bus
- sub
- data
- functional part
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/10—Current supply arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/462—LAN interconnection over a bridge based backbone
- H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
一种用于在包含若干功能部件(311,312,31n)的系统中使总线适应数据流量的方法和一种总线结构。功能部件被分成至少两组,使得主要在相互间传输数据的功能部件属于相同的组并和相同的分离子总线(321;322)相连接。子总线可以由开关(SW)合并为更宽的总线,它只用在必须在不同组间传输数据时。各个子总线的电源电压是可调节的,当总线上的流量较低时可把它设得较低一些。并行传输操作使得可能增加总线结构的传输容量而不提高其时钟频率。此外通过降低总线电路的电源电压使总线保持所需的传输容量能够减少功耗。
Description
技术领域
本发明涉及一种在包含多个功能部件的系统中使总线适应数据流量的方法。本发明还涉及一种能够适应数据流量的总线结构。该方法和总线结构都适合特别应用在移动通信网络的基站和终端中。
背景技术
通常以分布方式实现具有大量以软件实现的活动的系统和设备,以使对每种必要的活动都有一个或多个通常基于处理器的单元。要在各部件之间传输数据,就需要一个总线来把这些部件互连起来。该总线包括用于数据本身、地址数据和其它控制数据的并行线路。路线中的每个功能部件都包含一个总线接口,通过它可以使用总线。总线的操作必然要基于时分。时分原则上可以是异步或同步的。在异步情况下,单个传输可以在任意给定时刻开始,在同步情况下,单个传输只能发生在给定的时隙中。时隙以固定的间隔启动,连续的时隙形成更宽的循环时帧。在这两种情况下,都需要某种类型的总线操作系统来防止传输重叠。
从现有技术中我们知道了几种在细节上互不相同的总线解决方案。图1a、图1b和图2显示了已知总线的示例。图1a是一种包含总线120以及与其相连的n个功能部件(例如功能部件111、112和11n)的系统的框图。每个功能部件包括一个处理单元PU和它的(总线)接口单元IU。图1b显示了接口单元IU的一个结构示例。它包含输出端上的先进先出类型的缓冲存储器FIFO OUT、输入端上的缓冲存储器FIFO IN、总线驱动器BD、总线接收器BR和接口单元的控制部件CU。两个缓冲存储器为通过总线而传输的数据充当中间存储。它们能够存储一定量的连续传输的数据字和与它们相关的地址。图1b中所显示的缓冲存储器是FIFO类型,即在这种类型的缓冲存储器中数据输出的顺序和数据输入的顺序相同。这些缓冲存储器还可以是带有地址寄存器的普通存储器。所述功能部件中的处理单元通过控制单元CU控制输出端的缓冲存储器。输出端缓冲存储器FIFO OUT的输出与总线驱动器BD的输入相连,总线驱动器BD的输出与总线120的数据、地址和控制线相连。总线的数据、地址和控制线还与总线接收器BR的输入相连。总线接收器BR的输出关于数据和地址与输入端缓冲存储器FIFO IN的输入相连,关于控制线与控制单元CU相连。后者处理从输入端缓冲存储器到处理单元的传输。
为了通过总线传输数据,控制单元可以先发出一个总线请求。当总线可用时,发送和接收功能部件中的控制单元执行一次握手以确保接收方就绪。然后实际传输数据。为了使传输过程更快,可以提高控制单元的″智能″以使它知道数据传输的需要和其它功能部件的优先权。对传输系统进行配置以使大半传输发生在预定的时隙中。因而可以把实际数据传输的预备操作放在传输过程之外。此外,与采用握手机制的总线相比,控制总线中所需的线路数量也变少了。为了给发送和接收操作提供时序,控制单元通过总线从帧同步单元获取主同步信号。
图2显示了与图1中的结构有关的总线上的数据传输示例。该传输基于同步时分:一个循环时帧由m个连续的时隙组成。每个处理单元被分配至少一个时隙用于数据传输。在时隙1中,第一个处理单元PU1向第二个处理单元PU2发送一个数据字。在时隙2中,第二个处理单元向第三个处理单元PU3发送一个数据字。在时隙3中,第三个处理单元PU3向第二个处理单元PU2发送一个数据字。在最后一个时隙m中,处理单元PUn向处理单元PU(n-1)发送一个数据字。其它数据传输可以发生在时隙4到(m-1)中。在下一帧的开始,在时隙1到3中,重复在前一帧的开始发生的相同的3-传输序列。此外,在时隙m-1中,处理单元PU(n-1)向处理单元PU2发送一个数据字。
在简单情况下,一帧中时隙的数量与和总线相连的功能单元中的相同。在特定的帧中还可以为要发送相对大量数据的功能单元分配若干时隙。还可为偶然性的传输需求保留一些时隙。
随着系统中活动数量的增加以及活动变得更加复杂,以某种方式规定的总线的传输容量在某一点上也变得不够充分,由此导致了拥塞。通过提高总线的时钟频率以在每个时间单位传输更多数据,就可以避免这种情况。时钟频率的提高可以看作是依照现有技术的总线适应方法。但它也引入了一些缺点,表现为功耗增加以及传输的可靠性下降。此外,时钟频率有一定的上限,这由电路技术决定。
发明内容
本发明的目的是减少与现有技术有关的上述缺陷。本发明的思想基本如下:在包含多个功能部件的系统中,这些功能部件被分成至少两组以使主要在相互间传输数据的功能部件属于同一组。每组的功能部件与相同的单独的子总线相连接。子总线可以由转换器合并成更宽的总线。这个更宽的总线只在数据必须在不同组的功能部件之间传输时才被使用。每个子总线的电源电压是可调的,为了节约能源,可以根据总线上的流量来调整它以使流量越低电压也越低。
本发明的一个优点在于它可用来提高总线结构的传输容量,而不必提高总线的时钟频率。这是基于由子总线提供的并行传输操作。本发明的另一优点在于它可用来降低系统能耗。这种情况发生在没有使用由并行传输操作提供的额外容量而是降低了总线电路的电源电压以便总线保持所需的传输容量时。
在本定明的一个发明,提供了一种使系统的总线适应数据流量的方法,该系统包含多个功能部件,每个功能部件都具有处理单元和总线接口单元,在依照某一时帧循环的时隙中通过所述总线在这些功能部件中传输数据,该方法的特征在于所述功能部件被分成了至少两组,使得每个组中的功能部件与它们自己的独立子总线相连接,所述系统还包含开关单元,用于把不同的子总线连接起来作为相互的延长,在该方法中涉及单个时隙,
-检查是否必须通过所述开关单元而把数据从一个子总线传输到另一个子总线,
-如果前一步骤的结果为肯定的,则把关注的子总线合并起来,
-当为了传输数据而把所述子总线合并在了一起并且已经完成了通过所述开关单元传输所述数据之时,就把所述子总线再次分离,以及
-如果在任一方向上都没有数据需要从一个特定子总线通过所述开关单元传输,则保持该子总线与其它子总线分离。
在本发明的另一个发明,提供了一种使系统的总线适应数据流量的方法,该系统包含多个功能部件,每个功能部件具有处理单元和总线接口单元,通过所述总线在所述功能部件之间传输数据,该方法的特征在于所述功能部件被分成了至少两组,使得每个组中的功能部件与它们自己的独立子总线相连,子总线的电源电压可以被设置成至少两种不同的级别,所述系统还包含开关单元,用于把不同的子总线连接起来作为相互的延长,该方法包括以下步骤:
-为每个子总线确定平均数据流量速率的值,
-如果子总线的数据流量速率小于某个值,则把该子总线的电源电压设置成所述两个级别中较低的一个级别上。
在本发明的再一个方面,提供了一种包含多个功能部件并且每个功能部件都具有处理单元和总线接口单元的系统的总线结构,该总线结构被安排成在依照某一时帧循环的时隙中在所述功能部件之间传输数据,其特征在于为了提高传输容量,它包含至少两个子总线,每个子总线与一组所述功能部件相连接,该总线结构还包含开关单元,用于把不同的子总线合并为更长的总线,还包括电源管理单元PMU,用于通过控制子总线的电源电压来使总线结构的能耗最小。
附图说明
下面将更详细地描述本发明。描述参考了附图,其中:
图1a显示了带有依照现有技术的总线的系统。
图1b显示了总线接口的示例。
图2显示了依照现有技术通过总线进行的数据传输的示例。
图3显示了带有依照本发明的示例总线的系统。
图4显示了依照本发明通过总线进行的数据传输的示例。
图5显示了依照本发明通过总线进行的数据传输的第二个示例。
图6a以流程图形式显示了依照本发明使用总线的示例。
图6b以流程图形式显示了依照本发明的节能示例。
图7显示了带有依照本发明的第二个总线示例的系统。
已经结合现有技术对图1a、图1b和图2进行了讨论。
具体实施方式
图3是包括依照本发明的总线示例的系统的框图。该系统包括几个功能部件,每个功能部件都包括它的处理单元PU和总线接口单元IU。与图1的结构不同的是总线被分成了两部分,即第一子总线321和第二子总线322。和第一子总线的接口是例如第一311、第二312和第三313功能部件,对第二子总线的接口是例如功能部件31u和31n。在子总线之间有一个开关装置330,它包括开关部分本身SW和开关控制单元SCU。通过开关单元,第一子总线中的每条线路都可与第二子总线中的对应线路相连。因而可以保持子总线分离或者把它们合并在一起。以这样的方式对功能部件分组,使得与一个特定的子总线相接的功能部件有相对较大的彼此之间的数据传输;相反,与另一子总线中的功能部件交换数据的需求则相对较小。因此,对大部分时间来说,可以保持子总线分离,使得在它们中能够进行同时传输。
可以部分地预先计划从一个子总线通过开关单元到另一子总线的数据传输,这种情况下,开关控制单元SCU在为此而分配的时隙中安排子总线的连接。然后发送数据。接收功能部件的接口单元基于地址而在存储器中接受传来的数据。如果事先没有给传输分配任何时隙,则发送功能部件的接口单元通过控制线向开关控制指示传输需求。开关控制单元通过通知何时到来一个在两个子总线中都空闲的时隙来响应。如果这样的传输将要被延迟过久,则开关控制单元可以通过特殊方案来加速它。
图3的系统还包括电源管理单元PMU,它在实际中是所述设备的主控制部件的一部分。电源管理单元包括如子总线电源电压稳定器和帧同步单元。后者通过分频器例如从系统主振荡器获取它们的时钟信号。电源管理单元与两个子总线都相接。它知道不同应用的数据传输需求,它还知道运行在给定时刻的应用。电源管理单元在这些前提上控制子总线的电源电压。降低电压将自动地降低用CMOS(互补金属氧化物半导体)技术生产的芯片中的总线时钟频率。降低时钟频率自然会导致降低传输容量。因而,原则上可以设置电源电压以使子总线中的流量越少电压越低。实践中可以分步进行调节,电压级别至少要有两个。可以通过只是直接地降低时钟频率来降低总线的能耗。因此,降低电源电压更有利一些,因为这样随着电源电压降低功耗会大幅降低,此外因为作为电源电压降低的结果的时钟频率的降低,功耗也将降低。
当子总线321和322被合并起来以在它们之间进行数据传输时,它们在连接之前可以有不同的时钟频率。但在传输时两个子总线必须保持帧同步。确保这一点的最简单途径是相互同步子总线的时钟。总是在一个时隙从两个子总线中都开始时启动从一个子总线到另一个的传输。传输发生在两个时隙中较短的时隙期间。时隙的长度比原则上可以是任意整数比,2∶1是最简单的情况。如果子总线的时钟没有被同步,则可以为电源管理单元提供一种逻辑,例如一种延长一个子总线的时钟周期的逻辑,这样就可以在两个子总线的单个时隙中保持数据传输。
图4显示了依照图3的结构中的数据传输示例。循环时帧中的时隙个数k现在小于图2的帧中的时隙个数m。例如,数k比数m的一半略大。为比较起见,这个示例像图2一样包含了对应的数据传输。在某一帧(图4中的第一个帧)的时隙1中,第一个处理单元PU1向第二个处理单元PU2发送一个数据字,在时隙2中第二个处理单元PU2向第三个处理单元PU3发送一个数据字,在时隙3中第三个处理单元PU3向第二个处理单元PU2发送一个数据字。同时在时隙3中处理单元PUn向处理单元PUu发送一个数据字。这种情况可能发生是因为处理单元PU2和PU3所连接的子总线与处理单元PUu和PUn不同,而且子总线对至少三个时隙相互分离。其它数据传输可以发生在时隙4到k中。在下一帧的开始,在时隙1到3中,重复与处理单元PU1、PU2和PU3之间在前一帧开始时发生的相同的3-传输序列。在时隙j中处理单元PUu向处理单元PU2发送一个数据字。这两个处理单元与不同的子总线相连接。因此,在开关单元中合并子总线之后进行传输。
在图4的示例中,总线结构的传输容量由于并行传输操作的原因而相比于图2的示例增加了,前提是这两种情况中的时钟频率相等。如果不需要增加的容量,则可以如前所述通过降低总线电源电压从而降低功耗来使用依照本发明的结构。
图5显示了依照图3的结构中的第二个数据传输示例。循环时帧中的时隙数量现在与图2中的相同。在某一帧的时隙1中,第一个处理单元PU1通过第一个子总线向第二个处理单元PU2发送一个数据字,第二个子总线空闲。在时隙2中,第二个处理单元PU2通过第一个总线向第三个处理单元PU3发送一个数据字,第二个子总线空闲。在时隙3中,第三个处理单元PU3通过第一个子总线向第二个处理单元PU2发送一个数据字,处理单元PUn通过第二个子总线向处理单元PU(n-1)发送一个数据字。时隙4在两个子总线中都是空闲的。这种情况下,依照本发明对总线的划分意味着空闲时隙数的增加。
图6a是一个流程图,说明了依照本发明用于使用总线的方法的示例。在步骤601中,经过了总线帧系统的一个时隙。该时隙可以涉及一个或两个子总线中的数据传输。在步骤602中等待下一时隙的开始。在步骤603中检查下一时隙是否涉及跨越开关单元从一个子总线到另一子总线的数据传输。功能部件的控制单元可能已经以事先制定的表格形式而拥有了这种检查的信息。如果没有对传输预先计划,就由开关控制单元SCU在传输时隙上做出决策。如果没有交叉传输,则该过程返回到步骤601。如果计划了从一个子总线到另一个子总线的传输,就把子总线合并在开关部分SW中,步骤604。因为当子总线分离时拥有不同的时钟频率,所以连接发生在一个时隙在两个子总线中都开始的时刻。这里假定子总线的时钟被相互同步。不同步的情况也已经结合图3的描述讨论过了。总线一被合并起来,数据传输就开始了,步骤605。随后,在步骤606中,子总线被再次分离。操作在步骤602中继续。
图6b是一个流程图,说明了依照本发明怎样在系统中节能的示例。在步骤611通过向不同的控制单元通知数据传输需要以及功能单元的优先权来初始化系统。这个步骤可以手动或自动完成。在步骤612中,电源管理单元PMU确定子总线中的平均传输速率,即每时间单位传输的数据量。这是根据正在运行的应用程序的特性而完成的。如果结果大于某个值L,就把所述子总线的电源电压设置为两个可能电压中较高的那一个(步骤613)。如果结果小于所述值L,就把所述子总线的电源电压设置为两个可能电压中较低的那一个(步骤614)。在步骤615中检查正在运行的应用程序中是否已经发生了变化。如果没有,就等待可能的变化。如果变化已经发生,则过程返回到步骤612。当流量许可时,电源电压保持相对较低,这样就如前所述节约了能源。所用电压级别的数量当然可以大于2。
图7显示了依照本发明的总线结构的第二个示例。它包含i个子总线721、722...、72i。这些子总线与开关单元相连接,在这种情况下,开关单元是一个矩阵形状的纵横开关SWI。在纵横开关中,每个子总线可与任意其它空闲子总线相连,而不管在那个时刻这些子总线间有什么样更早的连接。纵横接线器SWI,它的控制部分SCU和电源管理单元PMU构成了总线系统管理的集中部分750。
上面描述了依照本发明的一些解决方案。本发明并不只限于这些方案。在独立权利要求所定义的范围内可以不同的方式应用本发明思想。
Claims (11)
1.一种使系统的总线适应数据流量的方法,该系统包含多个功能部件,每个功能部件都具有处理单元和总线接口单元,在依照某一时帧循环的时隙中通过所述总线在这些功能部件中传输数据,该方法的特征在于所述功能部件被分成了至少两组,使得每个组中的功能部件与它们自己的独立子总线相连接,所述系统还包含开关单元,用于把不同的子总线连接起来作为相互的延长,在该方法中涉及单个时隙,
-检查(603)是否必须通过所述开关单元而把数据从一个子总线传输到另一个子总线,
-如果前一步骤的结果为肯定的,则把关注的子总线合并(604)起来,
-当为了传输数据而把所述子总线合并在了一起并且已经完成了通过所述开关单元传输所述数据之时,就把所述子总线再次分离(606),以及
-如果在任一方向上都没有数据需要从一个特定子总线通过所述开关单元传输,则保持该子总线与其它子总线分离。
2.权利要求1的方法,其特征在于关于是否必须在某一时隙中通过开关单元把数据从一个子总线传输到另一子总线的信息是从事先制定的表中获取的。
3.权利要求1的方法,其中子总线的时钟信号被相互同步,其特征在于当一个时隙在两个子总线中都在改变时,启动对两个子总线的合并,以便使数据传输在两个子总线中保持在单个时隙中。
4.权利要求1的方法,其中子总线的时钟信号不被相互同步,其特征在于,延长一个子总线的时钟周期以便使数据传输在两个子总线中保持在单个时隙中。
5.一种使系统的总线适应数据流量的方法,该系统包含多个功能部件,每个功能部件具有处理单元和总线接口单元,通过所述总线在所述功能部件之间传输数据,该方法的特征在于所述功能部件被分成了至少两组,使得每个组中的功能部件与它们自己的独立子总线相连,子总线的电源电压可以被设置成至少两种不同的级别,所述系统还包含开关单元,用于把不同的子总线连接起来作为相互的延长,该方法包括以下步骤:
-为每个子总线确定(612)平均数据流量速率的值,
-如果子总线的数据流量速率小于某个值(L),则把该子总线的电源电压设置(614)成所述两个级别中较低的一个级别上。
6.权利要求5的方法,其特征在于根据所述系统中当前运行的应用程序进程的数据传输需要来确定子总线的平均数据流量速率的值。
7.一种包含多个功能部件并且每个功能部件都具有处理单元和总线接口单元的系统的总线结构,该总线结构被安排成在依照某一时帧循环的时隙中在所述功能部件之间传输数据,其特征在于为了提高传输容量,它包含至少两个子总线(321,322;721,722,72i),每个子总线与一组所述功能部件(311,312,313;31u,31n)相连接,该总线结构还包含开关单元(330),用于把不同的子总线合并为更长的总线,还包括电源管理单元(PMU),用于通过控制子总线的电源电压来使总线结构的能耗最小。
8.权利要求7的总线结构,其特征在于所述电源管理单元包含所述子总线的电源电压稳定器和帧同步单元。
9.权利要求7的总线结构,其特征在于所述开关单元包括开关部分(SW;SWI)和开关控制单元(SCU),用于合并子总线。
10.权利要求7的总线结构,其特征在于所述功能部件均包括总线接口单元(IU)和控制单元(CU),总线接口单元(IU)具有用来存储要发送的数据和地址信息的第一缓冲存储器以及用来存储接收到的数据和地址信息的第二缓冲存储器,控制单元(CU)用来存储功能部件的数据传输信息并安排数据传输。
11.权利要求10的总线结构,其特征在于所述第一和第二缓冲存储器是FIFO类型。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI20011257 | 2001-06-13 | ||
FI20011257A FI20011257A0 (fi) | 2001-06-13 | 2001-06-13 | Menetelmä väylän mukauttamiseksi ja väylä |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1516941A CN1516941A (zh) | 2004-07-28 |
CN100435522C true CN100435522C (zh) | 2008-11-19 |
Family
ID=8561406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB028118936A Expired - Fee Related CN100435522C (zh) | 2001-06-13 | 2002-06-07 | 一种修改总线的方法和一种总线 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20040153592A1 (zh) |
EP (1) | EP1396115A1 (zh) |
KR (1) | KR20040028776A (zh) |
CN (1) | CN100435522C (zh) |
FI (1) | FI20011257A0 (zh) |
WO (1) | WO2002101996A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080301352A1 (en) * | 2007-06-04 | 2008-12-04 | International Business Machines Corporation | Bus architecture |
KR100954037B1 (ko) * | 2007-11-19 | 2010-04-20 | 삼성에스디아이 주식회사 | 이차전지 |
US20100055560A1 (en) * | 2008-08-29 | 2010-03-04 | Youngcheol Jang | Secondary battery |
US9130224B2 (en) * | 2009-07-06 | 2015-09-08 | Samsung Sdi Co., Ltd. | Battery pack and method of manufacturing battery pack |
US8199601B2 (en) | 2010-05-20 | 2012-06-12 | Telefonaktiebolaget Lm Ericsson (Publ) | System and method of selectively varying supply voltage without level shifting data signals |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5901332A (en) * | 1995-06-07 | 1999-05-04 | Advanced Micro Devices Inc. | System for dynamically reconfiguring subbusses of data bus according to system needs based on monitoring each of the information channels that make up data bus |
WO2001038996A1 (en) * | 1999-11-29 | 2001-05-31 | Sony Electronics, Inc. | Method and system for adjusting isochronous bandwidths on a bus |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2075310A (en) * | 1980-04-30 | 1981-11-11 | Hewlett Packard Ltd | Bus extender circuitry for data transmission |
FR2605768B1 (fr) * | 1986-10-23 | 1989-05-05 | Bull Sa | Dispositif de commande de bus constitue par plusieurs segments isolables |
US6259703B1 (en) * | 1993-10-22 | 2001-07-10 | Mitel Corporation | Time slot assigner for communication system |
US5734979A (en) * | 1995-05-04 | 1998-03-31 | Interwave Communications International, Ltd. | Cellular base station with intelligent call routing |
US5630145A (en) * | 1995-05-05 | 1997-05-13 | United Microelectronics Corp. | Method and apparatus for reducing power consumption according to bus activity as determined by bus access times |
US5848249A (en) * | 1995-06-15 | 1998-12-08 | Intel Corporation | Method and apparatus for enabling intelligent I/O subsystems using PCI I/O devices |
US5862359A (en) * | 1995-12-04 | 1999-01-19 | Kabushiki Kaisha Toshiba | Data transfer bus including divisional buses connectable by bus switch circuit |
US6148356A (en) * | 1995-12-27 | 2000-11-14 | Intel Corporation | Scalable computer system |
JPH103447A (ja) * | 1996-06-18 | 1998-01-06 | Matsushita Electric Ind Co Ltd | バスブリッジ装置 |
US5857080A (en) * | 1996-09-10 | 1999-01-05 | Lsi Logic Corporation | Apparatus and method for address translation in bus bridge devices |
US6467003B1 (en) * | 1997-01-21 | 2002-10-15 | Honeywell International, Inc. | Fault tolerant data communication network |
FI971718A (fi) * | 1997-04-22 | 1998-10-23 | Nokia Telecommunications Oy | Korttipaikkojen lisääminen suurikapasiteettiseen väylään |
US6079024A (en) * | 1997-10-20 | 2000-06-20 | Sun Microsystems, Inc. | Bus interface unit having selectively enabled buffers |
US6081863A (en) * | 1998-03-13 | 2000-06-27 | International Business Machines Corporation | Method and system for supporting multiple peripheral component interconnect PCI buses by a single PCI host bridge within a computer system |
US6405273B1 (en) * | 1998-11-13 | 2002-06-11 | Infineon Technologies North America Corp. | Data processing device with memory coupling unit |
US6272642B2 (en) * | 1998-12-03 | 2001-08-07 | Intel Corporation | Managing a system's performance state |
US6389033B1 (en) * | 1999-01-25 | 2002-05-14 | Conexant Systems, Inc. | System and method for performing signal acceleration on an AC link bus |
US6327635B1 (en) * | 1999-03-30 | 2001-12-04 | Qlogic Corporation | Add-on card with automatic bus power line selection circuit |
JP2001197052A (ja) * | 2000-01-13 | 2001-07-19 | Nec Corp | フレーム同期検出回路 |
US6662260B1 (en) * | 2000-03-28 | 2003-12-09 | Analog Devices, Inc. | Electronic circuits with dynamic bus partitioning |
JP2001318879A (ja) * | 2000-05-11 | 2001-11-16 | Fuji Photo Film Co Ltd | 集積回路およびその制御方法 |
US6948024B1 (en) * | 2001-05-01 | 2005-09-20 | Adaptec, Inc. | Expander device for isolating bus segments in I/O subsystem |
US20040128413A1 (en) * | 2001-06-08 | 2004-07-01 | Tiberiu Chelcea | Low latency fifo circuits for mixed asynchronous and synchronous systems |
US20030193889A1 (en) * | 2002-04-11 | 2003-10-16 | Intel Corporation | Wireless device and method for interference and channel adaptation in an OFDM communication system |
-
2001
- 2001-06-13 FI FI20011257A patent/FI20011257A0/fi unknown
-
2002
- 2002-06-07 EP EP02730321A patent/EP1396115A1/en not_active Withdrawn
- 2002-06-07 KR KR10-2003-7016202A patent/KR20040028776A/ko not_active Application Discontinuation
- 2002-06-07 WO PCT/FI2002/000497 patent/WO2002101996A1/en not_active Application Discontinuation
- 2002-06-07 CN CNB028118936A patent/CN100435522C/zh not_active Expired - Fee Related
-
2003
- 2003-12-12 US US10/735,052 patent/US20040153592A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5901332A (en) * | 1995-06-07 | 1999-05-04 | Advanced Micro Devices Inc. | System for dynamically reconfiguring subbusses of data bus according to system needs based on monitoring each of the information channels that make up data bus |
WO2001038996A1 (en) * | 1999-11-29 | 2001-05-31 | Sony Electronics, Inc. | Method and system for adjusting isochronous bandwidths on a bus |
Also Published As
Publication number | Publication date |
---|---|
CN1516941A (zh) | 2004-07-28 |
US20040153592A1 (en) | 2004-08-05 |
KR20040028776A (ko) | 2004-04-03 |
WO2002101996A1 (en) | 2002-12-19 |
FI20011257A0 (fi) | 2001-06-13 |
EP1396115A1 (en) | 2004-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101052013B (zh) | 一种网络设备内部管理通道实现的方法及系统 | |
US4695999A (en) | Cross-point switch of multiple autonomous planes | |
US5132964A (en) | Packet communication exchange including dummy packet transmission | |
US7757022B2 (en) | Integrated circuit device and signal transmission system | |
CN88100334A (zh) | 数字电路交换与分组交换网及其交换设施 | |
CN100367258C (zh) | 主从系统中直接内存存取控制器及总线结构 | |
CN111971648B (zh) | 异步多时钟域数据流接合及再同步系统和方法 | |
US7002996B1 (en) | System and method for switch timing synchronization | |
CN101610143B (zh) | 链路数据的保护方法、系统及装置 | |
CN102883355A (zh) | 基带处理单元、基带处理板和基带处理板的故障处理方法 | |
CN104038548A (zh) | 服务器系统 | |
CN104899170A (zh) | 分布式智能平台管理总线ipmb连接方法及atca机框 | |
CN100435522C (zh) | 一种修改总线的方法和一种总线 | |
US6173329B1 (en) | Distributed multimedia server device and distributed multimedia server data access method | |
CN101313481B (zh) | 一种利用背板业务总线传送业务的方法及装置 | |
CN1613186B (zh) | 使用参考信号选择进行时钟生成的方法和设备 | |
US5502718A (en) | Device for switching high speed protocol units, and corresponding switching procedure | |
CN103379551A (zh) | 一种高级数据链路控制链路带宽的分配方法及设备 | |
CA1287930C (en) | Method and apparatus for transmitting information via a bus system | |
CN101919210B (zh) | 组主控器通信系统和在自动化技术中进行串行数据传输的通信方法 | |
CN110737627B (zh) | 一种数据处理方法、装置及存储介质 | |
CN103036819A (zh) | 分组业务总线的切换方法、系统及数据交换通信设备 | |
CN107635205B (zh) | 一种自组网的编号分配方法及通信架构 | |
CN102346503B (zh) | 一种机柜及机柜系统 | |
CN104917704A (zh) | 同一架构中复用10GBase-R PCS和40GBase-R PCS的方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081119 Termination date: 20100607 |