JP2001154980A - データ/アドレスチャンネルを配置可能な情報処理システム - Google Patents

データ/アドレスチャンネルを配置可能な情報処理システム

Info

Publication number
JP2001154980A
JP2001154980A JP32275199A JP32275199A JP2001154980A JP 2001154980 A JP2001154980 A JP 2001154980A JP 32275199 A JP32275199 A JP 32275199A JP 32275199 A JP32275199 A JP 32275199A JP 2001154980 A JP2001154980 A JP 2001154980A
Authority
JP
Japan
Prior art keywords
channel
data
message
information processing
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32275199A
Other languages
English (en)
Inventor
Kenji Ko
健慈 后
Shuho Jo
秀瑩 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GENETICWARE CORP Ltd
Original Assignee
GENETICWARE CORP Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GENETICWARE CORP Ltd filed Critical GENETICWARE CORP Ltd
Priority to JP32275199A priority Critical patent/JP2001154980A/ja
Publication of JP2001154980A publication Critical patent/JP2001154980A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 情報送信の最適化と速度の高速化とを図るデ
ータ/アドレスチャンネルを配置可能な情報システムを
提供する。 【解決手段】 従来技術による同期データバス手段を非
同期データ/アドレスチャンネルに置き換え、システム
コントローラ60とそのシステムコントローラ60に接
続されているCPU10、メモリ手段30および第1、
第2周辺設備との間で複数のチャンネルCH CO1・
・・COn、CH P1・・・Pn、CHM1・・・M
nを介してデータおよびアドレスを送受信する。システ
ムコントローラ60における交換電気回路モジュール6
1およびコントロールロジック62によって、装置間の
チャンネル連結をコントロールし、情報量のニーズに応
じて必要なチャンネル数を決める。これにより、装置間
の送受信周波数幅を広げ、チャンネルCH CO1・・
・COn、CH P1・・・Pn、CH M1・・・M
nの起動時に単一送信方向を維持する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、データおよびアド
レスのメッセージを送信するデータ/アドレスチャンネ
ルを配置可能な情報処理システムに関する。
【0002】
【従来の技術】図1は、従来のコンピュータシステムの
基本的な構成を示す図である。図1に示すように、一般
のコンピュータシステムには、CPU10と、システム
コントローラ20と、メモリ手段30と、ビデオサブシ
ステム40と、PCI手段50などとを有する。そのそ
れぞれの手段の接続線は複数本のデータワイヤを利用す
るバス手段によってデータの送信を行う。システムコン
トローラ20は、CPU10と他のシステム手段(例え
ばメモリ手段30やビデオサブシステム40やPCI手
段50など)との間のブリッジインターフェースとして
利用され、一般のコンピュータシステムを例として論ず
る場合は、システムチップセットやノースブリッジなど
を採用できる。システムコントローラ20とCPU10
との間のシステムバス手段11においては、複数本のパ
ラレルデータワイヤおよびアドレスワイヤが配置され、
現在あるPentiumIIおよびPowerPCを例と
して論ずる場合、全部で64本のデータワイヤと32本
のアドレスワイヤとを有する。これらによって、データ
およびアドレスをパラレルに送受信する。他に、システ
ムコントローラ20とメモリ手段30との間のメモリバ
ス手段31は、64本のデータワイヤと複数本(メモリ
手段のタイプによって異なる)のアドレスワイヤとを有
する。これらの従来のバス手段の特徴は単一性であると
いうことであり、例えばメモリ手段30はデータをビデ
オサブシステム40に送信する場合、全部のデータI/
OとアドレスI/Oとがこのとき送信状態に使用される
ようになる。したがって、メモリ手段30はビデオサブ
システム40にデータを送信しながらデータをCPU1
0に送信することができない。
【0003】簡単に言うと、前記のバス手段は二つの特
徴を有する。 (1)複数本のパラレルのデータ/アドレスワイヤを有す
る。この特徴は、データ/アドレスの処理周波数幅にお
いて優れた性能を提供できる。例を挙げて説明すると、
データワイヤが32本から64本に増加する場合、同じ
作業タイムパルスの場合で周波数幅が約2倍に広げられ
る。
【0004】(2)単一性および同期性を有する。その長
所として、タイムシリーズ関係が極めて明らかに定義で
きる。そのため、実際の使用にとても便利であり、バス
手段両端の装置の通信協定の実現に非常に有利である。
【0005】
【発明が解決しようとする課題】しかしながら、上述の
従来のバス手段のパラレル化および同期化の特性は長所
を有するが、下記の課題をさらに有する。 (1)タイムパルス周波数はおおよそ8MHz→16MH
z→33MHz→66MHz→100MHzのように発
展していく。しかしながら、作業タイムパルス周波数の
漸次の向上に伴って同期化がだんだん困難になる。
【0006】(2)現在の大部分のコンピュータシステム
に使用されているバス手段のデータ/アドレスワイヤビ
ット幅が64ビット幅であることから、将来128ビッ
ト幅のバス手段が主流になることを予測できる。ビット
幅の増加はICピンの数が増加することを意味する。ピ
ン数があまり多くなると、パッケージングの困難性が増
加するとともに、体積が大きくなるなどの問題を招くこ
とがある。特に、システムコントローラ20におけるピ
ンの数の増加が大きな問題となる。これは、当該装置に
接続される各装置に対応して個別に対応するピン同士を
増設しなければならないからである。
【0007】(3)パラレル化のデータ/アドレスワイヤ
は、同時切り替え(0から1に、1から0に変換)の状
況が生じる場合にエネルギーの消耗がひどくなるととも
に、大きなノイズを生じることがある。 (4)システムコントローラ20の処理できるデータ量は
決まっているため、接続される装置に対しデータ/アド
レス接続ピンの数を増加する方法によって周波数幅を広
げても、全体の性能が向上することはない。言い換えれ
ば、接続ピンの数が増加されるだけである。
【0008】したがって、本発明の目的は、実際のデー
タ送信量のニーズに応じてデータ送信の最適化および高
速化を図るデータ/アドレスチャンネルを配置可能な情
報処理システムを提供することにある。
【0009】
【課題を解決するための手段】上述の課題を解決するた
めの本発明の請求項1記載のデータ/アドレスチャンネ
ルを配置可能な情報処理システムは、CPUと、メモリ
手段と、複数の周辺設備とを備える。CPU、メモリ手
段および周辺設備の間は、それぞれ独立に作業可能な複
数のチャンネルとシステムコントローラとで接続されて
いる。システムコントローラは、交換電気回路モジュー
ルおよびコントロールロジックを有する。コントロール
ロジックは、CPU、メモリ手段または周辺設備から送
信されたデータおよびアドレスのメッセージを受信し、
交換電気回路モジュールのモジュール形態を設定するこ
とにより、メッセージを送信する双方のチャンネルを形
成してメッセージの量に応じてチャンネルの配置数量を
自動的に調整し、チャンネルの状態を設定する。
【0010】請求項2記載の情報処理システムは、請求
項1記載の情報処理システムであって、コントロールロ
ジックは、CPU、メモリ手段または周辺設備の送信ニ
ーズに応じて一組の送信方向設定信号および交換制御信
号を生じ、交換電気回路モジュールを制御する。請求項
3記載の情報処理システムは、請求項1記載の情報処理
システムであって、CPU、メモリ手段または周辺設備
が送信するメッセージは、メッセージの送信相手である
装置のタグメッセージと、データメッセージと、メッセ
ージが送信相手に配置される際の配置アドレスメッセー
ジとを含む。
【0011】請求項4記載の情報処理システムは、請求
項1記載の情報処理システムであって、交換電気回路モ
ジュールは、複数のデータバッファ手段を有し、固定方
向設定形態、動態方向設定形態および多重チャンネル設
定形態の三種類のうちのいずれか一種類、あるいは他の
異なる設定型の交換電気回路モジュールである。請求項
5記載の情報処理システムは、請求項4記載のシステム
であって、固定方向設定形態の交換電気回路モジュール
は、複数のデータバッファ手段がそれぞれ一方向に設定
され、複数のデータバッファ手段のうち同一方向同士の
連結によってメッセージを送信するチャンネルを形成す
る。
【0012】請求項6記載の情報処理システムは、請求
項4記載の情報処理システムであって、動態方向設定形
態の交換電気回路モジュールは、複数のデータバッファ
手段の外部への接続がそれぞれ双方向に設定可能であっ
て、その接続の方向はコントロールロジックがチャンネ
ルを配置する際に設定される。請求項7記載の情報処理
システムは、請求項4記載の情報処理システムであっ
て、多重チャンネル設定形態の交換電気回路モジュール
は、複数のデータバッファ手段の外部への接続がそれぞ
れ双方向であって、複数のデータバッファ手段はそれぞ
れCPU、メモリ手段または周辺設備のうち近傍に接続
されている装置とのチャンネルを配置する。
【0013】請求項8記載の情報処理システムは、請求
項1記載の情報処理システムであって、チャンネルが起
動するとき一方向送信を保持し、チャンネルで送信され
るメッセージが所定の送信フォーマットにより送信され
ることにより、メッセージの送信過程中の送信方向を変
更する時間が省略される。請求項9記載の情報処理シス
テムは、請求項1記載の情報処理システムであって、シ
ステムコントローラと、CPU、メモリ手段または周辺
設備との間にチャンネルに対応するインターフェース処
理電気回路が設けられ、そのインターフェース処理電気
回路によりCPU、メモリ手段および周辺設備のうち接
続された双方が同じチャンネル送信協定に従ってメッセ
ージの送受信を行う。
【0014】請求項10記載の情報処理システムは、請
求項1記載の情報処理システムであって、チャンネル
は、複数の信号ワイヤを有し、その信号ワイヤはそれぞ
れ所定のチャンネル送信協定に従ってメッセージの送信
を行う。以上のように、本発明は、非同期データ/アド
レスチャンネルで従来の同期データバス手段を置き換
え、システムコントローラとそれに接続されている諸装
置との間で複数のチャンネルを介してデータ/アドレス
を送受信するようにし、システムコントローラにおける
交換電気回路モジュールおよびコントロールロジックに
よって装置間のチャンネル連結をコントロールし、かつ
実際の情報量のニーズに応じて所要のチャンネル数を決
め、接続されている両装置の間の送受信周波数幅を広げ
ることによってデータ送信の最適化を図ることができ
る。
【0015】また、交換電気回路モジュールは複数のデ
ータバッファ手段よりなり、固定方向設定形態と動態方
向設定形態と多重チャンネル設定形態との三種類の交換
電気回路モジュールのいずれか一種を採用するか、また
は他の異なる設定形態の手段を採用する。コントロール
ロジックの設定によって、交換電気回路モジュールにお
けるデータバッファ手段によりチャンネル連結のニーズ
に従ったチャンネルの形態に調整でき、これによりチャ
ンネル送信の方向性を設定できるとともに、チャンネル
におけるバッファが形成できる。
【0016】さらに、各チャンネルは独立に作業でき、
データの送信を行うチャンネルが多きほど、データ送信
効率は高くなる。各チャンネルが設定されてから、単一
の方向の送信を保持させることによって、方向変更の際
の時間遅延が避けられ、データ送信の速度をさらに向上
できる。
【0017】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。本発明の実施例の構成は、従来のバス
手段構成を順応型データ/アドレスチャンネルモデルに
よって置き換えたものであって、従来技術と本実施例と
の相違点は図2からはっきりと分かる。従来のバス手段
構成(図2の左半部に示すもの)においては、諸装置
(図2において装置Aと称する。図1参照)はバス手段
方式によってシステムコントローラ20に接続される。
従来のバス手段はアドレスバス手段21(16ビット)
およびデータバス手段22(64ビット)を有する。メ
モリ手段のアクセスを例として説明すると、バス手段が
単一性および同期性の特徴を有するので、アクセスの請
求は単一時間に単一メモリ手段に対して所定のアドレス
の読み/書きを実行する。装置Aの立場から論じると、
この状況が単一処理プロセスである。
【0018】本実施例のチャンネル構成において、同じ
数の接続ピンは複数本のチャンネルCHを形成でき、各
チャンネルCHは実際のニーズに応じて適当に設定でき
る。すなわち、同じタイミングで、メモリ手段のニーズ
に応じて異なるアドレスを読み/書きできる。前述と同
じような接続ピン数で論じると、8個のチャンネルCH
を形成でき、各チャンネルCHに10本のシグナルワイ
ヤを利用できる。こうした場合、実際の利用に応じてい
ろいろなニーズのチャンネル数を設定でき、すなわち装
置Bに多重処理プロセスを実行させることができ、最適
な設定ができる。
【0019】各チャンネルCHは独立に作業するもの
で、データを送信するとき使用するチャンネルCHが多
いほど、より大きなデータ送信速度が得られる。また、
各チャンネルCHが設定されてから、単一方向の伝送を
保持させるべきである。このことによって、方向変換時
の時間遅延が避けられる。他に、チャンネルCHとシグ
ナルワイヤとはコンセプトが異なる。各チャンネルCH
は複数本のシグナルワイヤを包含することができ、各シ
グナルワイヤは通信送信協定に従って送信を行う。本実
施例において、送信協定には特別に限定することがな
く、前述のように10本のシグナルワイヤによって1チ
ャンネルを形成する場合、1本がタイムパルスワイヤ
で、1本がアドレスワイヤ(シリアル送信方式によって
送信するもの)で、8本がデータワイヤ(パラレル送信
方式によって送信するもの)のように定義できる。実際
に応用できるチャンネルのタイプは場合によっては変更
することができる。
【0020】本実施例において重要なポイントは、シス
テムコントローラがどのようにチャンネルCHをコント
ロールするかということと、チャンネルCHを配置する
技術とにあり、以下に本実施例の情報処理システムを具
体的に説明する。まず、図3に示すように、システムコ
ントローラ60はチャンネル管理手段の役割を発揮し、
各チャンネルCHは外部装置(プロセッサー10、メモ
リ手段30または周辺設備など)とシステムコントロー
ラ60との間における所定の送信速度を保つ情報流と意
味される。システムコントローラ60は、交換電気回路
モジュール61およびコントロールロジック62の二つ
の部分を有する。前記交換電気回路モジュール61は複
数のデータバッファからなり、固定方向設定形態、動態
方向設定形態および多重チャンネル設定形態の三種類の
交換電気回路モジュール61のいずれか一つを採用で
き、あるいは他の変化タイプを有する手段(後で詳しく
説明する)を採用できる。前記コントロールロジック6
2の主要な作用は、各装置間のメッセージの送信制御作
用を提供するもので、データバッファからなる交換電気
回路モジュール61をコントロールすることに利用さ
れ、前記外部装置の間でチャンネルCHを形成すること
に使用される。
【0021】図3におけるチャンネルCH P1とチャ
ンネルCH M1との間の状況を例として説明する。プ
ロセッサー10はメモリ手段30よりデータを読み取り
出そうとする場合、チャンネルCH M1の方向をメモ
リ手段30→システムコントローラ60のように設定す
るとともに、チャンネルCH P1の方向をシステムコ
ントローラ60→プロセッサー10のように設定すれば
よい。コントロールロジック62は、装置の送信のニー
ズに応じて1セットの送信方向設定信号63および交換
制御信号64を生じることにより、交換電気回路モジュ
ール61における各バッファの作動を制御し、両装置間
の情報(アドレスおよびデータを含む)送信チャンネル
を形成する。ある装置が他の装置へ情報を送信しようと
する場合、以下の三種類のメッセージを提供する必要が
ある。
【0022】(1)送信相手を指示するタグメッセージ (2)送信しようとするデータのデータメッセージ (3)前記データを送信する相手のアドレスの情報。 他に、送信する必要がある情報には一部の制御信号を要
する場合があり、これらの情報はチャンネルCHを介し
て送信される。
【0023】また、図3に示す各装置およびシステムコ
ントローラ60における楕円形標記は、チャンネルの対
応するインターフェース処理電気回路I、I´を意味す
る。接続されている双方は同じチャンネル送信協定によ
って情報の送信を行う必要がある。注意を要するのは、
本実施例のポイントとして、このようなチャンネルCH
の構成と、これらの構成の起動および配置が場合によっ
て変更できる機能とによって、従来のバス手段の欠点を
改善することである。
【0024】システムコントローラ60は、データ/ア
ドレスの流量を制御する際に、実際のデータの流量のニ
ーズに応じて所要のチャンネル数を決定できる。すなわ
ち、ある装置の情報流量に対するニーズが大きくなった
場合、システムコントローラ60はより多くのチャンネ
ルをオープンすることによって通信周波数幅を広げるこ
とができ、データの送信を加速することができる。加え
て各装置のチャンネルCHは場合によって自動的に調整
できる。言い換えれば、本実施例のチャンネルCHの総
数は決まっているが、チャンネルCHの配置は動態的で
ある。例を挙げて説明すると、図3に示すように、シス
テムコントローラ60はプロセッサー10、メモリ手段
30、第1周辺設備および第2周辺設備のチャンネルに
接続され、相互に連通する複数のチャンネルを有する。
図3の左半部の点線は、図における実線を複雑にしない
ように点線で示したものであるが、これについてプロセ
ッサーおよび第1周辺設備を例として説明する。プロセ
ッサー10と第1周辺設備との間はチャンネルCH C
O1乃至CH COnを介して接続される。送信時、プ
ロセッサー10は8個のチャンネルを占用し、第1周辺
設備への情報送信ニーズがかなり大量になるとともにプ
ロセッサー10への情報送信ニーズがかなり少量になる
場合、4個のチャンネルCH CO1〜C04を第1周
辺設備に対応するように配置しながら、他のチャンネル
をプロセッサー10に対応するように配置すればよい。
このような方式によって、チャンネルCHを効果的に配
置することができる。
【0025】各チャンネルCHは起動時毎に単に一方向
の送信を実現でき、チャンネルCHにおいて送信される
データ/アドレスは所定の送信フォーマットによって送
信される。このような作用には長所があり、それは情報
伝送過程における方向変更の時間を省略することであ
り、情報送信の速度を増加できる。注意を要するのは、
チャンネルCH同士の間では同期させる必要がなく、言
い換えれば、互いに独立に作業を完成することができ
る。
【0026】また、図4に示す構成は図3の構成を変化
させたものであり、両者の相違点は、本来チャンネルを
介して送信される一部のタグメッセージと制御信号とが
図4に示す構成においては単独の接続ピンによって送信
されることである(図4のコントロール/タグの点線部
分)。この部分はチャンネルCH内の非データメッセー
ジのタイムシリーズの複雑さを簡素化させることができ
るが、余分な接続ピンが増加されることがある。また、
図3と同じように、チャンネルが場合に応じて自動的に
変化する機能を有する。
【0027】以上のことから図5のようなフローチャー
トを類推でき、これによって本実施例のチャンネル送信
方式をさらに明らかに示すことができる。そのチャンネ
ル送信方式は以下のとおりである。 ステップa:CPU10はアクセスコマンドを発行す
る。 ステップb:システムコントローラ60内のコントロー
ルロジック61は、アクセスコマンドや実際の送信ニー
ズに応じて1セットの送信方向設定信号63および交換
制御信号64を生じ、交換電気回路モジュール61にお
ける各データバッファの作業(チャンネル数量や相手や
アクセス方向などを設定する作業)を制御し、両者間の
情報送信チャンネルを形成する。
【0028】ステップc:交換電気回路モジュール61
は、設定値に従ってバッファを切り替え、情報送信の方
向性を設定する。 ステップd:情報流は指定される周辺バッファに接続さ
れるチャンネルを介して相手周辺設備に送信される。 ステップe:アクセス作業終了。
【0029】また前記のように、交換電気回路モジュー
ルは複数のデータバッファからなる。以下に、三種類の
交換電気回路モジュールの設定形態を挙げて交換電気回
路モジュールの作動方式を説明する。図6は、固定方向
設定形態の交換電気回路モジュールを示す図である。こ
の設定形態では、交換電気回路モジュール61における
データバッファは単に一方向だけを設定できる。データ
バッファA1のデータ入力方向は二つあり、それぞれプ
ロセッサーインターフェースならびに隣接するバッファ
A2からである。同様に、データの出力方向も二つあ
り、それぞれ第1周辺設備インターフェース(図1を例
として説明する場合、ビデオサブシステム40である)
ならびに隣接するバッファB1へである。そのため、プ
ロセッサーインターフェースから第3周辺設備インター
フェース(図1を例として説明する場合、メモリ手段3
0である)へのチャンネルCHを形成しようとする場
合、データバッファA1−B1−C1−D1またはA3
−B3−C3−D3によって形成させることができる。
これに対して、第3周辺設備インターフェースからプロ
セッサーインターフェースへのチャンネルを形成しよう
とする場合、データバッファD2−C2−B2−A2ま
たはD4−C4−B4−A4によって形成させることが
できる(上述と同じ理由より類推できる)。固定方向設
定形態の利点は構成が単純で実現が容易であるというこ
とであるが、データバッファの使用効率が高くないとい
う短所を有する。
【0030】図7は、動態方向設定形態の交換電気回路
モジュールを示す図である。この設定形態において、各
データバッファの対外の接続線は双方向に設定可能なも
のである。言い換えれば、各接続線方向はコントロール
ロジック62が配置を行うときに設定され、注意を要す
るのは、データバッファには双方向入出力の接続線を有
するが、チャンネルCHの配置が完成されたあと一方向
性を依然として保持する必要があるということである。
こうすると、方向変更の時間遅延が避けられる。動態方
向設定形態を利用する場合、資源の効果的な配分を行う
必要があるとともに、双方向接続の実施は複雑になるこ
とがあるのでコストが高くなる。しかしながら、データ
バッファの使用効率は高くなる。
【0031】図8は、多重チャンネル設定形態の交換電
気回路モジュールを示す図である。この設定形態では、
各バッファの対外の接続線が双方向であるが、全てのデ
ータバッファを任意に配置できるものではなく、左半部
のデータバッファはプロセッサー10へのチャンネル
と、第0周辺設備インターフェースPI0と第1周辺設
備インターフェースPI1との間のチャンネルとだけを
配置でき、右半部のデータバッファはプロセッサーへの
チャンネルと、第2周辺設備インターフェースPI2と
第3周辺設備インターフェースPI3との間のチャンネ
ルとだけを配置できる。他に、図8に示す設定形態で
は、実際のチャンネル数はデータバッファ数を超える。
【0032】交換電気回路モジュール61はデータバッ
ファからなり、そのモードは前記三種類の交換電気回路
モジュールにおける任意の一種、あるいは他の変化モー
ドになることができる。コントロールロジック62の設
定により交換電気回路モジュール61におけるデータバ
ッファはチャンネルCH連結のニーズに応じたチャンネ
ルCHの設定形態を調整でき、これによってチャンネル
CH送信の方向性を確立するとともにチャンネルCHに
おけるバッファを形成する。
【0033】
【発明の効果】本発明のデータ/アドレスチャンネルを
配置可能な情報処理システムは、複数のチャンネルを介
してデータ/アドレス情報を送信できるとともに、シス
テムコントローラにおける交換電気回路モジュールおよ
びコントロールロジックによって装置間のチャンネル連
結を決定することができ、かつ実際の情報流のニーズに
応じて所要のチャンネル数量を設定でき、両装置間の送
信周波数幅を広げて情報送信の最適化を図り、従来の単
一処理プロセスのバス手段の課題を解決する。
【図面の簡単な説明】
【図1】従来のコンピュータシステムの構成を示す模式
図である。
【図2】従来の単一処理プロセスと本発明の実施例によ
る多重処理プロセスとの相違点を示す模式図である。
【図3】本発明の実施例によるデータ/アドレスチャン
ネルを配置可能な情報処理システムの構成を示す模式図
である。
【図4】本発明の実施例によるデータ/アドレスチャン
ネルを配置可能な情報処理システムの構成を示す模式図
である。
【図5】本発明の実施例によるデータ/アドレスチャン
ネルを配置可能な情報処理システムの作業フローを示す
フローチャートである。
【図6】本発明の実施例による固定方向設定形態の交換
電気回路モジュールを示す模式図である。
【図7】本発明の実施例による動態方向設定形態の交換
電気回路モジュールを示す模式図である。
【図8】本発明の実施例による多重チャンネル設定形態
の交換電気回路モジュールを示す模式図である。
【符号の説明】
10 CPU 30 メモリ手段 50 PCI手段 60 システムコントローラ 61 交換電気回路モジュール 62 コントロールロジック CH CO1・・・COn、CH P1・・・Pn、C
H M1・・・Mnチャンネル PI0 第0周辺設備インターフェース PI1 第1周辺設備インターフェース PI2 第2周辺設備インターフェース PI3 第3周辺設備インターフェース PI4 第4周辺設備インターフェース
───────────────────────────────────────────────────── フロントページの続き (72)発明者 徐 秀瑩 台湾台北市内湖区瑞光路583巷32号7樓 Fターム(参考) 5B061 FF02 GG01

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 CPUと、メモリ手段と、複数の周辺設
    備とを備え、 前記CPU、前記メモリ手段および前記周辺設備の間
    は、それぞれ独立に作業可能な複数のチャンネルとシス
    テムコントローラとで接続され、 前記システムコントローラは、交換電気回路モジュール
    およびコントロールロジックを有し、 前記コントロールロジックは、前記CPU、前記メモリ
    手段または前記周辺設備から送信されたデータおよびア
    ドレスのメッセージを受信し、前記交換電気回路モジュ
    ールのモジュール形態を設定することにより、前記メッ
    セージを送信する双方のチャンネルを形成して前記メッ
    セージの量に応じて前記チャンネルの配置数量を自動的
    に調整し、前記チャンネルの状態を設定することを特徴
    とするデータ/アドレスチャンネルを配置可能な情報処
    理システム。
  2. 【請求項2】 前記コントロールロジックは、前記CP
    U、前記メモリ手段または前記周辺設備の送信ニーズに
    応じて一組の送信方向設定信号および交換制御信号を生
    じ、前記交換電気回路モジュールを制御することを特徴
    とする請求項1記載のデータ/アドレスチャンネルを配
    置可能な情報処理システム。
  3. 【請求項3】 前記CPU、前記メモリ手段または前記
    周辺設備が送信するメッセージは、前記メッセージの送
    信相手である装置のタグメッセージと、データメッセー
    ジと、前記メッセージが前記送信相手に配置される際の
    配置アドレスメッセージとを含むことを特徴とする請求
    項1記載のデータ/アドレスチャンネルを配置可能な情
    報処理システム。
  4. 【請求項4】 前記交換電気回路モジュールは、複数の
    データバッファ手段を有し、固定方向設定形態、動態方
    向設定形態および多重チャンネル設定形態の三種類のう
    ちのいずれか一種類、あるいは他の異なる設定型の交換
    電気回路モジュールであることを特徴とする請求項1記
    載のデータ/アドレスチャンネルを配置可能な情報処理
    システム。
  5. 【請求項5】 前記固定方向設定形態の交換電気回路モ
    ジュールは、前記複数のデータバッファ手段がそれぞれ
    一方向に設定され、前記複数のデータバッファ手段のう
    ち同一方向同士の連結によって前記メッセージを送信す
    るチャンネルを形成することを特徴とする請求項4記載
    のデータ/アドレスチャンネルを配置可能な情報処理シ
    ステム。
  6. 【請求項6】 前記動態方向設定形態の交換電気回路モ
    ジュールは、前記複数のデータバッファ手段の外部への
    接続がそれぞれ双方向に設定可能であって、その接続の
    方向は前記コントロールロジックが前記チャンネルを配
    置する際に設定されることを特徴とする請求項4記載の
    データ/アドレスチャンネルを配置可能な情報処理シス
    テム。
  7. 【請求項7】 前記多重チャンネル設定形態の交換電気
    回路モジュールは、前記複数のデータバッファ手段の外
    部への接続がそれぞれ双方向であって、前記複数のデー
    タバッファ手段はそれぞれ前記CPU、前記メモリ手段
    または前記周辺設備のうち近傍に接続されている装置と
    のチャンネルを配置することを特徴とする請求項4記載
    のデータ/アドレスチャンネルを配置可能な情報処理シ
    ステム。
  8. 【請求項8】 前記チャンネルが起動するとき一方向送
    信を保持し、前記チャンネルで送信されるメッセージが
    所定の送信フォーマットにより送信されることにより、
    前記メッセージの送信過程中の送信方向を変更する時間
    が省略されることを特徴とする請求項1記載のデータ/
    アドレスチャンネルを配置可能な情報処理システム。
  9. 【請求項9】 前記システムコントローラと、前記CP
    U、前記メモリ手段または前記周辺設備との間に前記チ
    ャンネルに対応するインターフェース処理電気回路が設
    けられ、そのインターフェース処理電気回路により前記
    CPU、前記メモリ手段および前記周辺設備のうち接続
    された双方が同じチャンネル送信協定に従って前記メッ
    セージの送受信を行うことを特徴とする請求項1記載の
    データ/アドレスチャンネルを配置可能な情報処理シス
    テム。
  10. 【請求項10】 前記チャンネルは、複数の信号ワイヤ
    を有し、その信号ワイヤはそれぞれ所定のチャンネル送
    信協定に従って前記メッセージの送信を行うことを特徴
    とする請求項1記載のデータ/アドレスチャンネルを配
    置可能な情報処理システム。
JP32275199A 1999-11-12 1999-11-12 データ/アドレスチャンネルを配置可能な情報処理システム Pending JP2001154980A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32275199A JP2001154980A (ja) 1999-11-12 1999-11-12 データ/アドレスチャンネルを配置可能な情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32275199A JP2001154980A (ja) 1999-11-12 1999-11-12 データ/アドレスチャンネルを配置可能な情報処理システム

Publications (1)

Publication Number Publication Date
JP2001154980A true JP2001154980A (ja) 2001-06-08

Family

ID=18147246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32275199A Pending JP2001154980A (ja) 1999-11-12 1999-11-12 データ/アドレスチャンネルを配置可能な情報処理システム

Country Status (1)

Country Link
JP (1) JP2001154980A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007528077A (ja) * 2004-03-08 2007-10-04 マイクロン テクノロジー,インコーポレイテッド レーン幅がプログラム可能なメモリハブアーキテクチャ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007528077A (ja) * 2004-03-08 2007-10-04 マイクロン テクノロジー,インコーポレイテッド レーン幅がプログラム可能なメモリハブアーキテクチャ

Similar Documents

Publication Publication Date Title
EP1027657B1 (en) A fully-pipelined fixed-latency communications system with a real-time dynamic bandwidth allocation
JPH0640643B2 (ja) データパケットの待ち合わせ方法、通信ネットワークシステム及びパケット通信用アクセス装置
EP2791810B1 (en) System and method of sending data via a plurality of data lines on a bus
CN111971648B (zh) 异步多时钟域数据流接合及再同步系统和方法
KR100847364B1 (ko) 클럭 포워드 i/o 시스템을 위한 효율적인 클럭 개시 및 정지 장치
US9817705B2 (en) Method for enabling a communication between processes, processing system, integrated chip and module for such a chip
KR20160084408A (ko) 버스 상에서 추가적인 세컨더리 데이터 라인들을 통하여 데이터를 전송하는 시스템 및 방법
US7535920B2 (en) Method and system for optimizing UTOPIA CLAV polling arbitration
KR20120040535A (ko) 버스 시스템 및 그것의 동작 방법
JP4570023B2 (ja) 電力周波数が調整可能なuartデバイス
US7590146B2 (en) Information processing unit
JP2007534052A (ja) 集積回路及びトランザクション撤回方法
GB2377138A (en) Ring Bus Structure For System On Chip Integrated Circuits
JP2002518729A (ja) 異なるクロックレートで動作する装置を接続するインターフェイス装置及びインターフェイスの動作方法
US6178180B1 (en) Communications adapter for processing ATM and ISDN data
US6546451B1 (en) Method and apparatus for decoupling processor speed from memory subsystem speed in a node controller
CN114185830A (zh) 基于mailbox的多处理器通信方法、设备、系统和存储介质
KR20010085681A (ko) 집적 회로 및 그것을 이용한 정보 처리 장치
JP2001154980A (ja) データ/アドレスチャンネルを配置可能な情報処理システム
CN113704151B (zh) 基于TileLink总线的芯片互联架构及互联方法
JP3550155B2 (ja) 選択可能な中央処理ユニット付きワークステーションのアーキテクチャー
CN114996184A (zh) 兼容实现spi或i2c从机的接口模块及数据传输方法
JP3639651B2 (ja) 少なくとも2台のプロセッサからなる情報処理装置
US6597690B1 (en) Method and apparatus employing associative memories to implement limited switching
KR20040028776A (ko) 버스 적응 방법 및 버스