CN107870742B - 向存储装置提供旁路的电子装置、存储装置和计算系统 - Google Patents

向存储装置提供旁路的电子装置、存储装置和计算系统 Download PDF

Info

Publication number
CN107870742B
CN107870742B CN201710805588.1A CN201710805588A CN107870742B CN 107870742 B CN107870742 B CN 107870742B CN 201710805588 A CN201710805588 A CN 201710805588A CN 107870742 B CN107870742 B CN 107870742B
Authority
CN
China
Prior art keywords
storage device
command
path
data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710805588.1A
Other languages
English (en)
Other versions
CN107870742A (zh
Inventor
朴炫泰
李英敏
徐晟皓
吴和锡
崔珍赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107870742A publication Critical patent/CN107870742A/zh
Application granted granted Critical
Publication of CN107870742B publication Critical patent/CN107870742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40019—Details regarding a bus master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Memory System (AREA)
  • Power Sources (AREA)

Abstract

提供了一种向存储装置提供旁路的电子装置、存储装置和计算系统。根据本发明构思的至少一些示例实施例，一种电子装置包括：嵌入式存储装置，被配置为连接到可移除存储装置，并且被配置为当被连接到所述可移除存储装置时直接与所述可移除存储装置进行通信；应用处理器，被连接为直接与嵌入式存储装置进行通信并且不直接与所述可移除存储装置连接，其中，嵌入式存储装置被配置为响应于从应用处理器接收的禁用命令来减少提供给包括在嵌入式存储装置中的所有电路或一些电路的功率量，并且提供旁路路径，其中，所述旁路路径被配置为当所述可移除存储装置被连接到所述旁路路径时，将普通命令和数据从应用处理器传送到所述可移除存储装置。

Description

向存储装置提供旁路的电子装置、存储装置和计算系统
本申请要求于2016年9月27日在韩国知识产权局提交的第10-2016-0124232号韩国专利申请的优先权，所述专利申请的全部内容通过引用合并于此。
技术领域
本发明构思的至少一些示例实施例涉及电子电路或装置之间的通信，更具体地，涉及用于电子电路或装置之间的接口的对数据包和信息进行传送的配置和操作。
背景技术
当今，各种种类的电子装置正在被使用。电子装置基于其中包括的各种电子电路的操作来执行功能。所述电子装置执行功能以向用户提供服务。所述电子装置可独自运行来提供所述服务。一些电子装置可与其他电子装置或外部电子电路进行通信来提供所述服务。
操作处理器和存储装置是电子装置的一些示例。例如，所述操作处理器可与所述存储装置进行通信(例如，接口连接)以提供数据存储服务。所述操作处理器可在与所述存储装置进行接口连接的同时与所述存储装置交换数据/信息/信号/数据包。所述操作处理器和存储装置可采用接口协议来彼此进行通信。
随着对具有更高性能和效率的电子装置的需求增加，已按照各种方式对电子装置的配置和接口方式进行了改进。例如，已经开发了用于实施具有较大容量的存储装置的各种电路配置和操作方法。然而，在一些情况下，改变电路配置和操作方法以满足用户的需求可导致成本、配置复杂性和电路面积的增加。
发明内容
根据本发明构思的至少一些示例实施例，一种电子装置包括：嵌入式存储装置，被配置为连接到可移除存储装置，并被配置为当被连接到所述可移除存储装置时直接与所述可移除存储装置进行通信；应用处理器，被连接为直接与嵌入式存储装置进行通信并且不直接与所述可移除存储装置连接，其中，嵌入式存储装置被配置为响应于从应用处理器接收到的禁用命令，减少供应给包括在嵌入式存储装置中的所有电路或一些电路的功率量并提供旁路路径，其中，所述旁路路径被配置为当所述可移除存储装置被连接到所述旁路通路时，将普通命令和数据从应用处理器传送到所述可移除存储装置。
根据本发明构思的至少一些示例实施例，一种存储装置包括：控制器，被配置为直接与主机装置和外部存储装置中的每一个进行通信，其中，所述主机装置和所述外部存储装置彼此不直接连接；非易失性存储器，被配置为在控制器的控制下存储写数据或输出读数据；开关逻辑，被配置为使得响应于来自所述主机装置的使能命令，开关逻辑选择性地在以下操作中进行切换：通过第一路径将从所述主机装置接收到的普通命令和数据提供给控制器、以及通过第二路径将从所述主机装置接收到的所述普通命令和数据提供给所述外部存储装置，其中，开关逻辑还被配置为使得响应于从所述主机装置接收到的禁用命令，开关逻辑禁用控制器和非易失性存储装置中的至少一个，并通过与第一路径和第二路径不同的第三路径将普通命令和数据提供给所述外部存储装置。
根据本发明构思的至少一些示例实施例，一种计算系统包括：多个电子装置，通过它们各自的输入/输出端口彼此串行连接，其中，所述多个电子装置至少包括第一电子装置和第二电子装置，第一电子装置处于串行连接的末端，第二电子装置被连接为直接与第一电子装置进行通信；操作处理器装置，被连接为直接与第一存储装置进行通信，并且不直接与第二存储装置连接，其中，第一存储装置被配置为：从操作处理器装置接收第一普通命令，其中，第一普通命令指示要在除第一电子装置之外的电子装置上被执行的操作；响应于与第一普通命令相关联地接收的禁用命令，减少由第一电子装置消耗的功率量；响应于所述禁用命令将第一普通命令旁路到第二电子装置，并且，其中，当第一普通命令指示要在第二电子装置上被执行的操作时，第二电子装置被配置为执行由将第一个电子装置旁路的第一普通命令指示的操作。
根据本发明构思的至少一些示例实施例，一种在被连接为彼此直接进行通信的操作处理器装置和存储装置之间进行通信的方法包括：由操作处理器装置产生被配置用于外部存储装置的第一命令，其中，所述外部存储装置与存储装置进行连接为直接与存储装置进行通信，并且不直接与操作处理器装置连接；由操作处理器装置产生与所述第一命令有关的第二命令；由存储装置从操作处理器装置接收第一命令和第二命令；响应于第二命令，由存储装置减少存储装置中消耗的功率量；响应于第二命令，在不对第一命令是被配置用于存储装置还是用于所述外部存储装置进行确定的情况下，由存储装置将第一命令旁路到所述外部存储装置。
根据本发明构思的至少一些示例实施例，一种电子装置包括：应用处理器；一个或更多个第一信号线；第一存储装置，包括一个或更多个电路，并通过所述一个或更多个第一信号线被连接到应用处理器；一个或更多个第二信号线，被连接到第一存储装置，并可连接到第二存储装置，其中，第一存储装置包括开关逻辑，其中，开关逻辑被配置为选择性地将从应用处理器接收到的信号传送到第一路径或第二路径，其中，第一路径可被连接到所述一个或更多个电路，第二路径被连接到所述一个或更多个第二信号线，第一存储装置被配置为使得基于从应用处理器接收禁用命令，第一存储装置减少由所述一个或更多个电路中的至少一个电路接收的功率量，开关逻辑选择第二路径，并且当第二存储装置被连接到所述一个或更多个第二信号线时，开关逻辑通过第二路径将从应用处理器接收到的命令和数据中的至少一个传送到第二存储装置。
附图说明
通过参照附图对本发明构思的示例实施例进行详细描述，本发明构思的示例实施例的以上和其它特征以及优点将变得更加清楚。附图意于示出本发明构思的示例实施例，不应当被解释为限制权利要求的意图范围。除非明确地指出，否则附图不被认为是按比例绘制。
图1是示出根据本发明构思的至少一些示例实施例的包括串行连接的存储装置的存储系统的框图；
图2A至图2D是示出图1的存储系统的示例实施的示意图；
图3是用于描述图1的存储装置的示例配置和图1的存储系统中的示例通信的框图；
图4是用于描述包括在图3中的第一存储装置中的开关逻辑的示例配置和操作的框图；
图5是用于描述在图3的存储系统中响应于禁用命令而执行的示例操作的示意图；
图6是描述在图3的存储系统中响应于禁用命令而执行的示例操作的流程图；
图7是用于描述在图3的存储系统中响应于使能命令而执行的示例操作的示意图；
图8是描述在图3的存储系统中响应于使能命令而执行的示例操作的流程图；
图9A和图9B是用于描述用于在图3的第一存储装置中确定普通命令的目的地的普通命令的示例配置的示意图；
图10A和图10B是示出图3的开关逻辑的示例配置的框图；
图11是示出图3的第二存储装置的示例配置的框图；
图12是示出根据本发明构思的至少一些示例实施例的包括串行连接的电子装置的电子系统的框图；
图13A和图13B是用于描述图12的电子系统中的与不被直接连接到操作处理器装置的电子装置进行通信的示例过程的示意图；
图14是示出根据本发明构思的至少一些示例实施例的电子装置及其接口的示例配置的框图；
图15是示出图1至图11的非易失性存储器中的一个的框图；以及
图16是示出图15中的存储器单元阵列的一个存储器块的示意图。
具体实施方式
正如本发明构思的领域中的惯例，按照功能块、单元和/或模块描述并在附图中示出了实施例。本领域技术人员将理解，这些块、单元和/或模块通过诸如逻辑电路、分立组件、微处理器、硬连线的电路、存储器元件、布线连接等的电子(或光学)电路被物理地实施，所述电子(或光学)电路可使用基于半导体的制造技术或其他制造技术而被形成。在所述块、单元和/或模块由微处理器或类似物来实施的情况下，可以使用软件(例如，微代码)对它们进行编程，以执行本文讨论的各种功能，并且可以可选地由固件和/或软件来驱动它们。可选地，每个块、单元和/或模块可由专用硬件来实施，或被实施为用于执行一些功能的专用硬件以及用于执行其它功能的处理器(例如，一个或更多个编程的微处理器和相关电路)的组合。另外，在不脱离本发明构思的范围的情况下，实施例的每个块、单元和/或模块可被物理地分离成两个或更多个交互且离散的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，实施例的块、单元和/或模块可被物理地组合为更复杂的块、单元和/或模块。
图1是示出根据本发明构思的至少一些示例实施例的包括串行连接的存储装置1300和1400的存储系统1000的框图。存储系统1000可包括操作处理器装置1100、第一存储装置1300和第二存储装置1400。
操作处理器装置1100可执行各种算术运算和/或逻辑运算以管理和处理存储系统1000的整体操作。例如，操作处理器装置1100可以以包括一个或更多个处理器核的专用电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)来实施，或者可以以片上系统(SoC)来实施。例如，操作处理器装置1100可以包括通用处理器、专用处理器和/或应用处理器。操作处理器装置1100可以是处理器本身，或者可以是包括处理器的电子装置或系统。根据本发明构思的至少一些示例实施例，包括在操作处理器装置1100中的处理器可以是微处理器、多处理器和/或多核处理器。
第一存储装置1300可以包括控制器1320和一个或更多个非易失性存储器1310。第二存储装置1400可以包括控制器1420和一个或更多个非易失性存储器1410。非易失性存储器1310和非易失性存储器1410中的每一个可包括一个或更多个单独的存储器模块。
非易失性存储器1310和1410可包括用于存储数据的存储区域。例如，非易失性存储器1310和1410中的每一个可包括各种非易失性存储器中的一个或更多个，其中，所述各种非易失性存储器包含例如NAND类型闪速存储器、相变随机存取存储器(PRAM)、磁阻RAM(MRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)等。
控制器1320和1420可以分别控制存储装置1300和1400的总体操作。为此，控制器1320和1420中的每一个可包括一个或更多个处理器或处理器核和缓冲存储器。例如，控制器1320和1420可以分别控制非易失性存储器1310和1410，使得数据被存储在非易失性存储器1310和1410中，或者在非易失性存储器1310和1410中存储的数据被输出。根据本发明构思的至少一些示例实施例，包括在控制器1320和1420中的处理器均可以是微处理器、多处理器和/或多核处理器。
操作处理器装置1100可向存储装置1300和1400提供命令、查询和/或请求。操作处理器装置1100可以与存储装置1300和1400交换数据。根据本发明构思的至少一些示例实施例，可以以数据包为单位来传送命令、查询、请求和数据。然而，本发明构思的至少一些示例实施例不限于此。可对数据进行传输所用的单位进行各种改变或修改。
例如，当操作处理器装置1100向存储装置1300和1400提供写命令和写数据时，存储系统1300和1400可将写数据存储在非易失性存储器1310和1410中。例如，当操作处理器装置1100向存储装置1300和1400提供读命令时，存储装置1300和1400可将存储在非易失性存储器1310和1410中的读数据输出到操作处理器装置1100。
操作处理器装置1100可以是被提供来自存储装置1300和1400的存储器服务的主机装置。在本公开中，术语“主机”可以表示被另一装置提供服务的装置。当操作处理器装置1100运行时，可将存储器服务提供给存储系统1000的用户。
根据本发明构思的至少一些示例实施例，操作处理器装置1100和存储装置1300和1400可被串行连接。参照图1，操作处理器装置1100可被连接以通过端口PORT0和PORT1a直接与第一存储装置1300进行通信。此外，第一存储装置1300可被连接以通过端口PORT1b和PORT2直接与第二存储装置1400进行通信。然而，操作处理器装置1100可以不与第二存储装置1400直接连接。例如，操作处理器装置1100和存储装置1300和1400之间的这种连接可以被理解为“链”结构或“菊花链”结构的拓扑。
例如，控制器1320可被配置为直接与操作处理器装置1100进行通信以与操作处理器装置1100交换读数据和写数据。例如，控制器1320和1420可被配置为彼此直接进行通信以彼此交换读数据以及写数据。另一方面，控制器1420可以不与操作处理器装置1100直接连接。
与图1所示的配置不同，在一些情况下，操作处理器装置1100可与存储装置1300和1400二者直接进行连接。例如，存储装置1300和1400可与操作处理器装置1100并联连接。然而，在这种情况下，操作处理器装置1100可包括与存储装置1300和1400两者连接的多个端口。此外，操作处理器装置1100可以包括用于与存储装置1300和1400两者进行通信的通信电路以及用于驱动/控制所述通信电路的外围电路。
另一方面，根据本发明构思的至少一些示例实施例，如图1所示，操作处理器装置1100可以不直接与第二存储装置1400进行通信。因此，操作处理器装置1100可以仅包括与第一存储装置1300连接的端口PORT0、与第一存储装置1300进行通信的通信电路以及驱动/控制该通信电路的外围电路。此外，第一存储装置1300可以包括与第二存储装置1400连接的端口PORT1b、与第二存储装置1400进行通信的通信电路以及驱动/控制该通信电路的外围电路。
因此，根据本发明构思的至少一些示例实施例，如图1所示，可以简化操作处理器装置1100的配置，并且可以减少由操作处理器装置1100占用的面积。此外，可以降低操作处理器装置1100的设计/制造成本。除了这样的经济效益之外，与采用一个存储装置相比，采用两个存储装置1300和1400可以提供更大的存储容量。因此，可以满足用户对数据存储容量的需求。
在这样的示例实施例中，第一存储装置1300的配置可变得有些复杂。然而，在许多情况下，操作处理器装置1100可以以几千兆赫(GHz)的速度运行，并且第一存储装置1300可以以几十到几百兆赫(MHz)的速度运行。此外，制造操作处理器装置1100的工序可能比制造第一存储装置1300的工序更困难且复杂。因此，与制造具有与多个存储装置直接进行通信的多个端口和其它电路的操作处理器装置1100相比，实施第一存储装置1300中的端口PORT1b、通信电路和外围电路可更简单且更经济。
操作处理器装置1100和存储装置1300和1400可根据各种接口协议中的一个或更多个彼此进行通信。例如，操作处理器装置1100和存储装置1300和1400可以在互连层采用诸如外围组件互连快速(PCIe)、串行高级技术附件(SATA)等的接口协议中的至少一个以彼此进行通信。例如，操作处理器装置1100和存储装置1300和1400可以在应用层采用诸如小型计算机系统接口(SCSI)、非易失性存储器快速(NVMe)等的通信协议中的至少一个以彼此进行通信。例如，操作处理器装置1100和存储装置1300和1400可以在互连层和应用层上采用诸如通用串行总线(USB)、串行连接SCSI(SAS)、安全数字(SD)卡、嵌入式多媒体卡(eMMC)、通用闪存存储(UFS)等的接口协议中的至少一个以彼此进行通信。然而，上述示例不意于限制本公开。
图2A至图2D是示出图1的存储系统1000的示例实施的示意图。
参照图2A，图1的存储装置1000可被实施在电子装置2000(例如，智能电话或平板计算机)中。电子装置2000可以包括应用处理器2100和嵌入式存储装置2300。电子装置2000可以包括用于装备可移除存储装置2400的插槽2004。例如，可移除存储装置2400可以以卡、棒或芯片封装的形式被实施，并且可以被装备在插槽2004中或从插槽2004分离。
例如，应用处理器2100可以被连接以通过导电图形W1直接与嵌入式存储装置2300进行通信。根据至少一些示例实施例，术语“导电图形”可以指导电材料的图形，该导电材料的图形实现例如用于传输信号(例如，命令和/或数据)的一个或更多个信号线。当可移除存储装置2400被装备在插槽2004中时，嵌入式存储装置2300可以通过导电图形W2直接与可移除存储装置2400进行通信。另一方面，可移除存储装置2400可以不直接与应用处理器2100连接。
参考图2B至图2D，图1的存储系统1000可被实施在计算系统3000a、3000b或3000c(例如台式计算机、膝上型计算机、工作站、服务器系统等)中。图2B的计算系统3000a可以包括中央处理单元(CPU)3100和存储装置3300a和3400a。CPU 3100可被装备在主板(或母板)3001上。
例如，存储装置3300a和3400a中的每一个可以是以盒模块实施的硬盘驱动器(HDD)或固态驱动器(SSD)。第一存储装置3300a可以与主板3001上的连接器3003a连接，并且可被连接以通过导电图形W3和线缆W4直接与CPU 3100进行通信。第二存储装置3400a可被连接以通过线缆W5与第一存储装置3300a直接进行通信。根据本发明构思的至少一些示例实施例，线缆W4和线缆W5均可包括一个或更多个信号线。另一方面，根据本发明构思的至少一些示例实施例，第二存储装置3400a可以不直接与CPU 3100连接。
图2C的计算系统3000b可以包括CPU 3100和存储装置3300b和3400b。例如，存储装置3300b和3400b中的每一个可以是以卡模块实施的存储器模块或SSD。第一存储装置3300b可与主板3001上的连接器3003b连接，并且可被连接以通过导电图形W6直接与CPU 3100进行通信。第二存储装置3400b可与主板3001上的连接器3004b连接，并且可被连接以通过导电图形W7直接与第一存储装置3300b进行通信。另一方面，第二存储装置3400b可以不直接与CPU 3100连接。
图2D的计算系统3000c可以包括CPU 3100和存储装置3300c和3400c。例如，存储装置3300c和3400c中的每一个可以是以芯片或芯片封装实施的板载SSD或球栅阵列(BGA)SSD。第一存储装置3300c可被连接以通过导电图形W8直接与CPU 3100进行通信，并且可被连接以通过导电图形W9直接与第二存储装置3400c进行通信。另一方面，第二存储装置3400c可以不与CPU3100直接连接。
例如，当第一存储装置3300c是BGA SSD时，第一存储装置3300c可包括被安装在基板12上的非易失性存储器/控制器芯片13。非易失性存储器/控制器芯片13可通过结合线15与导电图形W8和W9连接，并且可用模化合物14来覆盖。第一存储装置3300c可以通过焊球11被装备在主板3001上。
根据本发明构思的至少一些示例实施例，计算系统3000a、3000b和3000c中的每一个还可包括临时存储由CPU 3100处理或要由CPU 3100处理的数据的工作存储器、用于与外部装置/系统进行通信的通信电路以及用于与用户交换数据/信息的用户接口。工作存储器、通信电路和用户接口可被装备或安装在主板3001上，并且可通过导电图形和/或总线与CPU 3100连接。
在图2A至图2D中，应用处理器2100和CPU 3100中的每一个可与图1的操作处理器装置1100相应。嵌入式存储装置2300和第一存储装置3300a、3300b、3300c中的每一个可与图1的第一存储装置1300相应。可移除存储装置2400和第二存储装置3400a、3400b和3400c中的每一个可与图1的第二存储装置1400相应。如参照图1所述，图2A至图2D的配置可以满足用户的需求，并且还可带来经济效益。
例如，导电图形W1、W2、W3、W6、W7、W8和W9中的每一个可以是形成在印刷电路板(PCB)或主板3001上的导电材料。例如，导电图形W1、W2、W3、W6、W7、W8和W9中的每一个可以包括线图形、线迹图形等。例如，导电材料可以用线、线迹、导电板等来实施。然而，这些示例不意于限制本公开。
图3是用于描述图1的存储装置1300和1400的示例配置以及图1的存储系统1000中的示例通信的框图。
根据本发明构思的至少一些示例实施例，第一存储装置1300还可包括互连层1330a和1330b、应用层1340和开关逻辑1350。互连层1330a可通过端口PORT1a发送和/或接收数据、信号和/或数据包，互连层1330b可通过端口PORT1b发送和/或接收数据、信号和/或数据包。互连层1330a和1330b可包括在第一存储装置1300采用的接口协议中定义的物理层和链接层。例如，互连层1330a和1330b可包括各种硬件组件，诸如发送器/接收器电路、调制器/解调器电路、转换器电路、缓冲器电路等。
应用层1340可理解和处理由第一存储装置1300采用的接口协议的各种命令和/或数据包。应用层1340可通过处理用于控制器1320的接口协议来在第一存储装置1300上提供通信服务。例如，应用层1340可包括用于处理接口协议的各种硬件电路，并且额外地或可选地，应用层1340可由处理器或处理器核(例如，控制器1320的处理器)执行的程序代码的指令集来实施。
根据本发明构思的至少一些示例实施例，第二存储装置1400还可包括互连层1430和应用层1440。互连层1430可通过端口PORT2发送和/或接收数据、信号和/或数据包。应用层1440可理解和处理由第二存储装置1400采用的接口协议的各种指令/数据包。根据本发明构思的至少一些示例实施例，互连层1430和应用层1440可被配置为分别与互连层1330a和应用层1340类似。根据本发明构思的至少一些示例实施例，互连层1430和应用层1440可被配置为分别与互连层1330b和应用层1340类似。
图3示出了互连层1330a、1330b、1430和应用层1340和1440是独立的组件。然而，提供这样的配置以便于更好地理解，并且本发明构思的至少一些示例实施例不限于图3所示的配置。例如，根据本发明构思的至少一些示例实施例，互连层1330a和1330b和应用层1340可被包括在控制器1320中，并且互连层1430和应用层1440可被包括在控制器1420中。
例如，当操作处理器装置1100意于与第一存储装置1300进行通信(例如，将数据存储在第一存储装置1300中或从第一存储装置1300读取数据)时，操作处理器装置1100可通过端口PORT0和PORT1a以及互连层1330a向应用层1340提供命令和/或数据。基于由应用层1340处理的信息，控制器1320可将数据存储在非易失性存储器1310中，或者可以从非易失性存储器1310读取数据。读取的数据可通过互连层1330a和端口PORT1a和PORT0被提供给操作处理器装置1100。
同时，操作处理器装置1100可意于与第二存储装置1400进行通信。然而，由于操作处理器装置1100可以不直接与第二存储装置1400连接，所以操作处理器装置1100可通过端口PORT0和PORT1a以及互连层1330a向第一存储装置1300提供被配置用于第二存储装置1400的命令和/或数据。第一存储装置1300可以通过互连层1330b和端口PORT1b和PORT2将提供的命令和/或数据传送到第二存储装置1400。
第二存储装置1400可通过互连层1430从第一存储装置1300接收所述命令和/或数据。基于由应用层1440处理的信息，控制器1420可将数据存储在非易失性存储器1410中，或者可以从非易失性存储器1410读取数据。可以通过互连层1430和端口PORT2和PORT1b将读取的数据提供给第一存储装置1300。第一存储装置1300可以通过端口PORT1b和互连层1330b从第二存储装置1400接收数据。第一存储装置1300可以通过互连层1330a和端口PORT1a和PORT0将接收的数据传送到操作处理器装置1100。
第一存储装置1300可以自己处理从操作处理器装置1100接收的命令和/或数据，或者可将所述命令和/或数据传送到第二存储装置1400。开关逻辑1350可以提供切换功能SWF以将来自操作处理器装置1100的命令和/或数据提供给控制器1320或第二存储装置1400提供。图3示出了提供切换功能SWF的开关元件，但是本发明构思的至少一些示例实施例不限于此。开关逻辑1350的配置可以被不同地改变或修改以提供切换功能SWF。
开关逻辑1350可在位于互连层1330a和1330b与应用层1340之间的到控制器1320的第一路径P1和到第二存储装置1400的第二路径P2进行切换。当提供第一路径P1时，可在第一存储装置1300中处理来自操作处理器装置1100的命令和/或数据。另一方面，当提供第二路径P2时，来自操作处理器装置1100的命令和/或数据可通过第一存储装置1300被传送到第二存储装置1400。
为此，开关逻辑1350可以确定从操作处理器装置1100接收到的命令和/或数据是被配置用于第一存储装置1300还是被配置用于第二存储装置1400。开关逻辑1350可以基于所述确定结果对第一路径P1和第二路径P2进行切换。
在一些情况下，操作处理器装置1100可仅需要要在第二存储装置1400上被执行的操作，而没有要在第一存储装置1300上被执行的操作。在这种情况下，第一存储装置1300的操作组件会连续地导致不必要的功耗的增加。因此，根据本发明构思的至少一些示例实施例，当不需要或者可选地不期望要在第一存储装置1300上被执行的操作时，第一存储装置1300的一个或更多个组件(例如，电路)可被禁用。此外，开关逻辑1350可以提供第三路径P3来代替第一路径P1或第二路径P2以将命令和/或数据传送到第二存储装置1400。将参照图4至图8对此进行描述。
开关逻辑1350可包括用于提供第一路径P1、第二路径P2和第三路径P3的各种硬件电路，并且，另外地或可选地，开关逻辑1350可由被处理器核执行的程序代码的指令集来实施。另外，图3示出了开关逻辑1350是独立的组件，但是根据本发明构思的至少一些示例实施例，开关逻辑1350可被包括在互连层1330a和1330b和/或应用层1340中。
图4是用于描述被包括在图3的第一存储装置1300中的开关逻辑1350的示例配置和操作的框图。
根据本发明构思的至少一些示例实施例，开关逻辑1350可包括目标确定逻辑1351、选择器1353和旁路控制逻辑1355。目标确定逻辑1351可确定从操作处理器装置1100接收到的命令和/或数据是被配置用于第一存储装置1300还是被配置用于第二存储装置1400。将参照图9A和图9B对示例确定操作进行更详细地描述。目标确定逻辑1351可基于确定结果来对第一路径P1和第二路径P2进行切换。目标确定逻辑1351可以提供图3的切换功能SWF。
选择器1353可以选择到目标确定逻辑1351的连接和到第三路径P3的连接中的一个。图4示出了选择器1353是开关元件，但是可以对选择器1353的配置进行各种改变或修改。下面将参照图10A和图10B对选择器1353的示例配置进行更详细地描述。
例如，当不需要或可选地不期望要在第一存储装置1300上被执行的操作时，选择器1353可以选择到第三路径P3的连接。当选择了到第三路径P3的连接时，目标确定逻辑1351可不从操作处理器装置1100接收命令和/或数据。因此，目标确定逻辑1351可不用确定从操作处理器装置1100接收到的命令和/或数据是被配置用于第一存储装置1300的控制器1320还是被配置用于第二存储装置1400的控制器1420。取而代之的是，第三路径P3可允许来自操作处理器装置1100的命令和/或数据被旁路到第二存储装置1400。
这里，术语“旁路”可意味着将命令和/或数据直接简单地传送到所述命令和/或数据的目的地而不用确定所述目的地。例如，当选择了到第三路径P3的连接时，命令和/或数据可绕开开关逻辑1350的目标确定逻辑1351，然后绕行到第二存储装置1400。因此，第三路径P3可以被理解为旁路路径。
另一方面，当需要或可选地期望要在第一存储装置1300上被执行的操作时，选择器1353可选择到目标确定逻辑1351的连接。当选择了到目标确定逻辑1351的连接时，目标确定逻辑1351可从操作处理器装置1100接收命令和/或数据。
当确定接收到的命令和/或数据被配置用于第一存储装置1300的控制器1320时，目标确定逻辑1351可以将接收到的命令和/或数据传送到第一路径P1。当确定接收到的命令和/或数据被配置用于第二存储装置1400的控制器1420时，目标确定逻辑1351可将接收到的命令和/或数据传送到第二路径P2。
操作处理器装置1100可以向第一存储装置1300提供命令CMD。这里，尽管使用了术语“命令”，但是所述命令CMD可以用可由操作处理器装置1100产生的任何形式(例如，命令、查询、请求或数据包)来配置。
命令CMD可包括各种类型的命令。例如，命令CMD可包括普通命令。普通命令可包括用于写入操作的写命令、用于读取操作的读命令以及与控制互连层1330a、1330b、或1430等的操作条件相关联的控制命令。然而，本公开中提到的“普通命令”不限于特定的“命令”，而是可与用于存储装置1300和1400的写入操作和读取操作的数据和命令以及任何其他种类的数据包相关联。普通命令可通过选择器1353被传送到目标确定逻辑1351或第三路径P3。
例如，命令CMD可包括使能命令和/或禁用命令。例如，当需要或可选地期望要在第二存储装置1400上被执行的操作而没有要在第一存储装置1300上被执行的操作时，操作处理器装置1100可以向第一存储装置1300提供禁用命令。例如，当需要或可选地期望要在第一存储装置1300上被执行的操作时，操作处理器装置1100可以向第一存储装置1300提供使能命令。由于操作处理器装置1100知道哪个存储装置与普通命令的目的地相应，所以操作处理器装置1100可以准备与普通命令有关的使能命令或禁用命令。
使能命令和/或禁用命令可被传送到旁路控制逻辑1355。旁路控制逻辑1355可基于使能命令和/或禁用命令来控制选择器1353。此外，旁路控制逻辑1355可以基于使能命令和/或禁用命令参与控制非易失性存储器1310、控制器1320和/或应用层1340中的至少一个。
为此，旁路控制逻辑1355可以响应于使能命令输出使能信号EN，并且可响应于禁用命令而输出禁用信号DIS。可以将使能信号EN和/或禁用信号DIS提供给选择器1353、非易失性存储器1310、控制器1320和/或应用层1340。
使能命令和/或禁用命令可以与普通命令一起被实施在命令CMD中。可选地，使能命令和/或禁用命令可独立于普通命令被实施。使能命令和禁用命令可被实施为在一个命令中具有不同的值，或者可以用独立的命令来实施。使能命令和/或禁用命令可以具有与在应用层1340中处理的数据/数据包格式相同的数据/数据包格式，或者可以具有与在互连层1330a和1330b中处理的数据/数据包格式相同的数据/数据包格式。可选地，可以将使能命令和/或禁用命令定义为具有新格式。可对使能命令和/或禁用命令的实施进行各种改变或修改。
图4示出了旁路控制逻辑1355通过互连层1330a接收使能命令和/或禁止命令。然而，根据本发明构思的至少一些示例实施例，旁路控制逻辑1355可被连接到单独的引脚或路径以接收使能命令和/或禁用命令(例如，普通命令的传输路径可与使能命令和/或禁用命令的传输路径不同)。根据本发明构思的至少一些示例实施例，旁路控制逻辑1355可独立于开关逻辑1350被提供。可对旁路控制逻辑1355的实施进行各种改变或修改。
将参照图5和图6进一步对基于禁用命令的操作进行描述。将参照图7和图8进一步对基于使能命令的操作进行描述。
图5是用于描述在图3的存储系统1000中响应于禁用命令而被执行的示例操作的示意图。图6是描述在图3的存储系统1000中响应于禁用命令而被执行的示例操作的流程图。为了便于更好地理解，将一起参照图5和图6。
在操作S110中，操作处理器装置1100可确定仅需要要在第二存储装置1400上被执行的操作，而没有要在第一存储装置1300上被执行的操作。在操作S120中，操作处理器装置1100可以产生普通命令nCMD1。普通命令nCMD1可被配置用于第二存储装置1400，并且可指示要在第二存储装置1400中被执行的操作。由于不执行要在第一存储装置1300上被执行的操作，因此，操作处理器装置1100可以产生与普通命令nCMD1有关的禁用命令dCMD。
在操作S130中，第一存储装置1300可以从操作处理器装置1100接收普通命令nCMD1和禁用命令dCMD。旁路控制逻辑1355可以响应于禁用命令dCMD而产生禁用信号DIS。
在操作S140中，旁路控制逻辑1355可以向非易失性存储器1310、控制器1320和/或应用层1340中的至少一个提供禁用信号DIS。在一些情况下，可以将禁用信号DIS提供给所有非易失性存储器1310、控制器1320和应用层1340。在一些情况下，禁用信号DIS可以仅被提供给非易失性存储器1310、控制器1320和应用层1340中的一些。
旁路控制逻辑1355可参与通过禁用信号DIS禁用非易失性存储器1310、控制器1320和应用层1340。这里，“禁用”可以与减小提供给特定组件的功率量相关联。例如，“禁用”可能与中断对特定组件的电力供应(例如，掉电)、进入待机/休眠状态以最小化待机功率等相关联。可选地或者另外地，“禁用”可以与进入新定义的用于减少功耗的禁用状态相关联。
禁用命令dCMD可以降低包括在第一存储装置1300中的所有或一些组件/电路的功耗。因此，当不需要要在第一存储装置1300上被执行的操作时，第一存储装置1300的功耗可以降低。
例如，旁路控制逻辑1355可以通过禁用信号DIS间接控制对非易失性存储器1310、控制器1320和应用层1340的供电。可选地或另外地，旁路控制逻辑1355可以通过禁用信号DIS直接控制非易失性存储器1310、控制器1320和应用层1340的操作状态。
然而，当仍然需要或者可选地期望特定组件的操作时，旁路控制逻辑1355可允许特定组件不被禁用。例如，当需要或可选地期望应用层1340的操作时，即使接收到禁用命令dCMD，旁路控制逻辑1355也可以不将禁用信号DIS提供给应用层1340。
在操作S150中，旁路控制逻辑1355可以向选择器1353提供禁用信号DIS。旁路控制逻辑1355可以通过禁用信号DIS来控制选择器1353，使得到第三路径P3的连接被选择。因此，当不需要或可选地不期望要在第一存储装置1300上被执行的操作时，可以通过第三路径P3将普通命令nCMD1旁路到第二存储装置1400。
因此，响应于禁止命令dCMD，可以提供旁路路径，其中，普通命令nCMD1和/或数据通过所述旁路路径在操作处理器装置1100和第二存储装置1400之间被交换。同时，当提供第三路径P3时，目标确定逻辑1351可以不用确定从操作处理器装置1100接收的命令和/或数据是被配置用于第一存储装置1300还是被配置用于第二存储装置1400。因此，当不需要或可选地不期望要在第一存储装置1300上被执行的操作时，可以缩短用于传送普通命令nCMD1和数据的延迟。
在操作S160中，第二存储装置1400可以接收通过第三路径P3被旁路的普通命令nCMD1。在操作S170中，第二存储装置1400可以执行由普通命令nCMD1指示的操作。
图7是用于描述在图3的存储系统1000中响应于使能命令而被执行的示例操作的示意图。图8是描述在图3的存储系统1000中响应于使能命令而被执行的示例操作的流程图。为了更好地理解，将一起参照图7和8。
在操作S210中，操作处理器装置1100可以确定需要或可选地期望要在第一存储装置1300上被执行的操作。例如，在第一存储装置1300的所有或一些组件/电路被禁用的同时，操作处理器装置1100可以意图完全操作第一存储装置1300的组件/电路。在操作S220中，操作处理器装置1100可以产生普通命令nCMD2。由于需要或可选地期望要在第一存储装置1300上被执行的操作，因此操作处理器装置1100可以产生与普通命令nCMD2有关的使能命令eCMD。
在操作S230中，第一存储装置1300可以从操作处理器装置1100接收普通命令nCMD2和使能命令eCMD。旁路控制逻辑1355可以响应于使能命令eCMD而产生使能信号EN。
在操作S240中，旁路控制逻辑1355可以向非易失性存储器1310、控制器1320和/或应用层1340中的至少一个提供使能信号EN。在一些情况下，使能信号EN可以被提供给所有非易失性存储器1310、控制器1320和应用层1340。或者，当禁止信号DIS仅被提供给非易失性存储器1310、控制器1320和应用层1340中的一些时，使能信号EN可以仅被提供给禁用的组件。
旁路控制逻辑1355可以参与通过使能信号EN使禁用的组件使能。这里，“使能”可以与增加由禁用信号DIS降低的功率量相关联。例如，“使能”可以与允许特定组件进入普通操作状态以及向特定组件提供足够的电力相关联。旁路控制逻辑1355可以通过使能信号EN直接或间接地控制禁用的组件。
在操作S250中，旁路控制逻辑1355可以向选择器1353提供使能信号EN。旁路控制逻辑1355可以通过使能信号EN控制选择器1353，使得到目标确定逻辑1351的连接被选择。相应地，第三路径P3可以被断开连接，并且可以提供第一路径P1和第二路径P2之一。因此，当需要或可选择地期望要在第一存储装置1300上被执行的操作时，目标确定逻辑1351可以接收普通命令nCMD2。
在操作S260中，目标确定逻辑1351可以确定普通命令nCMD2是被配置用于第一存储装置1300还是被配置用于第二存储装置1400。当普通命令nCMD2被配置用于第一存储装置1300的控制器1320时，目标确定逻辑1351可将普通命令nCMD2传送到第一路径P1。相应地，在操作S270中，控制器1320可以在应用层1340的操作下接收普通命令nCMD2，并且第一存储装置1300可以执行由普通命令nCMD2指示的操作。
当普通命令nCMD2被配置用于第二存储装置1400的控制器1420时，在操作S280中，目标确定逻辑1351可以通过第二路径P2将普通命令nCMD2传送到第二存储装置1400。相应地，在操作S290中，控制器1420可以在应用层1440的操作下接收普通命令nCMD2，并且第二存储装置1400可以执行由普通命令nCMD2指示的操作。
图3、图4和图7示出了第二路径P2从开关逻辑1350被直接连接到互连层1330b。然而，可对第二路径P2的连接进行各种改变或修改。例如，当需要或可选择地期望应用层1340和/或控制器1320参与将普通命令nCMD2传送到第二存储装置1400时，第二路径P2可以通过应用层1340和/或控制器1320被连接到互连层1330b。
图9A和图9B是用于描述用于在图3的第一存储装置1300中确定普通命令的目的地的普通命令的示例配置的示意图。
参照图9A，根据本发明构思的至少一些示例实施例，普通命令nCMD2可以包括目标标识符TID的字段。此外，普通命令nCMD2可以包括值Vtar的字段，该字段描述了要在存储系统上被执行的操作。
目标标识符TID可以指示哪个存储系统将要接收普通命令nCMD2。第一存储装置1300的标识符可以与第二存储装置1400的标识符不同。操作处理器装置1100可以产生普通命令nCMD2，其中，普通命令nCMD2包括指示作为普通命令nCMD2的目的地的存储装置的标识符。因此，目标确定逻辑1351可以基于目标标识符TID的值来确定普通命令nCMD2是被配置用于第一存储装置1300还是被配置用于第二存储装置1400。
参照图9B，根据本发明构思的至少一些示例实施例，普通命令nCMD2可包括第一字段区域FR1和第二字段区域FR2。第一字段区域FR1可以包括值V1的字段，其中，值V1的字段描述了要在第一存储装置1300上被执行的操作，第二字段区域FR2可以包括值V2的字段，其中，值V2的字段描述了要在第二存储装置1400上被执行的操作。
第一字段区域FR1的字段的索引值可以与第二字段区域FR2的字段的索引值不同。例如，第一字段区域FR1的字段可以具有1到100的索引，第二字段区域FR2的字段可以具有101到200的索引。
相应地，目标确定逻辑1351可以基于字段的索引值来确定普通命令nCMD2是被配置用于第一存储装置1300还是被配置用于第二存储装置1400。例如，当第一字段区域FR1不包括值V1，并且第二字段区域FR2包括值V2时，目标确定逻辑1351可以确定普通命令nCMD2被配置用于第二存储装置1400。
然而，本发明构思的至少一些示例实施例不限于图9A和图9B所示的示例。可对普通命令nCMD2的配置进行各种改变或修改以确定目的地。
图10A和图10B是示出图3的开关逻辑1350的示例配置的框图。根据本发明构思的至少一些示例实施例，图3的开关逻辑1350可以包括图10A的开关逻辑1350a或图10B的开关逻辑1350b。为简洁起见，下面将省略与上述部件相关联的冗余描述。
参照图10A，开关逻辑1350a可以包括目标确定逻辑1351、选择器1353a和旁路控制逻辑1355。例如，选择器1353a可以包括解复用器DX和复用器MX。
解复用器DX可以响应于旁路控制逻辑1355的使能信号EN或禁用信号DIS而选择性地提供到目标确定逻辑1351的连接或到第三路径P3的连接。复用器MX可以响应于旁路控制逻辑1355的使能信号EN或禁用信号DIS而选择性地将来自第二路径P2的命令/数据/数据包或来自第三路径P3的命令/数据/数据包传送到第二存储装置1400。
参照图10B，开关逻辑1350b可以包括目标确定逻辑1351、选择器1353b和旁路控制逻辑1355。例如，选择器1353b可以包括晶体管T1、T2和T3。
晶体管T1和T2可以响应于旁路控制逻辑1355的使能信号EN而提供穿过目标确定逻辑1351的第二路径P2。晶体管T3可以响应于旁路控制逻辑1355的禁用信号DIS而提供绕过目标确定逻辑1351的第三路径P3。
然而，本发明构思的至少一些示例实施例不限于图10A和图10B所示的示例。可以对开关逻辑1350的配置进行各种改变或修改以提供第一路径P1、第二路径P2和第三路径P3。
图11是示出图3的第二存储装置1400的示例配置的框图。为了简洁起见，下面将省略与上述部件相关联的冗余描述。
参照图1至图10B描述的存储系统1000可以包括彼此串行连接的两个存储装置1300和1400。然而，根据本发明构思的至少一些示例实施例，存储系统1000可以包括彼此串行连接的三个或更多个存储装置(参见图12)。根据本发明构思的至少一些示例实施例，当存储系统1000包括彼此串行连接的三个或更多个存储装置时，图3的第二存储装置1400可以包括图11的第二存储装置1400b。
除了非易失性存储器1410、控制器1420、互连层1430和应用层1440之外，第二存储装置1400b还可以包括互连层1430b和开关逻辑1450。类似于图3的互连层1330b，互连层1430b可以通过端口PORT2b发送和/或接收数据、信号和/或数据包。端口PORT2b可以与不与操作处理器装置1100和第一存储装置1300直接连接的另一存储装置直接连接。
类似于图3的开关逻辑1350，开关逻辑1450可以提供切换功能SWF'。根据切换功能SWF'，开关逻辑1450可以将命令和/或数据从第一存储装置1300传送到控制器1420或传送到连接到端口PORT2b的另一存储装置。为此，开关逻辑1450可以根据切换功能SWF'在到控制器1420的第一路径P1'和到另一存储装置的将第二路径P2'进行切换。
类似于图3的开关逻辑1350，开关逻辑1450可以提供第三路径P3'。当不需要或可选地不期望要在第二存储装置1400b上被执行的操作时，第三路径P3'可以响应于禁用命令而提供到另一存储装置的旁路路径。可以通过第一存储装置1300从操作处理器装置1100提供禁用命令。
图12是示出根据本发明构思的至少一些示例实施例的包括串行连接的多个电子装置的电子系统4000的框图。图13A和图13B是用于描述在图12的电子系统4000中的与不被直接连接到操作处理器装置4100的电子装置进行通信的示例过程的示意图。
参照图12，电子系统4000可以包括操作处理器装置4100和串行连接到操作处理器装置4100的多个电子装置4300、4400、4800和4900。操作处理器装置4100可以与参照图1至图11描述的操作处理器装置1100、2100和3100中的一个相应。
电子系统4000可以是各种类型的电子系统中的一个。例如，电子系统4000可以与参照图1至图11描述的存储系统1000、电子装置2000或计算系统3000a、3000b或3000c相应。例如，电子装置4300、4400、4800和4900中的每一个可以与参照图1到图11描述的存储装置1300、1400、1400b、2300、2400、3300a、3300b、3300c、3400a、3400b和3400c中的一个相应。
然而，本发明构思的至少一些示例实施例不限于上述示例。例如，电子装置4300、4400、4800和4900中的每一个可以包括诸如图形处理装置、有线/无线通信装置、显示装置等的任何类型的电子装置。可以根据电子装置4300、4400、4800和4900中的每一个的类型来对电子系统4000的使用进行各种改变或修改。
电子装置4300、4400、4800和4900可以通过其各自的输入/输出端口彼此串行连接。第一存储装置4300可以处于串行连接的尾端。第二电子装置4400可以被连接以直接与第一电子装置4300进行通信。按照这种方式，电子装置4300、4400、4800和4900可以以链结构或菊花链结构的拓扑连接。
操作处理器装置4100可以被连接以直接与第一电子装置4300进行通信。然而，操作处理器装置4100可以不与其他电子装置4400、4800和4900直接连接。当操作处理器装置4100意图与不被直接连接到操作处理器装置4100的目标电子装置进行通信时，操作处理器装置4100可以通过一个或更多个中间电子装置与目标电子装置进行通信。
例如，参照图13A，当操作处理器装置4100意图与第二电子装置4400进行通信时，操作处理器装置4100可以通过第一电子装置4300与第二电子装置4400进行通信。同时，当仅需要或可选地期望要在第二电子装置4400上被执行的操作而没有要在第一电子装置4300上被执行的操作时，响应于从操作处理器装置4100提供的禁用命令，第一电子装置4300可以禁用它的组件并且可以提供到第二电子装置4400的旁路路径。
相应地，第一电子装置4300可以从操作处理器装置4100接收指示要在另一电子装置(例如，第二电子装置4400)上被执行的操作的普通命令，并且可以使接收到的普通命令被旁路到另一电子装置(例如，第二电子装置4400)。当普通命令被配置用于第二电子装置4400时，第二电子装置4400可以执行由旁路了第一电子装置4300的普通命令指示的操作。
同时，当需要或可选地期望要在第一电子装置4300上被执行的操作时，响应于从操作处理器装置4100提供的使能命令，第一电子装置4300可以使能它的组件并且可以使旁路路径断开连接。之后，第一电子装置4300可以执行由从操作处理器装置4100接收的普通命令指示的操作。
例如，参照图13B，当操作处理器装置4100意图与第N电子装置4900进行通信时，操作处理器装置4100可以通过第1电子装置4300至第(N-1)个电子装置4800与第N电子装置4900进行通信。当仅需要或可选地期望要在第N电子装置4900上被执行的操作时，响应于从操作处理器装置4100提供的禁用命令，第一电子装置4300至第(N-1)电子装置4800可以禁用它们的组件并且可以提供到第N电子装置的旁路路径。因此，第N电子装置4900可以执行由旁路了第一电子装置4300至第(N-1)电子装置4800的普通命令指示的操作。
为了实施图12、图13A和图13B的电子系统4000，操作处理器装置4100和电子装置4300、4400、4800和4900可以采用参照图1至图11描述的配置、操作、过程、方法和/或通信中的至少一个。操作处理器装置4100和电子装置4300、4400、4800和4900可以采用诸如USB、SCSI、PCIe、NVMe、SATA、SAS、SD卡、eMMC、UFS等各种接口协议中的至少一种来彼此进行通信。然而，本发明构思的至少一些示例实施例不限于此。
同时，电子装置4300、4400、4800和4900可以被禁用命令独立地控制。例如，可以禁用第二电子装置4400的组件，同时启用第一电子装置4300和第N电子装置4900的组件。电子装置4300、4400、4800和4900中的每一个可根据是否需要或可选地期望它们中的操作而提供或不提供旁路路径。例如，使能命令和/或禁用命令可以包括目标标识符的字段，并且可以被提供给目标标识符所指示的电子装置。
图14是示出根据本发明构思的至少一些示例实施例的电子装置及其接口的示例配置的框图。例如，电子装置5000可以以能够使用或支持
Figure GDA0003512982890000211
联盟提出的接口协议的数据处理装置来实施。例如，电子装置5000可以是诸如便携式通信终端、个人数字助理(PDA)、便携式多媒体播放器(PMP)、智能电话、平板电脑、可穿戴装置等电子装置中的一个。
电子装置5000可以包括应用处理器5100、显示器5220和5221以及图像传感器5230和5231。应用处理器5100可以包括DigRF主机5110、显示器串行接口(DSI)主机5120、相机串行接口(CSI)主机5130和物理层5140。
DSI主机5120可以按照DSI与显示器5220的DSI装置5225进行通信。例如，可以在DSI主机5120中实施串行器SER，并且可以在DSI装置5225中实施解串器DES。显示器5220可以按照DSI与显示器5221的DSI装置5226进行通信。例如，可以在DSI装置5225中进一步实施串行器SER，并且可以在DSI装置5226中实施解串行器DES。
同时，显示器5221可不直接与应用处理器5100连接。相应地，应用处理器5100可以通过显示器5220与显示器5221的DSI装置5226进行通信。例如，当不需要或者可选地不期望要在显示器5220上被执行的操作时，响应于从应用处理器5100提供的禁用命令，显示器5220可以禁用它的组件并且可以提供到显示器5221的旁路路径。
CSI主机5130可以按照CSI与图像传感器5230的CSI装置5235进行通信。例如，可以在CSI主机5130中实施解串器DES，并且可以在CSI装置5235中实施串行器SER。图像传感器5230可以根据CSI与图像传感器5231的CSI装置5236进行通信。例如，可以在CSI主机5235中进一步实施解串器DES，并且可以在CSI装置5236中实施串行器SER。
同时，图像传感器5231可不直接与应用处理器5100连接。相应地，应用处理器5100可以通过图像传感器5230与图像传感器5231的CSI装置5236进行通信。例如，当不需要或可选地不期望要在图像传感器5230上被执行的操作时，响应于从应用处理器5100提供的禁用命令，图像传感器5230可以禁用自身的组件并且可以提供到图像传感器5231的旁路路径。
电子装置5000还可以包括与应用处理器5100进行通信的射频(RF)芯片5240。RF芯片5240可以包括物理层5242、、DigRF从站5244和天线5246。例如，RF芯片5240的物理层5242和应用处理器5100的物理层5140可以按照
Figure GDA0003512982890000221
联盟提出的DigRF接口彼此交换数据。
电子装置5000还可以包括工作存储器5250、嵌入式存储装置5251和卡存储装置5252。工作存储器5250、嵌入式存储装置5251和卡存储装置5252可以存储或输出用于应用处理器5100的数据。
工作存储器5250可以临时存储由应用处理器5100处理或要被应用处理器5100处理的数据。工作存储器5250可以包括诸如静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等易失性存储器和/或诸如闪存存储器、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)等非易失性存储器。
嵌入式存储装置5251和卡存储装置5252可以存储数据而不管它们是否被供电。例如，嵌入式存储装置5251和卡存储装置5252可以分别与图2A的嵌入式存储装置2300和可移除存储装置2400相应。
电子装置5000可以通过诸如全球微波接入互操作性(WiMAX)5260、无线局域网(WLAN)5262、超宽带(UWB)5264等通信模块与外部装置/系统进行通信。此外，电子装置5000可以基于诸如长期演进(LTE)、全球移动通信系统(GSM)、码分多址(CDMA)、蓝牙、近场通信(NFC)、无线保真(Wi-Fi)、射频识别(RFID)和等各种无线通信协议和/或诸如传输控制协议/因特网协议(TCP/IP)、USB、SCSI、移动PCIe(M-PCIe)、火线等各种有线通信协议中的至少一个来与外部装置/系统进行通信。
电子装置5000还可以包括用于处理语音信息的扬声器5270和麦克风5275。此外，电子装置5000还可以包括用于处理位置信息的全球定位系统(GPS)装置5280。电子装置5000还可以包括用于管理与外围装置的连接的桥接芯片5290。
图15是示出图1至图11的非易失性存储器之一的框图。非易失性存储器1310和1410中的至少一个可以包括非易失性存储器6100。非易失性存储器6100可以包括存储器单元阵列6100a、地址解码器6100b、控制逻辑和电压产生器6100c、页缓冲器6100d和输入/输出电路6100e。
存储器单元阵列6100a可以包括多个存储器块BLK1至BLKz。存储器块BLK1至BLKz中的每一个可以包括多个单元串。每个单元串可以包括多个存储器单元。存储器单元可以分别与多个字线WL连接。每个存储器单元可以包括存储一位的单层单元(SLC)或存储至少两位的多层单元(MLC)。
根据本发明构思的至少一些示例实施例，存储器单元阵列6100a可以包括三维(3D)存储器阵列。3D存储器阵列可以单片地形成在一个或更多个物理级的存储器单元阵列中，其中，所述存储器单元阵列具有布置在硅基底上的有源区域和与存储器单元的操作有关的电路。与存储器单元的操作有关的电路可以位于基底内或基底上。术语“单片”可意味着3D存储器阵列的每个级的层被直接沉积在3D存储器阵列的每个较低的级的层上。
根据本发明构思的至少一些示例实施例，3D存储器阵列可以包括垂直取向的垂直NAND串，使得至少一个存储器单元位于另一存储器单元的上方。所述至少一个存储器单元可以包括电荷陷阱层。每个垂直NAND串可以包括位于存储器单元的上方的至少一个选择晶体管。至少一个选择晶体管可以具有与存储器单元相同的结构，并且可以与存储器单元一起被整体地形成。
通过引用合并于此的以下专利文献描述了3D存储器阵列的合适配置，其中3D存储器阵列被配置为多个级，其中，字线和/或位线在多个级之间被共享：第7679133号、第8553466号、第8654587号、第8559235号美国专利以及公开号为2011/0233648的美国专利。
地址解码器6100b可以通过字线WL、串选择线SSL和接地选择线GSL与存储器单元阵列6100a连接。地址解码器6100b可以对从控制器(例如，图1的控制器1320或1420)接收的地址ADDR_S'进行解码。地址解码器6100b可以基于解码的地址ADDR_S'来选择字线WL中的至少一个字线WL，并且可以驱动实施选择的所述至少一个字线WL。
控制逻辑和电压产生器6100c可以从控制器(例如，图1的控制器1320或1420)接收命令CMD_S'和控制信号CTRL。控制逻辑和电压产生器6100c可以响应于所接收的信号来控制地址解码器6100b、页缓冲器6100d和输入/输出电路6100e。例如，控制逻辑和电压产生器6100c可以响应于命令CMD_S'和控制信号CTRL来控制地址解码器6100b、页缓冲器6100d和输入/输出电路6100e，使得从控制器(例如，图1的控制器1320或1420)提供的写数据被存储在存储器单元阵列6100a中，或者使得存储在存储器单元阵列6100a中的读数据被读取。
控制逻辑和电压产生器6100c可以产生用于操作非易失性存储器6100的各种电压。例如，控制逻辑和电压产生器6100c可以产生多个编程电压、多个通过电压、多个选择读取电压、多个非选择读取电压、多个擦除电压和多个验证电压。控制逻辑和电压产生器6100c可以将产生的电压提供给地址解码器6100b或存储器单元阵列6100a的基板。
页缓冲器6100d可以通过位线BL与存储器单元阵列6100a连接。在控制逻辑和电压产生器6100c的控制下，页缓冲器6100d可以控制位线BL，使得从输入/输出电路6100e提供的写数据被存储在存储器单元阵列6100a中。在控制逻辑和电压产生器6100c的控制下，页缓冲器6100d可以读取存储在存储器单元阵列6100a中的数据，并且可以将读取的数据提供给输入/输出电路6100e。例如，页缓冲器6100d可以以页为单位从输入/输出电路6100e接收数据，或者可以以页为单位从存储器单元阵列6100a读取数据。根据本发明构思的至少一些示例实施例，页缓冲器6100d可以包括用于临时存储从存储器单元阵列6100a读取的数据或从输入/输出电路6100e提供的数据的数据锁存器。
输入/输出电路6100e可以从外部装置(诸如控制器1320或1420)接收写数据，并且可以向页缓冲器6100d提供写数据。另外，输入/输出电路6100e可以从页缓冲器6100d接收读数据，并且可以将读数据提供给外部装置(诸如控制器1320或1420)。例如，输入/输出电路6100e可以与控制信号CTRL同步地与外部装置交换数据DATA。
图16是示出图15中的存储器单元阵列的一个存储器块的示意图。将参照图16描述3D结构的第一存储器块BLK1。图16示出了图15的存储器单元阵列6100a包括NAND类型闪速存储器。然而，本发明构思的至少一些示例实施例不限于图16。每个其他存储器块可以被配置为与第一存储器块BLK1类似。
第一存储器块BLK1可以包括多个单元串CS11、CS12、CS21和CS22。单元串CS11、CS12、CS21和CS22可以沿行方向和列方向被布置以构成行和列。例如，单元串CS11和CS12可以连接到串选择线SSL1a和SSL1b以构成第一行。单元串CS21和CS22可以连接到串选择行SSL2a和SSL2b以构成第二行。例如，单元串CS11和CS21可以连接到第一位线BL1以构成第一列。单元串CS12和CS22可以连接到第二位线BL2以构成第二列。
单元串CS11、CS12、CS21和CS22中的每一个可以包括多个单元晶体管。例如，单元串CS11、CS12、CS21和CS22中的每一个可以包括串选择晶体管SSTa和SSTb、多个存储器单元MC1至MC8、接地选择晶体管GSTa和GSTb以及虚拟存储器单元DMC1和DMC2。例如，包括在单元串CS11、CS12、CS21和CS22中的每个单元晶体管可以是电荷陷阱闪存(CTF)存储器单元。
存储器单元MC1至MC8可以串行连接，并且可以在与由行方向和列方向限定的平面垂直的高度方向堆叠。串选择晶体管SSTa和SSTb可以串行连接，并且可以被布置在存储器单元MC1至MC8与位线BL之间。接地选择晶体管GSTa和GSTb可以串行连接，并且可以被布置在存储器单元MC1至MC8与共用源线CSL之间。
例如，也可以在存储器单元MC1至MC8与接地选择晶体管GSTa和GSTb之间配置第一虚拟存储器单元DMC1。例如，可以在存储器单元MC1至MC8与串选择晶体管SSTa和SSTb之间配置第二虚拟存储器单元DMC2。
例如，如图16所示，单元串CS11、CS12、CS21和CS22的接地选择晶体管GSTa和GSTb可以被共同地连接到接地选择线GSL。然而，在一些其他示例中，同一行中的接地选择晶体管可被连接到相同的接地选择线，并且不同行的接地选择晶体管可被连接到不同的接地选择线。例如，第一行中的单元串CS11和CS12的第一接地选择晶体管GSTa可被连接到第一接地选择线，并且第二行中的单元串CS21和CS22的第一接地选择晶体管GSTa可被连接到第二接地选择线。
距基底(或距接地选择晶体管GSTa和GSTb)相同高度的存储器单元可被共同连接到相同的字线，并且在距基底不同高度的存储器单元可被连接到不同的字线。例如，单元串CS11、CS12、CS21和CS22的存储器单元MC1至MC8可被分别连接到第一字线WL1至第八字线WL8。
在相同高度处的第一串选择晶体管SSTa中的属于同一行的串选择晶体管可被连接到相同的串选择线，并且属于不同行的串选择晶体管可被连接到不同的串选择线。例如，第一行中的单元串CS11和CS12的第一串选择晶体管SSTa可被共同连接到串选择线SSL1a，第二行中的单元串CS21和CS22的第一串选择晶体管SSTa可被共同连接到串选择线SSL2a。
类似地，在相同高度处的第二串选择晶体管SSTb中的属于同一行的串选择晶体管可被连接到相同的串选择线，并且不同行中的串选择晶体管可被连接到不同的串选择线。例如，第一行中的单元串CS11和CS12的第二串选择晶体管SSTb可被共同连接到串选择线SSL1b，并且第二行中的单元串CS21和CS22的第二串选择晶体管SSTb可被共同连接到串选择线SSL2b。
尽管图16中未示出，但是同一行中的单元串的串选择晶体管可被共同连接到相同的串选择线。例如，第一行中的单元串CS11和CS12的第一串选择晶体管SSTa和第二串选择晶体管SSTb可被共同连接到相同的串选择线。第二行中的单元串CS21和CS22的第一串选择晶体管SSTa和第二串选择晶体管SSTb可被共同连接到相同的串选择线。
例如，相同高度处的虚拟存储器单元可以与相同的虚拟字线连接，并且在不同高度处的虚拟存储器单元可以与不同的虚拟字线连接。例如，第一虚拟存储器单元DMC1可被连接到第一虚拟字线DWL1，并且第二虚拟存储器单元DMC2可被连接到第二虚拟字线DWL2。
在第一存储器块BLK1中，读取操作和写入操作可以按照行单元执行。例如，可以通过串选择线SSL1a、SSL1b、SSL2a和SSL2b来选择第一存储器块BLK1的一行。
例如，当将接通电压提供给串选择线SSL1a和SSL1b并且将关断电压提供给串选择线SSL2a和SSL2b时，第一行中的单元串CS11和CS12可被分别连接到位线BL1和BL2。另一方面，当将接通电压提供给串选择线SSL2a和SSL2b并且将关断电压提供给串选择线SSL1a和SSL1b时，第二行中的单元串CS21和CS22可被分别连接到位线BL1和BL2。当字线被驱动时，可以选择被连接到驱动字线的单元串中的存储器单元中位于相同高度的存储器单元。可针对所选存储器单元执行读取操作和写入操作。所选择的存储器单元可以构成物理页单元。
在第一存储器块BLK1中，存储器单元可以以存储器块或子块为单位被擦除。当以存储器块为单位执行擦除时，可以根据擦除请求同时擦除第一存储器块BLK1中的所有存储器单元MC1至MC8。当以子块为单位执行擦除时，可以根据擦除请求同时擦除第一存储器块BLK1中的存储器单元MC1至MC8中的一些，并且可以禁止擦除剩余的存储器单元。可以将低电压(例如，地电压)提供给被连接到擦除的存储器单元的字线，并且被连接到擦除禁止的存储器单元的字线可以浮置。
图16所示的第一存储器块BLK1的配置仅仅是一个示例。单元串的数量可以增加或减少，并且单元串的行数和单元串的列数可以根据单元串的数量而增加或减少。此外，在第一存储器块BLK1中，单元晶体管(例如，GST、MC、DMC、SST等)的数量可以增加或减少，并且第一存储器块BLK1的高度可以根据单元晶体管(例如，GST、MC、DMC、SST等)的数量而增加或减少。此外，与单元晶体管连接的线(例如，GSL、WL、DWL、SSL等)的数量可以根据单元晶体管(例如，GST、MC、DMC、SST等)的数量而增加或减少。
已经描述了本发明构思的示例实施例，可以以多种方式改变所述实施例是显而易见的。这样的改变不被认为是脱离本发明构思的示例实施例的意图的精神和范围，并且对于本领域技术人员来说显而易见的所有这样的修改旨在被包括在所附权利要求的范围内。

Claims (22)

1.一种电子装置，包括：
嵌入式存储装置，被配置为连接到可移除存储装置，并被配置为当被连接到所述可移除存储装置时直接与所述可移除存储装置进行通信；以及
应用处理器，被配置为直接与嵌入式存储装置进行通信，并且不直接与所述可移除存储装置连接，
其中，嵌入式存储装置被配置为响应于在不将禁用命令传送到所述可移除存储装置的情况下从应用处理器接收的禁用命令进行以下操作：
减少提供给包括在嵌入式存储装置中的所有电路或一些电路的功率量，以及
提供旁路路径，其中，所述旁路路径被配置为当所述可移除存储装置被连接到所述旁路路径时将普通命令和数据从应用处理器传送到所述可移除存储装置，
其中，应用处理器被配置为当应用处理器确定要在嵌入式存储装置上执行操作时，将使能命令发送到嵌入式存储装置，
其中，嵌入式存储装置还被配置为响应于使能命令来将所述旁路路径断开连接。
2.如权利要求1所述的电子装置，其中：
应用处理器被配置为当要在所述可移除存储装置上执行操作而不在嵌入式存储装置上执行操作时，将禁用命令发送到嵌入式存储装置。
3.如权利要求1所述的电子装置，其中：
嵌入式存储装置还被配置为响应于禁用命令中断向所述所有电路或所述一些电路供电。
4.如权利要求1所述的电子装置，其中：
嵌入式存储装置还被配置为响应于禁用命令，在不对普通命令和数据是被配置用于嵌入式存储装置还是用于所述可移除存储装置进行确定的情况下，通过所述旁路路径将普通命令和数据发送到所述可移除存储装置。
5.如权利要求1所述的电子装置，其中：
嵌入式存储装置还被配置为响应于使能命令来增加减少的所述功率量。
6.如权利要求1所述的电子装置，其中：
嵌入式存储装置还被配置为响应于使能命令，确定普通命令和数据是被配置用于嵌入式存储装置还是用于所述可移除存储装置。
7.如权利要求6所述的电子装置，其中，嵌入式存储装置还被配置为响应于使能命令进行以下操作：
当普通命令和数据被配置用于嵌入式存储装置时，执行由普通命令和数据指示的操作；以及
当普通命令和数据被配置用于所述可移除存储装置时，将普通命令和数据传送到所述可移除存储装置。
8.一种存储装置，包括：
控制器，被配置为直接与主机装置和外部存储装置中的每一个进行通信，其中，所述主机装置和所述外部存储装置彼此不直接连接；
非易失性存储器，被配置为在控制器的控制下存储写数据或输出读数据；以及
开关逻辑，被配置使得，响应于来自所述主机装置的使能命令，开关逻辑选择性地在以下操作之间进行切换：通过第一路径向控制器提供从所述主机装置接收的普通命令和数据、以及通过第二路径向所述外部存储装置提供从所述主机装置接收的普通命令和数据，
其中，开关逻辑还被配置使得，响应于在不将禁用命令传送到所述外部存储装置的情况下从所述主机装置接收的禁用命令，开关逻辑禁用控制器或非易失性存储器中的至少一个，并通过与第一路径和第二路径不同的第三路径将普通命令和数据提供给所述外部存储装置，
其中，开关逻辑包括：
目标确定逻辑，被配置为选择性地在第一路径和第二路径之间进行切换；
选择器，被配置为选择性地在到目标确定逻辑的第一连接和到第三路径的第二连接之间进行切换，使得普通命令和数据被传送到目标确定逻辑或第三路径；以及
旁路控制逻辑，被配置为基于使能命令和禁用命令来控制选择器。
9.如权利要求8所述的存储装置，其中，开关逻辑禁用控制器和非易失性存储器中的至少一个的过程包括：
禁用控制器和非易失性存储器中的至少一个，使得在控制器和非易失性存储器中的所述至少一个接收的功率量减少。
10.如权利要求8所述的存储装置，其中：
旁路控制逻辑还被配置为响应于使能命令控制选择器使得选择器选择第一连接，以及
目标确定逻辑还被配置为通过第一连接接收普通命令和数据。
11.如权利要求10所述的存储装置，其中，目标确定逻辑还被配置为当第一连接被选择器选择时，进行以下操作：
当普通命令和数据被配置用于控制器时，将普通命令和数据传送到第一路径，以及
当普通命令和数据被配置用于所述外部存储装置时，将普通命令和数据传送到第二路径。
12.如权利要求11所述的存储装置，其中：
目标确定逻辑还被配置为基于包括在普通命令中的目标标识符的值来确定普通命令是被配置用于控制器还是用于所述外部存储装置。
13.如权利要求11所述的存储装置，其中：
目标确定逻辑还被配置为基于普通命令的字段的索引值来确定普通命令是被配置用于控制器还是用于所述外部存储装置。
14.如权利要求8所述的存储装置，其中：
旁路控制逻辑还被配置为响应于禁用命令控制选择器选择第二连接，以及
开关逻辑还被配置为通过第二连接和第三路径将普通命令和数据发送到所述外部存储装置。
15.如权利要求14所述的存储装置，其中：
目标确定逻辑被配置为当第二连接被选择器选择时，不对普通命令和数据是被配置用于控制器还是用于所述外部存储装置进行确定。
16.如权利要求8所述的存储装置，其中，旁路控制逻辑还被配置为：
响应于禁用命令而输出禁用信号使得控制器和非易失性存储器中的所述至少一个被禁用，以及
响应于使能命令而输出使能信号使得控制器和非易失性存储器运行。
17.一种计算系统，包括：
多个电子装置，通过各自的输入/输出端口彼此串行连接，其中，所述多个电子装置至少包括第一电子装置和第二电子装置，第一电子装置处于串行连接的末端，第二电子装置被连接为直接与第一电子装置进行通信；以及
操作处理器装置，被连接为直接与第一存储装置进行通信并且不直接与第二存储装置连接，
其中，第一存储装置被配置为：
从操作处理器装置接收第一普通命令，其中，第一普通命令指示要在除第一电子装置之外的电子装置上被执行的操作；
响应于与第一普通命令相关联地接收的禁用命令，减少由第一电子装置消耗的功率量；以及
响应于禁用命令，通过旁路路径将第一普通命令旁路到第二电子装置，
其中，当第一普通命令指示要在第二电子装置上被执行的操作时，第二电子装置被配置为执行由将第一电子装置旁路的第一普通命令指示的操作，
其中，操作处理器装置被配置为当操作处理器装置确定要在第一电子装置上执行操作时，将使能命令发送到第一电子装置，
其中，第一电子装置还被配置为响应于使能命令来将所述旁路路径断开连接。
18.一种电子装置，包括：
处理器；
一个或更多个第一信号线；
第一存储装置，包括一个或更多个电路，并且通过所述一个或更多个第一信号线被连接到处理器；以及
一个或更多个第二信号线，被连接到第一存储装置并且可连接到第二存储装置，
其中，第一存储装置包括开关逻辑，其中，开关逻辑被配置为选择性地将从处理器接收的信号传送到第一路径或第二路径，第一路径可连接到所述一个或更多个电路，第二路径被连接到所述一个或更多个第二信号线，
其中，当第一存储装置从处理器接收到禁用命令时，响应于接收到的禁用命令，第一存储装置减少由所述一个或更多个电路中的至少一个电路接收的功率量，开关逻辑选择第二路径，并且当第二存储装置被连接到所述一个或更多个第二信号线时，开关逻辑通过第二路径将从处理器接收的命令和数据中的至少一个传送到第二存储装置，
其中，处理器被配置为当处理器确定要在第一存储装置上执行操作时，将使能命令通过所述一个或更多个第一信号线发送到第一存储装置，
其中，第一存储装置还被配置为响应于使能命令来将第二路径断开连接。
19.如权利要求18所述的电子装置，其中，开关逻辑包括：
目标确定逻辑，被连接到第一路径，
其中，当第一存储装置从处理器接收到使能命令时，响应于接收到的使能命令，开关逻辑选择第一路径，使得在开关逻辑处从处理器接收的命令和数据中的至少一个经由第一路径被传送到目标确定逻辑。
20.如权利要求19所述的电子装置，其中，目标确定逻辑被配置为：
接收经由第一路径被传送到目标确定逻辑的命令和数据中的所述至少一个，以及
选择性地将接收到的命令和数据中的所述至少一个传送到第三路径或第四路径，
其中，第三路径被连接到所述一个或更多个电路，当所述第二存储装置被连接到所述一个或更多个第二信号线时，第四路径经由所述一个或更多个第二信号线被连接到第二存储装置。
21.如权利要求18所述的电子装置，其中，开关逻辑包括：
选择器，被配置为选择性地将从处理器接收的命令和数据中的所述至少一个输出到第一路径和第二路径中的一个。
22.如权利要求18所述的电子装置，其中，电子装置被配置为使得所述第二存储装置针对电子装置是可插入的和可移除的。
CN201710805588.1A 2016-09-27 2017-09-08 向存储装置提供旁路的电子装置、存储装置和计算系统 Active CN107870742B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160124232A KR20180034778A (ko) 2016-09-27 2016-09-27 직렬로 연결되는 스토리지 장치들 중 직접 연결되지 않은 스토리지 장치로의 바이패스 경로를 제공하도록 구성되는 전자 장치, 그것에 포함되는 스토리지 장치, 그것을 포함하는 컴퓨팅 시스템, 및 그것을 이용하여 통신하는 방법
KR10-2016-0124232 2016-09-27

Publications (2)

Publication Number Publication Date
CN107870742A CN107870742A (zh) 2018-04-03
CN107870742B true CN107870742B (zh) 2022-07-12

Family

ID=61564489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710805588.1A Active CN107870742B (zh) 2016-09-27 2017-09-08 向存储装置提供旁路的电子装置、存储装置和计算系统

Country Status (4)

Country Link
US (1) US10572413B2 (zh)
KR (1) KR20180034778A (zh)
CN (1) CN107870742B (zh)
DE (1) DE102017119470A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102637166B1 (ko) * 2018-04-17 2024-02-16 삼성전자주식회사 대용량 데이터를 저장하는 네트워크 스토리지 장치
US11182102B2 (en) * 2018-12-28 2021-11-23 Micron Technology, Inc. Host inquiry response generation in a memory device
US11307768B2 (en) 2019-06-07 2022-04-19 Seagate Technology Llc Namespace auto-routing data storage system
US11416422B2 (en) * 2019-09-17 2022-08-16 Micron Technology, Inc. Memory chip having an integrated data mover
CN112804465A (zh) * 2019-11-14 2021-05-14 中强光电股份有限公司 扩充模块控制电路及其操作方法与投影装置
CN111176563B (zh) * 2019-12-24 2023-10-31 湖南国科微电子股份有限公司 旁路访问存储数据的方法、存储设备及旁路访问存储系统
US11579799B2 (en) * 2020-03-18 2023-02-14 Micron Technology, Inc. Dynamic selection of cores for processing responses
EP4181125A3 (en) * 2021-11-10 2023-07-12 Samsung Electronics Co., Ltd. Storage device and operating method thereof
US20240078197A1 (en) * 2022-09-01 2024-03-07 Advanced Micro Devices, Inc. Locality-based data processing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166230B2 (en) * 2008-01-31 2012-04-24 Samsung Electronics Co., Ltd. Memory systems and methods of initializing the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357621A (en) * 1990-09-04 1994-10-18 Hewlett-Packard Company Serial architecture for memory module control
US7308524B2 (en) 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US7562271B2 (en) * 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US20070165457A1 (en) 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
US7721130B2 (en) 2006-11-27 2010-05-18 Qimonda Ag Apparatus and method for switching an apparatus to a power saving mode
US20080201588A1 (en) 2007-02-16 2008-08-21 Mosaid Technologies Incorporated Semiconductor device and method for reducing power consumption in a system having interconnected devices
US20090063786A1 (en) * 2007-08-29 2009-03-05 Hakjune Oh Daisy-chain memory configuration and usage
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US8291248B2 (en) 2007-12-21 2012-10-16 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
US8484721B2 (en) * 2008-08-04 2013-07-09 Moka5, Inc. Locked-down computing environment
US8560735B2 (en) 2008-08-15 2013-10-15 Micron Technology, Inc. Chained bus method and device
US8238244B2 (en) 2009-08-10 2012-08-07 Micron Technology, Inc. Packet deconstruction/reconstruction and link-control
WO2011064998A1 (ja) 2009-11-27 2011-06-03 パナソニック株式会社 マスタ装置、スレーブ装置および通信システム
TWI423033B (zh) 2009-12-22 2014-01-11 Ind Tech Res Inst 可串接之序列匯流排卡裝置及其管理方法及串接方法
US8510494B2 (en) * 2009-12-24 2013-08-13 St-Ericsson Sa USB 3.0 support in mobile platform with USB 2.0 interface
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8310380B2 (en) * 2010-03-02 2012-11-13 Invensense Inc. Selectable communication interface configurations for motion sensing device
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US8516284B2 (en) 2010-11-04 2013-08-20 International Business Machines Corporation Saving power by placing inactive computing devices in optimized configuration corresponding to a specific constraint
US8615277B2 (en) 2010-11-12 2013-12-24 Mediatek Inc. Electronic device having functional blocks individually controlled to selectively enter power-saving mode and related power control method thereof
US20130311696A1 (en) 2012-05-18 2013-11-21 Lsi Corporation Storage processor for efficient scaling of solid state storage
US9501437B2 (en) * 2012-11-15 2016-11-22 Empire Technology Development Llc Scalable storage system having multiple storage channels
US9542343B2 (en) * 2012-11-29 2017-01-10 Samsung Electronics Co., Ltd. Memory modules with reduced rank loading and memory systems including same
US9728526B2 (en) * 2013-05-29 2017-08-08 Sandisk Technologies Llc Packaging of high performance system topology for NAND memory systems
US9703702B2 (en) * 2013-12-23 2017-07-11 Sandisk Technologies Llc Addressing auto address assignment and auto-routing in NAND memory network
US9841904B2 (en) * 2015-03-02 2017-12-12 Samsung Electronics Co., Ltd. Scalable and configurable non-volatile memory module array
KR102706118B1 (ko) * 2016-09-22 2024-09-19 삼성전자주식회사 직렬로 연결되는 스토리지 장치들의 상이한 특성들을 보상하도록 구성되는 전자 장치, 및 그것에 포함되는 스토리지 장치
KR20180033368A (ko) * 2016-09-23 2018-04-03 삼성전자주식회사 케스-케이드 연결 구조로 레퍼런스 클록을 전달하는 스토리지 장치들을 포함하는 전자 장치
KR102669694B1 (ko) * 2016-09-28 2024-05-28 삼성전자주식회사 서로 직렬로 연결된 스토리지 장치들 중 애플리케이션 프로세서에 직접 연결되지 않는 스토리지 장치를 리셋시키는 전자 기기 및 그것의 동작 방법
KR20180038109A (ko) * 2016-10-05 2018-04-16 삼성전자주식회사 모니터링 회로를 포함하는 전자 장치 및 그것에 포함되는 스토리지 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166230B2 (en) * 2008-01-31 2012-04-24 Samsung Electronics Co., Ltd. Memory systems and methods of initializing the same

Also Published As

Publication number Publication date
DE102017119470A1 (de) 2018-03-29
US10572413B2 (en) 2020-02-25
KR20180034778A (ko) 2018-04-05
CN107870742A (zh) 2018-04-03
US20180089116A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
CN107870742B (zh) 向存储装置提供旁路的电子装置、存储装置和计算系统
US7126873B2 (en) Method and system for expanding flash storage device capacity
KR102401600B1 (ko) 데이터 양에 기초하여 복수의 데이터 스트림을 관리하도록 구성되는 스토리지 장치
CN109766294B (zh) 存储器控制器和包括其的储存设备
KR102309403B1 (ko) 교차점 메모리 싱글-선택 기입 기술
CN108155175B (zh) 能够测试内部信号线的多芯片封装件
US20160203091A1 (en) Memory controller and memory system including the same
KR102371557B1 (ko) 호스트 장치, 그것과 복수의 장치들을 갖는 호스트 시스템 및 그것의 인터페이스 링크 레이어 구성 방법
US20170206037A1 (en) Memory device and method of operating the same
US11360711B2 (en) Storage device temporarily suspending internal operation to provide short read response time for read request from host
JP5093401B2 (ja) 構成可能な入出力ポートを伴うメモリモジュール
CN111078156A (zh) 一种闪存数据映射方法、dq映射模组及存储设备
US20240184480A1 (en) Storage device for high speed link startup and storage system including the same
CN114115713A (zh) 用于执行高速链路启动的存储设备和包括其的存储系统
KR101845368B1 (ko) 메모리 컨트롤러 커넥터의 메모리 커넥터에의 매핑
US9928006B2 (en) Memory device and a memory system including the same
KR20220048303A (ko) 크레딧을 이용하는 호스트 장치와 스토리지 장치의 동작 방법
US12020774B2 (en) Methods and systems for selectively enabling/disabling memory dies
US9262099B2 (en) Non-volatile memory device, electronic control system, and method of operating the non-volatile memory device
CN106575523B (zh) 指定半导体管芯以实现高堆叠能力
US9311257B2 (en) Semiconductor memory device, memory system and method of operating the same
KR102206320B1 (ko) 메모리 카드 및 메모리 카드와 통신하는 인터페이스 회로
EP3982244A1 (en) Storage controller, storage system and operating methods thereof
US8971135B2 (en) Semiconductor memory device receiving data in response to data strobe signal, memory system including the same and operating method thereof
KR102473197B1 (ko) 읽기 데이터를 전송 단위로 전송하는 불휘발성 메모리 모듈, 스토리지 장치, 및 전자 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant