CN111078156A - 一种闪存数据映射方法、dq映射模组及存储设备 - Google Patents

一种闪存数据映射方法、dq映射模组及存储设备 Download PDF

Info

Publication number
CN111078156A
CN111078156A CN201911379636.0A CN201911379636A CN111078156A CN 111078156 A CN111078156 A CN 111078156A CN 201911379636 A CN201911379636 A CN 201911379636A CN 111078156 A CN111078156 A CN 111078156A
Authority
CN
China
Prior art keywords
flash memory
mapping
data channel
pin
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911379636.0A
Other languages
English (en)
Other versions
CN111078156B (zh
Inventor
陆震熙
黄运新
李卫军
杨亚飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Dapu Microelectronics Co Ltd
Original Assignee
Shenzhen Dapu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Dapu Microelectronics Co Ltd filed Critical Shenzhen Dapu Microelectronics Co Ltd
Priority to CN201911379636.0A priority Critical patent/CN111078156B/zh
Publication of CN111078156A publication Critical patent/CN111078156A/zh
Application granted granted Critical
Publication of CN111078156B publication Critical patent/CN111078156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

本发明涉及存储领域，公开一种闪存数据映射方法、DQ映射模组、闪存主控芯片及存储设备，方法包括：获取操作闪存颗粒的片选命令，根据片选命令，确定目标闪存颗粒及与目标闪存颗粒对应的若干组引脚映射关系，并根据每组引脚映射关系，建立映射数据通道，映射数据通道用于连通每组引脚映射关系下的主控DQ引脚与颗粒DQ引脚；基于映射数据通道，操作目标闪存颗粒。从而，根据目标闪存颗粒的映射关系，建立映射数据通道，进而将主控与颗粒的不同DQ引脚之间建立数据连接，即，可以通过映射的方法读取与该条DQ引脚连接的其他颗粒DQ引脚数据，从而降低了颗粒引脚间布线的复杂度，提高了目标闪存颗粒的操作性能。

Description

一种闪存数据映射方法、DQ映射模组及存储设备
技术领域
本发明涉及存储领域，特别是涉及一种闪存数据映射方法、DQ映射模组、闪存主控芯片及存储设备。
背景技术
以与非(Not-And，简称为“NAND”)闪存颗粒为介质的存储设备(固态硬盘(SolidState Drive，简称为SSD)设备)具有读写时延时间小、功耗低、可以快速随机访问等优点。使用SSD设备搭建高性能存储设备成为目前的主流趋势。
在SSD电路板上，通过在PCB上走线将多个闪存颗粒的数据连接至同一通道进行传输，随着SSD容量的增大，PCB上挂载的闪存颗粒也将增加，闪存颗粒数量的增加使布线复杂化或导致过长的信号线布局，而过长的信号线将限制SSD设备达到最高工作频率，进而影响SSD设备的操作性能。
发明内容
本发明实施例的一个目的旨在提供一种闪存数据映射方法、DQ映射模组、闪存主控芯片及存储设备，其能够提高闪存颗粒的操作性能。
为了解决上述技术问题，本发明提供以下技术方案：
在第一方面，本发明实施例提供一种闪存数据映射方法，应用于电连接若干片闪存颗粒的闪存主控芯片，所述方法包括：
获取片选命令，根据所述片选命令，确定目标闪存颗粒及与所述目标闪存颗粒对应的若干组引脚映射关系；
根据每组所述引脚映射关系，建立映射数据通道，所述映射数据通道用于连通每组所述引脚映射关系下的主控DQ引脚与颗粒DQ引脚；
基于所述映射数据通道，操作所述目标闪存颗粒。
可选地，所述根据每组所述引脚映射关系，建立映射数据通道包括：
确定用于操作所述目标闪存颗粒的操作方向；
选择与所述操作方向对应的目标多路复用器；
根据每组所述引脚映射关系，在所述目标多路复用器内选通映射数据通道。
可选地，每个多路复用器皆配置有用于连接所述闪存主控芯片中各个主控DQ引脚的N个第一信号端，以及用于连接每片所述闪存颗粒中各个颗粒DQ引脚的N个第二信号端，每个所述第一信号端与每个所述第二信号端可组成数据通道。
可选地，所述操作方向包括写操作方向或读操作方向，所述选择与所述操作方向对应的目标多路复用器包括：
当所述操作方向为写操作方向时，选择用于建立写数据通道的第一多路复用器作为目标多路复用器；
当所述操作方向为读操作方向时，选择用于建立读数据通道的第二多路复用器作为目标多路复用器。
可选地，所述映射数据通道包括写操作数据通道或读操作数据通道，所述基于所述映射数据通道，操作所述目标闪存颗粒包括：
当所述映射数据通道为写操作数据通道，基于所述写操作数据通道传输写数据信号，以将所述写数据信号写入所述目标闪存颗粒；
当所述映射数据通道为读操作数据通道，基于所述读操作数据通道传输读数据信号，以从所述目标闪存颗粒读出所述读数据信号。
可选地，所述若干片闪存颗粒呈轴对称方式布设在PCB板的正反两面，每片所述闪存颗粒包括N个颗粒DQ引脚，分别处于所述PCB板正反面且正相对的两个颗粒DQ引脚互连。
在第二方面，本发明实施例提供一种DQ映射模组，包括：
寄存器，用于存储每个闪存颗粒的映射数据，所述映射数据包括若干组引脚映射关系；
至少两个多路复用器，每个所述多路复用器包括用于连接所述闪存主控芯片中各个主控DQ引脚的N个第一信号端，以及用于连接每片所述闪存颗粒中各个颗粒DQ引脚的N个第二信号端，每个所述第一信号端与每个所述第二信号端可组成数据通道；
DQ控制器，分别电连接所述寄存器、每个所述多路复用器及外部的主控制器，用于执行上述的闪存数据映射方法。
在第三方面，本发明实施例提供一种闪存主控芯片，包括：
I/O接口，用于电连接若干片闪存颗粒；
物理层，与所述I/O接口电连接；
主控制器，与所述物理层电连接；以及，
如上述述的DQ映射模组。
可选地，所述DQ映射模组可电连接在所述物理层与所述主控制器之间；
或者，所述DQ映射模组可电连接在所述物理层与所述I/O接口之间。
在第四方面，本发明实施例提供一种存储设备，包括：
闪存介质，包含有若干片闪存颗粒，所述若干片闪存颗粒呈轴对称方式布设在所述闪存介质的PCB板的正反两面，每片所述闪存颗粒包括N个DQ引脚，分别处于所述PCB板正反面且正相对的两个DQ引脚通过对应的盲孔互连；
如上述的闪存主控芯片。
相对于传统技术，在本发明各个实施例提供的闪存数据映射方法、DQ映射模组、闪存主控芯片及存储设备，通过获取操作所述闪存颗粒的片选命令，根据所述片选命令，确定目标闪存颗粒及与所述目标闪存颗粒对应的若干组引脚映射关系，并根据每组所述引脚映射关系，建立映射数据通道，所述映射数据通道用于连通每组所述引脚映射关系下的主控DQ引脚与颗粒DQ引脚；基于所述映射数据通道，操作所述目标闪存颗粒。从而，根据目标闪存颗粒的映射关系，建立映射数据通道，进而将主控与颗粒的不同DQ引脚之间建立数据连接，即，可以通过映射的方法读取与该条DQ引脚连接的其他颗粒DQ引脚数据，从而降低了颗粒引脚间布线的复杂度，提高了目标闪存颗粒的操作性能。进一步的，所述映射关系根据颗粒引脚间布线的情况，支持主控DQ引脚与颗粒DQ引脚进行任意方向的映射，从而，提高了颗粒引脚间布线的自主性和可操作性。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本发明实施例提供的一种一种存储设备的结构示意图；
图2为本发明实施例提供的一种闪存颗粒的封装示意图；
图3为本发明实施例提供的一种闪存颗粒的贴片示意图；
图4为本发明实施例提供的一种DQ映射模组的结构示意图；
图5为本发明实施例提供的一种DQ引脚的映射关系示意图；
图6a为本发明实施例提供的一种闪存数据映射方法的流程图；
图6b为本发明实施例提供的一种闪存数据映射方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
在本发明实施例中，非易失性存储设备包括为具有写入机制的非易失性存储设备，非易失性存储器(Non-Volatile Memory，NVM)是所有形式的固态(没有可动部分)存储器的一个一般的术语，它不用定期地刷新存储器内容。这包括所有形式的只读存储器(Read-Only Memory，ROM)，例如：可编程只读存储器(ProgrammableRead-Only Memory，PROM)、可擦可编程只读存储器(Erasable Programmable Read Only Memory，EPROM)、电可擦除只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、闪存(Flash Memory)以及电池供电的随机存取储存器(Random Access Memory，RAM)。
具体的，本发明实施例以非易失性存储设备为存储设备(Solid State Drives，SSD)进行阐述，下面结合附图对该方法进行进一步的阐述。
请参阅图1，图1是本发明实施例提供的一种存储设备的结构示意图；如图1所示，该存储设备10，包括：闪存介质11以及闪存主控芯片12。
其中，闪存介质11，包含有若干片闪存颗粒，所述若干片闪存颗粒呈轴对称方式布设在所述闪存介质的PCB板的正反两面，每片所述闪存颗粒包括N个DQ引脚，分别处于所述PCB板正反面且正相对的两个DQ引脚通过对应的盲孔互连。
具体的，所述闪存介质11，包括多个颗粒(Die)，每个颗粒(Die)由多个分组(Plane)组成，每个分组(Plane)由多个块(Block)组成，即物理块(Block)，其中，块是闪存介质11擦除的基本单位，每个块有多个页(Page)，即物理页，物理页(Page)是闪存介质11读写的基本单位，其中，存储设备的闪存操作以物理页(Page)为读写单元，以物理块(Block)为擦除单元，设备内部的介质访问提供了通道(Channel)、颗粒封装(Package)、颗粒(Die)、闪存片(Plane)等多个级别的并行。设备内部以多通道(Channel)方式组织闪存颗粒封装，每个通道(Channel)上可连接多个颗粒封装，多颗粒封装之间共享传输通道(Channel)，但可独立执行指令。每个颗粒封装内部包含一个或多个闪存颗粒，同一个通道(Channel)内的闪存颗粒共用DQ(数据信号)、DQS(数据锁存信号)、ALE(地址有效信号)、CLE(指令有效信号)、WE(写信号)和RE(读信号)信号线，通道(Channel)内的闪存颗粒均配置有独立的CE片选信号，通过CE片选信号使得每个闪存颗粒可被独立选中并执行指令。颗粒内部可分为多个闪存片，每个闪存片含有一个闪存页(Page)大小的寄存器缓存，用于暂存读/写数据。通过多个级别的指令并行执行，闪存设备充分利用介质的存取性能。
请参阅图2，图2为本发明实施例提供的一种闪存颗粒的封装示意图，如图2所示，所述颗粒封装内部包含两个闪存颗粒，可以理解的，每个颗粒封装内部可以包含两个或两个以上的闪存颗粒，在本实施例中，以包含两个闪存颗粒为例作为说明。所述颗粒封装中的DQ引脚呈轴对称分布，例如，DQ0和DQ7呈轴对称，DQ1和DQ6呈轴对称，DQ2和DQ5呈轴对称，DQ3和DQ4呈轴对称。
为了更好的利用所述存储设备的PCB板面积，一般的，将上述多个颗粒封装(Package)分别贴片于所述PCB板的正面和反面，请参阅图3，图3为本发明实施例提供的一种闪存颗粒的贴片示意图，如图3所示，具有上述封装结构的闪存颗粒P1和P2分别贴片于PCB板的正面和反面，由上述封装的DQ引脚分布可知，当闪存颗粒P1和P2对称贴于PCB板的正面和反面时，颗粒P1中DQ0的引脚位置与颗粒P2中DQ7的引脚位置对应，颗粒P1中DQ1的引脚位置与颗粒P2中DQ6的引脚位置对应，颗粒P1中DQ2的引脚位置与颗粒P2中DQ5的引脚位置对应，颗粒P1中DQ3的引脚位置与颗粒P2中DQ4的引脚位置对应，颗粒P1中DQ4的引脚位置与颗粒P2中DQ3的引脚位置对应，颗粒P1中DQ5的引脚位置与颗粒P2中DQ2的引脚位置对应，颗粒P1中DQ6的引脚位置与颗粒P2中DQ1的引脚位置对应，颗粒P1中DQ7的引脚位置与颗粒P2中DQ0的引脚位置对应。为了缩短布线的长度，降低布线的复杂度，在本发明实施例中，将上述对应位置的DQ引脚以盲孔方式建立连通关系。
闪存主控芯片12，所述闪存主控芯片12连接所述闪存介质11，用于操作所述闪存介质11，管理闪存介质11的各种参数和数据I/O接口；或者，用于提供访问的接口和协议，实现对应的SAS/SATA Target协议端或者NVMe协议端，获取Host发出的I/O指令并解码和生成内部私有数据结果等待执行；或者，用于负责FTL(Flash translatI/On layer，闪存转换层)的核心处理。
具体的，所述闪存主控芯片12操作所述闪存介质11，包括读操作所述闪存介质11；或者，写操作所述闪存介质11。可以理解的，读操作所述闪存介质11时，数据的方向由所述闪存介质11输出至所述闪存主控芯片12；写操作所述闪存介质时，数据的方向由所述闪存主控芯片12输出至所述闪存介质11进行存储。
其中，所述闪存主控芯片12包括：I/O接口121、物理层122、主控制器123及DQ映射模组124。
I/O接口121，用于电连接若干片闪存颗粒，为所述所述闪存介质11与所述闪存主控芯片12数据交互提供输入/输出端口；
物理层122，与所述I/O接口121电连接，用于通过所述I/O接口121读取闪存介质11存储的数据，或者，通过所述I/O接口121将数据输出至闪存介质11中进行存储。
主控制器123，与所述物理层122电连接，用于执行控制逻辑，比如，生成读操作对应的操作时序以读取闪存介质11中的数据，或者，生成写操作对应的操作时序以将数据写入闪存介质11。
DQ映射模组124，用于根据所述闪存介质11中闪存颗粒的PCB板布设，将各所述闪存颗粒的DQ引脚进行重映射。
在一些实施例中，所述DQ映射模组可电连接在所述物理层与所述主控制器之间；或者，所述DQ映射模组可电连接在所述物理层与所述I/O接口之间。
具体的，请参阅图4，图4为本发明实施例提供的一种DQ映射模组的结构示意图，如图所示，所述DQ映射模组124包括寄存器41、至少两个多路复用器42及DQ控制器43。
寄存器41，用于存储每个闪存颗粒的映射数据，所述映射数据包括若干组引脚映射关系。可以理解的，在所述DQ映射模组124工作之前，需先根据所述闪存颗粒的PCB板布设，编写对应的映射数据配置所述寄存器41。
至少两个多路复用器42，每个所述多路复用器包括用于连接所述闪存主控芯片中各个主控DQ引脚的N个第一信号端，以及用于连接每片所述闪存颗粒中各个颗粒DQ引脚的N个第二信号端，每个所述第一信号端与每个所述第二信号端可组成数据通道。
在一些实施例中，所述N的数量具体为8，每个所述多路复用器均包含有8个第一信号端和8个第二信号端，所述8个第一信号端或8个第二信号端分别构成一组DQ信号。在具体操作时，所述多路复用器根据各闪存颗粒对应的映射数据，将多路复用器的8个第一信号端映射至8个第二信号端，或者，将多路复用器的8个第二信号端映射至8个第一信号端，进而，所述8个第一信号端与8个第二信号端共同构成一个数据通道。
多路复用器根据操作方向可分为读方向多路复用器或者写方向多路复用器，所述至少两个多路复用器42中至少包括一个读方向多路复用器和一个写方向多路复用器。具体的，所述读方向多路复用器的8个第一信号端分别为Read_DQ0、Read_DQ1、Read_DQ2、Read_DQ3、Read_DQ4、Read_DQ5、Read_DQ6及Read_DQ7，所述读DQ复用器的N个第二信号端DQ0_i、DQ1_i、DQ2_i、DQ3_i、DQ4_i、DQ5_i、DQ6_i及DQ7_i。可以理解的，在根据映射数据配置所述读方向多路复用器之前，所述读方向多路复用器的映射关系为：Read_DQ0<-DQ0_i，Read_DQ1<-DQ1_i，Read_DQ2<-DQ2_i，Read_DQ3<-DQ3_i，Read_DQ4<-DQ4_i，Read_DQ5<-DQ5_i，Read_DQ6<-DQ6_i，Read_DQ7<-DQ7_i。所述写方向多路复用器的8个第一信号端分别为Write_DQ0、Write_DQ1、Write_DQ2、Write_DQ3、Write_DQ4、Write_DQ5、Write_DQ6及Write_DQ7，所述写方向多路复用器的8个第二信号端DQ0_o、DQ1_o、DQ2_o、DQ3_o、DQ4_o、DQ5_o、DQ6_o及DQ7_o。可以理解的，在根据映射数据配置所述写方向多路复用器之前，所述写方向多路复用器的映射关系为：Write_DQ0->DQ0_o，Write_DQ1->DQ1_o，Write_DQ2->DQ2_o，Write_DQ3->DQ3_o，Write_DQ4->DQ4_o，Write_DQ5->DQ5_o，Write_DQ6->DQ6_o，Write_DQ7->DQ7_o。
具体的,请参阅图5，图5为本发明实施例提供的一种DQ引脚的映射关系示意图，如图5所示，贴片于PCB板正面(TOP)的所述闪存颗粒，当操作方向为读所述闪存颗粒时，其映射关系为：Read_DQ0<-DQ0_i，Read_DQ1<-DQ1_i，Read_DQ2<-DQ2_i，Read_DQ3<-DQ3_i，Read_DQ4<-DQ4_i，Read_DQ5<-DQ5_i，Read_DQ6<-DQ6_i，Read_DQ7<-DQ7_i；当操作方向为写所述闪存颗粒时，其映射关系为：Write_DQ0->DQ0_o，Write_DQ1->DQ1_o，Write_DQ2->DQ2_o，Write_DQ3->DQ3_o，Write_DQ4->DQ4_o，Write_DQ5->DQ5_o，Write_DQ6->DQ6_o，Write_DQ7->DQ7_o。可见，贴片于PCB板正面的闪存颗粒的N路第一信号端与N路第二信号端的映射关系为初始的连接关系，亦即，当操作的所述闪存颗粒贴片于PCB板正面(TOP)时，不需要将所述N路第一信号端与N路第二信号端进行映射。
贴片于PCB板反面(Bottom)的所述闪存颗粒，当操作方向为读所述闪存颗粒时，其映射关系为：Read_DQ0<-DQ7_i，Read_DQ1<-DQ6_i，Read_DQ2<-DQ5_i，Read_DQ3<-DQ4_i，Read_DQ4<-DQ3_i，Read_DQ5<-DQ2_i，Read_DQ6<-DQ1_i，Read_DQ7<-DQ0_i；当操作方向为写所述闪存颗粒时，其映射关系为：Write_DQ0->DQ7_o，Write_DQ1->DQ6_o，Write_DQ2->DQ5_o，Write_DQ3->DQ4_o，Write_DQ4->DQ3_o，Write_DQ5->DQ2_o，Write_DQ6->DQ1_o，Write_DQ7->DQ0_o。可见，操作贴片于PCB板反面的闪存颗粒时，需要将其N路第一信号端与N路第二信号端根据映射关系进行重映射。
进一步的，同一闪存颗粒在读操作或写操作时的映射关系是相同的。
DQ控制器43，分别电连接所述寄存器41、每个所述多路复用器及外部的主控制器123，所述主控制器123向DQ控制器43输出片选命令，DQ控制器43根据所述片选命令读取存储于寄存器41中的映射数据，并根据所述映射数据配置所述至少两个多路复用器，以构建数据通道进行数据交互。具体的，请参阅下述的一种闪存数据映射方法的实施例，在此不再一一赘述。
请参阅图6a，图6a为本发明实施例提供的一种闪存数据映射方法的流程图，本发明实施例提供一种闪存数据映射方法，应用于电连接若干片闪存颗粒的闪存主控芯片，所述方法包括：
S61、获取片选命令，根据所述片选命令，确定目标闪存颗粒及与所述目标闪存颗粒对应的若干组引脚映射关系；
由上述实施例可知，所述片选命令由主控制器123输出，用于指向并操作目标闪存颗粒。可以理解的，闪存介质11中包含有若干片闪存颗粒，为每片闪存颗粒设置一个唯一的操作序号，以使所述片选命令能准确的指向并操作所述闪存颗粒。
具体的，所述片选命令中包含目标闪存颗粒对应的操作序号，根据所述操作序号读取存储在寄存器中的映射数据，所述映射数据中定义了目标闪存颗粒的引脚映射关系。可以理解的，所述目标闪存颗粒的引脚映射关系是根据其在PCB板上的布设情况进行定义的，因此，所述闪存颗粒的引脚映射关系也可以根据其具体布设情况进行任意方向的映射。
在一些实施例中，所述若干片闪存颗粒呈轴对称方式布设在PCB板的正反两面，每片所述闪存颗粒包括N个颗粒DQ引脚，分别处于所述PCB板正反面且正相对的两个颗粒DQ引脚互连。具体的，请参考上述闪存颗粒的封装的实施例，在此不再一一赘述。
S62、根据每组所述引脚映射关系，建立映射数据通道，所述映射数据通道用于连通每组所述引脚映射关系下的主控DQ引脚与颗粒DQ引脚；
具体的，所述每组所述引脚包含有N个信号端，优选的，所述N的数量具体为8。亦即，所述主控DQ引脚和所述颗粒DQ引脚分别包含有8个信号端，所述引脚映射关系用于将所述主控DQ引脚的8个信号端与所述颗粒DQ引脚的8个信号端建立映射连接，进而，所述主控DQ引脚和所述颗粒DQ引脚共同构成一个数据通道，以进行数据的交互。
如上述实施例中所描述的，当所述目标闪存颗粒贴片于PCB板正面(TOP)时，所述主控DQ引脚和所述颗粒DQ引脚的映射关系为初始映射关系，即，主控DQ00<->颗粒DQ0，主控DQ01<->颗粒DQ1，主控DQ02<->颗粒DQ2，主控DQ03<->颗粒DQ3，主控DQ04<->颗粒DQ4，主控DQ05<->颗粒DQ5，主控DQ06<->颗粒DQ6，主控DQ07<->颗粒DQ7。当所述目标闪存颗粒贴片于PCB板反面(Bottom)时，所述主控DQ引脚和所述颗粒DQ引脚的映射关系需要进行重映射，具体如下：主控DQ00<->颗粒DQ7，主控DQ01<->颗粒DQ6，主控DQ02<->颗粒DQ5，主控DQ03<->颗粒DQ4，主控DQ04<->颗粒DQ3，主控DQ05<->颗粒DQ2，主控DQ06<->颗粒DQ1，主控DQ07<->颗粒DQ0。
S63、基于所述映射数据通道，操作所述目标闪存颗粒。
在一些实施例中，所述映射数据通道包括写操作数据通道或读操作数据通道，具体的，当所述映射数据通道为写操作数据通道，基于所述写操作数据通道传输写数据信号，以将所述写数据信号写入所述目标闪存颗粒；当所述映射数据通道为读操作数据通道，基于所述读操作数据通道传输读数据信号，以从所述目标闪存颗粒读出所述读数据信号。
在本发明实施例中，通过获取操作所述闪存颗粒的片选命令，根据所述片选命令，确定目标闪存颗粒及与所述目标闪存颗粒对应的若干组引脚映射关系，并根据每组所述引脚映射关系，建立映射数据通道，所述映射数据通道用于连通每组所述引脚映射关系下的主控DQ引脚与颗粒DQ引脚；基于所述映射数据通道，操作所述目标闪存颗粒。从而，根据目标闪存颗粒的映射关系，建立映射数据通道，进而将主控与颗粒的不同DQ引脚之间建立数据连接，即，可以通过映射的方法读取与该条DQ引脚连接的其他颗粒DQ引脚数据，从而降低了颗粒引脚间布线的复杂度，提高了目标闪存颗粒的操作性能。进一步的，所述映射关系根据颗粒引脚间布线的情况，支持主控DQ引脚与颗粒DQ引脚进行任意方向的映射，从而，提高了颗粒引脚间布线的自主性和可操作性。
在一些实施例中，请参阅图6b，所述根据每组所述引脚映射关系，建立映射数据通道，具体的，步骤S62包括：
S621、确定用于操作所述目标闪存颗粒的操作方向；
具体的，所述操作方向包括写操作方向或读操作方向，所述写操作方向用于将数据写入目标闪存颗粒，所述读操作方向则用于从所述目标闪存颗粒中将数据读取出来。
S622、选择与所述操作方向对应的目标多路复用器；
由上述实施例可知，所述闪存主控芯片中包括有至少两个多路复用器，根据不同的操作方向，选择与所述操作方向对应的多路复用器作为目标多路复用器。
在一些实施例中，每个多路复用器皆配置有用于连接所述闪存主控芯片中各个主控DQ引脚的N个第一信号端，以及用于连接每片所述闪存颗粒中各个颗粒DQ引脚的N个第二信号端，每个所述第一信号端与每个所述第二信号端可组成数据通道。
具体的，当所述操作方向为写操作方向时，选择用于建立写数据通道的第一多路复用器作为目标多路复用器；当所述操作方向为读操作方向时，选择用于建立读数据通道的第二多路复用器作为目标多路复用器。可以理解的，所述第一多路复用器与所述第二多路复用器中数据的流通方向是不一致的。所述第一多路复用器的数据流通方向为由主控DQ引脚流向颗粒DQ引脚，所述第二多路复用器的数据流通方向为由颗粒DQ引脚流向主控DQ引脚。
具体的引脚映射关系可参考上述实施例中关于映射关系的阐述，在此不再一一赘述。
S623、根据每组所述引脚映射关系，在所述目标多路复用器内选通映射数据通道。
在本发明实施例中，所述闪存主控芯片包含至少两个多路复用器，并根据操作方向，选择与所述操作方向对应的多路复用器以建立数据通道，并且，所述数据通道为根据每组引脚映射关系，在所述目标多路复用器内选通的映射数据通道。从而，根据操作方向选择不同的多路复用器操作所述目标闪存颗粒，提高了目标闪存颗粒的操作性能。
以上所描述的装置或设备实施例仅仅是示意性的，其中所述作为分离部件说明的单元模块可以是或者也可以不是物理上分开的，作为模块单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络模块单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现随机编码装置,当然也可以通过硬件实现。并且，由于随机编码装置的构思与上述各个实施例所述的随机编码方法的构思一样，在内容不互相冲突下，随机编码装置的实施例可以引用上述各个实施例的内容，在此不赘述。
本发明实施例提供了一种非易失性计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行，例如，执行以上描述的图6a和图6b的方法步骤。
本发明实施例提供了一种计算机程序产品，包括存储在非易失性计算机可读存储介质上的计算程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，使所述计算机执行上述任意方法实施例中的随机编码方法，例如，执行以上描述的图6a和图6b的方法步骤。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种闪存数据映射方法，应用于电连接若干片闪存颗粒的闪存主控芯片，其特征在于，所述方法包括：
获取片选命令，根据所述片选命令，确定目标闪存颗粒及与所述目标闪存颗粒对应的若干组引脚映射关系；
根据每组所述引脚映射关系，建立映射数据通道，所述映射数据通道用于连通每组所述引脚映射关系下的主控DQ引脚与颗粒DQ引脚；
基于所述映射数据通道，操作所述目标闪存颗粒。
2.根据权利要求1所述的方法，其特征在于，所述根据每组所述引脚映射关系，建立映射数据通道包括：
确定用于操作所述目标闪存颗粒的操作方向；
选择与所述操作方向对应的目标多路复用器；
根据每组所述引脚映射关系，在所述目标多路复用器内选通映射数据通道。
3.根据权利要求2所述的方法，其特征在于，每个多路复用器皆配置有用于连接所述闪存主控芯片中各个主控DQ引脚的N个第一信号端，以及用于连接每片所述闪存颗粒中各个颗粒DQ引脚的N个第二信号端，每个所述第一信号端与每个所述第二信号端可组成数据通道。
4.根据权利要求2所述的方法，其特征在于，所述操作方向包括写操作方向或读操作方向，所述选择与所述操作方向对应的目标多路复用器包括：
当所述操作方向为写操作方向时，选择用于建立写数据通道的第一多路复用器作为目标多路复用器；
当所述操作方向为读操作方向时，选择用于建立读数据通道的第二多路复用器作为目标多路复用器。
5.根据权利要求1至4任一项所述的方法，其特征在于，所述映射数据通道包括写操作数据通道或读操作数据通道，所述基于所述映射数据通道，操作所述目标闪存颗粒包括：
当所述映射数据通道为写操作数据通道，基于所述写操作数据通道传输写数据信号，以将所述写数据信号写入所述目标闪存颗粒；
当所述映射数据通道为读操作数据通道，基于所述读操作数据通道传输读数据信号，以从所述目标闪存颗粒读出所述读数据信号。
6.根据权利要求1至4任一项所述的方法，其特征在于，所述若干片闪存颗粒呈轴对称方式布设在PCB板的正反两面，每片所述闪存颗粒包括N个颗粒DQ引脚，分别处于所述PCB板正反面且正相对的两个颗粒DQ引脚互连。
7.一种DQ映射模组，其特征在于，包括：
寄存器，用于存储每个闪存颗粒的映射数据，所述映射数据包括若干组引脚映射关系；
至少两个多路复用器，每个所述多路复用器包括用于连接所述闪存主控芯片中各个主控DQ引脚的N个第一信号端，以及用于连接每片所述闪存颗粒中各个颗粒DQ引脚的N个第二信号端，每个所述第一信号端与每个所述第二信号端可组成数据通道；
DQ控制器，分别电连接所述寄存器、每个所述多路复用器及外部的主控制器，用于执行如权利要求1至6任一项所述的闪存数据映射方法。
8.一种闪存主控芯片，其特征在于，包括：
I/O接口，用于电连接若干片闪存颗粒；
物理层，与所述I/O接口电连接；
主控制器，与所述物理层电连接；以及，
如权利要求7所述的DQ映射模组。
9.根据权利要求8所述的闪存主控芯片，其特征在于，
所述DQ映射模组可电连接在所述物理层与所述主控制器之间；
或者，
所述DQ映射模组可电连接在所述物理层与所述I/O接口之间。
10.一种存储设备，其特征在于，包括：
闪存介质，包含有若干片闪存颗粒，所述若干片闪存颗粒呈轴对称方式布设在所述闪存介质的PCB板的正反两面，每片所述闪存颗粒包括N个DQ引脚，分别处于所述PCB板正反面且正相对的两个DQ引脚通过对应的盲孔互连；
如权利要求8或9所述的闪存主控芯片。
CN201911379636.0A 2019-12-27 2019-12-27 一种闪存数据映射方法、dq映射模组及存储设备 Active CN111078156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911379636.0A CN111078156B (zh) 2019-12-27 2019-12-27 一种闪存数据映射方法、dq映射模组及存储设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911379636.0A CN111078156B (zh) 2019-12-27 2019-12-27 一种闪存数据映射方法、dq映射模组及存储设备

Publications (2)

Publication Number Publication Date
CN111078156A true CN111078156A (zh) 2020-04-28
CN111078156B CN111078156B (zh) 2023-09-08

Family

ID=70318811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911379636.0A Active CN111078156B (zh) 2019-12-27 2019-12-27 一种闪存数据映射方法、dq映射模组及存储设备

Country Status (1)

Country Link
CN (1) CN111078156B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112435998A (zh) * 2020-12-15 2021-03-02 南京工业职业技术大学 一种GaN HEMT器件的热应力管理引擎
CN112835515A (zh) * 2020-12-14 2021-05-25 联芸科技（杭州）有限公司 用于存储设备扩展挂载闪存颗粒数量的方法及存储设备
CN113272906A (zh) * 2021-03-30 2021-08-17 长江存储科技有限责任公司 具有引脚功能映射的模式生成系统
CN114691554A (zh) * 2020-12-30 2022-07-01 旺宏电子股份有限公司 闪存的控制方法、闪存晶粒以及闪存
US20220308757A1 (en) * 2020-07-10 2022-09-29 Micron Technology, Inc. Configurable link interfaces for a memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229241A (zh) * 2010-11-02 2013-07-31 美光科技公司 数据信号镜射
CN104636229A (zh) * 2013-11-13 2015-05-20 华为技术有限公司 调整ddr线序的方法以及系统
CN105474187A (zh) * 2013-09-27 2016-04-06 英特尔公司 把存储器控制器连接器映射到存储器连接器
CN109545253A (zh) * 2017-09-21 2019-03-29 东芝存储器株式会社 半导体存储装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229241A (zh) * 2010-11-02 2013-07-31 美光科技公司 数据信号镜射
CN105474187A (zh) * 2013-09-27 2016-04-06 英特尔公司 把存储器控制器连接器映射到存储器连接器
CN104636229A (zh) * 2013-11-13 2015-05-20 华为技术有限公司 调整ddr线序的方法以及系统
CN109545253A (zh) * 2017-09-21 2019-03-29 东芝存储器株式会社 半导体存储装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220308757A1 (en) * 2020-07-10 2022-09-29 Micron Technology, Inc. Configurable link interfaces for a memory device
US11740795B2 (en) * 2020-07-10 2023-08-29 Micron Technology, Inc. Configurable link interfaces for a memory device
CN112835515A (zh) * 2020-12-14 2021-05-25 联芸科技（杭州）有限公司 用于存储设备扩展挂载闪存颗粒数量的方法及存储设备
CN112435998A (zh) * 2020-12-15 2021-03-02 南京工业职业技术大学 一种GaN HEMT器件的热应力管理引擎
CN114691554A (zh) * 2020-12-30 2022-07-01 旺宏电子股份有限公司 闪存的控制方法、闪存晶粒以及闪存
US12086474B2 (en) 2020-12-30 2024-09-10 Macronix International Co., Ltd. Control method for requesting status of flash memory, flash memory system
CN113272906A (zh) * 2021-03-30 2021-08-17 长江存储科技有限责任公司 具有引脚功能映射的模式生成系统
WO2022204915A1 (en) * 2021-03-30 2022-10-06 Yangtze Memory Technologies Co., Ltd. Pattern generation system with pin function mapping
CN113272906B (zh) * 2021-03-30 2024-04-16 长江存储科技有限责任公司 具有引脚功能映射的模式生成系统
US11977115B2 (en) 2021-03-30 2024-05-07 Yangtze Memory Technologies Co., Ltd. Pattern generation system with pin function mapping

Also Published As

Publication number Publication date
CN111078156B (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
CN111078156B (zh) 一种闪存数据映射方法、dq映射模组及存储设备
US9536609B2 (en) Memory modules with multi-chip packaged integrated circuits having flash memory
US10372339B2 (en) Extensible memory hub
US8856464B2 (en) Systems for two-dimensional main memory including memory modules with read-writeable non-volatile memory devices
US10025737B2 (en) Interface for storage device access over memory bus
US7126873B2 (en) Method and system for expanding flash storage device capacity
KR100843546B1 (ko) 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
US8456880B2 (en) Multiple layers of memory implemented as different memory technology
US11782863B2 (en) Memory module with configurable command buffer
CN107870742B (zh) 向存储装置提供旁路的电子装置、存储装置和计算系统
US20070002668A1 (en) Micro-tile memory interfaces
US20070013704A1 (en) Memory controller interface for micro-tiled memory access
US20170323876A1 (en) Packaging of high performance system topology for nand memory systems
CN114974384A (zh) 高效的io区段中断系统和方法
US9324389B2 (en) High performance system topology for NAND memory systems
US20240069721A1 (en) Memory with switchable channels
US11006517B2 (en) Printed circuit board and storage device including printed circuit board
US20120250445A1 (en) Semiconductor apparatus
WO2014193592A2 (en) High performance system topology for nand memory systems
US20240004580A1 (en) Semiconductor memory device
US20240338334A1 (en) Monolithic non-volatile memory device using peripheral component interconnect express interface for embedded system
US20240272800A1 (en) Memory module and method of operating the same
CN115933967A (zh) 具有多个输入/输出接口的存储器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant