CN103229241A - 数据信号镜射 - Google Patents
数据信号镜射 Download PDFInfo
- Publication number
- CN103229241A CN103229241A CN2011800562130A CN201180056213A CN103229241A CN 103229241 A CN103229241 A CN 103229241A CN 2011800562130 A CN2011800562130 A CN 2011800562130A CN 201180056213 A CN201180056213 A CN 201180056213A CN 103229241 A CN103229241 A CN 103229241A
- Authority
- CN
- China
- Prior art keywords
- mirror
- assembly
- memory
- data pattern
- specific data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 121
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000004044 response Effects 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101150015836 ENO1 gene Proteins 0.000 description 1
- 101150039979 ENO3 gene Proteins 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005662 electromechanics Effects 0.000 description 1
- 101150104041 eno2 gene Proteins 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000005039 memory span Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
- G06F16/27—Replication, distribution or synchronisation of data between databases or within a distributed database system; Distributed database system architectures therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1694—Configuration of memory controller to different memory types
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Databases & Information Systems (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Dram (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明描述用于数据信号镜射的方法、装置及系统。一种或一种以上方法包含：在存储器组件的若干个数据输入/输出上接收特定数据模式；及响应于确定由所述存储器组件接收到所述特定数据模式的经镜射版本，将所述若干个数据输入/输出配置为经镜射。
Description
优先权信息
本申请案为2010年11月2日提出申请的第61/409,369号美国临时申请案及2011年3月11日提出申请的第13/046,420号美国非临时申请案的非临时申请案，所述申请案的整个说明书以引用方式并入本文中。
技术领域
本发明一般来说涉及半导体存储器装置、方法及系统，且更明确地说，涉及用于数据信号镜射的方法、装置及系统。
背景技术
通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可需要电力来维持其信息且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过在不充电时保持所存储信息来提供持久信息且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁性随机存取存储器(MRAM)(例如，自旋扭矩转移随机存取存储器(STT RAM))等等。
存储器装置可组合在一起以形成固态驱动器(SSD)。固态驱动器可包含非易失性存储器(例如，NAND快闪存储器及NOR快闪存储器)，及/或可包含易失性存储器(例如，DRAM及SRAM)以及各种其它类型的非易失性及易失性存储器。SSD可用以替代硬盘驱动器作为计算机的主要存储装置，这是因为固态驱动器可在性能、大小、重量、耐久性、操作温度范围及电力消耗方面具有胜于硬驱动器的优点。举例来说，SSD可在与磁盘驱动器相比时由于其缺少移动部件而具有优越性能，此可避免与磁盘驱动器相关联的搜寻时间、延时及其它机电延迟。SSD制造商可使用非易失性快闪存储器来形成快闪SSD，快闪SSD可不使用内部电池供应器，因此允许驱动器具有更多功能且更紧凑。
SSD可包含一个或一个以上离散存储器封装，且所述存储器封装中的一者或一者以上可为多芯片封装(MCP)。MCP可在其中包含若干个存储器裸片或芯片。如本文中所使用，“若干个”某物可指此些事物中的一者或一者以上。作为一实例，与MCP相关联的存储器芯片及/或裸片可连同外围电路一起包含若干个存储器阵列。所述存储器阵列可包含组织成若干个物理块的存储器单元。此外，MCP的芯片/裸片可称为逻辑单元(LUN)。
可期望与存储器系统及存储器系统组件相关联的大小及电力消耗的减少。还可期望在存储器系统及组件的大小改变时维持存储器系统内的信号完整性。
发明内容
附图说明
图1是根据本发明的一个或一个以上实施例的计算系统的框图。
图2是根据本发明的一个或一个以上实施例的包含至少一个存储器系统的计算系统的框图。
图3A到3E图解说明根据本发明的一个或一个以上实施例的电连接的存储器组件。
图4是根据现有技术的存储器系统的一部分的框图。
图5是根据本发明的一个或一个以上实施例的存储器系统的一部分的框图。
图6是根据本发明的一个或一个以上实施例的存储器系统的一部分的框图。
具体实施方式
本发明包含用于数据信号镜射的方法、装置及系统。一种或一种以上方法包含：在存储器组件的若干个数据输入/输出上接收特定数据模式(例如，经由数据总线)；及响应于确定由所述存储器组件接收所述特定数据模式的经镜射版本，将所述若干个数据输入/输出配置为经镜射。
本发明的实施例可提供各种益处，例如维持及/或改进存储器装置内的信号完整性，以及与现有方法相比，耦合到同一印刷电路板(PCB)的存储器装置之间的改进的路由。各实施例还可提供以下益处：例如与现有系统相比，增加存储器系统的存储器容量及/或减少与存储器系统控制器相关联的引脚计数。
在本发明的以下详细说明中，参考形成本发明的一部分的所附图式，且在所附图式中以图解说明方式展示可如何实践本发明的一个或一个以上实施例。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例，且可在不背离本发明的范围的情况下做出过程、电及/或结构改变。如本文中所使用，标示符“N”及“M”(尤其关于图式中的参考编号)指示如此标示的若干个特定特征可与本发明的一个或一个以上实施例包含在一起。
本文中的图遵循编号惯例，其中第一个数字或前几个数字对应于图式图编号，且其余数字识别图式中的元件或组件。可通过使用类似数字来识别不同图之间的类似组件。举例来说，104可指代图1中的组件“04”，且类似组件可在图2中指代为204。如应了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，如应了解，图中所提供的元件的比例及相对标度打算图解说明本发明的实施例且不应视为限制意义。
图1是根据本发明的一个或一个以上实施例的计算系统的功能性框图。计算系统100包含以通信方式耦合到主机102的存储器系统104，举例来说，一个或一个以上固态驱动器(SSD)。例如，存储器系统104可通过接口106(例如，背板或总线)以通信方式耦合到主机102。
实例性主机102可包含膝上型计算机、个人计算机、数码相机、数字记录与回放装置、移动电话、PDA、存储器卡读取器及接口集线器以及其它主机系统。接口106可包含串行高级技术附件(SATA)、快速外围组件互连件(PCIe)或通用串行总线(USB)以及其它连接器及接口。然而，一般来说，主机接口106可提供用于在存储器系统104与主机102之间传递控制、地址、数据及其它信号的接口。
主机102可包含以通信方式耦合到存储器与总线控制件107的一个或一个以上处理器105(例如，平行处理器、共处理器等)。举例来说，处理器105可为一个或一个以上微处理器或某一其它类型的控制电路，例如一个或一个以上专用集成电路(ASIC)。计算系统100的其它组件也可具有处理器。存储器与总线控制件107可具有存储器及直接以通信方式耦合到其的其它组件，举例来说，动态随机存取存储器(DRAM)111、图形用户接口118或其它用户接口(例如，显示监视器、键盘、鼠标等)。
存储器与总线控制件107还可具有以通信方式耦合到其的外围设备与总线控制件109，外围设备与总线控制件109又可连接到存储器系统，例如使用通用串行总线(USB)接口的快闪驱动器119、非易失性存储器主机控制接口(NVMHCI)快闪存储器117或存储器系统104。如读者应了解，存储器系统104可与硬盘驱动器(HDD)一起或代替硬盘驱动器(HDD)用于若干个不同计算系统中。图1中所图解说明的计算系统100为此系统的一个实例；然而，本发明的实施例并不限于图1中所展示的配置。
企业固态存储设施为当前可由太字节的存储量及快速性能能力(举例来说，100MB/秒、100K输入/输出/秒(IOPS)等)表征的一类存储器系统。根据本发明的一个或一个以上实施例，可使用固态驱动器(SSD)组件来配置企业固态存储设施。举例来说，关于图1，存储器系统104可为使用一个或一个以上组件SSD实施的企业固态存储设施，所述一个或一个以上SSD由存储器系统控制器操作为存储器系统。
图2是根据本发明的一个或一个以上实施例的包含至少一个存储器系统204的计算系统200的框图。作为一个实例，存储器系统204可为固态驱动器(SSD)。存储器系统204可经由主机接口206耦合到主机202且可包含存储器系统控制器215(例如，存储器控制电路、固件及/或软件)及耦合到系统控制器215的一个或一个以上存储器装置230-1、...、230-N。在一个或一个以上实施例中，存储器控制器215可为耦合到印刷电路板的专用集成电路(ASIC)。
存储器系统204包含总线220，其用以在存储器装置230-1、...、230-N与系统控制器215之间发送/接收各种信号(例如，数据信号、控制信号及/或地址信号)。虽然图2中图解说明的实例包含单个总线220，但在一些实施例中存储器系统204可包含单独数据总线(DQ总线)、控制总线及地址总线。总线220可具有各种类型的总线结构，包含但不限于与以下各项相关的总线结构：开放式NAND快闪接口(ONFI)、紧凑型快闪接口、多媒体卡(MMC)、安全数字(SD)、CE-ATA、行业标准架构(ISA)、微通道架构(MSA)、扩展式ISA(EISA)、智能型驱动器电子器件(IDE)、VESA局部总线(VLB)、外围组件互连件(PCI)、卡总线、通用串行总线(USB)、高级图形端口(AGP)、个人计算机存储器卡国际协会总线(PCMCIA)、火线(IEEE1394)及小型计算机系统接口(SCSI)。
如图2中所图解说明，存储器装置230-1、...、230-N可包含给存储器系统204提供存储卷的若干个存储器单元212-1、212-2、...、212-M。存储器单元212-1、212-2、...、212-M可为裸片或芯片，其可称为逻辑单元(LUN)。因此，在各种实施例中，存储器装置230-1、...、230-N可为多芯片封装(MCP)，其包含若干个裸片212-1、212-2、...、212-M。作为一实例且如图3A到3E中所图解说明，例如，MCP230-1、...、230-N可耦合到印刷电路板(PCB)的任一侧(例如，顶部或底部)。
存储器单元212-1、212-2、...、212-M可包含一个或一个以上存储器单元阵列。在一个或一个以上实施例中，存储器单元212-1、212-2、…、212-M包含具有NAND架构的快闪阵列；然而，实施例不限于特定类型的存储器阵列或阵列架构。
在各种实施例中且如图2中所图解说明，存储器装置230-1、...、230-N包含电路214，电路214经配置以经由总线220从系统控制器215接收信号(例如，控制及/或数据信号)并处理所述信号。虽然图2中未展示，但存储器装置230-1、...、230-N可包含用于经由总线220接收信号的数据输入/输出(例如，DQ引脚)。如下文与图3一起进一步描述，数据总线(例如，DQ总线)可在外部于存储器装置230-1、...、230-N(例如，MCP)之间路由。DQ总线可经路由以使得存储器装置230-1、...、230-N的对应DQ引脚耦合在一起。例如，假设存储器装置230-1、...、230-N各自具有8个DQ引脚(编号为DQ0到DQ7)，那么存储器装置230-1、...、230-N的DQ0引脚将耦合在一起，DQ1引脚将耦合在一起，DQ2引脚将耦合在一起等。
然而，举例来说，当存储器装置230-1、...、230-N位于PCB的顶部侧及底部侧上时，那么DQ引脚相对于彼此翻转以使得为了使编号对等的DQ引脚匹配需要对路由穿过PCB的信号进行解扰，此通常增加PCB上的信号路由的复杂性。因此，对应于由PCB的顶部侧上的存储器装置接收的数据信号的数据模式将由PCB的底部侧上的存储器装置以非镜射方式接收。例如，如果对应于二进制数据模式11100000的数据信号由PCB的顶部侧上的存储器装置接收，那么同一个二进制数据模式由PCB的底部侧上的存储器装置接收为1110000。然而，可能通过不将PCB上的信号解扰而通过以经镜射方式将其向后连接来减少PCB的信号路由的复杂性。因此，对应于由PCB的顶部侧上的存储器装置接收且由其DQ引脚接收的数据信号的数据模式将由PCB的底部侧上的存储器装置以经镜射方式接收。例如，如果对应于二进制数据模式11100000的数据信号由PCB的顶部侧上的存储器装置接收，那么同一个二进制数据模式由PCB的底部侧上的存储器装置接收为00000111。因此，底部侧上的存储器装置可称为“经镜射”装置。在一些先前方法中，存储器装置230-1、...、230-N可包含额外输入/输出引脚，其可设定为Hi/Lo以指示特定存储器装置是否经镜射。因此，额外输入/输出引脚的状态可经查询以确定装置是否经镜射。
在本发明的一个或一个以上实施例中，存储器装置230-1、...、230-N的电路214可包含镜射组件。镜射组件214可经配置以响应于由若干个数据输入/输出(例如，DQ引脚)接收的特定数据模式为发送到存储器装置230-1、...、230-N的特定数据模式的经镜射版本的确定而以电子方式镜射由所述存储器装置随后接收的数据信号。举例来说，如果存储器装置230-1、...、230-N正预期二进制数据模式01111000且其接收二进制数据模式00011110，那么镜射组件214可确定总线220为经镜射的且可以电子方式镜射在总线220上接收的后续数据以使其对后续组件(例如，电路、逻辑等)显现为未经镜射的。
在一个或一个以上实施例中，特定数据模式可对应于从存储器系统控制器215提供的可镜射初始化命令。举例来说，在初始化后，(例如)存储器装置230-1、...、230-N将即刻预期对应于初始化命令的特定数据模式。如果由存储器装置接收的数据模式为对应于所预期的初始化命令的数据模式的经镜射版本，那么镜射组件将确定总线经镜射以使得在总线上接收到装置的后续数据将为经镜射的且将对后续组件显现为未经镜射的。在一个或一个以上实施例中，特定数据模式可对应于复位命令或在从存储器系统控制器215提供的复位命令之后接收的第一命令。在一个或一个以上实施例中，特定数据模式可对应于从存储器系统控制器215发送的配置命令(例如，读取状态命令)。
作为一实例，假设经由总线220(例如，从系统控制器215)将对应于数据模式11100000的数据信号提供到存储器装置230-1、...、230-N。未经镜射装置的镜射组件214将确定所接收的数据模式未经镜射，这是因为所述数据模式与存储器装置预期接收的数据模式相同(例如，数据输入/输出DQ0到DQ7对应于所述数据模式的适当位)。然而，经镜射装置的镜射组件214将接收数据模式11100000的经镜射版本(例如，经镜射装置将接收00000111)。基于由镜射组件214确定所接收的数据模式为提供到存储器装置的数据模式的经镜射版本，镜射组件214可以电子方式镜射由经镜射存储器装置接收的后续数据信号。举例来说，一旦镜射组件214确定所接收的数据模式为经镜射版本，随后接收的数据信号即可由组件214自动镜射。因此，存储器装置230-1、...、230-N的镜射组件214可响应于所接收的数据信号而将装置的数据输入/输出配置为经镜射或未经镜射。
在一个或一个以上实施例中，存储器装置230-1、...、230-N的电路214可包含除镜射组件以外的电路。作为一实例，电路214可包含用于对存储器装置230-1、...、230-N的存储器单元212-1、212-2、...、212-M执行例如数据读取、写入及擦除操作等操作的控制电路。
图3A到3E图解说明根据本发明的一个或一个以上实施例的电连接的存储器组件。举例来说，存储器组件可为图2中所描述的例如存储器装置230-1、...、230-N等存储器装置及/或例如系统控制器215等存储器控制器。然而，实施例不限于特定类型的存储器组件。虽然图3A到3E中仅展示数据总线(例如，DQ总线)，但所属领域的技术人员应了解，可在所图解说明的存储器组件之间连接其它信号。
图3A图解说明两个电连接的存储器组件A及B。在此实例中，两个存储器组件可放置于PCB的顶部侧上。DQ总线在外部于组件A与B之间路由。存储器组件A与B之间的连接图解说明为直线，这是因为DQ总线上的命名对等的DQ信号为对准的(例如，组件A的DQ1与组件B的DQ1对准等)。因此，DQ输入/输出之间的路由较简单且不需要将穿过PCB的信号解扰。
图3B图解说明两个电连接的存储器组件A及B。在此实例中，存储器组件A放置于PCB的顶部侧上且存储器组件B放置于PCB的底部侧上。DQ总线在外部于组件A与B之间路由。由于存储器组件B在PCB的与存储器组件A相对的一侧上，因此对应于存储器组件B的数据信号经翻转以便连接对应于组件A及B的命名对等的DQ信号。PCB中的通孔用以提供从PCB的顶部到底部的路由以便连接组件A及B的编号对等的DQ输入/输出。因此，DQ输入/输出之间的路由比图3A中所图解说明的路由更复杂，举例来说，其可需要在PCB上解扰。
图3C图解说明三个电连接的存储器组件A、B及C。在此实例中，存储器组件A及B放置于PCB的顶部侧上且存储器组件C放置于PCB的底部侧上。存储器组件B及C两者均包含在外部于存储器组件A对面路由的DQ总线。存储器组件A与B之间的连接图解说明为直线，这是因为DQ总线上的命名对等的DQ信号为对准的(例如，组件A的DQ1与组件B的DQ1对准等)。然而，由于存储器组件C在PCB的与存储器组件A(及B)相对的一侧上，因此对应于存储器组件C的数据信号经翻转以便连接对应于组件A、B及C的命名对等的DQ信号。因此，PCB的顶部侧上的信号不需要解扰，但底部侧上的信号需要解扰。
图3D图解说明两个电连接的存储器组件A及B。在此实例中，存储器组件A放置于PCB的顶部侧上且存储器组件B放置于PCB的底部侧上。DQ总线在外部于组件A与B之间路由。虽然图3D中未展示，但存储器组件B包含镜射组件(例如，例如图2中所展示的组件214)。因此，当跨越DQ总线将数据信号提供到存储器组件B时，组件B的镜射组件可确定(例如，识别)所述信号为经镜射的且可配置其数据输入/输出以使得DQ7为DQ0、DQ6为DQ1、DQ5为DQ2、DQ4为DQ3、DQ3为DQ4、DQ2为DQ5、DQ1为DQ6且DQ0为DQ7。因此，不需要将组件A与B之间的电路由解扰(例如，存储器组件A与B之间的连接图解说明为直线)。在无根据本文中所描述的实施例的镜射组件的情况下，存储器组件A与B之间的路由将类似于图3B中所展示的路由。因此，例如，与图3B中所图解说明的物理路由相比，图3D中所图解说明的存储器组件A与B之间的物理路由为简化的。
图3E图解说明三个电连接的存储器组件A、B及C。在此实例中，存储器组件A及B放置于PCB的顶部侧上且存储器组件C放置于PCB的底部侧上。存储器组件B及C两者均包含在外部于存储器组件A对面路由的DQ总线。虽然图3E中未展示，但组件B及C两者均可包含镜射组件(例如，例如图2中所展示的组件214)。作为一实例，当跨越DQ总线将数据信号提供到存储器组件C时，组件C的镜射组件可确定所述信号为经镜射的且可配置其数据输入/输出以使得DQ7为DQ0、DQ6为DQ1、DQ5为DQ2、DQ4为DQ3、DQ3为DQ4、DQ2为DQ5、DQ1为DQ6且DQ0为DQ7(例如，可响应于接收到数据模式的经镜射版本而激活存储器组件C的镜射功能)。相比来说，当跨越DQ总线将相同数据信号提供到存储器组件B时，装置B中的镜射组件接收如未经镜射的数据信号；因此，不激活存储器组件B的镜射功能，这是因为不需要将A与B之间的电路由解扰。在无根据本文中所描述的实施例的镜射组件的情况下，存储器组件A与C之间的路由将类似于图3C中所展示的路由。因此，例如，与图3C中所图解说明的物理路由相比，图3E中所图解说明的存储器组件A与C之间的物理路由为简化的。
图4是根据现有技术的存储器系统的一部分的框图。图4中所图解说明的存储器系统包含系统控制器425。系统控制器425可控制跨越若干个存储器通道的存取。在此实例中，控制器425包含若干个通道控制器427-0、427-1、...、427-N，其各自控制对相应存储器通道的存取。
在图4中所展示的实例中，通道控制器427-N经由总线422(例如，数据及控制总线)耦合到第一存储器装置432-1及第二存储器装置432-2。存储器装置432-1及432-2中的每一者包含8个存储器单元412-0到412-7。作为一实例，存储器单元412-0到421-7可为存储器裸片且存储器装置432-1及432-2可为多芯片封装。在此实例中，存储器装置432-1及432-2中的每一者包含四个芯片启用(CE)引脚438-1(CE1)、438-2(CE2)、438-3(CE3)及438-4(CE4)，其从通道控制器427-N接收CE信号。因此，系统控制器425包含八个CE引脚，其专用于将CE信号提供到存储器装置432-1及432-2。虽然图4中未展示，但通道控制器427-0到427-N中的每一者可耦合到若干个存储器装置(例如，在此实例中为两个)。因此，如果系统控制器425包含32个通道，其中每一通道对应于两个存储器装置，那么CE引脚的总数目将为256。
图5是根据本发明的一个或一个以上实施例的存储器系统的一部分的框图。与先前存储器系统(例如，上文与图4一起描述的存储器系统)相比，图5中所图解说明的实施例可提供减少的引脚计数。图5中所图解说明的存储器系统包含系统控制器525。系统控制器525可控制跨越若干个存储器通道的存取。在此实例中，控制器525包含若干个通道控制器527-0、527-1、...、527-N，其各自控制对相应存储器通道的存取。
在图5中所展示的实例中，通道控制器527-N经由总线522(例如，数据及控制总线)耦合到若干个存储器装置530-1、...、530-M。在此实例中，存储器装置530-1、...、530-M中的每一者包含8个存储器单元(例如，裸片)512-0到512-7。作为一实例，存储器装置530-1、...、530-M可为多芯片封装。在图5中所图解说明的系统中，存储器装置530-1、...、530-M各自包含装置控制器514。装置控制器514可响应于来自系统控制器525的信号而对存储器装置530-1、...、530-M的存储器单元512-0到512-7执行各种操作。
在此实例中，存储器装置530-1、...、530-M中的每一者包含四个芯片启用(CE)引脚538-1(CE1)、538-2(CE2)、538-3(CE3)及538-4(CE4)，其从通道控制器527-N接收CE信号。然而，不同于在图4中所图解说明的实例中，来自系统控制器525的单个引脚(例如，528-0)的CE信号由对应于特定存储器通道(例如，通道N)的若干个存储器装置530-1、...、530-M共享。因此，与通道控制器527-N相关联的其余CE引脚(例如，528-1到528-7)可用于其它目的或经消除以便减少与系统控制器525相关联的总引脚计数。例如，与图4中所图解说明的实例相比，系统控制器525将包含32个CE引脚(例如，针对32个通道中的每一者有一个CE引脚)而非256个CE引脚(例如，针对32个通道中的每一者有八个)。
图6是根据本发明的一个或一个以上实施例的存储器系统的一部分的框图。图6中所图解说明的实施例包含若干个存储器装置630-0、630-1、630-2及630-3且图解说明根据本发明的一个或一个以上实施例的用于引脚减少的实例性拓扑。存储器装置630-0、630-1、630-2及630-3可为例如图5中所展示的装置530-1到530-M等存储器装置。作为一实例，存储器装置630-0、630-1、630-2及630-3可为NAND存储器装置。
在图6中所图解说明的实例中，装置630-0、630-1、630-2及630-3中的每一者包含一启用输入引脚639及一启用输出引脚641。例如，装置630-0包含启用输入引脚639-0(ENi_0)及启用输出引脚641-0(ENo_0)，装置630-1包含启用输入引脚639-1(ENi_1)及启用输出引脚641-1(ENo_1)，装置630-2包含启用输入引脚639-2(ENi_2)及启用输出引脚641-2(ENo_2)，且装置630-3包含启用输入引脚639-3(ENi_3)及启用输出引脚641-3(ENo_3)。
如所图解说明，可在存储器装置630-0、630-1、630-2及630-3之间形成菊链配置。在此实例中，装置630-0的启用输入引脚639-0与装置630-3的启用输出引脚641-3不连接(NC)。在如图6中所展示的菊链配置中，其它装置的启用输入引脚639连接到前一装置的启用输出引脚641。
如图6中所图解说明，且如上文与图5一起描述，存储器装置630-0、630-1、630-2及630-3中的每一者共享来自系统控制器(例如，图5中所展示的系统控制器525)的共用CE引脚。例如，芯片启用引脚644(CE0_n)由存储器装置630-0、630-1、630-2及630-3中的每一者的芯片启用引脚638-1(CE1)共享。存储器装置630-0、630-1、630-2及630-3中的每一者的CE1引脚对应于一特定目标卷613-0、613-1、613-2、613-3。目标卷可指存储器装置内的共享特定CE信号的若干个存储器单元(例如，裸片或LUN)。可给所述目标卷中的每一者指派一卷地址。在此实例中，给目标卷613-0指派卷地址HON0，给目标卷613-1指派卷地址HON1，给目标卷613-2指派卷地址HON2且给目标卷613-3指派卷地址HON3。在一个或一个以上实施例中，可在存储器系统的初始化后即刻将卷地址指派给特定目标卷。
在操作中，启用输入引脚639-0、639-1、639-2及639-3的状态确定相应存储器装置630-0、630-1、630-2及630-3是否能够接受命令。举例来说，如果特定装置的启用输入引脚为高且所述装置的CE引脚638-1为低，那么所述特定装置可接受命令。如果所述特定装置的启用输入为低或CE引脚638-1为高，那么所述装置不可接受命令。可由系统控制器发布卷选择命令以便选择耦合到系统控制器的特定CE引脚644的特定目标卷(例如，613-0、613-1、613-2、613-3)。以此方式，可使用卷寻址来存取存储器装置630-0、630-1、630-2及630-3的目标卷。
本发明的实施例并不限于图6中所图解说明的拓扑。例如，各实施例并不限于菊链拓扑。
结论
本发明包含用于数据信号镜射的方法、装置及系统。一种或一种以上方法包含：在存储器组件的若干个数据输入/输出上接收特定数据模式(例如，经由数据总线)；及响应于确定由所述存储器组件接收所述特定数据模式的经镜射版本，将所述若干个数据输入/输出配置为经镜射。
应理解，当将一元件称为“在”另一元件“上”、“连接到”另一元件或“与”另一元件“耦合”时，其可直接在另一元件上、直接连接到另一元件或直接与另一元件耦合，或者可存在介入元件。相比来说，当将一元件称为“直接在”另一元件“上”、“直接连接到”另一元件或“直接与”另一元件“耦合”时，不存在介入元件或层。如本文中所使用，术语“及/或(and/or)”包含相关联所列举物项中的一者或一者以上的任何及所有组合。如本文中所使用，除非另外注明，否则术语“或(or)”意指逻辑包含性或。即，“A或B”可包含(仅A)、(仅B)或(A及B两者)。换言之，“A或B”可意指“A及/或B”或“A及B中的一者或一者以上”。
虽然本文中已图解说明及描述了特定实施例，但所属领域的技术人员应了解，经计算以实现相同结果的布置可替代所展示的特定实施例。本发明打算涵盖本发明的一个或一个以上实施例的更改或变化形式。应理解，已以说明性方式而非限制性方式做出以上说明。在审阅以上说明后，所属领域的技术人员将明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的一个或一个以上实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考所附权利要求书连同此权利要求书授权的等效物的全部范围一起来确定本发明的一个或一个以上实施例的范围。
在前述实施方式中，出于简化本发明的目的而将一些特征共同集合于单个实施例中。本发明的此方法不应解释为反映本发明的所揭示实施例必须使用比明确陈述于每一权利要求中的特征更多的特征的意图。而是，如所附权利要求书反映：发明性标的物在于少于单个所揭示实施例的所有特征。因此，借此将所附权利要求书并入到实施方式中，其中每一权利要求独立地作为单独实施例。
Claims (32)
1.一种用于数据信号镜射的方法，其包括：
在存储器组件的若干个数据输入/输出上接收特定数据模式；及
响应于确定由所述存储器组件接收到所述特定数据模式的经镜射版本，将所述若干个数据输入/输出配置为经镜射。
2.根据权利要求1所述的方法，其中将所述若干个数据输入/输出配置为经镜射包含镜射由所述存储器组件接收到的后续数据信号。
3.根据权利要求1所述的方法，其中所述存储器组件包括存储器装置，且其中接收所述特定数据模式包括经由数据总线从耦合到所述存储器装置的存储器控制器接收所述特定数据模式。
4.根据权利要求1到3中任一权利要求所述的方法，其中所述特定数据模式对应于配置命令。
5.根据权利要求4所述的方法，其中所述特定数据模式对应于读取状态命令。
6.根据权利要求1到3中任一权利要求所述的方法，其中所述特定数据模式对应于复位命令。
7.根据权利要求1到3中任一权利要求所述的方法，其中所述特定数据模式对应于在复位命令之后的由所述存储器组件接收到的第一命令。
8.根据权利要求1到3中任一权利要求所述的方法，其中所述特定数据模式对应于可镜射初始化命令。
9.根据权利要求1到3中任一权利要求所述的方法，其中配置所述若干个数据输入/输出包括使用所述存储器组件内的镜射组件将所述若干个数据输入/输出配置为经镜射。
10.根据权利要求9所述的方法，其包含使用所述镜射组件镜射由所述存储器组件接收到的后续数据信号。
11.一种用于数据信号镜射的方法，其包括：
将特定数据模式接收到存储器组件的若干个数据输入/输出，所述存储器组件包含镜射组件；及
响应于在所述存储器组件处接收到所述特定数据模式的经镜射版本而激活所述镜射组件的数据镜射功能。
12.根据权利要求11所述的方法，其中激活所述数据镜射功能包含将所述若干个数据输入/输出配置为经镜射。
13.根据权利要求11到13中任一权利要求所述的方法，其包含以电子方式镜射由所述存储器组件随后接收到的数据信号。
14.一种存储器组件，其包括：
若干个数据输入/输出，其用以接收数据信号；及
数据镜射组件，其用以响应于由所述若干个数据输入/输出接收到的特定数据模式为发送到所述存储器组件的特定数据模式的经镜射版本的确定而以电子方式镜射由所述存储器组件随后接收到的数据信号。
15.根据权利要求14所述的存储器组件，其中发送到所述存储器组件的所述特定数据模式对应于可镜射初始化命令。
16.根据权利要求14所述的存储器组件，其中发送到所述存储器组件的所述特定数据模式对应于在复位命令之后的第一命令。
17.根据权利要求14所述的存储器组件，其中发送到所述存储器组件的所述特定数据模式对应于读取状态命令。
18.根据权利要求14到17中任一权利要求所述的存储器组件，其中所述存储器组件为存储器装置。
19.根据权利要求18所述的存储器组件，其中所述若干个数据输入/输出经由耦合到存储器控制器的数据总线接收所述数据信号。
20.根据权利要求14到17中任一权利要求所述的存储器组件，其中所述存储器组件为存储器控制器。
21.一种存储器系统，其包括：
若干个存储器装置，其各自包含若干个数据输入/输出；及
存储器控制器，其耦合到所述若干个存储器装置；其中所述若干个存储器装置中的至少一者包含镜射组件，所述镜射组件经配置以：
确定从所述存储器控制器发送到所述至少一个存储器装置的特定数据模式是否为所述特定数据模式的经镜射版本；且
响应于发送到所述至少一个存储器装置的所述特定数据模式为所述特定数据模式的所述经镜射版本的确定，以电子方式镜射由所述至少一个存储器装置接收到的后续数据信号。
22.根据权利要求21所述的存储器系统，其中所述至少一个存储器装置的所述若干个输入/输出以经镜射方式耦合到其它存储器装置中的至少一者的所述若干个输入/输出。
23.根据权利要求22所述的存储器系统，其中所述至少一个存储器装置及所述其它存储器装置中的所述至少一者位于印刷电路板的相对侧上。
24.根据权利要求23所述的存储器系统，其中所述相对侧对应于所述印刷电路板的顶部侧及底部侧。
25.根据权利要求21到24中任一权利要求所述的存储器系统，其包含在外部于所述若干个存储器装置之间路由的数据总线。
26.根据权利要求25所述的存储器系统，其中所述数据总线经路由以使得所述若干个存储器装置的对应输入/输出耦合在一起。
27.根据权利要求21到24中任一权利要求所述的存储器系统，其中所述数据信号是经由数据总线从所述存储器控制器提供到所述若干个存储器装置。
28.一种存储器系统，其包括：
若干个存储器装置，其各自包含若干个数据输入/输出；及
存储器控制器，其耦合到所述若干个存储器装置且经配置以将数据信号提供到所述若干个存储器装置；
其中所述若干个存储器装置中的至少一者包含镜射组件，所述镜射组件具有响应于接收到提供到所述镜射组件的特定数据模式的经镜射版本而激活的数据镜射功能。
29.根据权利要求28所述的存储器系统，其中所述镜射组件将所述若干个数据输入/输出配置为经镜射。
30.根据权利要求28所述的存储器系统，其中所述镜射组件经配置而以电子方式镜射由所述至少一个存储器装置随后接收到的数据信号。
31.根据权利要求28到30中任一权利要求所述的存储器系统，其中所述存储器系统经由主机接口耦合到主机。
32.根据权利要求28到30中任一权利要求所述的存储器系统，其中所述若干个存储器装置中的至少两者位于印刷电路板的相对侧上。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US40936910P | 2010-11-02 | 2010-11-02 | |
| US61/409,369 | 2010-11-02 | ||
| US13/046,420 US10108684B2 (en) | 2010-11-02 | 2011-03-11 | Data signal mirroring |
| US13/046,420 | 2011-03-11 | ||
| PCT/US2011/001800 WO2012060858A1 (en) | 2010-11-02 | 2011-10-24 | Data signal mirroring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103229241A true CN103229241A (zh) | 2013-07-31 |
| CN103229241B CN103229241B (zh) | 2016-06-29 |
Family
ID=45997786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180056213.0A Active CN103229241B (zh) | 2010-11-02 | 2011-10-24 | 数据信号镜射 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10108684B2 (zh) |
| EP (1) | EP2636038B1 (zh) |
| JP (1) | JP5626670B2 (zh) |
| KR (1) | KR101661018B1 (zh) |
| CN (1) | CN103229241B (zh) |
| TW (1) | TWI599878B (zh) |
| WO (1) | WO2012060858A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111078156A (zh) * | 2019-12-27 | 2020-04-28 | 深圳大普微电子科技有限公司 | 一种闪存数据映射方法、dq映射模组及存储设备 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8760922B2 (en) | 2012-04-10 | 2014-06-24 | Sandisk Technologies Inc. | System and method for micro-tiering in non-volatile memory |
| US9117504B2 (en) | 2013-07-03 | 2015-08-25 | Micron Technology, Inc. | Volume select for affecting a state of a non-selected memory volume |
| US10489328B2 (en) * | 2015-09-25 | 2019-11-26 | Quanta Computer Inc. | Universal sleds server architecture |
| US11043246B2 (en) | 2019-04-18 | 2021-06-22 | Samsung Electronics Co, Ltd. | Memory modules including a mirroring circuit and methods of operating the same |
| KR20220059983A (ko) | 2020-11-02 | 2022-05-11 | 삼성전자주식회사 | 메모리 패키지, 메모리 패키지를 포함하는 스토리지 장치, 그리고 스토리지 장치의 동작 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1516021A (zh) * | 2002-11-08 | 2004-07-28 | 英特尔公司 | 交叉镜像存储系统 |
| US20050262318A1 (en) * | 2004-05-20 | 2005-11-24 | Moo-Sung Chae | System, device, and method for improved mirror mode operation of a semiconductor memory device |
| US20080112224A1 (en) * | 2006-11-14 | 2008-05-15 | Chung-Liang Lee | Mini flash disk with data security function |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245717A (ja) | 1987-04-01 | 1988-10-12 | Fujitsu Ltd | デ−タ変換装置 |
| US5056015A (en) | 1988-03-23 | 1991-10-08 | Du Pont Pixel Systems Limited | Architectures for serial or parallel loading of writable control store |
| JPH05334179A (ja) | 1992-05-29 | 1993-12-17 | Nec Corp | メモリ集積回路 |
| JP2001167586A (ja) | 1999-12-08 | 2001-06-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| US8341332B2 (en) | 2003-12-02 | 2012-12-25 | Super Talent Electronics, Inc. | Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices |
| US6876562B2 (en) | 2002-10-17 | 2005-04-05 | Micron Technology, Inc. | Apparatus and method for mounting microelectronic devices on a mirrored board assembly |
| JP4072505B2 (ja) * | 2003-02-28 | 2008-04-09 | エルピーダメモリ株式会社 | 積層型半導体パッケージ |
| JP4450616B2 (ja) * | 2003-12-19 | 2010-04-14 | 富士通マイクロエレクトロニクス株式会社 | メモリ制御装置およびメモリ制御方法 |
| US7181584B2 (en) * | 2004-02-05 | 2007-02-20 | Micron Technology, Inc. | Dynamic command and/or address mirroring system and method for memory modules |
| DE102005022687A1 (de) | 2004-05-20 | 2005-12-29 | Samsung Electronics Co., Ltd., Suwon | Speichersystem, Halbleiterspeicherbauelement und Betriebsverfahren hierfür |
| KR100557221B1 (ko) * | 2004-11-04 | 2006-03-07 | 삼성전자주식회사 | 메모리 모듈에서의 신호 무결성 테스트 방법 및 이를 위한메모리 모듈의 버퍼 |
| KR100697270B1 (ko) | 2004-12-10 | 2007-03-21 | 삼성전자주식회사 | 저전력 멀티칩 반도체 메모리 장치 및 그것의 칩 인에이블방법 |
| US7071850B1 (en) * | 2005-01-27 | 2006-07-04 | The Chamberlain Group, Inc. | Method and apparatus to facilitate transmission of ternary movable barrier operator information |
| US7251185B2 (en) | 2005-02-24 | 2007-07-31 | International Business Machines Corporation | Methods and apparatus for using memory |
| US7254686B2 (en) * | 2005-03-31 | 2007-08-07 | International Business Machines Corporation | Switching between mirrored and non-mirrored volumes |
| JP2006293889A (ja) | 2005-04-14 | 2006-10-26 | Oki Electric Ind Co Ltd | チップイネーブル制御回路、メモリ制御回路、及びデータ処理システム |
| JP4437464B2 (ja) | 2005-06-01 | 2010-03-24 | 株式会社ルネサステクノロジ | 半導体装置及びデータ処理システム |
| KR100615580B1 (ko) | 2005-07-05 | 2006-08-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 데이터 입출력 방법과이를 구비한 메모리 시스템 |
| KR100599216B1 (ko) | 2005-07-11 | 2006-07-12 | 삼성전자주식회사 | 반도체 메모리 장치의 출력회로 및 데이터 출력방법 |
| JP4955990B2 (ja) | 2005-12-14 | 2012-06-20 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR100881393B1 (ko) * | 2006-12-28 | 2009-02-02 | 주식회사 하이닉스반도체 | 미러 기능을 갖는 반도체 메모리 장치 |
| WO2008101316A1 (en) * | 2007-02-22 | 2008-08-28 | Mosaid Technologies Incorporated | Apparatus and method for using a page buffer of a memory device as a temporary cache |
| US7778057B2 (en) | 2007-02-26 | 2010-08-17 | Sandisk Corporation | PCB circuit modification from multiple to individual chip enable signals |
| US7831742B2 (en) | 2007-08-10 | 2010-11-09 | Qimonda Ag | Method and device for enumeration |
| US8006053B2 (en) * | 2007-10-12 | 2011-08-23 | Bluearc Uk Limited | System, device, and method for detecting and configuring mirror relationships in a storage system |
| TWI373773B (en) * | 2008-05-27 | 2012-10-01 | Phison Electronics Corp | Storage sysetm having multiple non-volatile memory, and controller and access method thereof |
| US8195899B2 (en) | 2008-09-26 | 2012-06-05 | Micron Technology, Inc. | Memory cell operation |
| US8200925B2 (en) | 2008-10-31 | 2012-06-12 | Mosaid Technologies Incorporated | Data mirroring in serial-connected memory system |
| US8412880B2 (en) | 2009-01-08 | 2013-04-02 | Micron Technology, Inc. | Memory system controller to manage wear leveling across a plurality of storage nodes |
| JP4856208B2 (ja) | 2009-03-30 | 2012-01-18 | 株式会社東芝 | 半導体装置 |
| JP5259481B2 (ja) | 2009-04-14 | 2013-08-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2011
- 2011-03-11 US US13/046,420 patent/US10108684B2/en active Active
- 2011-10-24 WO PCT/US2011/001800 patent/WO2012060858A1/en active Application Filing
- 2011-10-24 CN CN201180056213.0A patent/CN103229241B/zh active Active
- 2011-10-24 JP JP2013536601A patent/JP5626670B2/ja active Active
- 2011-10-24 EP EP11838342.1A patent/EP2636038B1/en active Active
- 2011-10-24 KR KR1020137013870A patent/KR101661018B1/ko active IP Right Grant
- 2011-11-02 TW TW100140013A patent/TWI599878B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1516021A (zh) * | 2002-11-08 | 2004-07-28 | 英特尔公司 | 交叉镜像存储系统 |
| US20050262318A1 (en) * | 2004-05-20 | 2005-11-24 | Moo-Sung Chae | System, device, and method for improved mirror mode operation of a semiconductor memory device |
| US20080112224A1 (en) * | 2006-11-14 | 2008-05-15 | Chung-Liang Lee | Mini flash disk with data security function |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111078156A (zh) * | 2019-12-27 | 2020-04-28 | 深圳大普微电子科技有限公司 | 一种闪存数据映射方法、dq映射模组及存储设备 |
| CN111078156B (zh) * | 2019-12-27 | 2023-09-08 | 深圳大普微电子科技有限公司 | 一种闪存数据映射方法、dq映射模组及存储设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201234179A (en) | 2012-08-16 |
| JP2013542529A (ja) | 2013-11-21 |
| WO2012060858A1 (en) | 2012-05-10 |
| US20120109896A1 (en) | 2012-05-03 |
| US10108684B2 (en) | 2018-10-23 |
| JP5626670B2 (ja) | 2014-11-19 |
| TWI599878B (zh) | 2017-09-21 |
| KR20130085049A (ko) | 2013-07-26 |
| EP2636038A4 (en) | 2014-05-14 |
| EP2636038A1 (en) | 2013-09-11 |
| EP2636038B1 (en) | 2016-08-17 |
| CN103229241B (zh) | 2016-06-29 |
| KR101661018B1 (ko) | 2016-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9269429B2 (en) | Resistive memory device, resistive memory system, and method of operating resistive memory device | |
| CN103430160B (zh) | 用于控制存储器的系统、装置、存储器控制器及方法 | |
| CN103502955B (zh) | 系统、装置、存储器控制器以及用于存储器初始化的方法 | |
| CN107705813B (zh) | 非易失性存储装置及其电阻补偿电路 | |
| US10303617B2 (en) | Storage device supporting byte accessible interface and block accessible interface and electronic system including the same | |
| CN103222006A (zh) | 回拷操作 | |
| CN103229241B (zh) | 数据信号镜射 | |
| US9269430B1 (en) | Memory device having cross point array structure, memory system, and method of operating memory device | |
| CN110010174A (zh) | 在多芯片封装中使用温度偏差来控制操作的方法和器件 | |
| US20220398200A1 (en) | Memory protocol with programmable buffer and cache size | |
| CN105706171A (zh) | 用于访问动态随机存取存储器阵列的技术 | |
| US20160049197A1 (en) | Memory Devices Including a Plurality of Layers and Related Systems | |
| JP2009110053A (ja) | メモリシステム | |
| US20190057049A1 (en) | Memory system and operating method thereof | |
| CN101246736A (zh) | 存储器系统及其数据读取方法 | |
| TWI660367B (zh) | 記憶體控制器 | |
| CN113064840A (zh) | 存储设备及其操作方法 | |
| CN110838311B (zh) | 半导体存储器装置及其操作方法 | |
| TWI778188B (zh) | 用於防止干擾的半導體記憶體裝置 | |
| KR20190085645A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| CN111143254B (zh) | 存储系统 | |
| US20200201565A1 (en) | Memory module controller | |
| CN216849329U (zh) | 存储器及电子设备 | |
| US20230393978A1 (en) | Half latch level shifting circuit for non-volatile memory architectures | |
| US20240028260A1 (en) | Memory module interfaces |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |