CN105474187A - 把存储器控制器连接器映射到存储器连接器 - Google Patents
把存储器控制器连接器映射到存储器连接器 Download PDFInfo
- Publication number
- CN105474187A CN105474187A CN201380079170.7A CN201380079170A CN105474187A CN 105474187 A CN105474187 A CN 105474187A CN 201380079170 A CN201380079170 A CN 201380079170A CN 105474187 A CN105474187 A CN 105474187A
- Authority
- CN
- China
- Prior art keywords
- data connector
- memory data
- memory
- style
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
Abstract
提供的是用于把存储器控制器连接器映射到存储器连接器的装置、系统和方法。存储器被编程以针对多个存储器数据连接器中的每个传输在存储器数据连接器上的式样,所述式样具有用于存储器数据连接器的选择的存储器数据连接器的第一值和用于不同于选择的存储器数据连接器的存储器数据连接器的与第一值不同的值。针对存储器数据连接器中的每个,发布读取命令以读取在存储器数据连接器上的式样。接收在读取式样中的第一值的装置数据连接器被映射到传输第一值的选择的存储器数据连接器。
Description
技术领域
在本文中描述的实施例通常涉及存储器系统,在所述存储器系统中,存储器控制器在单个通道或总线上与多个存储器芯片或模块通信,所述多个存储器芯片或模块具有与耦合到通道和存储器控制器的槽兼容的引脚布局。
背景技术
存储器控制器可以支持由耦合到通道的多个存储器模块使用的协议,诸如联合电子设备工程委员会(JEDEC)双倍数据速率第三代(DDR)同步动态随机存取存储器(SDRAM)协议、JEDECSDRAM低功率双倍数据速率3(LPDDR3)等。在使用存储器通道之前,存储器控制器配置在存储器模块中的存储器芯片用于操作。
附图说明
参考附图作为示例描述了实施例,所述附图不按比例绘制,在所述附图中相似的参考数字指代类似的元件。
图1图解具有存储器系统的系统的实施例。
图2图解存储器芯片的实施例。
图3图解在存储器控制器上的连接器到在存储器芯片上的连接器的搅和(swizzle)的实施例。
图4图解把存储器控制器数据连接器关联到在存储器芯片上的一个数据连接器的连接器映射的实施例。
图5a和图5b图解用来把来自存储器芯片的数据连接器映射到在存储器控制器上的数据连接器的存储器控制器的操作的实施例。
图6图解为把在存储器芯片上的连接器映射到在存储器控制器上的连接器而传输的位式样的实施例。
具体实施方式
在某些存储器实施方式中,在存储器芯片上的数据输入或输出连接器(例如,DQ引脚)被搅和以针对路由进行优化。由于所述搅和,存储器控制器必须动态地对引脚进行去搅和(deswizzle),这包含确定在存储器控制器上的引脚到在存储器芯片或模块上的引脚的映射。DQ引脚可以依据覆盖DQ引脚的数据选通的数量在半个字节或一个字节之内被搅和。如果单个数据选通正在覆盖一个字节,则DQ引脚在所述字节之内被搅和并且被进行长度匹配。然而,某些存储器装置,诸如LPDDR2和LPDDR3,不允许搅和。其他存储器装置,诸如DDR4,提供复杂的训练方法以确定在存储器控制器上的引脚到在存储器模块上的引脚的映射。在DDR4中,针对从MPR(多用途寄存器)的读取定义了操作的串行和并行模式。
描述的实施例提供用于存储器控制器通过编程存储器芯片以针对在要映射的存储器芯片上的连接器中的每个传输位式样的实例来确定在存储器芯片上的数据连接器(诸如,数据输入和输出引脚(DQ引脚))到在存储器控制器上的连接器的映射的技术。在式样的传输的每个实例中,存储器控制器确定接收第一位值的在存储器控制器上的连接器,所述第一位值与在数据连接器中的其他数据连接器上接收的不同的位值相对。存储器控制器能够从位式样的传输的实例确定传输第一位值的存储器装置连接器并且因此把传输第一值的存储器芯片连接器映射到接收所述第一值的在存储器控制器上的连接器。一旦这个映射被执行,读取训练序列就可以被执行以使存储器控制器和存储器芯片准备好用于I/O操作。
在下面的描述中,阐述了许多特定的细节,诸如逻辑实施方式、操作码、用来规定操作数的手段、资源划分/分享/复制实施方式、系统部件的类型和相互关系以及逻辑划分/整合选择,以便提供对本发明的更透彻的理解。然而本领域的技术人员将领会到在没有这样的特定细节的情况下可以实践本发明。在其他实例中,没有详细示出控制结构、门级电路和全软件指令序列以便不使本发明模糊不清。利用包含的描述,本领域中的那些普通技术人员将能够在没有不适当的实验的情况下实施适当的功能性。
在本说明书中对“一个实施例”、“实施例”、“示例实施例”等的参考指示描述的实施例可以包含特别的特征、结构或特性,但是每一个实施例可以不必包含所述特别的特征、结构或特性。此外,这样的短语不必指代相同的实施例。
在下面的描述和权利要求中,术语“耦合”和“连接”连同它们的派生词一起可以被使用。应该理解的是这些术语不旨在作为彼此的同义词。“耦合”用于指示彼此可以或可以不处于直接的物理或电气接触的两个或更多元件彼此协作或相互作用。“连接”用于指示通信在彼此耦合的两个或更多元件之间的建立。某些实施例涉及存储器装置电子组件。实施例包含用于形成电子组件的装置和方法两者。
图1图解包含一个或多个处理器102的计算系统100的实施例,所述一个或多个处理器102通过总线104与一个或多个输入/输出(I/O)装置106a、106b(诸如,附加的储存器或存储器、显示器装置、输入装置等)连接。处理器102集成电路可以包含存储器控制器108,所述存储器控制器108经过在存储器芯片200a、200b和存储器控制器108之间路由信号的存储器通道110与存储器芯片200a、200b通信。存储器芯片200a、200b可以被直接安装在处理器102封装上,诸如“层叠封装(packageonpackage)”实施方式,其中存储器芯片200a、200b通过存储器通道108标准接口被装设在处理器102的顶部以在它们之间路由信号。替选地,存储器芯片200a、200b可以用芯片堆叠实施方式被堆叠在处理器102上,或者存储器装置106a、160b可以被实施在实施处理器102和存储器控制器108的相同的集成电路管芯中。存储器装置200a、200b经由存储器通道110与存储器控制器108通信。在又进一步的实施例中,存储器芯片200a、200b可以被实施在系统100母板上在单独的封装上或者在单个存储器模块或封装上的多个芯片上。
存储器控制器108包含:逻辑112,实施存储器控制器108的操作;以及连接器映射400,提供在存储器通道110上的HMC数据连接器到在存储器芯片200a、200b之一上的存储器数据连接器的映射,以致如果存储器数据连接器被搅和,则连接器映射400提供HMC数据连接器到存储器芯片数据连接器的关系从而允许在其之间的通信。针对每个存储器芯片200a、200b可以存在一个单独的连接器映射400。
在一个实施例中,系统100包括移动的或小的计算机装置,诸如智能手机、数字照相机等,并且存储器芯片200a、200b可以包括低功率双倍数据速率(LPDDR)存储器芯片,诸如LPDDR3、LPDDR4等。在替选的实施例中,存储器芯片200a、200b可以包括其他存储器芯片,诸如双倍数据速率(DDR)存储器。在进一步的实施例中,存储器芯片200a、200b可以被安装在存储器模块上。在进一步的实施例中,系统100可以包括不同于移动的或小的计算装置的计算装置。
图2图解包括存储器芯片200a和200b之一的存储器芯片200的实施例。存储器芯片200包含模式寄存器位202、用来响应于来自存储器控制器108的命令(例如,读取、写入)和模式寄存器命令执行操作的存储器逻辑204以及用来把用于存储器芯片200的数据储存在可寻址的位置中的存储器储存器单元206。模式寄存器202位可以用于定义操作的模式。
实施存储器逻辑204和存储器控制器逻辑112的代码或逻辑可以被编码在硬件逻辑中,诸如被编码在专用集成电路(ASIC)、现场可编程门阵列(FPGA)等中。
图3图解HMC108连接器和存储器200连接器的连接器的连接器布局的布置,其中连接器包括引脚、焊球或其他电气耦合结构。在图3中,连接器名称包含例如但不限于差分时钟输入302a、302b;时钟使能(CKE)信号引脚304a、304b;命令地址(CA)引脚306a、306b;以及双向数据输入/输出(I/O)(DQ0...DQ15)和输入数据掩蔽(DM0-DM1)引脚308a...308b。DQ和DM连接器308a和308b在存储器控制器108与存储器模块200之间的存储器通道110上被搅和。存储器控制器108需要确定连接器映射400以把在存储器控制器108上的DQ和DM连接器308a与在存储器芯片200上的对应的存储器引脚308b关联,这可以取决于存储器200的连接器布局而不同。在连接器布局上可以存在用于附加的目的的附加的连接器,诸如功率供应引脚、用于与在图3中示出的16位总线相对的32位总线的附加的DQ和DM连接器。
图4图解在连接器映射400中的条目400i的实例的实施例,所述连接器映射400把一个存储器控制器连接器402(例如,DQ和DM连接器)与存储器连接器404之一关联。例如,存储器控制器402引脚可以包括引脚数字并且存储器模块引脚404可以识别引脚名字,例如DQ0-DQ15、DM0、DM1等。
图5a和5b图解由存储器控制器逻辑110和存储器模块控制器202逻辑执行从而允许存储器控制器逻辑110确定用于数据连接器(例如DQ0-DQ15)的连接器映射400的操作的实施例。在启动(在块500处)操作以去搅和或映射存储器控制器数据(HMC)连接器308a到存储器数据连接器308b(例如,DQ连接器)时,HMC逻辑112在HMC命令和地址连接器306a上发送(在块502处)至少一个模式寄存器(MR)设置命令从而用针对存储器数据连接器的式样来编程至少一个式样模式寄存器位202。例如,在一个实施方式中,如果存在为数据连接器DQ0-DQ7的式样提供位并且为连接器DQ8-DQ15的式样提供另一个模式寄存器位的一个模式寄存器,则这些式样模式寄存器位中的每个将被编程有要在连接器DQ0-DQ15上输出的式样值(诸如,零)。依据在存储器200上的数据连接器的数量可以存在更多的或更少的式样模式寄存器位。
响应于发送至少一个命令以编程式样模式寄存器位,存储器逻辑204把提供用于数据连接器(例如,DQ0-DQ15)的式样值的式样模式寄存器位202设置(在块504处)为提供的式样值,例如零。
在编程用于模式寄存器202的式样之后,HMC逻辑204把变量i设置(在块506处)为0并且然后针对要在连接器映射400中映射的每个数据连接器(例如,DQ0-DQ15)执行在块508、512以及532-542处的操作。
HMC逻辑112在HMC命令和地址连接器306a上发送(在块508处)至少一个设置命令以编程至少一个掩蔽模式寄存器202从而指示掩蔽存储器数据连接器i,其中不同于连接器i的其他存储器数据连接器不被掩蔽。响应于用于掩蔽的至少一个模式寄存器设置命令,存储器逻辑204设置(在块510处)至少一个掩蔽模式寄存器位202以指示掩蔽存储器数据连接器i。所述掩蔽可以指示反转用于被指示为被掩蔽的数据连接器的式样值,以致为掩蔽的数据连接器生成与为其他数据连接器生成的值不同的第一值。
例如,如果存在指示要掩蔽的存储器数据连接器的两个式样模式寄存器和两个掩蔽模式寄存器,则用于DQ0-DQ15的式样模式寄存器(例如,MR32和MR40)可以被设置为0并且掩蔽模式寄存器(例如,MR15和MR20)之一可以被设置以指示哪一个要掩蔽或反转的数据连接器被输出为与式样值(例如,0)不同的值(例如,1)。因此所述掩蔽指示要掩蔽的数据连接器或者其式样值将被反转的数据连接器,然而式样值(例如,0)被输出用于未被掩蔽的数据连接器。如果存在用于数据连接器的多个掩蔽模式寄存器,其中每个掩蔽模式寄存器可以对应于数据连接器的不同的子集,则不包含要掩蔽的数据连接器的掩蔽模式寄存器不被掩蔽。例如,如果DQ0将被掩蔽或被反转以输出与式样值(例如,0)不同的值(例如,1),则作为用于DQ0-DQ7的掩蔽模式寄存器的M15指示掩蔽DQ0,其中用于DQ08-DQ15的MR20寄存器指示没有数据连接器DQ8-DQ15被掩蔽,因为DQ0将被掩蔽。
在发送命令以编程掩蔽模式寄存器从而掩蔽存储器数据连接器i之后,控制进入在图5b中的块512,在块512中HMC逻辑112发送读取训练命令给存储器芯片200以输出指示在式样中的数据并且掩蔽在存储器数据连接器(DQ0-DQ15)上的模式寄存器位202。在接收读取训练命令时,存储器逻辑204把变量j设置(在块516处)为零,并且如果(在块518处)掩蔽模式寄存器位202之一指示掩蔽数据存储器连接器j(例如DQj),则存储器逻辑204为数据连接器输出(在块520处)在式样模式寄存器中指示的值的反转的式样值。以这种方式,所述掩蔽指示对其执行反函数的位。如果(在块518处)没有掩蔽模式寄存器202指示掩蔽数据连接器j,则存储器逻辑204为存储器数据连接器j输出(在块422处)在式样模式寄存器202中指示的式样值。在(从块520或522)确定针对存储器数据连接器j要输出的值之后,如果存储器数据连接器j不是要映射的最后的存储器数据连接器,则j递增(在块528处)并且控制转回到块518以确定要为下一个存储器数据连接器输出的下一个值,例如式样值或反转的式样值。如果(在块526处)存储器数据连接器j是要映射的最后一个,则存储器逻辑204针对读取操作返回(在块530处)在对应的数据存储器连接器上的所有输出的数据,所述数据包含针对掩蔽的存储器数据连接器j(例如,用于第一次迭代的DQ0)的第一反转的值(例如,1)和针对其他存储器数据连接器(例如,在第一次迭代上的DQ1-DQ15)的不同的式样值(例如,0)。
图6图解为映射第一存储器数据连接器DQ0602而输出的式样600的实施例,其中DQ1具有不同于针对所有其他数据连接器DQ2-DQ15的式样值的掩蔽的第一值(例如,1)。
在存储器控制器104接收(在块532处)在所有HMC数据连接器308a(DQ0-DQ15)上的读取数据时,HMC逻辑204确定(在块534处)接收反转的第一值(例如,1)的HMC数据连接器,其中所有其他HMC数据连接器接收式样值(例如,0)。更新(在块536处)用于存储器200的连接器映射400以把掩蔽在掩蔽模式寄存器202中被编程所针对的存储器数据连接器i与接收反转的掩蔽第一值的确定的HMC数据存储器连接器关联。如果(在块538处)存储器数据连接器i是要映射的最后的存储器数据连接器,例如DQ15或i=15,则读取训练模式结束(在块540处)。否则,如果存在要映射的进一步的数据存储器连接器,例如DQ(i+1)-DQ15,则i递增(在块542处)并且控制返回到在图5a中的块508以针对要映射的下一个存储器数据连接器编程掩蔽模式寄存器位202。
在描述的实施例的情况下,式样首先在用于正在被映射的数据存储器连接器的存储器模式寄存器位202中被编程,并且对应于要映射的数据存储器连接器的掩蔽模式寄存器被设置以指示反转用于要映射的连接器的值。以这种方式,当HMC108在训练模式中读取用于数据存储器连接器308b的式样模式寄存器中指示的式样时,针对掩蔽的数据连接器的值从所述式样被反转以生成第一值(例如,1),所述第一值不同于用于其他数据连接器的式样值。这允许HMC108识别被掩蔽的存储器数据连接器308b从而确定接收掩蔽的或反转的位的HMC数据连接器308a,即所述HMC数据连接器308a被连接到在存储器通道110上的掩蔽的存储器数据连接器308b,从而允许存储器数据连接器308b的去搅和。在读取和写入操作期间,HMC108使用连接器映射400来确定传输数据的存储器数据连接器308b。
在某些实施例中,式样在式样模式寄存器中被编程一次,并且针对要映射的每个数据连接器,迭代操作从而设置掩蔽以指示反转的值将被输出所针对的数据连接器。
在某些描述的实施例的情况下,多用途模式寄存器被编程以指示式样和掩蔽的数据连接器,其中式样被设置一次并且掩蔽针对要映射的每个存储器数据连接器被设置。在替选的实施例中,遍及存储器数据连接器308b中的每个,可以被用于设置用于读取训练的值的在存储器中的其他类型的寄存器可以被用于设置针对数据连接器的式样一次以及针对在操作的特别的迭代中正在被映射的数据连接器的掩蔽。
一旦数据连接器被映射,HMC108可以通过开启数据总线反转用于读取并且给存储器编程将导致DMI引脚的反转的某一式样来映射数据掩蔽连接器(DMI引脚),以致当映射引脚中的每个时DMI引脚中的每个可以被单独反转。例如,一个式样是在DQ0-DQ7上向存储器200写入的全1,然后读取将导致DMI0引脚被设置为1而在DQ0-DQ7上反转的数据带有全0。
描述的实施例提供技术用于通过针对存储器数据连接器中的每个编程存储器芯片以传输在要映射的存储器数据连接器上的位式样的实例来在存储器控制器处去搅和在存储器芯片上的引脚,其中针对存储器数据连接器中的每个,发送给所有数据连接器的式样值为一个掩蔽的数据连接器所接受以允许所述数据连接器的映射。存储器控制器108可以然后把接收第一位反转的值的HMC数据连接器映射到被编程以传输反转的第一值的数据连接器,所述反转的第一值不同于为其他存储器数据连接器传输的值。这允许在存储器芯片200上的数据连接器的去搅和,以致存储器芯片和存储器控制器可以在具有不同的引脚布局架构的系统中操作。
描述的实施例的逻辑或代码可以被储存或记录在“计算机可读储存器介质”中,所述“计算机可读储存器介质”包含以下各项中的至少一个:电子电路、储存器材料、无机材料、有机材料、生物材料、管壳、外壳、涂层和硬件。计算机可读储存器介质可以包括但不限于磁储存器介质(例如,硬磁盘驱动、软磁盘、磁带等)、光学储存器(CD-ROM、DVD、光盘等)、易失性和非易失性存储器装置(例如,EEPROM、ROM、PROM、RAM、DRAM、SRAM、闪速存储器、固件、可编程逻辑等)、固态装置(SSD)等。实施描述的操作的代码可以进一步在被实施在硬件装置(例如,集成电路芯片、可编程门阵列(PGA)、专用集成电路(ASIC)等)中的硬件逻辑中被实施。又进一步地,实施描述的操作的代码可以被实施在“传输信号”中,其中传输信号可以通过空间或通过传输介质(诸如光纤、铜导线等)传播。在其中代码或逻辑被编码的传输信号可以进一步包括无线信号、卫星传输、无线电波、红外信号、蓝牙等。嵌入在计算机可读储存器介质中的编程代码可以作为传输信号从传输站或计算机被传输到接收站或计算机。计算机可读储存器介质不仅仅由传输信号组成。本领域中的技术人员将认识到在不脱离本发明的范围的情况下可以对这个配置进行许多修改,并且制品可以包括本领域中已知的合适的信息承载介质。
应该领会到贯穿本说明书对“一个实施例”或“实施例”的提及意指关于实施例描述的特别的特征、结构或特性包含在本发明的至少一个实施例中。因此,强调并且应该领会到的是在本说明书的各种部分中对“实施例”或“一个实施例”或“替选的实施例”的两个或更多的提及未必全都指代相同的实施例。此外,如在本发明的一个或多个实施例中适合的那样,特别的特征、结构或特性可以被组合。
类似地,应该领会到在实施例的前述描述中,为了精简本公开从而帮助理解各种发明的方面中的一个或多个的目的,各种特征有时在单个实施例、图或其描述中被组合在一起。然而,公开的这个方法将不被解释为反映要求保护的主题需要比在每个权利要求中清楚叙述的更多的特征的意图。更确切地说,如下面的权利要求反映的那样,发明的方面在于少于单个前述公开的实施例的所有特征。因此,跟随具体描述的权利要求由此清楚地被并入到这个具体的描述中。
示例
下面的示例关于进一步的实施例。
示例1是一种装置,所述装置经由存储器通道被耦合到存储器,其中存储器具有存储器连接器,所述存储器连接器包含到所述存储器通道的存储器数据连接器,所述装置包括:到所述存储器通道的装置连接器,所述装置连接器包含连接到在存储器上的存储器数据连接器的装置数据连接器;逻辑,当被实行时执行操作,所述操作包括:编程所述存储器以针对存储器数据连接器中的每个传输在存储器数据连接器上的式样,所述式样具有用于存储器数据连接器的选择的存储器数据连接器的第一值和用于不同于选择的存储器数据连接器的数据连接器的与第一值不同的值;针对存储器数据连接器中的每个,执行:发布读取命令以读取在存储器数据连接器上的式样;把接收在读取式样中的第一值的装置数据连接器映射到传输所述第一值的选择的存储器数据连接器。
在示例2中,示例1的主题能够可选地包含:编程所述存储器以针对存储器数据连接器中的每个传输式样包括:针对存储器数据连接器在存储器中编程式样一次;以及针对存储器数据连接器中的每个执行编程所述存储器以指示在其上所述第一值被传输的选择的存储器数据连接器的实例。
在示例3中,示例2的主题能够可选地包含:针对存储器数据连接器中的每个执行编程所述存储器以指示在其上所述第一值被传输的选择的存储器数据连接器的实例包括编程在所述存储器中的掩蔽从而指示在其上所述第一值被传输的选择的存储器数据连接器。
在示例4中,示例3的主题能够可选地包含:所述第一值不同于用于选择的存储器数据连接器的指示在式样中的值。
在示例5中,示例4的主题能够可选地包含:所述掩蔽导致所述存储器反转用于指示在所述掩蔽中的选择的存储器数据连接器的在式样中的值来生成所述第一值。
在示例6中,示例3的主题能够可选地包含:在所述存储器中编程式样并且针对存储器数据连接器中的每个执行编程所述存储器以指示选择的存储器数据连接器包括编程在所述存储器的模式寄存器中的位。
在示例7中,示例3的主题能够可选地包含:编程式样包括编程至少一个式样模式寄存器位以指示所述式样,并且其中针对存储器数据连接器中的每个执行存储器的编程的实例包括编程至少一个掩蔽模式寄存器位以指示在其上第一值被传输的选择的存储器数据连接器。
在示例8中,示例7的主题能够可选地包含:指示在至少一个掩蔽模式寄存器位中的为选择的存储器数据连接器输出的第一值不同于在至少一个式样模式寄存器位中的为选择的存储器数据连接器提供的值。
在示例9中,示例8的主题能够可选地包含:至少一个式样模式寄存器位指示针对存储器数据连接器的全零的式样,并且其中所述第一值包括一。
在示例10中,示例8的主题能够可选地包含:编程至少一个掩蔽模式寄存器位导致所述存储器输出指示在至少一个掩蔽模式寄存器位中的针对选择的存储器数据连接器的第一值,并且针对不同于选择的存储器数据连接器的存储器数据连接器输出指示在至少一个式样模式寄存器位中的式样,其中所述第一值包括针对选择的存储器数据连接器的至少一个掩蔽模式寄存器位中指示的式样中的值的反转。
在示例11中,示例7的主题能够可选地包含:编程至少一个式样模式寄存器位包括编程多个式样模式寄存器位,其中每个式样模式寄存器位为存储器数据连接器引脚的子集提供式样值,并且其中编程至少一个掩蔽模式寄存器位包括编程多个掩蔽模式寄存器位以指示在其上所述第一值被生成的选择的存储器数据连接器。
示例12是一种系统,所述系统包含存储器控制器;存储器模块;用来耦合存储器控制器和存储器模块的存储器通道,所述存储器通道包括在存储器模块上的包含存储器数据连接器的存储器连接器以及在存储器控制器上的包含存储器控制器数据连接器的存储器控制器连接器,所述存储器控制器数据连接器中的每个连接到存储器数据连接器之一以传输数据。存储器控制器包含逻辑,所述逻辑当实行时执行操作,所述操作包括:编程所述存储器以针对存储器数据连接器中的每个传输在存储器数据连接器上的式样,所述式样具有用于存储器数据连接器的选择的存储器数据连接器的第一值和用于不同于选择的存储器数据连接器的数据连接器的与第一值不同的值;针对存储器数据连接器中的每个,执行:发布读取命令以读取在存储器数据连接器上的式样;把接收在读取式样中的第一值的装置数据连接器映射到传输所述第一值的选择的存储器数据连接器。
在示例13中,示例12的主题能够可选地包含:编程所述存储器以针对存储器数据连接器中的每个传输式样包括:针对存储器数据连接器在存储器中编程式样一次;以及针对存储器数据连接器中的每个执行编程所述存储器以指示在其上所述第一值被传输的选择的存储器数据连接器的实例。
在示例14中,示例13的主题能够可选地包含:针对存储器数据连接器中的每个执行编程所述存储器以指示在其上所述第一值被传输的选择的存储器数据连接器的实例包括编程在所述存储器中的掩蔽从而指示在其上所述第一值被传输的选择的存储器数据连接器。
在示例15中,示例14的主题能够可选地包含:所述第一值不同于用于选择的存储器数据连接器的指示在式样中的值。
在示例16中,示例14的主题能够可选地包含:编程式样包括编程至少一个式样模式寄存器位以指示所述式样,并且其中针对存储器数据连接器中的每个执行存储器的编程的实例包括编程至少一个掩蔽模式寄存器位以指示在其上第一值被传输的选择的存储器数据连接器。
在示例17中,示例16的主题能够可选地包含:指示在至少一个掩蔽模式寄存器位中的为选择的存储器数据连接器输出的第一值不同于在至少一个式样模式寄存器位中的为选择的存储器数据连接器提供的值。
在示例18中,示例17的主题能够可选地包含:编程至少一个掩蔽模式寄存器位导致所述存储器输出指示在至少一个掩蔽模式寄存器位中的针对选择的存储器数据连接器的第一值,并且针对不同于选择的存储器数据连接器的存储器数据连接器输出指示在至少一个式样模式寄存器位中的式样,其中所述第一值包括针对选择的存储器数据连接器的至少一个掩蔽模式寄存器位中指示的在式样中的值的反转。
示例9是一种方法,所述方法包括编程存储器以针对多个存储器数据连接器中的每个传输在存储器数据连接器上的式样,所述式样具有用于存储器数据连接器的选择的存储器数据连接器的第一值和用于不同于选择的存储器数据连接器的存储器数据连接器的与第一值不同的值;针对存储器数据连接器中的每个,执行:发布读取命令以读取在存储器数据连接器上的式样;把接收在读取式样中的第一值的装置数据连接器映射到传输所述第一值的选择的存储器数据连接器。
在示例20中,示例19的主题能够可选地包含:编程所述存储器以针对存储器数据连接器中的每个传输式样包括:针对存储器数据连接器在存储器中编程式样一次;以及针对存储器数据连接器中的每个执行编程所述存储器以指示在其上所述第一值被传输的选择的存储器数据连接器的实例。
在示例21中,示例20的主题能够可选地包含:针对存储器数据连接器中的每个执行编程所述存储器以指示在其上所述第一值被传输的选择的存储器数据连接器的实例包括编程在所述存储器中的掩蔽从而指示在其上所述第一值被传输的选择的存储器数据连接器。
在示例22中,示例21的主题能够可选地包含:所述第一值不同于用于选择的存储器数据连接器的指示在式样中的值。
在示例23中,示例21的主题能够可选地包含:编程式样包括编程至少一个式样模式寄存器位以指示所述式样,并且其中针对存储器数据连接器中的每个执行存储器的编程的实例包括编程至少一个掩蔽模式寄存器位以指示在其上第一值被传输的选择的存储器数据连接器。
在示例24中,示例23的主题能够可选地包含:指示在至少一个掩蔽模式寄存器位中的为选择的存储器数据连接器输出的第一值不同于在至少一个式样模式寄存器位中的为选择的存储器数据连接器提供的值。
在示例25中,示例24的主题能够可选地包含:编程至少一个掩蔽模式寄存器位导致所述存储器输出指示在至少一个掩蔽模式寄存器位中的针对选择的存储器数据连接器的第一值,并且针对不同于选择的存储器数据连接器的存储器数据连接器输出指示在至少一个式样模式寄存器位中的式样,其中所述第一值包括针对选择的存储器数据连接器的至少一个掩蔽模式寄存器位中指示的在式样中的值的反转。
示例26是一种设备,所述设备包括:用于编程存储器以针对多个存储器数据连接器中的每个传输在存储器数据连接器上的式样的构件,所述式样具有用于存储器数据连接器的选择的存储器数据连接器的第一值和用于不同于选择的存储器数据连接器的存储器数据连接器的与第一值不同的值;用于针对存储器数据连接器中的每个发布读取命令以读取在存储器数据连接器上的式样的构件;以及用于针对存储器数据连接器中的每个把接收在读取式样中的第一值的装置数据连接器映射到传输所述第一值的选择的存储器数据连接器的构件。
在示例27中,示例25的主题能够可选地包含:用于编程存储器以针对存储器数据连接器中的每个传输式样的构件包括:用于针对存储器数据连接器在存储器中编程式样一次的构件;以及用于针对存储器数据连接器中的每个编程所述存储器以指示在其上所述第一值被传输的选择的存储器数据连接器的构件。
在示例28中,示例24的主题能够可选地包含:用于针对存储器数据连接器中的每个执行编程所述存储器以指示在其上所述第一值被传输的选择的存储器数据连接器的实例的构件包括用于编程在所述存储器中的掩蔽从而指示在其上所述第一值被传输的选择的存储器数据连接器的构件。
示例29是一种装置,所述装置经由存储器通道被耦合到存储器,其中存储器具有存储器连接器,所述存储器连接器包含到所述存储器通道的存储器数据连接器,所述装置包括:到所述存储器通道的装置连接器,所述装置连接器包含连接到在存储器上的存储器数据连接器的装置数据连接器;用于编程所述存储器以针对存储器数据连接器中的每个传输在存储器数据连接器上的式样的构件,所述式样具有用于存储器数据连接器的选择的存储器数据连接器的第一值和用于不同于选择的存储器数据连接器的数据连接器的与第一值不同的值;用于针对存储器数据连接器中的每个发布读取命令以读取在存储器数据连接器上的式样的构件;以及用于针对存储器数据连接器中的每个把接收在读取式样中的第一值的装置数据连接器映射到传输所述第一值的选择的存储器数据连接器的构件。
在示例30中,示例29的主题能够可选地包含:用于编程所述存储器以针对存储器数据连接器中的每个传输式样的构件包括:用于针对存储器数据连接器在存储器中编程式样一次的构件;以及用于针对存储器数据连接器中的每个编程所述存储器以指示在其上所述第一值被传输的选择的存储器数据连接器的构件。
在示例31中,示例30的主题能够可选地包含:编程所述存储器以指示在其上所述第一值被传输的选择的存储器数据连接器的构件包括:用于针对存储器数据连接器中的每个编程在所述存储器中的掩蔽从而指示在其上所述第一值被传输的选择的存储器数据连接器的构件。
在示例32中,示例31的主题能够可选地包含:所述第一值不同于用于选择的存储器数据连接器的指示在式样中的值。
在示例33中,示例32的主题能够可选地包含:所述掩蔽导致所述存储器反转在所述掩蔽中指示的选择的存储器数据连接器的在式样中的值来生成所述第一值。
在示例34中,示例31的主题能够可选地包含:用于在所述存储器中编程式样并且针对存储器数据连接器中的每个执行编程所述存储器以指示选择的存储器数据连接器的构件包括用于编程在所述存储器的模式寄存器中的位的构件。
在示例35中,示例31的主题能够可选地包含:用于编程式样的构件包括用于编程至少一个式样模式寄存器位以指示所述式样的构件,并且其中用于针对存储器数据连接器中的每个编程掩蔽的构件包括用于编程至少一个掩蔽模式寄存器位以指示在其上第一值被传输的选择的存储器数据连接器的构件。
在示例36中,示例35的主题能够可选地包含:指示在至少一个掩蔽模式寄存器位中的为选择的存储器数据连接器输出的第一值不同于在至少一个式样模式寄存器位中的为选择的存储器数据连接器提供的值。
在示例37中,示例36的主题能够可选地包含:至少一个式样模式寄存器位指示针对存储器数据连接器的全零的式样,并且其中所述第一值包括一。
在示例38中,示例36的主题能够可选地包含:用于编程至少一个掩蔽模式寄存器位的构件导致所述存储器输出指示在至少一个掩蔽模式寄存器位中的针对选择的存储器数据连接器的第一值,并且针对不同于选择的存储器数据连接器的存储器数据连接器输出指示在至少一个式样模式寄存器位中的式样,其中所述第一值包括针对选择的存储器数据连接器的至少一个掩蔽模式寄存器位中指示的在式样中的值的反转。
在示例39中,示例35的主题能够可选地包含:用于编程至少一个式样模式寄存器位的构件包括用于编程多个式样模式寄存器位的构件,其中每个式样模式寄存器位为存储器数据连接器引脚的子集提供式样值,并且其中用于编程至少一个掩蔽模式寄存器位的构件包括用于编程多个掩蔽模式寄存器位以指示在其上所述第一值被生成的选择的存储器数据连接器的构件。
示例40是一种系统,所述系统包括在前面的示例29-39中的任一个中的装置和存储器。
Claims (25)
1.一种装置,所述装置包括:
到存储器通道的装置连接器,所述装置连接器包含经由存储器通道连接到在存储器上的存储器数据连接器的装置数据连接器;
逻辑,所述逻辑当实行时执行操作,所述操作包括:
编程所述存储器以针对存储器数据连接器中的每个传输在存储器数据连接器上的式样,所述式样具有用于存储器数据连接器的选择的存储器数据连接器的第一值和用于不同于选择的存储器数据连接器的数据连接器的与第一值不同的值;
针对存储器数据连接器中的每个,执行:
发布读取命令以读取在存储器数据连接器上的式样;
把接收在读取式样中的第一值的装置数据连接器映射到传输第一值的选择的存储器数据连接器。
2.根据权利要求1所述的装置,其中编程所述存储器以针对存储器数据连接器中的每个传输式样包括:
针对存储器数据连接器在存储器中编程式样一次;以及
针对存储器数据连接器中的每个执行编程所述存储器以指示在其上第一值被传输的选择的存储器数据连接器的实例。
3.根据权利要求2所述的装置,其中针对存储器数据连接器中的每个执行编程所述存储器以指示在其上第一值被传输的选择的存储器数据连接器的实例包括编程在所述存储器中的掩蔽从而指示在其上第一值被传输的选择的存储器数据连接器。
4.根据权利要求3所述的装置,其中第一值不同于用于选择的存储器数据连接器的指示在式样中的值。
5.根据权利要求4所述的装置,其中所述掩蔽导致所述存储器反转在所述掩蔽中指示的选择的存储器数据连接器的在式样中的值来生成所述第一值。
6.根据权利要求3所述的装置,其中在所述存储器中编程式样并且针对存储器数据连接器中的每个执行编程所述存储器以指示选择的存储器数据连接器包括编程在所述存储器的模式寄存器中的位。
7.根据权利要求3所述的装置,其中编程式样包括编程至少一个式样模式寄存器位以指示所述式样,并且其中针对存储器数据连接器中的每个执行存储器的编程的实例包括编程至少一个掩蔽模式寄存器位以指示在其上第一值被传输的选择的存储器数据连接器。
8.根据权利要求7所述的装置,其中指示在至少一个掩蔽模式寄存器位中的为选择的存储器数据连接器输出的第一值不同于在至少一个式样模式寄存器位中的为选择的存储器数据连接器提供的值。
9.根据权利要求8所述的装置,其中至少一个式样模式寄存器位指示针对存储器数据连接器的全零的式样,并且其中第一值包括一。
10.根据权利要求8所述的装置,其中编程至少一个掩蔽模式寄存器位导致所述存储器输出指示在至少一个掩蔽模式寄存器位中的针对选择的存储器数据连接器的第一值,并且针对不同于选择的存储器数据连接器的存储器数据连接器输出指示在至少一个式样模式寄存器位中的式样,其中所述第一值包括针对选择的存储器数据连接器的至少一个掩蔽模式寄存器位中指示的在式样中的值的反转。
11.根据权利要求7所述的装置,其中编程至少一个式样模式寄存器位包括编程多个式样模式寄存器位,其中每个式样模式寄存器位为存储器数据连接器引脚的子集提供式样值,并且其中编程至少一个掩蔽模式寄存器位包括编程多个掩蔽模式寄存器位以指示在其上第一值被生成的选择的存储器数据连接器。
12.一种系统,包含:
存储器控制器;
存储器模块;
用来耦合存储器控制器和存储器模块的存储器通道,所述存储器通道包括在存储器模块上的包含存储器数据连接器的存储器连接器以及在存储器控制器上的包含存储器控制器数据连接器的存储器控制器连接器,所述存储器控制器数据连接器中的每个连接到存储器数据连接器之一以传输数据;
其中存储器控制器包含逻辑,所述逻辑当实行时执行操作,所述操作包括:
编程所述存储器以针对存储器数据连接器中的每个传输在存储器数据连接器上的式样,所述式样具有用于存储器数据连接器的选择的存储器数据连接器的第一值和用于不同于选择的存储器数据连接器的数据连接器的与第一值不同的值;
针对存储器数据连接器中的每个,执行:
发布读取命令以读取在存储器数据连接器上的式样;
把接收在读取式样中的第一值的装置数据连接器映射到传输第一值的选择的存储器数据连接器。
13.根据权利要求12所述的系统,其中编程所述存储器以针对存储器数据连接器中的每个传输式样包括:
针对存储器数据连接器在存储器中编程式样一次;以及
针对存储器数据连接器中的每个执行编程所述存储器以指示在其上所述第一值被传输的选择的存储器数据连接器的实例。
14.根据权利要求13所述的系统,其中针对存储器数据连接器中的每个执行编程所述存储器以指示在其上第一值被传输的选择的存储器数据连接器的实例包括编程在所述存储器中的掩蔽从而指示在其上第一值被传输的选择的存储器数据连接器。
15.根据权利要求14所述的系统,其中第一值不同于用于选择的存储器数据连接器的指示在式样中的值。
16.根据权利要求14所述的系统,其中编程式样包括编程至少一个式样模式寄存器位以指示所述式样,并且其中针对存储器数据连接器中的每个执行存储器的编程的实例包括编程至少一个掩蔽模式寄存器位以指示在其上第一值被传输的选择的存储器数据连接器。
17.一种方法,所述方法包括:
编程存储器以针对多个存储器数据连接器中的每个传输在存储器数据连接器上的式样,所述式样具有用于存储器数据连接器的选择的存储器数据连接器的第一值和用于不同于选择的存储器数据连接器的存储器数据连接器的与第一值不同的值;
针对存储器数据连接器中的每个,执行:
发布读取命令以读取在存储器数据连接器上的式样;
把接收在读取式样中的第一值的装置数据连接器映射到传输第一值的选择的存储器数据连接器。
18.根据权利要求19所述的方法,其中编程所述存储器以针对存储器数据连接器中的每个传输式样包括:
针对存储器数据连接器在存储器中编程式样一次;以及
针对存储器数据连接器中的每个执行编程所述存储器以指示在其上所述第一值被传输的选择的存储器数据连接器的实例。
19.根据权利要求18所述的方法,其中针对存储器数据连接器中的每个执行编程所述存储器以指示在其上第一值被传输的选择的存储器数据连接器的实例包括编程在所述存储器中的掩蔽从而指示在其上第一值被传输的选择的存储器数据连接器。
20.根据权利要求18所述的方法,其中编程式样包括编程至少一个式样模式寄存器位以指示所述式样,并且其中针对存储器数据连接器中的每个执行存储器的编程的实例包括编程至少一个掩蔽模式寄存器位以指示在其上第一值被传输的选择的存储器数据连接器。
21.根据权利要求23所述的方法,其中指示在至少一个掩蔽模式寄存器位中的为选择的存储器数据连接器输出的第一值不同于在至少一个式样模式寄存器位中的为选择的存储器数据连接器提供的值。
22.根据权利要求21所述的方法,其中编程至少一个掩蔽模式寄存器位导致所述存储器输出指示在至少一个掩蔽模式寄存器位中的针对选择的存储器数据连接器的第一值,并且针对不同于选择的存储器数据连接器的存储器数据连接器输出指示在至少一个式样模式寄存器位中的式样,其中所述第一值包括针对选择的存储器数据连接器的至少一个掩蔽模式寄存器位中指示的在式样中的值的反转。
23.一种设备,所述设备包括:
用于编程存储器以针对多个存储器数据连接器中的每个传输在存储器数据连接器上的式样的构件,所述式样具有用于存储器数据连接器的选择的存储器数据连接器的第一值和用于不同于选择的存储器数据连接器的存储器数据连接器的与第一值不同的值;
用于针对存储器数据连接器中的每个发布读取命令以读取在存储器数据连接器上的式样的构件;
用于针对存储器数据连接器中的每个把接收在读取式样中的第一值的装置数据连接器映射到传输所述第一值的选择的存储器数据连接器的构件。
24.根据权利要求23所述的设备,其中用于编程存储器以针对存储器数据连接器中的每个传输式样的构件包括:
用于针对存储器数据连接器在存储器中编程式样一次的构件;以及
用于针对存储器数据连接器中的每个编程所述存储器以指示在其上第一值被传输的选择的存储器数据连接器的构件。
25.根据权利要求24所述的设备,其中用于针对存储器数据连接器中的每个执行编程所述存储器以指示在其上第一值被传输的选择的存储器数据连接器的实例的构件包括用于编程在所述存储器中的掩蔽从而指示在其上第一值被传输的选择的存储器数据连接器的构件。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2013/062474 WO2015047352A1 (en) | 2013-09-27 | 2013-09-27 | Mapping memory controller connectors to memory connectors |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105474187A true CN105474187A (zh) | 2016-04-06 |
CN105474187B CN105474187B (zh) | 2018-08-21 |
Family
ID=52741289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380079170.7A Active CN105474187B (zh) | 2013-09-27 | 2013-09-27 | 把存储器控制器连接器映射到存储器连接器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9384164B2 (zh) |
EP (2) | EP3049942B1 (zh) |
JP (1) | JP6187841B2 (zh) |
KR (1) | KR101845368B1 (zh) |
CN (1) | CN105474187B (zh) |
WO (1) | WO2015047352A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111078156A (zh) * | 2019-12-27 | 2020-04-28 | 深圳大普微电子科技有限公司 | 一种闪存数据映射方法、dq映射模组及存储设备 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9281067B1 (en) * | 2014-08-11 | 2016-03-08 | Samsung Electronics Co., Ltd. | Semiconductor test system and operation method of the same |
US10496332B2 (en) * | 2017-12-18 | 2019-12-03 | Intel Corporation | Data path training and timing signal compensation for non-volatile memory device interface |
DE112019007656T5 (de) * | 2019-08-23 | 2022-06-15 | Micron Technology, Inc. | Dynamische kanalzuordnung für ein speichersystem |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030182519A1 (en) * | 2002-03-22 | 2003-09-25 | Riesenman Robert J. | Mapping data masks in hardware by controller programming |
US20040165446A1 (en) * | 2002-03-22 | 2004-08-26 | Riesenman Robert J. | Obtaining data mask mapping information |
US7200787B2 (en) * | 2003-06-03 | 2007-04-03 | Intel Corporation | Memory channel utilizing permuting status patterns |
US20090119443A1 (en) * | 2006-08-15 | 2009-05-07 | International Business Machines Corporation | Methods for program directed memory access patterns |
CN101689156A (zh) * | 2007-07-11 | 2010-03-31 | 美光科技公司 | 用于初始化存储器系统的系统与方法以及使用其的存储器装置和基于处理器的系统 |
CN102103557A (zh) * | 2009-12-22 | 2011-06-22 | 英特尔公司 | 支持数据混合的存储器控制器功能性 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370668B1 (en) | 1999-07-23 | 2002-04-09 | Rambus Inc | High speed memory system capable of selectively operating in non-chip-kill and chip-kill modes |
JP4383601B2 (ja) | 1999-09-30 | 2009-12-16 | 株式会社東芝 | 高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法 |
US7165153B2 (en) | 2003-06-04 | 2007-01-16 | Intel Corporation | Memory channel with unidirectional links |
US20070005836A1 (en) * | 2005-06-07 | 2007-01-04 | Sandeep Jain | Memory having swizzled signal lines |
US7756123B1 (en) | 2006-12-21 | 2010-07-13 | Nvidia Corporation | Apparatus, system, and method for swizzling of a PCIe link |
US8495330B2 (en) * | 2010-04-02 | 2013-07-23 | Intel Corporation | Method and apparatus for interfacing with heterogeneous dual in-line memory modules |
JP2012003812A (ja) * | 2010-06-18 | 2012-01-05 | Sony Corp | 半導体デバイス |
-
2013
- 2013-09-27 WO PCT/US2013/062474 patent/WO2015047352A1/en active Application Filing
- 2013-09-27 EP EP13894627.2A patent/EP3049942B1/en active Active
- 2013-09-27 JP JP2016545724A patent/JP6187841B2/ja not_active Expired - Fee Related
- 2013-09-27 EP EP20209531.1A patent/EP3812913A1/en active Pending
- 2013-09-27 US US14/128,578 patent/US9384164B2/en active Active
- 2013-09-27 KR KR1020167004271A patent/KR101845368B1/ko active IP Right Grant
- 2013-09-27 CN CN201380079170.7A patent/CN105474187B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030182519A1 (en) * | 2002-03-22 | 2003-09-25 | Riesenman Robert J. | Mapping data masks in hardware by controller programming |
US20040165446A1 (en) * | 2002-03-22 | 2004-08-26 | Riesenman Robert J. | Obtaining data mask mapping information |
US7200787B2 (en) * | 2003-06-03 | 2007-04-03 | Intel Corporation | Memory channel utilizing permuting status patterns |
US20090119443A1 (en) * | 2006-08-15 | 2009-05-07 | International Business Machines Corporation | Methods for program directed memory access patterns |
CN101689156A (zh) * | 2007-07-11 | 2010-03-31 | 美光科技公司 | 用于初始化存储器系统的系统与方法以及使用其的存储器装置和基于处理器的系统 |
CN102103557A (zh) * | 2009-12-22 | 2011-06-22 | 英特尔公司 | 支持数据混合的存储器控制器功能性 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111078156A (zh) * | 2019-12-27 | 2020-04-28 | 深圳大普微电子科技有限公司 | 一种闪存数据映射方法、dq映射模组及存储设备 |
CN111078156B (zh) * | 2019-12-27 | 2023-09-08 | 深圳大普微电子科技有限公司 | 一种闪存数据映射方法、dq映射模组及存储设备 |
Also Published As
Publication number | Publication date |
---|---|
US9384164B2 (en) | 2016-07-05 |
JP2016532230A (ja) | 2016-10-13 |
EP3812913A1 (en) | 2021-04-28 |
CN105474187B (zh) | 2018-08-21 |
KR20160034978A (ko) | 2016-03-30 |
WO2015047352A9 (en) | 2021-02-18 |
JP6187841B2 (ja) | 2017-08-30 |
KR101845368B1 (ko) | 2018-04-05 |
EP3049942A1 (en) | 2016-08-03 |
US20150095547A1 (en) | 2015-04-02 |
EP3049942B1 (en) | 2021-10-20 |
WO2015047352A1 (en) | 2015-04-02 |
EP3049942A4 (en) | 2017-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107589905B (zh) | 存储器系统及其操作方法 | |
CN101410814B (zh) | 非易失性存储器的菊花链布置 | |
US9886378B2 (en) | Nonvolatile memory system using control signals to transmit varied signals via data pins | |
KR102076196B1 (ko) | 메모리 시스템, 메모리 모듈 및 메모리 모듈의 동작 방법 | |
US7916557B2 (en) | NAND interface | |
CN104951402B (zh) | 存储装置及其操作方法和计算系统 | |
KR100875978B1 (ko) | 메모리 카드 및 그것을 포함한 메모리 시스템 | |
CN105474319A (zh) | 用于配置混合存储器模块的存储器的i/o的设备及方法 | |
CN103903644A (zh) | 具有用于将分立存储装置与系统相连接的桥接装置的复合存储器 | |
CN1981345A (zh) | 可配置的就绪/忙控制 | |
US20160004634A1 (en) | Internal storage, external storage capable of communicating with the same, and data processing system including the storages | |
CN105808455A (zh) | 访问内存的方法、存储级内存及计算机系统 | |
CN105468569A (zh) | 一种包含大容量非易失性存储器的嵌入式系统 | |
CN105474187A (zh) | 把存储器控制器连接器映射到存储器连接器 | |
US20180293007A1 (en) | Data storage device and operating method thereof | |
CN106205693A (zh) | 半导体存储器件 | |
KR20060129804A (ko) | 엠엠씨 인터페이스를 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템 | |
CN103229241B (zh) | 数据信号镜射 | |
KR20140062842A (ko) | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법 | |
US11016914B2 (en) | Data processing system including memory systems coupled through internal channel | |
US20180032415A1 (en) | Semiconductor device and system relating to data mapping | |
CN101866695A (zh) | 一种Nandflash U盘控制器读写Norflash存储器的方法 | |
KR101014511B1 (ko) | 프로세서와 다수의 낸드 플래시 메모리의 액세스 연결 장치 | |
CN102543189A (zh) | 半导体存储器、接口电路及其访问方法 | |
CN107274928A (zh) | 存储器件及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |