CN101268527A - 层叠型正特性热敏元件 - Google Patents

层叠型正特性热敏元件 Download PDF

Info

Publication number
CN101268527A
CN101268527A CNA2006800340774A CN200680034077A CN101268527A CN 101268527 A CN101268527 A CN 101268527A CN A2006800340774 A CNA2006800340774 A CN A2006800340774A CN 200680034077 A CN200680034077 A CN 200680034077A CN 101268527 A CN101268527 A CN 101268527A
Authority
CN
China
Prior art keywords
ceramic coating
site
semiconductor ceramic
semiconductor
sintered density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800340774A
Other languages
English (en)
Other versions
CN101268527B (zh
Inventor
岸本敦司
三原贤二良
新见秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101268527A publication Critical patent/CN101268527A/zh
Application granted granted Critical
Publication of CN101268527B publication Critical patent/CN101268527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/022Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient mainly consisting of non-metallic substances
    • H01C7/023Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient mainly consisting of non-metallic substances containing oxides or oxidic compounds, e.g. ferrites
    • H01C7/025Perovskites, e.g. titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

在本发明的层叠型正特性热敏元件中,半导体陶瓷层以BaTiO3系陶瓷材料为主要成分,并且,Ba位点与Ti位点之比为0.998~1.006,作为半导体化剂而从Eu、Gd、Tb、Dy、Y、Ho、Er、Tm选择的至少一种元素相对于Ti100摩尔部含有0.1摩尔部以上0.5摩尔部以下。由此,即便是在实测烧结密度为理论烧结密度的65%~90%等烧结密度低的半导体陶瓷层情况下,也能够实现具有充分大的电阻变化率、且居里点以上的温度下的电阻上升系数高的层叠型正特性热敏元件。

Description

层叠型正特性热敏元件
技术领域
本发明涉及过电流保护用、温度检测用等的层叠型正特性热敏元件,尤其涉及一种电阻变化率高、且以居里点以上的温度使电阻上升系数提高的层叠型正特性热敏元件。
背景技术
近年来,在电子设备的领域中小型化得到不断的发展,在这些电子设备中搭载的正特性热敏元件也不断朝着小型化的方向发展。该正特性热敏元件具有正的电阻温度特性,作为小型化的正特性热敏元件,例如公知有层叠型正特性热敏元件。
这种层叠型正特性热敏元件通常具备陶瓷素体,该陶瓷素体包括:具有正的电阻温度特性的多个半导体陶瓷层、和沿着半导体陶瓷层的界面分别形成的多个内部电极层,在所述陶瓷素体的两端部内部电极层被相互不同地引出,按照与该引出的内部电极层电连接的方式形成有外部电极。而且,作为半导体陶瓷层,使用了以BaTiO3系陶瓷材料为主要成分的材料。并且,为了以BaTiO3系陶瓷材料发现正的电阻温度特性,可添加极其微量的半导体化剂,作为该半导体化剂,一般广泛使用Sm。
另外,作为层叠型正特性热敏元件的内部电极材料,广泛使用了Ni。通常,层叠型正特性热敏元件的陶瓷素体通过在成为半导体陶瓷层的陶瓷生片上丝网印刷内部电极用导电性膏,来形成导体图案,并按规定顺序层叠形成有导体图案的陶瓷生片,将陶瓷生片与导体图案一体烧成而形成。
然而,若在使用了Ni作为内部电极材料的情况下,在大气气氛下进行一体烧成,则由于Ni会被氧化,因此需要在还原气氛下进行一体烧成,但若在还原气氛下进行一体烧成,由于半导体陶瓷层会被还原,所以,无法得到充足的电阻变化率。因此,通常在还原气氛下进行了一体烧成之后,还会通过其他途径在大气气氛下或氧气氛下进行再氧化处理。
但是,对于该再氧化处理而言,难以控制热处理温度,氧很难行进到陶瓷素体的中央部,因此,会产生氧化不均,有可能无法得到充足的电阻变化率。
鉴于此,在专利文献1中提出了下述的层叠型正特性热敏元件,其将半导体陶瓷层的空隙率设为5~40体积%,在分别位于层叠方向最外侧的两个内部电极之间存在的有效层的多个热敏元件层中,使位于层叠方向中央部的热敏元件层的空隙率比位于层叠方向外侧的热敏元件层的空隙率高。
专利文献1中,将半导体陶瓷层的空隙率设为5~40体积%,若将该空隙率换算为烧结密度,则大约相当于理论烧结密度的60%以上95%以下。而且,在该专利文献1中,通过使半导体陶瓷层的实测烧结密度小至理论烧结密度的60以上95%以下,并使中央部热敏元件层比外侧热敏元件层的空隙率大,可以使氧行进至陶瓷素体的中央部,由此,能够防止氧化不均的产生,从而得到所希望的电阻变化率。
专利文献1:特开2005-93574号公报
但是,如果像专利文献1那样,通过一体烧成形成了使用BaTiO3系陶瓷材料作为主要成分并添加了Sm作为半导体化剂的半导体陶瓷层、和使用了Ni作为电极材料的内部电极层,得到了例如实测烧结密度相对于理论烧结密度为65%以上90%以下的烧结密度低的半导体陶瓷层,则存在着居里点以上的温度下电阻的上升系数小的问题。
即,如果为了发现高的电阻变化而得到烧结密度低的半导体陶瓷层,则电阻的上升系数降低,因此,无法同时兼顾实现高的电阻变化率和电阻的上升系数。
发明内容
本发明鉴于上述情况而提出,其目的在于,提供一种即使在具有以BaTiO3系陶瓷材料为主要成分的烧结密度低的半导体陶瓷层时,也能够增大电阻变化率、且电阻的上升系数在居里点以上的温度下较大的层叠型正特性热敏元件。
为了实现上述目的,本发明者们经过仔细的研究得知:在半导体陶瓷层以BaTiO3系陶瓷材料为主要成分,且实测烧结密度为理论烧结密度的65~90%等烧结密度低的情况下,通过将Ba位点与Ti位点之比设为0.998~1.006的范围、且相对于Ti100摩尔部添加0.1~0.5摩尔部的Dy、Y等特定物质作为半导体化剂,由此,即便以高的烧成温度进行烧成处理,也能够维持大的电阻变化率,结果,可得到能够兼顾大的电阻变化率和大的电阻上升系数的层叠型正特性热敏元件。
本发明基于这样的见解而提出,本发明所涉及的层叠型正特性热敏元件具有:由实测烧结密度为理论烧结密度的65%以上90%以下的半导体陶瓷层和内部电极层交替层叠并被烧成而形成的陶瓷素体、和按照与所述内部电极层电连接的方式形成在所述陶瓷素体的两端部的外部电极,所述半导体陶瓷层以BaTiO3系陶瓷材料为主要成分,并且,Ba位点与Ti位点之比满足0.998≤Ba位点/Ti位点≤1.006,作为半导体化剂而从Eu、Gd、Tb、Dy、Y、Ho、Er、Tm选择的至少一种元素相对于Ti100摩尔部含有0.1摩尔部以上0.5摩尔部以下的范围。
而且,公知在这种层叠型正特性热敏元件中,通常使用以Ni为主要成分的导电性材料作为内部电极材料,在内部电极层和半导体陶瓷层一体烧成而形成的情况下,以Ni为主要成分的导电性材料会从内部电极层向半导体陶瓷层中扩散,在内部电极层与半导体陶瓷层的界面形成扩散层,以往,为了确保电阻上升系数或电阻变化率等层叠型正特性热敏元件的各种特性,必须增厚半导体陶瓷层。
但是,根据本发明者们的研究结果可知,在将Ba位点与Ti位点设为上述的范围,且使半导体陶瓷层在上述的范围中含有上述特定的半导体化剂时,可以减薄上述扩散层,由此,还能够减薄实质上对层叠型正特性热敏元件的特性产生影响的半导体陶瓷层的厚度。
具体而言,即使将所述扩散层的厚度t与所述半导体陶瓷层的厚度D之比设为0.01以上0.20以下,也能够得到电阻变化率及电阻上升系数双方都良好的层叠型正特性热敏元件。
即,本发明的层叠型正特性热敏元件的特征在于,所述内部电极层以Ni为主要成分,且所述半导体陶瓷层和所述内部电极层被一体烧成,所述一体烧成时从所述内部电极层向所述半导体陶瓷层中扩散而形成的以Ni为主要成分的扩散层的厚度t、与所述半导体陶瓷层的厚度D之比,满足0.01≤t/D≤0.20。
(发明效果)
根据本发明的层叠型正特性热敏元件,由于半导体陶瓷层以BaTiO3系陶瓷材料为主要成分,并且,Ba位点与Ti位点之比满足0.998≤Ba位点/Ti位点≤1.006,作为半导体化剂而从Eu、Gd、Tb、Dy、Y、Ho、Er、Tm选择的至少一种元素相对于Ti100摩尔部含有0.1摩尔部以上0.5摩尔部以下,所以,即便在半导体陶瓷层的实测烧结密度为理论烧结密度的65%以上90%以下等烧结密度低的情况下,也能够使居里点以上的温度下的电阻上升系数陡峭,而且即使以高的烧成温度进行烧成,也能够得到足够的电阻变化率,因此,可以实现出色的电阻变化率与电阻上升系数的兼顾。
另外,由于所述内部电极层以Ni为主要成分,且所述半导体陶瓷层和所述内部电极层被一体烧成,所述一体烧成时从所述内部电极层向所述半导体陶瓷层中扩散而形成的以Ni为主要成分的扩散层的厚度t、与所述半导体陶瓷层的厚度D之比,满足0.01≤t/D≤0.20,所以,即便在半导体陶瓷层薄的情况下,也能够得到电阻上升系数及电阻变化率双方都良好的层叠型正特性热敏元件,能够实现半导体陶瓷层的进一步薄层化,可以为层叠型正特性热敏元件的小型化作出贡献。
附图说明
图1是示意表示本发明的层叠型正特性热敏元件的一个实施方式的概略剖面图。
图2是图1的A部放大图。
图中:2-半导体陶瓷层,3a、3b-内部电极层,4-陶瓷素体,5a、5b-外部电极。
具体实施方式
接着,对本发明的实施方式进行详细说明。
图1是表示本发明的层叠型正特性热敏元件的一个实施方式的概略剖面图。
该层叠型正特性热敏元件在具有半导体陶瓷层2的陶瓷素体4的内部,埋设有内部电极层3a、3b。而且,在陶瓷素体4的两端部按照与内部电极层3a、3b电连接的方式形成有外部电极5a、5b。即,形成为内部电极层3a被引出到陶瓷素体4的一个端面,内部电极层3b被引出到陶瓷素体4的另一端面。并且,外部电极5a与内部电极层3a电连接,外部电极5b与内部电极层3b电连接。
而且,在外部电极5a、5b的表面,形成有由Ni等形成的第一镀覆被膜6a、6b,进而,在第一镀覆被膜6a、6b的表面形成有以Sn等形成的第二镀覆被膜7a、7b。
并且,对于上述半导体陶瓷层2而言,实测烧结密度被设为理论烧结密度的65%以上90%以下。
即,由于当实测烧结密度小于理论烧结密度的65%时,烧结密度过低,所以,陶瓷素体4的机械强度降低,使得室温电阻值增高。另一方面,由于若实测烧结密度超过理论烧结密度的90%,则烧结密度过高,所以,难以在再氧化处理中使氧行进到陶瓷素体4的中央部,因此,无法使再氧化处理顺畅地进行,从而不能够得到充足的电阻变化率。
与之相对,在半导体陶瓷层2的实测烧结密度为理论烧结密度的65%以上90%以下时,不仅不会导致机械强度的降低,而且在再氧化处理中可以使氧行进到陶瓷素体4的中央部,结果,能够得到具有充足电阻变化率的层叠型正特性热敏元件,并且,能够在居里点以上的温度下提高电阻的上升系数。
上述半导体陶瓷层2在组成上形成有具有钙钛矿型构造(通式ABO3)的BaTiO3系陶瓷材料为主要成分,并且,Ba位点(site)与Ti位点之比(=Ba位点/Ti位点)被配合为0.998以上1.006以下,且作为半导体化剂,Eu、Gd、Tb、Dy、Y、Ho、Er及Tm(下面,将这些半导体化剂统称为“特定的半导体化剂”)中的至少一种相对于Ti100摩尔部含有0.1摩尔部以上0.5摩尔部以下。
由此,不仅可得到充分的电阻变化率,而且能够增大电阻的上升系数,从而可同时兼顾实现出色的电阻变化率和电阻的上升系数。
其中,Ba位点是指在由通式ABO3表示的BaTiO3中,Ba所配位的A位点整体,因此,在将与Ba的一部分置换后的元素配位到A位点的情况下,还包括该置换元素。同样,Ti位点是指Ti所配位的B位点整体,因此,在将与Ti的一部分置换后的元素配位到B位点的情况下,包括该置换元素。
另外,将Ba位点与Ti位点之比(=Ba位点/Ti位点)设为0.998以上1.006以下的原因如下所述。
当使上述特定的半导体化剂在半导体陶瓷层含有规定量时,若Ba位点/Ti位点小于0.998,则电阻的上升系数减小,电阻变化率降低,并且,室温电阻值增高。另一方面,在Ba位点/Ti位点超过了1.006的情况下,室温电阻值增高,而且,电阻的上升系数与电阻变化率也变得不稳定。
鉴于此,本实施方式中调整了各组成的配合量,以使Ba位点与Ti位点之比(=Ba位点/Ti位点)为0.998以上1.006以下。
而且,使特定的半导体化剂相对于Ti100摩尔部含有0.1摩尔部以上0.5摩尔部以下的原因如下所述。
在使用专利文献1所记载的Sm作为半导体化剂的情况下,为了减小半导体陶瓷层2的烧结密度,必须以1200℃左右的低温进行烧成,因此,难以得到大的电阻上升系数。
不过,根据本发明者们的研究结果可知,若选择上述特定的半导体化剂添加到主成分中,则能够实现更高温度(例如1200℃~1300℃)下的烧成,从而提高了电阻的上升系数。
另一方面,由于当烧成温度高时,烧结密度提高,所以,也难以使电阻变化率提高。
但是,根据本发明者们的仔细研究发现,在向主成分中添加了上述特定的半导体化剂的情况下,即便烧成温度增高,实测烧结密度也能维持理论烧结密度的65~90%左右的烧结密度,由此,可得到充分大的电阻变化率。即,通过向主成分中添加上述特定的半导体化剂,能够同时兼顾实现大的电阻变化率和电阻上升系数的提高。
可是,若特定的半导体化剂的含有量相对于Ti100摩尔部小于0.1摩尔部,则无法充分地进行BaTiO3系陶瓷材料的半导体化,导致室温电阻值增高。另一方面,在特定的半导体化剂的含有量相对于Ti100摩尔部超过了0.5摩尔部的情况下,室温电阻值也增高,并且,该情况下,电阻变化率与电阻上升系数也减小。
鉴于此,在本实施方式中,将特定的半导体化剂的含有量调整成相对于Ti100摩尔部为0.1摩尔部以上0.5摩尔部以下。
而且,作为构成内部电极层3a、3b的内部电极材料,优选采用与半导体陶瓷层2的欧姆接触出色的材料,可使用Ni单体或Ni合金等以Ni为主要成分的材料,若Ni为主要成分,则可以含有Cu等其他的金属。
在层叠型正特性热敏元件中,当内部电极层3a、3b和半导体陶瓷层2被一体烧成而形成时,如图2所示,作为内部电极层3a、3b的主要成分的Ni会扩散到半导体陶瓷层2中,在内部电极层3a、3b与半导体陶瓷层2之间形成扩散层8。
而且,本实施方式中,即便按照使扩散层8的厚度t与半导体陶瓷层的厚度D之比t/D满足0.01≤t/D≤0.20的方式减薄半导体陶瓷层2的厚度t的情况下,也能够得到电阻的上升系数良好、且电阻变化率大的层叠型正特性热敏元件。
即,一般若烧成处理时Ni扩散到半导体陶瓷层2中,则该Ni将作为BaTiO3系陶瓷材料的受主(accepter)发挥作用。而且,由于成为BaTiO3系陶瓷材料的施主(donor)的半导体化剂的含有量过剩、或因半导体化剂的种类会抵消施主效果,所以,作为受主而起作用的Ni从内部电极层3a、3b的扩散具有被促进的倾向。结果,容易形成厚度比较大的扩散层8,因此,电阻的上升系数减小,而且有可能电阻变化率也变小。从而,为了提高电阻的上升系数及电阻变化率,必须加厚半导体陶瓷层2的厚度D。
不过,在如本实施方式那样,以BaTiO3为主要成分,并将Ba位点与Ti位点之比设为0.998以上1.006以下,而且向主要成分中添加了规定量的上述特定的半导体化剂时,由于这些特定的半导体化剂固溶于Ba位点和Ti位点双方,所以,可极力防止作为受主而发挥作用的Ni固溶于Ti位点的情况,结果,能够抑制来自内部电极层3a、3b的Ni扩散自身,从而,可减薄半导体陶瓷层2的厚度D。
并且,根据本发明者们的仔细研究发现,即便按照扩散层8的厚度t与半导体陶瓷层2的厚度D之比t/D为0.01以上0.20以下的方式减薄半导体陶瓷层2的厚度D,也能够得到电阻的上升系数良好、且电阻变化率大的层叠型正特性热敏元件,由此,可实现被进一步薄层化、小型化的层叠型正特性热敏元件。
这里,将比t/D设为0.01以上0.20以下的原因如下所述。
当比t/D超过0.20时,半导体陶瓷层2的厚度D相对于扩散层8的厚度t变薄,结果,大量的Ni会扩散到半导体陶瓷层2中,因此,电阻的上升系数将减小,而且,无法得到足够的电阻变化率。另一方面,在比t/D小于0.01时,会在内部电极层3a、3b与半导体陶瓷层2之间产生分层(delamination),有可能导致室温电阻值增高、产生电阻变化率的偏差,因此不优选。
所以,优选将比t/D设为0.01以上0.20以下。
另外,作为构成外部电极5a、5b的外部电极材料,可以使用Ag、Ag-Pd及Pd等贵金属的单体及合金,或者Ni及Cu等卑金属的单体及合金等,优选使用与内部电极层3a及3b的连接及导通良好的材料。
此外,半导体陶瓷层2的厚度可根据所要求的室温电阻值或层叠张数而进行各种调整,可使用厚度约为5μm~50μm的半导体陶瓷层,由于在本实施方式中可以减薄扩散层8,所以,即便在5μm~20μm的范围中也能得到充分的效果。
这样,该层叠型正特性热敏元件由于(i)将Ba位点与Ti位点之比设为0.998以上1.006以下;(ii)在相对于Ti100摩尔部为0.1摩尔部以上0.5摩尔部以下的范围中使半导体陶瓷层2含有特定的半导体化剂(Eu、Gd、Tb、Dy、Y、Ho、Er及Tm),所以,即便在半导体陶瓷层2的实测烧结密度为理论烧结密度的65%以上90%以下等烧结密度低的情况下,也能够得到可获得充分的电阻变化率且电阻的上升系数大的层叠型正特性热敏元件。
并且,即便在扩散层8的厚度t与半导体陶瓷层2的厚度D之比t/D满足0.01≤t/D≤0.20的关系时,也能够获得电阻的上升系数α及电阻变化率高的层叠型正特性热敏元件,因此,可得到进一步小型化的层叠型正特性热敏元件。
接着,对上述层叠型正特性热敏元件的制造方法进行说明。
首先,准备BaCO3、TiO2及Eu2O3、Gd2O3、Tb4O7、Dy2O3、Y2O3、Ho2O3、Er2O3、Tm2O3中至少一种。
然后,称量规定量的所述初始原料,以使陶瓷组成成为(Ba1-pAp)x(Ti1-qAq)yO3(其中,A是Eu、Gd、Tb、Dy、Y、Ho、Er、Tm中的至少一种,px+qy=u,0.998≤x/y≤1.006,0.001≤u≤0.005)。接着,将该称量物与局部稳定化锆等(下面称作“PSZ球”)的粉碎介质一同投入到球磨机中,并充分地实施湿式混合粉碎。之后,以规定温度(例如1000~1200℃)进行预烧,来制作陶瓷粉末。
接着,向所述陶瓷粉末中添加有机粘合剂,进行湿式混合处理,来制作陶瓷膏。然后,利用刮刀法等板成形法将所得到的陶瓷膏形成为板状,制作成陶瓷生片。
此时,对有机粘合剂的添加量进行调整,以使烧成后的半导体陶瓷层2的实测烧结密度为理论烧结密度的65~90%。而且,优选按照烧成后的扩散层8的厚度t与半导体陶瓷层2的厚度D之比t/D为0.01~0.2的方式,对陶瓷生片的厚度进行调整。
接着,准备以Ni为主要成分的内部电极用导电性膏。然后,通过丝网印刷等将所述内部电极用导电性膏印刷到所述陶瓷生片上,形成导体图案。
接着,在按规定顺序对形成有这些导体图案的陶瓷生片进行层叠之后,在上下配置没有形成导体图案的陶瓷生片,并实施压接来制成层叠体。
然后,将该层叠体切断为规定尺寸,将其收容到铝制的匣(套)中,在以规定的温度(例如300~400℃)进行了脱粘合剂处理之后,在规定的还原气氛下(例如H2气相对N2气的浓度为1~3重量%左右),以规定温度(例如1200~1250℃)实施烧成处理,形成内部电极层3a、3b与半导体层2交替层叠的陶瓷素体4。
接着,在大气气氛下或氧气氛下,以规定的温度(例如500~700℃)对上述陶瓷素体4进行再氧化处理。
然后,对陶瓷素体4的两端部实施溅射处理,形成以Ag为主要成分的外部电极5a及5b。并且,通过电解镀覆在外部电极5a及5b的表面依次形成Ni被膜6a、6b及Sn被膜7a、7b,由此,制造成上述层叠型正特性热敏元件。
另外,本发明不限定于上述实施方式。在上述实施方式中,对于半导体陶瓷层2的烧结密度而言,通过陶瓷生片制作时的有机粘合剂的添加量来进行调整,但不限定于此。
而且,在上述实施方式中,使用了溅射法作为外部电极5a、5b的形成方法,但也可以通过烧结处理来形成。即,可通过在陶瓷素体4的两端部涂敷了外部电极用导电膏之后,以规定温度(例如550~700℃)进行烧结来形成,此时,也可构成为能够同时兼顾对陶瓷素体4的再氧化处理。并且,如果密接性良好,则也能够利用溅射法以外的真空蒸镀法等其他的薄膜形成方法。
另外,上述实施方式中使用了氧化物作为初始原料,但也能够使用碳酸盐等。
而且,本发明的层叠型正特性热敏元件被用于过电流保护、温度检测,但不限定于此。在图1的层叠型正特性热敏元件中,内部电极层3a、3b交替与外部电极5a、5b连接,但如果至少一组以上所连接的内部电极层3a、3b经由半导体陶瓷层2与外部电极5a、5b连接,其中外部电极5a、5b与不同的电位连接,则其他的内部电极层3a、3b也不必交替形成,从而可不限定于图1所示的形状的层叠型正特性热敏元件。
另外,也可以在陶瓷素体4的表面中未形成有外部电极5a、5b的部分形成玻璃层或树脂层等保护层(未图示),通过形成这样的保护层,能够更加不易受到外部环境的影响,可抑制因温度、湿度等引起的特性劣化。
接着,对本发明的实施例进行具体说明。
实施例1
首先,准备BaCO3、TiO2、Eu2O3、Gd2O3、Tb4O7、Dy2O3、Y2O3、Ho2O3、Er2O3、Tm2O3作为初始原料,按照半导体陶瓷层的组成成为(Ba0.998A0.002-v)(TiAv)O3(其中,A是Eu、Gd、Tb、Dy、Y、Ho、Er或Tm)的方式称量这些初始原料。
接着,向这些初始原料中添加纯水,与PSZ球一同在球磨机内进行10小时的混合粉碎,干燥后,以1150℃进行2小时的预烧,再次与PSZ球一同在球磨机内粉碎,得到预烧粉末。
接着,向所得到的预烧粉末中添加丙烯酸系有机粘合剂、作为分散剂的聚羧酸铵盐及纯水,与PSZ球一同在球磨机内进行15小时的混合,从而得到陶瓷膏。这里,将丙烯酸系有机粘合剂的添加量调整成烧成后的半导体陶瓷层的实测烧结密度为理论烧结密度的70%。
然后,通过刮刀法使所得到的陶瓷膏形成为板状,并使其干燥,按照烧成后的半导体陶瓷层的厚度为20μm的方式制成陶瓷生片。
接着,将Ni粉末和有机粘合剂分散到有机溶剂中,得到内部电极用导电性膏。然后,按照烧成后的内部电极层的厚度为1μm的方式实施丝网印刷,将所得到的内部电极用导电性膏印刷在陶瓷生片的主面上,从而形成了导体图案。
之后,按照导体图案隔着陶瓷生片对置的方式,层叠25个形成有导体图案的陶瓷生片,进而在上下各配置5个未形成导体图案的保护用陶瓷生片,并实施压接,接着,以长2.2mm、宽1.3mm、厚0.9mm的尺寸进行切断,得到了半成品的层叠体。将该半成品的层叠体在大气中以400℃进行12小时的脱粘合剂处理之后,在H2气相对于N2气的浓度被调整为3重量%的还原气氛下,以1150℃、1200℃、1225℃、1250℃及1275℃的任意一种烧成温度进行2小时的烧成,从而得到了半导体陶瓷层和内部电极层交替层叠的陶瓷素体。
接着,在对所得到的陶瓷素体的表面实施了滚磨之后,将该陶瓷素体浸渍到硅系的玻璃溶液中,以600℃进行干燥,在干燥后的陶瓷素体的表面形成了玻璃保护层。然后,在大气气氛下以700℃的温度进行再氧化处理,在陶瓷素体的表面形成了玻璃保护层。之后,在形成了玻璃保护层的陶瓷素体中对外部电极形成部分进行滚磨,并分别以Cu、Cr及Ag为靶,对该陶瓷素体的两端部依次实施溅射处理,形成了三层构造的外部电极。
最后,对外部电极的表面实施电解镀覆,在外部电极的表面依次形成Ni被膜及Sn被膜,从而制成了试料编号1~8的层叠型正特性热敏元件。
另外,使用Sm2O3、Yb2O3、Lu2O3作为半导体化剂,以与上述同样的方法和顺序制作成作为比较例的试料编号9~11的试料。
此外,本实施例中如上所述,按照实测烧结密度成为理论烧结密度的70%的方式对丙烯酸系有机粘合剂的添加量进行了调整,但该实测烧结密度可如下所述而求出。即,首先层叠多个未形成导电图案的陶瓷生片并实施烧成处理,由此,独立地制成烧结密度测定用的试料,通过对该试料的体积和重量进行测定,来进行计算。
接着,分别准备20个试料编号为1~11的各试料,通过施加0.01V的电压,在20~250℃的范围中按每10℃进行升温,并通过直流四端子法测定每变化10℃的电阻值。
然后,根据所得到的电阻值,通过数式(1)~(3)来求出室温电阻值X(Ω)、电阻变化率ΔR(位数)及居里点以上的温度下的电阻上升系数α(%/℃)。
X=(R20+R30)/2/…(1)
ΔR=log(R250/R25)…(2)
α={2.303log(R150/R130)/(150-130)}×100…(3)
另外,由于BaTiO3的居里点为125℃,所以,以130℃~150℃算出了居里点以上的温度下的电阻上升系数α。
表1分别表示了试料编号为1~11的各试料20个中的烧结密度(实测烧结密度相对于理论烧结密度的相对比)、最佳烧成温度、室温电阻值X、电阻变化率ΔR及居里点以上的温度下的电阻上升系数(以下简单称为“上升系数”)α的平均值。
其中,对于最佳烧成温度而言,表示了室温电阻值X为0.3Ω以下、且电阻变化率的位数为3.5位以上、烧结密度满足70%的烧成温度中的最低温度。
[表1]
Figure A20068003407700151
*是本发明的范围之外
由表1可知,由于试料编号9的半导体化剂是以往所使用的Sm,所以,电阻变化率ΔR为4.2位和4位以上,但上升系数α小至8%/℃。
而且,试料编号10、11使用了与本发明为同族的稀土类元素、即Yb、Lu作为半导体化剂,但在1150~1275℃的烧成温度下无法半导体化。
与之相对,试料编号1~8以相对于Ti100摩尔部为0.2摩尔部的配合比含有本发明范围内的半导体化剂,可得到电阻变化率ΔR为4.2~4.5位和充分的电阻变化率,并且,上升系数α也为9~13%/℃和9%/℃以上,能够得到电阻变化率ΔR及上升系数α双方都良好的层叠型正特性热敏元件。
并且,对于使用Sm作为半导体化剂的试料编号9(现有技术)而言,最佳烧成温度为1200℃,而使用了本发明的半导体化剂的试料编号1~8其最佳烧成温度高至1225~1275℃,因此,与现有技术相比,即便是高的烧成温度,也能够得到烧结密度为70%的半导体陶瓷层。
由此,为了兼顾实现电阻变化率ΔR和上升系数α,使半导体陶瓷层含有本发明所列举的特定的半导体化剂来作为半导体化剂是极其有效的。
实施例2
作为初始原料准备了BaTiO3、TiO2、和作为半导体化剂的Er2O3,按照半导体陶瓷层的组成成为(Ba1-pErp)x(Ti1-qErq)yO3(其中,px+qy=u,0.996≤x/y≤1.008,0.0005≤u≤0.01)的方式称量这些初始原料,然后,利用与实施例1同样的方法和顺序,制成试料编号21~34的层叠型正特性热敏元件。其中,还原气氛下的烧成处理全都在1250℃下进行。
接着,分别准备20个试料编号21~34的各层叠型正特性热敏元件,利用和实施例1同样的方法求出室温电阻值X、电阻变化率ΔR及上升系数α。
表2分别表示了各试料中Er的含有量、Ba位点与Ti位点之比x/y、各试料20个中的室温电阻值X、电阻变化率ΔR及上升系数α的平均值。
[表2]
Figure A20068003407700161
*是本发明的范围之外
试料编号21~27将Ba位点与Ti位点之比x/y固定为1.000,使Er的含有量不同。
试料编号21由于Er含有量相对于Ti100摩尔部为0.05摩尔部,小于0.1摩尔部,所以,无法充分半导体化,电阻变化率ΔR小至2.8位,室温电阻值X高至2.37Ω。
而且,试料编号27由于Er的含有量相对于Ti100摩尔部为1摩尔部,超过了0.5摩尔部,所以,电阻变化率ΔR小至2.8位,且上升系数α小至4%/℃,室温电阻值X高至1.48Ω。
与之相对,试料编号22~26由于Er的含有量相对于Ti100摩尔部处于0.1~0.5摩尔部的范围内,所以,可得到电阻变化率ΔR为4位以上,且上升系数α为9%/℃上的优良结果,并且,室温电阻值X低至0.3Ω以下。尤其是相对于Ti100摩尔部在0.1~0.3摩尔部的范围内含有Er的试料编号22~25,可得到电阻变化率ΔR为4.4位以上、且上升系数α为10%/℃以上的良好结果。
另外,试料编号28~34将Er的含有量相对于Ti100摩尔部设定为0.2摩尔部,使Ba位点与Ti位点的比x/y不同。
试料编号28由于Ba位点/Ti位点之比x/y为0.996,小于0.998,所以,上升系数α小至7%/℃。
而且,试料编号34由于Ba位点/Ti位点之比x/y为1.008,超过了1.006,所以,特性不稳定,上升系数α及电阻变化率ΔR都无法正确地测定。
与之相对,试料编号29~33由于Ba位点与Ti位点之比x/y为0.998以上1.006以下,在本发明的范围内,所以,电阻变化率ΔR为4位以上,上升系数α为9%/℃以上。尤其是Ba位点与Ti位点之比x/y为1.000以上1.006以下的试料编号30~33,其电阻变化率ΔR为4.8位以上,上升系数α为13%/℃以上,电阻变化率ΔR及上升系数α更加显著地上升。
实施例3
作为初始原料准备了BaTiO3、TiO2、和作为半导体化剂的Er2O3,按照半导体陶瓷层的组成成为(Ba0.998Er0.002-v)(TiErv)O3的方式称量这些初始原料,利用与实施例1同样的方法和顺序得到预烧粉末。
接着,向所得到的预烧粉末中添加丙烯酸系有机粘合剂、聚羧酸铵盐(分散剂)及纯水,与PSZ球一同在球磨机内混合15个小时,得到了陶瓷浆料。其中,将丙烯酸系有机粘合剂的添加量调整为烧成后的实测烧结密度为理论烧结密度的60~95%。
然后,利用与实施例1同样的方法和顺序,制成试料编号为41~48的层叠型正特性热敏元件。其中,还原气氛下的烧成处理全都在1250℃下进行。
接着,分别准备20个试料编号41~48的各层叠型正特性热敏元件,以和实施例1同样的方法测定室温电阻值X、电阻变化率ΔR及上升系数α。
表3分别表示了各试料的烧结密度(实测烧结密度相对于理论烧结密度的相对比)、各试料20个中的室温电阻值X、电阻变化率ΔR及上升系数α的平均值。
[表3]
Figure A20068003407700181
*是本发明的范围之外
由表3可知,由于试料编号41的烧结密度过低至60%,所以,无法充分进行半导体化。
而且,由于试料编号48的烧结密度为95%,烧结密度高,所以,再氧化处理中的氧不会充分地行进到中央部,会产生氧化不均,因此,无法正确地测定电阻变化率ΔR与上升系数α。
与之相对,试料编号42~47由于烧结密度处于65%以上90%以下的范围,所以,电阻变化率ΔR为4.0~5.2位和4位以上,且上升系数α为10~13%/℃以上和9%/℃以上,能够得到电阻变化率ΔR及上升系数α双方都良好的结果。
实施例4
在该实施例中,将从内部电极层扩散而产生的扩散层的厚度t与半导体陶瓷层的厚度D之比t/D作为参数,来评价层叠型正特性热敏元件的特性。
即,首先,作为初始原料准备了BaTiO3、TiO2、和作为半导体化剂的Er2O3及Sm2O3,按照半导体陶瓷层的组成成为(Ba0.998A0.002-v)(TiAv)O3(A为Er或Sm的方式称量这些初始原料,然后,利用与实施例1同样的方法和顺序,制成试料编号为51~61的层叠型正特性热敏元件。
其中,还原气氛下的烧成处理以1250℃进行,通过使陶瓷生片的厚度不同来调整扩散层的厚度t与半导体陶瓷层的厚度D之比t/D,这些比t/D通过利用TEM(透过型电子显微镜)观察各试料,根据扩散层的厚度t及半导体陶瓷层D而求出。此外,试料编号57和试料编号59的半导体陶瓷层的厚度D均为10μm。
接着,分别准备10个试料编号51~59的各层叠型正特性热敏元件,以和实施例1同样的方法测定室温电阻值X、电阻变化率ΔR及上升系数α。
表4分别表示了试料编号51~59中半导体化剂的种类、扩散层的厚度t与半导体陶瓷层的厚度D之比t/D、室温电阻值X、电阻变化率ΔR及上升系数α的平均值。
[表4]
*是本发明的范围之外
**是本发明(技术方案2)的范围之外
由表4可知,试料编号59由于使用本发明范围之外的Sm作为半导体化剂,所以,上升系数α小至7%/℃。而且,如上所述,由于试料编号57和试料编号59的半导体陶瓷层的厚度D都为10μm,所以,针对二者可以通过TEM确认多点的扩散层的厚度。由此可知,试料编号59与试料编号57相比,扩散了1.25倍左右。
综上所述,由于试料编号59与试料编号57不同,使用了Sm作为半导体化剂,所以,Ni从内部电极层向半导体陶瓷层中过量扩散,因此,扩散层的厚度t相对半导体陶瓷层的厚度D所占据的比例必然增大,结果可知,上升系数α减小。
对于试料编号5 1而言,由于比t/D为0.008,小于0.01,所以,上升系数α良好,为10%/℃,但在电阻变化率ΔR中产生偏差,其平均值降低为3.9位和4位,且室温电阻值高至0.39Ω,因此不优选。
另外,由于试料编号58的比t/D为0.29,超过了0.20,所以,上升系数α低至7%/℃,且电阻变化率也低至不足4位,因此不优选。
与之相对,试料编号52~57由于比t/D为0.01~0.20以下,所以,电阻变化率ΔR为4.5~4.9位,可得到良好的结果,并且,上升系数α也得到良好的结果,为11~13%/℃。
并且,由于本发明中可以减少从内部电极层向半导体陶瓷层扩散Ni的量,所以,可如试料编号52~57所示那样减薄扩散层的厚度t。结果,可以得到不仅能够维持良好的电阻变化率ΔR及上升系数α,而且,能够进一步薄型化的层叠型正特性热敏元件。

Claims (2)

1、一种层叠型正特性热敏元件,具有:
由实测烧结密度为理论烧结密度的65%以上90%以下的半导体陶瓷层和内部电极层交替层叠并被烧结而形成的陶瓷素体;和
按照与所述内部电极层电连接的方式形成在所述陶瓷素体的两端部的外部电极;
所述半导体陶瓷层以BaTiO3系陶瓷材料为主要成分,并且,Ba位点与Ti位点之比满足0.998≤Ba位点/Ti位点≤1.006,作为半导体化剂以相对于Ti100摩尔部在0.1摩尔部以上0.5摩尔部以下的范围含有从Eu、Gd、Tb、Dy、Y、Ho、Er、Tm中选择的至少一种元素。
2、根据权利要求1所述的层叠型正特性热敏元件,其特征在于,
所述内部电极层以Ni为主要成分,并且所述半导体陶瓷层和所述内部电极层被一体烧成,
在所述一体烧成时从所述内部电极层向所述半导体陶瓷层中扩散而形成的以Ni为主要成分的扩散层的厚度t、与所述半导体陶瓷层的厚度D之比,满足0.01≤t/D≤0.20。
CN2006800340774A 2005-09-20 2006-09-20 层叠型正特性热敏电阻 Active CN101268527B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005272484 2005-09-20
JP272484/2005 2005-09-20
PCT/JP2006/318630 WO2007034830A1 (ja) 2005-09-20 2006-09-20 積層型正特性サーミスタ

Publications (2)

Publication Number Publication Date
CN101268527A true CN101268527A (zh) 2008-09-17
CN101268527B CN101268527B (zh) 2011-04-27

Family

ID=37888873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800340774A Active CN101268527B (zh) 2005-09-20 2006-09-20 层叠型正特性热敏电阻

Country Status (5)

Country Link
US (1) US7679485B2 (zh)
EP (1) EP1939898B1 (zh)
JP (1) JP4710096B2 (zh)
CN (1) CN101268527B (zh)
WO (1) WO2007034830A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107238446A (zh) * 2016-03-28 2017-10-10 新材料与产业技术北京研究院 温度检测元件及温度检测器
CN109727741A (zh) * 2018-12-29 2019-05-07 广东爱晟电子科技有限公司 一种芯片玻璃封装工艺

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4710096B2 (ja) 2005-09-20 2011-06-29 株式会社村田製作所 積層型正特性サーミスタ
TW200903527A (en) 2007-03-19 2009-01-16 Murata Manufacturing Co Laminated positive temperature coefficient thermistor
WO2009037922A1 (ja) * 2007-09-19 2009-03-26 Murata Manufacturing Co., Ltd. 誘電体セラミック、及び積層セラミックコンデンサ
WO2010067868A1 (ja) * 2008-12-12 2010-06-17 株式会社 村田製作所 半導体セラミック及び正特性サーミスタ
US10790075B2 (en) 2018-04-17 2020-09-29 Avx Corporation Varistor for high temperature applications

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115502A (ja) * 1990-09-05 1992-04-16 Murata Mfg Co Ltd 半導体磁器の製造方法
JP3438736B2 (ja) * 1992-10-30 2003-08-18 株式会社村田製作所 積層型半導体磁器の製造方法
JPH0714702A (ja) * 1993-01-20 1995-01-17 Murata Mfg Co Ltd 正の抵抗温度特性を有する積層型半導体磁器
JPH06251903A (ja) * 1993-02-26 1994-09-09 Murata Mfg Co Ltd 正の抵抗温度特性を有する積層型半導体磁器
JPH06302403A (ja) * 1993-04-16 1994-10-28 Murata Mfg Co Ltd 積層型半導体セラミック素子
JPH08153604A (ja) * 1994-06-24 1996-06-11 Teika Corp 積層型半導体セラミック素子の製造方法
JPH08153605A (ja) * 1994-06-28 1996-06-11 Teika Corp 積層型半導体セラミック素子の製造方法
US6359327B1 (en) * 1998-03-05 2002-03-19 Murata Manufacturing Co., Ltd. Monolithic electronic element fabricated from semiconducting ceramic
JP3812268B2 (ja) * 1999-05-20 2006-08-23 株式会社村田製作所 積層型半導体セラミック素子
JP3506056B2 (ja) * 1999-08-09 2004-03-15 株式会社村田製作所 正の抵抗温度特性を有する積層型半導体セラミック素子、および正の抵抗温度特性を有する積層型半導体セラミック素子の製造方法
JP2001130957A (ja) * 1999-11-02 2001-05-15 Murata Mfg Co Ltd 半導体磁器、半導体磁器の製造方法およびサーミスタ
JP3498211B2 (ja) 1999-12-10 2004-02-16 株式会社村田製作所 積層型半導体セラミック電子部品
JP4123666B2 (ja) * 2000-01-18 2008-07-23 株式会社村田製作所 半導体セラミック粉末および積層型半導体セラミック電子部品
JP4487439B2 (ja) * 2000-05-15 2010-06-23 株式会社村田製作所 積層型半導体セラミック素子およびその製造方法
JP3855611B2 (ja) * 2000-07-21 2006-12-13 株式会社村田製作所 半導体セラミック及び正特性サーミスタ
JP4310452B2 (ja) * 2002-07-25 2009-08-12 株式会社村田製作所 積層型正特性サーミスタおよびその製造方法
JP4211510B2 (ja) 2002-08-13 2009-01-21 株式会社村田製作所 積層型ptcサーミスタの製造方法
US7295421B2 (en) * 2003-02-21 2007-11-13 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic components and method for manufacturing the same
JP4063744B2 (ja) 2003-09-24 2008-03-19 トヨタ自動車株式会社 ハイブリッド車輌の制御装置
JP4710096B2 (ja) 2005-09-20 2011-06-29 株式会社村田製作所 積層型正特性サーミスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107238446A (zh) * 2016-03-28 2017-10-10 新材料与产业技术北京研究院 温度检测元件及温度检测器
CN109727741A (zh) * 2018-12-29 2019-05-07 广东爱晟电子科技有限公司 一种芯片玻璃封装工艺

Also Published As

Publication number Publication date
WO2007034830A1 (ja) 2007-03-29
CN101268527B (zh) 2011-04-27
JPWO2007034830A1 (ja) 2009-03-26
EP1939898A1 (en) 2008-07-02
US7679485B2 (en) 2010-03-16
JP4710096B2 (ja) 2011-06-29
EP1939898A4 (en) 2015-04-08
EP1939898B1 (en) 2018-04-25
US20080204187A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
CN101268527B (zh) 层叠型正特性热敏电阻
KR101178971B1 (ko) 반도체 세라믹 및 정특성 서미스터
EP0534378B1 (en) Non-reducible dielectric ceramic composition
US9530547B2 (en) Laminated PTC thermistor element
US6153931A (en) Semiconductor ceramic and electronic element fabricated from the same
US6359327B1 (en) Monolithic electronic element fabricated from semiconducting ceramic
JP4780306B2 (ja) 積層型サーミスタ及びその製造方法
JPS63233037A (ja) 高誘電率磁器組成物及びセラミックコンデンサ
KR100340668B1 (ko) 적층형 반도체 세라믹 소자 및 적층형 반도체 세라믹소자의 제조 방법
CN101268528B (zh) 层叠型正特性热敏电阻
KR100327911B1 (ko) 반도체 세라믹 및 그로부터 제조되는 모놀리식 전자 소자
JP4907138B2 (ja) チップ型ntc素子
JP4888264B2 (ja) 積層型サーミスタ及びその製造方法
EP0694930A1 (en) Positive characteristic thermistor
JP2004075452A (ja) 誘電体磁器組成物及び磁器コンデンサ
JP4984958B2 (ja) 積層型サーミスタおよびその製造方法
JP2008205343A (ja) 積層型サーミスタの製造方法
JP2956791B2 (ja) 耐還元性高誘電率セラミックス組成物
JP2956792B2 (ja) 高い信頼性をもつ高誘電率セラミックス組成物
JPH11180767A (ja) 誘電体磁器および積層セラミックコンデンサ
JPH029753A (ja) 高誘電率セラミックス組成物
JP2001085263A (ja) 卑金属を主成分とする内部電極を有する積層型セラミックコンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant