CN101257019A - 沿着半导体芯片的长边具有细长静电保护元件的半导体器件 - Google Patents

沿着半导体芯片的长边具有细长静电保护元件的半导体器件 Download PDF

Info

Publication number
CN101257019A
CN101257019A CNA2008100812653A CN200810081265A CN101257019A CN 101257019 A CN101257019 A CN 101257019A CN A2008100812653 A CNA2008100812653 A CN A2008100812653A CN 200810081265 A CN200810081265 A CN 200810081265A CN 101257019 A CN101257019 A CN 101257019A
Authority
CN
China
Prior art keywords
zone
protection element
electrostatic protection
semiconductor device
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100812653A
Other languages
English (en)
Other versions
CN101257019B (zh
Inventor
小林伸行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101257019A publication Critical patent/CN101257019A/zh
Application granted granted Critical
Publication of CN101257019B publication Critical patent/CN101257019B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Abstract

一种静电保护元件，其被设置为：沿着输出电路区域的长边共用于多个输出电路。更优选地，应该在输出电路的Pch区域和Nch区域之间设置所述静电保护元件。

Description

沿着半导体芯片的长边具有细长静电保护元件的半导体器件
技术领域
本发明涉及一种半导体器件，特别是涉及一种静电保护元件的布局。
背景技术
用于驱动显示面板的驱动器IC需要受到保护，以免遭静电放电的损害。为了实现这种免于遭受静电放电的保护，例如，日本专利申请特开公开No.2005-252214公开了在这样的驱动器IC中用于提供静电保护元件的技术。
日本专利申请特开公开No.2005-072607还公开了为半导体器件使用的静电保护元件的布局。在该文献中所描述的半导体器件为每个输入-输出焊盘设置了静电保护元件。
然而，在JP-A No.2005-072607描述的布局结构的情况下，如果例如，在包括了很多输出-输出焊盘的PDP(等离子显示面板)驱动器IC中，为每一个输入-输出焊盘设置静电保护元件，则增加了静电保护元件的面积。结果，还增加了芯片尺寸并且增加了半导体器件的成本。
因此，在每一个所述的PDP驱动器IC中，将共用于多个输入-输出焊盘的GND-VDD(地电位-电源Vdd电位)保护元件分别如图1的布局中所示排列在保护元件区域101中的主芯片(subject chip)的两侧处。在此，如图1所示的排列在每一个输出焊盘内及用于控制输出信号的电路单元是输出电路，并且该输出电路由例如，根据推-挽方法的电路元件构成。下面，将描述排列区域如输出电路单元的输出电路。
图2示出与图1所示的布局相对应的电路。在图2中，用在图1中的输出电路单元100的每一个输出电路来代替基础反相器。Rn和Rp是设置在输出电路和保护元件的每一组GND和VDD之间的配线电阻器。在保护元件区域101中形成了保护二极管D1。
为了改善对于静电放电的阻抗，重要的是避免在特定元件处的静电放电电流的集中。
图3A示出当参考GND将静电放电施加到输出端子OUT时所形成的电流路径的示例。
如图3A清楚地示出，在从输出电路GND和VDD到保护元件D1的阳极和阴极的配线上所设置的电阻器Rn和Rp。电流路径1不经过该静电保护元件D1，以便静电放电电流集中在输出电路的Nch晶体管N1处。通过分布负载提供电流路径2以降低通过电流路径1施加给Nch晶体管N1的静电放电负载。在该电流路径2上提供Pch晶体管P1。
为了改善对于静电放电的阻抗，降低如图3A中所示的配线电阻器Rn和Rp的电阻值很重要。配线电阻器Rn和Rp的大的电阻值减少了流到电流路径2的电流，由此降低了包括静电保护元件D1的电流路径2的效果。
图3B示出当参考VDD将静电放电施加给输出端子OUT时所形成了电流路径的例子。与图3A相似，降低在图3B中的配线电阻器Rn和Rp的(电阻)值也很重要。
在根据常规技术将静电保护元件D1排列在如图1和图2所示的驱动器IC的两侧的情况下，配线电阻器在每一个输入-输出焊盘的输出电路和静电保护元件D1之间并不是均等的。例如，特别是在直接连接到静电保护元件D1的配线内具有大的电阻值的输出电路，对于静电保护元件D1不可能获得静电放电效果。这就是为什么在主布局内的中心输出焊盘的电流路径2中出现大的电阻值的原因，其距各个静电保护元件D1的任一个都最远，由此静电放电电流集中在电流路径1处并且对于静电放电的阻抗最小。这一直是个问题。
发明内容
一种半导体器件，包括：多个输出电路，并且上述那些输出电路的每一个包括具有长边和短边并且形状近似为矩形的输出电路单元；及静电保护元件，其具有的长边在长度上与上述输出电路单元的长边几乎相等，并且形状近乎矩形。
根据本发明，可以使在静电保护元件和输出电路之间的配线的长度均等化并最小化，由此无论在主布局中的输出电路如何，都能固定并且最小化在输出电路和静电保护元件之间的配线的寄生电阻值。因此，也可以消除在输出电路之中的对于静电放电的阻抗的差值，该差值取决于在布局中输出电路的位置；由此在不增加布局面积的情况下改善了半导体器件中对于静电放电的总阻抗。
附图说明
结合附图，根据下面某些优选实施例的描述本发明的上述和其它的目的、优点和特征将更加清晰，其中：
附图1是现有技术的半导体器件的示意布局；
附图2是与图1所示的示意布局相对应的电路图；
附图3A是用于示出，当将静电放电施加给输出端子OUT时，所形成的电流路径的图；
附图3B是用于示出，当将静电放电施加给输出端子OUT时，所形成的电流路径的另一图；
附图4是本发明第一实施例中的半导体器件的示意布局；
附图5与图4示出的示意布局相对应的电路图；
附图6是在第一实施例中的半导体器件的详细布局；
附图7A是在图6中示出的示意布局的扩展图；
附图7B是沿着图7A的A-A’线的截面图；
附图8A是本发明第二实施例中的半导体器件的示意布局；
附图8B是在图8A中示出的半导体器件的详细布局；
附图9是本发明第三实施例中的半导体器件的示意布局；及
附图10本发明第四实施例中的半导体器件的示意图。
具体实施方式
图4示出本发明半导体器件的示意布局及图5示出图4所示的半导体器件的等效电路。
如图4所示，在输出电路单元中的Pch输出电路1和Nch输出电路2之间提供保护元件区域4。由Pch输出电路1、Nch输出电路2、及保护元件4所占的整个布局面积与在两边提供保护元件区域的常规示例中示出的面积几乎近似相等。每一个输出电路1和2几乎近似形状如分别具有长边和短边的矩形。沿着每一个输出电路1和2的长边设置保护元件区域4。
如图5所示，在每一个保护区域4中形成了二极管并且用作，例如，静电保护元件D0。该二极管的阴极连接到，例如，在每一个输出电路附近的第一电源电位配线VDD而阳极连接到用作，例如，每一个输出电路附近的地电位配线的第二电源电位配线GND。在Pch输出电路1中形成输出电路Pch晶体管5并且在Nch输出电路2中形成输出电路Nch晶体管6。在Pch输出电路1的Pn-1、Pn、和Pn+1的区域内分别形成了Pch晶体管5n-1、5n、5n+1。在Nch输出电路2的Nn-1、Nn、Nn+1的区域中分别形成了Nch晶体管6n-1、6n、6n+1。因此，每一个输出电路In包括晶体管Pn和Nn。在本实施例中，每一个输出电路为反相器电路。然而，输出电路可以还是，例如，根据推-挽方法的输出电路。
配线电阻器Rn和Rp为在每一个输出电路和保护元件D0附近的每一个电源线GND和VDD之间的配线寄生电阻器。对保护元件进行布线以使其公共连接于每一个输出电路。如图4清楚地示出，用于将保护元件D0连接到每一个输出电路附近的电源线VDD或GND的配线在长度上被最小化和均等化。因此，无论输出电路布局如何，都能最小化和均等化配线电阻器Rp和Rn的电阻值。
图6示出在第一实施例中包括输出电路单元和保护元件的半导体器件8的全部示意图。半导体器件8为，例如，单片PDP驱动器。
在半导体器件8的每一侧附近提供用于电气连接外部器件的输入-输出焊盘3。输入电路单元7为通过预定的输入焊盘3从外部接收的信号执行预定的处理。每一个输出电路1和2收到作为预处理的信号，将处理后的信号输出到预定输出焊盘3。
图7A示出在图6中所示出的输出焊盘3、输出电路1和2、及保护元件4的详细图。在图7A所示的区域9与图6所示的区域9相对应。图7B示出沿着图7A的线A-A’的截面图。
如图7B所示，在SOI(绝缘体上半导体)衬底10上提供多个P型半导体阱12，并且那些阱由沟槽11彼此隔离。在其上要形成Nch晶体管的半导体阱12上形成P型半导体区域16。在半导体区域16上形成N型扩散区域13a和13b。在扩散区域13a和13b之间的半导体区域16上形成栅氧化物膜(未示出)并且在其上形成栅电极18。
在其上要形成Pch晶体管的半导体阱12上形成N-型半导体区域17。在半导体区域17上形成P+型扩散层15a和15b，并且其上形成栅电极18。
在保护元件区域4中，在SOI衬底10上形成的半导体阱12上形成了N-型扩散区域13c及P-型扩散区域14a和14b。扩散区域14a和14b变成二极管D0的阳极而扩散区域13变成二极管D0的阴极。在扩散区域13和每一个扩散区域14a和14b之间形成了绝缘膜19。
在Nch输出电路2中形成的扩散区域13b(Nch晶体管源极端子)与GND电源相连接，而在Pch输出电路1中形成的扩散区域15a(Pch晶体管源极端子)与VDD电源相连接。在Nch输出电路2中形成的扩散区域13a(Nch MOS晶体管漏极端子)和在Pch输出电路1中形成的扩散区域15b(Pch晶体管漏极端子)分别与输出端子OUT连接。
在保护元件4中形成的用作二极管D0的阴极的扩散区域14a和14b通过配线寄生电阻器Rn与GND连接。用作在保护元件区域4中形成的二极管D0的阳极的扩散区域13通过配线寄生电阻器Pn与VDD连接。
如图7A所示，形成用作二极管D0的阴极的扩散区域14a和14b以便穿过多个输出电路。在图7A中，扩散层14a和14b形成为公共区域，该公共区域的范围是从距半导体器件8的一个短边的最近的输出电路单元1和2到距其另一短边最近的输出电路单元1和2。用作阴极的扩散层13也以类似的方式形成。以同样的工艺形成扩散区域13a到13c。以同样的工艺也能形成扩散区域14a、14b、15a和15b。
根据本发明第一实施例，因为在输出电路单元中提供了静电保护元件区域，所以对于静电保护元件的配线的阻抗在所有的输出电路中以小的电阻值被均等化。
特别地，在如图7A所示在每一个输出电路中在Pch区域和Nch区域之间提供保护元件区域的情况下，能有效减少配线电阻。换言之，保护元件需要VDD配线和GND配线两者的布线，并且如图7B所示，在Pch区域中使用VDD配线而在Nch区域中使用GND配线。
根据该第一实施例，因为在Pch区域和Nch区域之间提供保护元件区域4，所以VDD和GND的两种配线能容易地引出到保护元件。因此，在每一个输出电路中足够地获得静电保护元件的静电放电效果。由此改善了在整个电路单元中的抗静电保护。进而，根据本发明第一实施例，在所有的输出电路中以小的电阻值对静电保护元件的配线阻抗进行了均等化，由此在每一个输出电路中足够地获得静电保护元件的静电放电效果，并且改善了对于整个电路单元的静电保护的阻抗。
图8A-8B示出用于描述本发明第二实施例的图。图8A示出在所述第二实施例中用于示出输出电路单元1和2，及保护元件区域4的示意图，及图8B示出图8A的详图。
形成在图7A中所示的用作阴极的扩散层13，以便如上述由多个输出电路共享。为每个输出电路形成在图8A和8B中用作阴极的扩散层13。换言之，在图7A中的阳极和阴极之间提供的绝缘膜19形成为像在半导体器件8的一条短边上的输出电路和其另一条短边上的输出电路之间的配线。然而，对于每一个输出电路，在图8A和8B中所示的阳极和阴极之间提供的绝缘膜形成为环，并且在环状的绝缘膜内部形成阴极，而在环状的绝缘膜外部形成阳极。因为每一个阴极独立地与电源连接，所以在夹层绝缘膜(未示出)上形成公共电极20，并且通过接触孔(未示出)公共电极20与每个阴极扩散层13连接。
所以，根据本发明第二实施例，通过并排布置多个小静电保护元件可以延伸在阴极和阳极之间的边界的外周长度，由此获得超过任何具有相同面积的静电保护元件的静电放电效果。因此，根据在第二实施例中的半导体器件的布局，即使在使用第一实施例中的静电保护元件并且元件面积相同时，在该第二实施例中对于静电放电的阻抗变得更高。在所述第二实施例中，在每个输出电路中阳极和阴极之间形成环状的绝缘膜。然而，这样的环状绝缘膜可以为某些输出电路的每组形成。
图9示出在本发明第三实施例中用于描述半导体器件的图。如图9所示，提供彼此邻近的输出电路单元31和32。在所设置的那些输出电路31和32的输出电路单元31的外部的侧边形成了保护元件区域34。沿着每一个输出电路单元31和32的长边设置保护元件区域34。也可以在输出电路32的侧边设置该保护元件区域34。不必说，虽然在该第三实施例的半导体器件的布局稍微大于在第一和第二实施例中的半导体器件，但是这个结构比上述常规技术的任何一个更能改善对于静电放电的阻抗。
图10示出用于描述在本发明第四实施例中的半导体器件图。在图8B中，分隔了阴极。然而，在第四实施例中，分隔了阳极。在图10中，为每一个输出电路提供用作阳极的扩散区域。然而，多个输出电路可以汇聚成一个扩散区域或可以独立地形成输出电路。在该情况下，扩散区域(阳极)的数量小于输出电路(输出端子)的数量，即，输出的数量。阴极通过公共线41彼此连接，而阳极则通过公共线42彼此连接。
本发明并不局限于上面的各实施例。应该理解在不脱离本发明的精神地情况下，对于本领域技术人员来说各种修改是显然的。
进一步，应当注意的是，即使在日后的审查过程中经过了修改，申请人也旨在包含所有要求的要素的等同物。

Claims (16)

1.一种半导体器件，包括：
输出电路区域，其形状近似为具有长边和短边的矩形；以及
静电保护元件区域，其沿着所述输出电路区域的所述长边形成并大体上具有矩形的形状，该矩形的长边在长度上与所述输出电路区域的所述长边近似相等。
2.根据权利要求1所述的半导体器件，其中，所述输出电路区域包括多个输出电路。
3.根据权利要求2的半导体器件：
其中，所述多个输出电路的每一个都包括在第一区域中形成的第一沟道类型晶体管和在第二区域中形成的第二沟道类型晶体管；以及
其中，在所述第一区域和第二区域之间形成所述静电保护元件区域。
4.根据权利要求3的半导体器件，其中，所述静电保护元件区域包括单个第一扩散区域，在所述静电保护元件区域中，该第一扩散区域主要从所述长边的一端延伸到另一端。
5.根据权利要求4的半导体器件，其中，所述静电保护元件区域包括单个第二扩散区域，在所述静电保护元件区域中，该第二扩散区域主要从所述长边的一端延伸到另一端。
6.根据权利要求4的半导体器件，其中，所述静电保护元件区域包括多个第二扩散区域，由环状绝缘膜以每个所述各输出电路的相应之一对所述多个第二扩散区域进行分隔。
7.根据权利要求4的半导体器件，其中，所述静电保护元件区域包括多个第二扩散区域，由环状绝缘膜以所述多个输出电路的每部分对所述多个第二扩散区域进行分隔。
8.根据权利要求6的半导体器件，其中，所述多个第二扩散区域通过导线彼此连接，从而形成为一个静电保护元件。
9.根据权利要求6的半导体器件，其中所述第二扩散区域的个数小于半导体器件的输出的个数。
10.根据权利要求2的半导体器件：
其中，所述静电保护元件区域包括：多个第一扩散区域和多个第二扩散区域，所述多个第一扩散区域从所述长边的一端延伸到另一端的，以便少于所述输出电路的个数，而多个所述第二扩散区域多于所述第一扩散区域的个数，并且
其中，所述多个第一扩散区域通过第一导线彼此连接，而所述多个第二扩散区域通过第二导线彼此连接。
11.根据权利要求2的半导体器件：
其中，所述静电保护元件区域设置有被形成为共用于所述多个输出电路的电源间静电保护元件。
12.一种半导体器件，包括：
输入电路区域，其形状近似为具有长边和短边的矩形，所述长边沿着半导体芯片的长边的边缘布置并且设置在邻近所述半导体芯片的所述长边的所述边缘处；
输出电路区域，其形状近似为具有长边和短边的矩形，所述输出电路设置在邻近所述半导体芯片的所述长边的另一边缘，所述输出电路区域包括：形成有第一沟道类型晶体管的第一部分，和形成有第二沟道类型晶体管的第二部分，所述第一和第二部分的每个的长度与所述输出电路区域的所述长边的长度基本上相等；
静电保护元件区域，其在所述输出电路区域中形成、并且其长度与所述输出电路区域的所述长边的长度基本上相等；以及
焊盘区域，其被布置在所述半导体芯片的外围区域处从而围绕所述输入和输出电路区域。
13.根据权利要求12的半导体器件，其中，在所述第一和第二部分之间形成所述静电保护元件区域。
14.根据权利要求13的半导体器件，其中，所述静电保护元件区域包括单个第一扩散区域，该第一扩散区域在所述静电保护元件区域中从所述长边的一端延伸到另一端。
15.根据权利要求14的半导体器件，其中，所述静电保护元件区域包括单个第二扩散区域，该第二扩散区域在所述静电保护元件区域中主要从所述长边的一端延伸到另一端。
16.根据权利要求14的半导体器件，其中，所述静电保护元件区域包括由环状绝缘膜分隔的多个第二扩散区域。
CN2008100812653A 2007-02-27 2008-02-26 沿着半导体芯片的长边具有细长静电保护元件的半导体器件 Expired - Fee Related CN101257019B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007046382 2007-02-27
JP2007046382A JP5131814B2 (ja) 2007-02-27 2007-02-27 半導体装置
JP2007-046382 2007-02-27

Publications (2)

Publication Number Publication Date
CN101257019A true CN101257019A (zh) 2008-09-03
CN101257019B CN101257019B (zh) 2011-05-11

Family

ID=39714881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100812653A Expired - Fee Related CN101257019B (zh) 2007-02-27 2008-02-26 沿着半导体芯片的长边具有细长静电保护元件的半导体器件

Country Status (4)

Country Link
US (1) US8072033B2 (zh)
JP (1) JP5131814B2 (zh)
KR (1) KR101009305B1 (zh)
CN (1) CN101257019B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097182A (zh) * 2020-01-08 2021-07-09 长鑫存储技术有限公司 半导体封装结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5503208B2 (ja) * 2009-07-24 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置
KR102441202B1 (ko) * 2017-11-17 2022-09-06 주식회사 엘엑스세미콘 드라이브 ｉｃ와 이를 포함한 표시장치
KR102563847B1 (ko) * 2018-07-19 2023-08-04 주식회사 엘엑스세미콘 소스 드라이버 집적 회로와 그 제조방법 및 그를 포함한 표시장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967295A (en) * 1975-04-03 1976-06-29 Rca Corporation Input transient protection for integrated circuit element
US4757363A (en) * 1984-09-14 1988-07-12 Harris Corporation ESD protection network for IGFET circuits with SCR prevention guard rings
US5406513A (en) * 1993-02-05 1995-04-11 The University Of New Mexico Mechanism for preventing radiation induced latch-up in CMOS integrated circuits
JP3075892B2 (ja) * 1993-07-09 2000-08-14 株式会社東芝 半導体装置
KR960015900A (ko) * 1994-10-06 1996-05-22 반도체 장치 및 그 제조방법
US5828110A (en) * 1995-06-05 1998-10-27 Advanced Micro Devices, Inc. Latchup-proof I/O circuit implementation
KR100334969B1 (ko) * 1999-12-17 2002-05-04 박종섭 Ｅｓｄ 회로의 입/출력 패드 구조
KR100312385B1 (ko) * 1999-12-29 2001-11-03 박종섭 플래쉬 메모리 소자의 정전기 방전 보호 회로
US20010043449A1 (en) * 2000-05-15 2001-11-22 Nec Corporation ESD protection apparatus and method for fabricating the same
JP4803866B2 (ja) * 2000-07-31 2011-10-26 ローム株式会社 半導体装置
TW502459B (en) * 2001-01-03 2002-09-11 Taiwan Semiconductor Mfg Diode structure with high electrostatic discharge protection and electrostatic discharge protection circuit design of the diode
US6888248B2 (en) * 2003-03-26 2005-05-03 Taiwan Semiconductor Manufacturing Co., Ltd Extended length metal line for improved ESD performance
JP2004327525A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Ind Co Ltd 半導体集積回路装置
KR100532463B1 (ko) 2003-08-27 2005-12-01 삼성전자주식회사 정전기 보호 소자와 파워 클램프로 구성된 입출력 정전기방전 보호 셀을 구비하는 집적 회로 장치
JP2005109163A (ja) * 2003-09-30 2005-04-21 Nec Electronics Corp 半導体素子
TWI234425B (en) 2004-03-03 2005-06-11 Toppoly Optoelectronics Corp Electrostatic discharge protection method for display and device thereof
JP4312696B2 (ja) * 2004-10-18 2009-08-12 Ｎｅｃエレクトロニクス株式会社 半導体集積装置
US7446990B2 (en) * 2005-02-11 2008-11-04 Freescale Semiconductor, Inc. I/O cell ESD system
JP4186970B2 (ja) 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4951902B2 (ja) * 2005-06-30 2012-06-13 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010332B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007067012A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
KR101194040B1 (ko) * 2005-11-22 2012-10-24 페어차일드코리아반도체 주식회사 트랜지스터에 프리휠링 다이오드가 구현된 고집적회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097182A (zh) * 2020-01-08 2021-07-09 长鑫存储技术有限公司 半导体封装结构

Also Published As

Publication number Publication date
KR20080079626A (ko) 2008-09-01
CN101257019B (zh) 2011-05-11
US8072033B2 (en) 2011-12-06
US20080203435A1 (en) 2008-08-28
JP5131814B2 (ja) 2013-01-30
JP2008210995A (ja) 2008-09-11
KR101009305B1 (ko) 2011-01-18

Similar Documents

Publication Publication Date Title
US7280329B2 (en) Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp
US20100246079A1 (en) Power supply clamp circuit
US6611025B2 (en) Apparatus and method for improved power bus ESD protection
KR19990036477A (ko) 반도체 장치
US7808046B2 (en) Electrostatic protection device for semiconductor circuit
JP5295529B2 (ja) 半導体装置
CN101257019B (zh) 沿着半导体芯片的长边具有细长静电保护元件的半导体器件
EP1325519B1 (en) Semiconductor apparatus with improved ESD withstanding voltage
KR100325190B1 (ko) 반도체집적회로
US8823106B2 (en) ESD protective element and plasma display including the ESD protective element
JP3345296B2 (ja) 保護回路および絶縁物上半導体素子用回路
JP3102391B2 (ja) 半導体集積回路
KR100301538B1 (ko) 반도체장치
JPH10125801A (ja) 半導体集積回路装置
KR101489003B1 (ko) 반도체 장치
US9006831B2 (en) Semiconductor device
TWI682518B (zh) 靜電放電防護元件
JP2000332206A (ja) 半導体集積回路装置
JP4673569B2 (ja) 半導体装置
JPH0665224B2 (ja) 半導体集積回路装置
JP3319445B2 (ja) 半導体装置
US5432369A (en) Input/output protection circuit
JPH1187606A (ja) 静電保護回路およびこれを備えた半導体集積回路装置
JP2011119485A (ja) 半導体集積装置
JPH04354158A (ja) 半導体素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HU'NAN QIU ZEYOU PATENT STRATEGIC PLANNING CO., LT

Free format text: FORMER OWNER: QIU ZEYOU

Effective date: 20101101

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 410011 28/F, SHUNTIANCHENG, NO.59, SECTION 2 OF FURONG MIDDLE ROAD, CHANGSHA CITY, HU'NAN PROVINCE TO: 410205 JUXING INDUSTRY BASE, NO.8, LUJING ROAD, CHANGSHA HIGH-TECH. DEVELOPMENT ZONE, YUELU DISTRICT, CHANGSHA CITY, HU'NAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20101108

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

Termination date: 20190226