KR101194040B1 - 트랜지스터에 프리휠링 다이오드가 구현된 고집적회로 - Google Patents

트랜지스터에 프리휠링 다이오드가 구현된 고집적회로 Download PDF

Info

Publication number
KR101194040B1
KR101194040B1 KR1020050111881A KR20050111881A KR101194040B1 KR 101194040 B1 KR101194040 B1 KR 101194040B1 KR 1020050111881 A KR1020050111881 A KR 1020050111881A KR 20050111881 A KR20050111881 A KR 20050111881A KR 101194040 B1 KR101194040 B1 KR 101194040B1
Authority
KR
South Korea
Prior art keywords
region
high voltage
junction
conductivity type
integrated circuit
Prior art date
Application number
KR1020050111881A
Other languages
English (en)
Other versions
KR20070053980A (ko
Inventor
강택현
윤성원
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020050111881A priority Critical patent/KR101194040B1/ko
Priority to US11/603,671 priority patent/US7732858B2/en
Publication of KR20070053980A publication Critical patent/KR20070053980A/ko
Priority to US12/795,564 priority patent/US8049306B2/en
Application granted granted Critical
Publication of KR101194040B1 publication Critical patent/KR101194040B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7819—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Abstract

트랜지스터내에 프리휠링 다이오드가 구현된 고전압 집적회로를 개시한다. 고전압 집적회로는 콘트롤 블록; 및 소자분리영역에 의해 상기 콘트롤 블록으로부터 분리되도록 배열되어, 고전압 트랜지스터가 형성되는 파워 블록을 구비한다. 상기 고전압 트랜지스터는 제1도전형의 반도체 기판; 상기 반도체 기판상에 형성된, 제2도전형의 에피택셜층; 상기 반도체 기판과 에피택셜층사이에 형성된, 제2도전형의 매몰층; 상기 매몰층상에 형성된, 제2도전형의 콜렉터 영역; 상기 에피택셜층에 형성된, 제1도전형의 베이스 영역; 및 상기 제1불순물 영역내에 형성된 제2도전형의 에미터 영역을 포함한다. 상기 파워 블록은 상기 제2도전형의 콜렉터 영역에 인접하여 상기 매몰층 상부에 배열되어, 상기 제2도전형의 콜렉터 영역과 PN 접합을 형성하는 제1도전형의 딥 불순물 영역을 더 포함한다.

Description

트랜지스터에 프리휠링 다이오드가 구현된 고집적회로{High voltage integration circuit with freewheeing diode embedded in transistor}
도 1a 및 도 1b는 종래의 모터 구동용 고전압 집적회로의 개략적인 회로도로서,
도 1a는 정상 동작모드에서의 회로도이고,
도 1b는 프리휠링 동작모드에서의 회로도이다.
도 2a는 종래의 고전압 집적회로의 평면도이다.
도 2b는 도 2a의 IIb-IIb 선에 따른 단면도이다.
도 3a는 종래의 다른 고전압 집적회로의 평면도이다.
도 3b는 도 3a의 IIIb-IIIb 선에 따른 단면도이다.
도 4a는 종래의 또 다른 고전압 집적회로의 평면도이다.
도 4b는 도 4a의 IVb-IVb 선에 따른 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 고전압 집적회로의 평면도이다.
도 5b는 도 5a의 Vb-Vb 선에 따른 단면도이다.
도 5c는 도 5a의 고전압 집적회로의 등가회로도이다.
도 6a는 본 발명의 다른 실시예에 따른 고전압 집적회로의 평면도이다.
도 6b는 도 6a의 VIb-VIb 선에 따른 단면도이다.
도 6c는 도 6a의 고전압 집적회로의 등가회로도이다.
도 7a는 본 발명의 또 다른 실시예에 따른 고전압 집적회로의 평면도이다.
도 7b는 도 7a의 VIIb-VIIb선에 따른 단면도이다.
본 발명은 반도체 집적회로에 관한 것으로서, 보다 구체적으로는 고전압 트랜지스터에 프리휠링 다이오드가 구현된 고전압 집적회로에 관한 것이다.
모터는 유도성 부하로서 기생동작 뿐만 아니라 다른 블록으로부터의 전류 씽크가 항상 고려되어야 한다. 도 1a 및 도 1b는 모터구동용 고전압 집적회로의 회로도를 개략적으로 도시한 것으로서, 도 1a는 정상 동작모드에서의 회로도이고, 도 1b는 프리휠링 동작모드에서의 회로도이다. 도 1a 및 도 1b를 참조하면, 모터구동용 고전압 집적회로(10)는 PWM 방식을 이용하는 것으로서, 제1 내지 제4트랜지스터(Q11 - Q14)를 구비한다. 상기 제1 및 제4트랜지스터(Q11, Q14)는 예를 들어 모터(M)의 정회전 구동에 관여하고, 상기 제2 및 제3트랜지스터(Q12, Q13)는 모터(M)의 역회전 구동에 관여한다. 상기 제1 내지 제4트랜지스터(Q11 - Q14)와 각각 병렬로 연결되는 다이오드(Dp11 - Dp14)는 기생 다이오드로서, 프리휠링 동작모드에서 동작한다.
모터구동용 고전압 회로(10)는 제1트랜지스터(Q11)와 제4트랜지스터(Q14)로 구성된 제1스위칭 소자쌍과, 제2트랜지스터(Q12)와 제3트랜지스터(Q13)로 구성된 제2스위칭 소자쌍이 선택적으로 온되어 모터(M)에 흐르는 전류의 방향을 교번시켜 준다. 예를 들어, 제1스위칭 소자쌍을 구성하는 제1트랜지스터(Q11)와 제4트랜지스터(Q14)가 턴온되고, 상기 제2스위칭 소자쌍을 구성하는 제2트랜지스터(Q12)와 제3트랜지스터(Q13)가 턴오프되면, 제1트랜지스터(Q11), 모터(M) 및 제4트랜지스터(Q14)를 통해 도 1a 와 같이 전류(IL)가 흐르게 된다. 따라서, 상기 모터(M)는 예를 들어 정상적으로 정회전동작을 하게 된다.
정회전 동작후 제1트랜지스터(Q11) 및 제4트랜지스터(Q14)가 턴오프되면, 유도성 부하로 작용하는 상기 모터(M)의 특성에 의해 제2다이오드(Dp12) 및 제3다이오드(Dp13)를 통해 도 1b와 같이 전류(IL)가 흐르게 된다. 이를 프리휠링 모드(freewheeling mode)라 한다. 따라서, 프리휠링 동작모드에서 출력노드(Vo+)의 전위가 접지노드에 대해 -1V 정도로 낮은 전위를 유지하게 된다. 이러한 출력노드(Vo+)의 저전위는 다른 블록, 예를 들어 콘트롤 블록으로부터 상기 출력노드(Vo+)로의 전류싱크를 초래하게 된다. 이로 인해 노이즈나 신호왜곡현상이 발생되어, 콘트롤 블록에서의 오동작을 초래하게 된다.
도 2a는 종래의 고전압 집적회로의 평면도를 도시한 것이고, 도 2b는 도 2a의 IIb-IIb 선에 따른 단면도를 도시한 것이다. 도 2a 및 도 2b에는 도 1a 또는 도 1b에서, 제3트랜지스터(Q13)와 제3다이오드(Dp13)에 대하여 도시한 것이다.
도 2a 및 도 2b를 참조하면, 콘트롤 블록(105)과 파워 블록(101)사이에 소자분리영역(103)이 구비되며, 상기 파워 블록(101)이 소자분리영역(103)에 의해 둘러싸여져 상기 콘트롤 블록(105)과 분리된다. 반도체 기판(100)에 N형 에피택셜층(120)이 형성되고, 상기 반도체 기판(100)과 N형 에피택셜층(120)사이에는 N+형 매몰층(110)이 형성된다. 상기 파워 블록(101)에는 상기 에피택셜층(120)에 형성된 P형 베이스 영역(150), 상기 베이스 영역(150)에 형성된 N+형 에미터영역(160) 및 N+형 싱크영역인 콜렉터영역(130)을 구비하는 고전압 트랜지스터가 구비된다.
종래의 고전압 집적회로는 소자분리영역(103)에 형성된 P형 불순물영역(140)과 파워 블록(101)의 N+형 싱크영역(130)과 콘트롤 블록(105)에 형성된 N+형 싱크영역(130a)에 의해 기생 NPN 바이폴라 트랜지스터(Qp11)가 형성된다. 이로 인하여 콘트롤 블록(105)으로부터 상기 기생 바이폴라 트랜지스터(Qp11)를 통해 전류 싱크가 일어나게 된다. 이러한 전류싱크를 방지하기 위해서는 상기 콘트롤 블록(105)과 상기 파워 블록(101)간에 충분한 간격(d), 예를 들어 300㎛ 정도의 거리를 유지하여야 한다. 이로 인하여 소자의 크기가 증대되고 기판저항이 증가된다.
이와 같이 기생 트랜지스터에 의한 전류싱크를 방지하기 위하여 소자분리영역에 가아드링을 형성하는 방법에 제안되었다. 도 3a 는 종래의 가드링을 구비한 고전압 접직회로의 평면도이고, 도 3b는 도 3a의 IIIb-IIIb 선에 따른 단면도를 도시한 것이다. 도 3a 및 도 3b는 도1a 또는 도 1b의 제3트랜지스터(Q13)와 제3다이오드(D13)에 대하여 도시한 것이다. 도 3a 및 도 3b를 참조하면, 파워 블록(101)과 콘트롤 블록(105)사이에 소자분리영역(103)이 구비되고, 상기 소자분리영역(103)에는 P형 불순물영역(140, 145)과, 상기 P형 불순물 영역(140, 145)사이에 형성된 N+형 가아드링(135)이 형성된다. 상기 가아드링(135)의 형성에 따라 상기 콘트롤 블록(105)으로부터 상기 파워 블록(101)으로부터의 전류싱크를 감소시킬 수 있었다.
그러나, 상기 콘트롤블록(105)의 N+형 싱크영역(130a), P형 소자분리영역(140) 및 상기 N+형 에미터영역(130)에 의한 기생 NPN 트랜지스터(Q11)가 여전히 존재할 뿐만 아니라, 상기 콘트롤블록(105)의 N+형 싱크영역(130a), P형 소자분리영역(145) 및 상기 N+형 에미터영역(130)에 의한 기생 NPN 트랜지스터(Q22) 및 소자분리영역(103)의 N+형 가아드링(135), P형 소자분리영역(145) 및 상기 N+형 에미터영역(130)에 의한 기생 NPN 트랜지스터(Q21)가 형성되어 여전히 콘트롤 블록(105)으로부터 상기 파워 블록(101)으로의 전류싱크가 발생하는 문제점이 있었다. 또한, 가아드링이 전류싱크를 감소시키기 위하여는 적어도 상기 콘트롤 블록으로부터 300㎛의 거리를 유지하여야 하므로, 상기 가아드링의 형성에 따른 상기 아이솔레이션 영역(103)의 폭이 증가하게 되는 문제점이 있었다.
또한, 소자분리영역에 이중 가아드링을 형성하는 방법에 제안되었다. 도 4a 는 종래의 이중 가드링을 구비한 고전압 접직회로의 평면도이고, 도 4b는 도 4a의 IVb-IVb 선에 따른 단면도를 도시한 것이다. 도 4a 및 도 4b는 도1a 또는 도 1b의 제3트랜지스터(Q13)와 제3다이오드(D13)에 대하여 도시한 것이다. 도 4a 및 도 4b를 참조하면, 파워 블록(101)과 콘트롤 블록(105)사이의 소자분리영역(103)에 N+형 가아드링(135, 137)이 형성된다. 상기 가아드링(135, 137)의 형성에 따라 상기 콘트롤 블록(105)으로부터 상기 파워 블록(101)으로부터의 전류싱크를 감소시킬 수 있었다. 또한, P형 소자분리영역(140, 145)과 가아드링(135)에 의해 PN 접합이 형성되어 기생 프리휠링 다이오드(Dp1', Dp2')가 형성되므로, 모터의 프리휠링 동작에 보다 유리하게 된다.
그러나, 이중 가아드링을 형성하는 방법 또한 상기 콘트롤블록(105)의 N+형 싱크영역(130a), P형 소자분리영역(140) 및 상기 N+형 에미터영역(130)에 의한 기생 NPN 트랜지스터(Q11)가 여전히 존재할 뿐만 아니라, 상기 콘트롤블록(105)의 N+형 싱크영역(130a), P형 소자분리영역(147) 및 상기 N+형 에미터영역(130)에 의한 기생 NPN 트랜지스터(Q22) 및 소자분리영역(103)의 N+형 가아드링(137), P형 소자분리영역(140) 및 상기 N+형 에미터영역(130)에 의한 기생 NPN 트랜지스터(Q21)가 형성된다. 게다가, 상기 콘트롤블록(105)의 N+형 싱크영역(130a), P형 소자분리영역(145) 및 상기 N+형 에미터영역(130)에 의한 기생 NPN 트랜지스터(Q31)가 형성되어 여전히 콘트롤 블록(105)으로부터 상기 파워 블록(101)으로의 전류싱크가 발생하는 문제점이 있었다. 또한, 이중 가아드링의 형성에 따라 상기 아이솔레이션 영역(103)의 폭이 더욱 증가하게 되는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 고전압 트랜지스터에 프리휠링 다이오드를 구현하여 칩사이즈를 축소시킬 수 있는 고전압 집적회로를 제공하는 것이다.
또한, 본 발명은 프리휠링 동작모드시 전류싱크를 최소화하여 오동작을 방지할 수 있는 고전압 집적회로를 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 실시예에 따른 고전압 집적회로는 고전압 트랜지스터를 콘트롤 하는 콘트롤 블록; 및 소자분리영역에 의해 상기 콘트롤 블록으로부터 분리되도록 배열되는 파워 블록을 구비한다. 상기 파워 블록은 고전압 트랜지스터; 상기 고전압 트랜지스터와 병렬 연결되는 제1프리휠링 다이오드; 및 상기 고전압 트랜지스터 및 제1프리휠링 다이오드와 병렬로 연결되는 제2프리휠링 다이오드가 구비한다. 상기 제2프리휠링 다이오드는 상기 트랜지스터의 턴오프시 상기 콘트롤 블록으로부터 상기 파워 블록으로의 전류싱크를 방지한다.
상기 고전압 트랜지스터는 NPN 또는 PNP 바이폴라 트랜지스터로 이루어진다. 상기 고전압 트랜지스터는 NMOS 또는 PMOS 트랜지스터로 이루어지거나, 또는 N형 또는 P형 DMOS 트랜지스터로 이루어진다. 상기 소자분리영역에는 상기 파워 블록을 둘러싸도록 형성되어 상기 파워 블록과 상기 콘트롤 블록을 분리시켜 주기 위한 가아드링이 배열된다.
또한, 본 발명의 모터 구동용 고전압 집적회로는 상기 모터를 제1방향으로 구동시켜 주기 위한 제1트랜지스터쌍; 상기 모터를 제2방향으로 구동시켜 주기 위한 제2트랜지스터쌍을 구비한다. 상기 제1 및 제2트랜지스터쌍의 각 트랜지스터와 병렬로 제1프리휠링 다이오드들이 각각 연결된다. 상기 제1프리휠링 다이오드들과 병렬로 제2프리휠링 다이오드들이 각각 연결된다. 상기 제2프리휠링 다이오드는 상기 모터의 정지동작시 전류싱크 소오스로 작용한다.
또한, 본 발명의 고전압 집적회로는 고전압 트랜지스터를 콘트롤 하기 위한 콘트롤 블록; 및 소자분리영역에 의해 상기 콘트롤 블록으로부터 분리되도록 배열되어, 상기 고전압 트랜지스터가 형성되는 파워 블록을 구비한다. 상기 고전압 트랜지스터는 제1도전형의 반도체 기판; 상기 반도체 기판상에 형성된, 제2도전형의 에피택셜층; 상기 반도체 기판과 에피택셜층사이에 형성된, 제2도전형의 매몰층; 상기 매몰층상에 형성된, 제2도전형의 콜렉터 영역; 상기 에피택셜층에 형성된, 제1도전형의 베이스 영역; 및 상기 제1불순물 영역내에 형성된 제2도전형의 에미터 영역을 포함한다. 상기 파워 블록은 상기 제2도전형의 콜렉터 영역에 인접하여 상기 매몰층 상부에 배열되어, 상기 제2도전형의 콜렉터 영역과 PN 접합을 형성하는 제1도전형의 딥 불순물 영역을 더 포함한다.
상기 딥 불순물 영역은 상기 베이스 영역과 동일한 농도와 동일한 접합깊이를 갖는 얕은 접합영역과 상기 베이스 영역보다 농도는 낮고 상기 베이스 영역보다 깊은 접합깊이를 갖는 깊은 접합영역의 이중접합구조를 갖는다. 상기 딥 불순물 영역은 상기 베이스 영역보다 깊은 접합깊이를 갖는 단일 접합구조를 갖는다.
또한, 본 발명의 고전압 집적회로는 고전압 트랜지스터를 콘트롤하는 콘트롤 블록; 및 소자분리영역에 의해 상기 콘트롤 블록으로부터 분리되도록 배열되어, 상기 고전압 트랜지스터가 형성되는 파워 블록을 구비한다. 상기 고전압 트랜지스터는 반도체 기판; 상기 반도체 기판상에 형성된, 제1도전형의 웰; 상기 웰내에 형성된 제2도전형의 소오스 영역 및 드레인 영역; 및 상기 소오스 영역 및 드레인 영역사이의 상기 반도체 기판 상부에 형성된 게이트를 포함한다. 상기 파워 블록은 상기 소오스 영역 및 드레인 영역중 하나의 영역에 인접하여 상기 웰내에 배열되어, 상기 하나의 영역과 PN 접합을 형성하는 제1도전형의 딥 불순물 영역을 더 포함한다.
또한, 본 발명의 고전압 집적회로는 고전압 트랜지스터를 콘트롤 하는 콘트롤 블록; 및 소자분리영역에 의해 상기 콘트롤 블록으로부터 분리되도록 배열되어, 상기 고전압 트랜지스터가 형성되는 파워 블록을 구비한다. 상기 고전압 트랜지스터는 제1도전형의 반도체 기판; 상기 반도체 기판상에 형성된, 제2도전형의 웰; 상기 웰내에 형성된 제2도전형의 소오스 영역 및 드레인 영역; 상기 소오스 영역 및 드레인 영역중 하나의 영역을 둘러싸는 제1도전형의 바디영역; 및 상기 소오스 영역 및 드레인 영역사이의 상기 반도체 기판 상부에 형성된 게이트를 포함한다. 상기 파워 블록은 상기 소오스 영역 및 드레인 영역중 다른 영역에 인접하여 상기 웰내에 배열되어, 상기 다른 하나의 영역과 PN 접합을 형성하는 제1도전형의 딥 불순물 영역을 더 포함한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 5a 는 본 발명의 일 실시예에 따른 고전압 집적회로의 평면도이고, 도 5b는 도 5a의 Vb-Vb 선에 따른 개략적인 단면도를 도시한 것이다. 도 5c는 도 5a 및 도 5b의 고전압 집적회로를 모터구동회로에 적용한 경우 등가회로를 도시한 것이 다. 일 실시예에서는 상기 모터(M) 구동용 트랜지스터(Q21 - Q24)로 NPN 트랜지스터를 사용한다. 도 5a 및 도 5b는 도 5c의 등가회로중 트랜지스터(Q23)와 프리휠링 다이오드(DF23)에 한정하여 도시한 것이다. 도 5a에는 에미터영역(260), 베이스 영역(250) 및 콜렉터 영역(230)과 에미터 배선(281), 베이스 배선(282) 및 콜렉터 배선(283)간의 각각의 콘택, P형 바디영역(253)과 바디배선(285)간의 콘택 그리고 가아드링(235)과 가아드링 배선(2850간의 콘택은 생략되었다.
도 5a 및 도 5b를 참조하면, 파워 블록(201)은 소자분리영역(203)에 둘러싸여져 콘트롤 블록(205)으로부터 분리되어진다. 상기 파워 블록(201)에는 고전압 트랜지스터(Q23)와, 상기 고전압 트랜지스터(Q23)에 구현된 프리휠링 다이오드(DF23)가 구비된다. P형 반도체 기판(200)상에 N형 에피택셜층(220)을 형성한다. 상기 반도체 기판(200)으로 고농도 불순물을 이온주입하여 상기 파워 블록(210)의 상기 반도체 기판(200)과 상기 에피택셜층(220)사이에 N+형 매몰층(210)을 형성한다. 이때, 소자분리영역(203)에도 N+형 매몰층(215)이 형성되고, 파워 블록(203)에도 N+형 매몰층(210a)이 동시에 형성된다.
상기 파워 블록(201)에는 상기 N+형 매몰층(210)상에 N+형 제1불순물 영역(230)이 형성되고, 상기 에피택셜층(220)에 P형 제1불순물 영역(250)이 형성되며, 상기 P형 제1불순물 영역(250)에 N+형 제2불순물 영역(260)이 형성된다. 상기 N+형 매몰층(210)상부에 상기 N+형 매몰층(210)과 떨어져 P형 바디영역(253)이 형성되고, 상기 P형 바디영역(253)상에 P형 제2불순물 영역(255)이 형성된다. 상기 P형 제2불순물 영역(255)은 상기 P형 제1불순물 영역(250)과 동시에 형성되며, 동일한 농도를 갖는다. 상기 P형 바디영역(253)은 상기 P형 제1 및 제2불순물 영역(250, 255)을 형성하기 전에 형성되어 상기 P형 제2물순물영역(255)보다 깊은 접합깊이를 갖으며, 상기 P형 제2불순물 영역(250, 255)보다 낮은 불순물 농도를 갖는다.
N+형 제1불순물 영역(230)은 NPN 트랜지스터(Q23)의 콜렉터 영역, 상기 P형 제1불순물 영역(250)은 베이스 영역, 그리고 상기 N+형 제2불순물 영역(260)은 에미터 영역을 각각 구성한다. 상기 N+형 제1불순물 영역(230)은 상기 P형 반도체 기판(200)과 PN 접합을 형성하여 기생 다이오드(Dp23)를 형성한다. 상기 P형 제1 및 제2불순물 영역(250, 255)은 애노드, 상기 N+형 제1불순물 영역(230)은 캐소드를 구성하여 프리휠링 다이오드(DF23)를 구성한다. 이때, 상기 N+형 제1불순물 영역(230)은 상기 NPN 트랜지스터(Q23)의 콜렉터 영역 뿐만 아니라 프리휠링 다이오드(DF23)의 캐소드로 공유되므로, 도 5c에서와 같이 트랜지스터(Q23)의 콜럭터와 프리휠링 다이오드(DF23)의 캐소드가 모터(M)의 출력노드에 공통 접속되게 된다.
상기 소자분리영역(203)에는 상기 N+형 매몰층(215)상에 상기 파워 블록(201)을 둘러싸도록 N+형 가아드링(235)이 형성된다. 상기 가아드링(235)은 상기 트랜지스터(Q23)의 콜렉터 영역인 상기 N+형 제1불순물 영역(230)을 형성할 때 동시에 형성된다. 상기 가아드링(235)의 양측에는 P형 불순물 영역(240, 245)이 형성되어, 상기 가아드링(235)과 함께 상기 콘트롤 블록(205)으로부터 상기 파워 블록(201)을 분리시켜 준다. 기판상에는 상기 불순물 영역(250, 260, 255, 235)를 노출시켜 주는 콘택을 구비하는 절연막(270)이 형성되며, 상기 콘택을 통해 상기 불순물 영역(250, 260, 230, 255, 235)은 해당하는 배선라인(281, 282, 283, 285, 287)과 전기적으로 콘택되어진다.
본 발명의 일 실시예에서는 상기 기생 다이오드(Dp23)는 상기 NPN 트랜지스터(Q23)의 형성에 따라 기생적으로 형성되는 프리휠링 다이오드이고, 상기 프리휠링 다이오드(DF23)는 상기 기생 다이오드(Dp23)와는 별도로, 상기 트랜지스터(Q23)의 제조공정시 형성되는 전류싱크용 프리휠링 다이오드이다. 하지만, 상기 기생 다이오드(Dp23) 대신에 프리휠링 다이오드(Dp23)를 상기 트랜지스터(Q23)와 함께 제조할 수도 있다. 이때, 모터(M)의 프리휠링동작에 관여하는 상기 다이오드(Dp23)보다 전류싱크 소오스로 작용하는 다이오드(DF23)가 큰 사이즈를 갖도록 형성되는 것이 바람직하다. 이는 프리휠링 동작모드에서 출력노드로의 전류싱크가 원활하도록 하기 위함이다.
본 발명의 고전압 집적회로는 종래에서와 같이, 파워 블록(205)의 N+형 불순물 영역(230a), 소자분리영역(203)의 P형 불순물 영역(245) 및 NPN 트랜지스터(Q23)의 에미터 영역인 상기 N+형 제1불순물 영역(230)이 각각 기생 NPN 트랜지스터(QP22)를 형성하고, 파워 블록(205)의 N+형 불순물 영역(230a), 소자분리영역(203)의 P형 불순물 영역(240) 및 상기 N+형 제1불순물 영역(230)이 각각 기생 NPN 트랜지스터(Q11)를 형성하며, 상기 소자분리영역(203)의 가아드링(235) 및 P형 불순물 영역(240)과 상기 N+형 제1불순물 영역(230)이 각각 기생 NPN 트랜지스터(Q21)를 형성한다.
정상 동작모드에서는, 상기 모터구동용 트랜지스터(Q21, Q24)가 온되고 트랜지스터(Q22, Q23)가 오프되어 상기 모터(M)가 예를 들어 정회전으로 정상동작한다. 이어서, 상기 트랜지스터(Q21, Q24)가 오프되면 상기 기생 다이오드(Dp22, Dp23)가 턴온되어 프리휠링 동작모드로 작동하게 되고, 상기 모터(M)의 출력노드가 접지전위에 대하여 저전위를 유지하게 된다. 이때, 상기 프리휠링 다이오드(DF22, DF23)가 턴온되어 동작하므로, 프리휠링 다이오드(DF22, DF23)로부터 전류 싱크가 일어난다.
따라서, 본 발명에서는 종래와 같이 기생 NPN 트랜지스터(Qp11, Qp21, Qp22)가 형성되지만, 상기 파워 블록(201)내의 상기 고전압 트랜지스터(Q23)에 프리휠링 다이오드(DF23)가 구현되어 전류 싱크 소오스로 작용하므로, 프리휠링 동작모드에서 파워 블록(201)내에서만 전류싱크가 일어나므로, 다른 블록, 예를 들어 콘트롤 블록(205)으로부터의 전류싱크 또는 기생 NPN 트랜지스터(Qp11, Qp21, Qp22)의 기생동작을 방지하거나 또는 최소화할 수 있다. 또한, 상기 프리휠링 다이오드(DF23)의 형성으로 상기 콘트롤 블록(205)으로부터의 전류싱크가 방지되므로, 상기 콘트롤 블록(205)과 상기 가아드링(235)간의 간격을 감소시켜 줄수 있다. 상기 콘트롤 블록(205)과 상기 가아드링(235)간의 간격은 바람직하게 100㎛ 정도로 유지되는 것이 바람직하다.
본 발명의 일 실시예에서는, 상기 프리휠링 다이오드(DF23)의 애노드가 P형 불순물 영역(255)과 P형 바디영역(253)의 이중접합구조를 갖는 것을 예시하였으나, P형 바디영역(253)의 단일접합구조만으로 애노드를 구성할 수도 있다. 이때, 상기 P형 바디영역(253)은 상기 도 5b에서와 같이 상기 베이스 영역(250)보다 깊은 접합 깊이를 갖는다. 상기 P형 바디 영역(253)의 접합깊이나 불순물 농도는 베이스 영역 (250)의 접합깊이 또는 불순물 농도 그리고 에피택셜층(220)의 두께 등에 의해, 다이오드(DF23)의 순방향 특성이 최적화되도록 결정된다. 바람직하게, 상기 P형 바디 영역(253)은 1x1016 내지 1x1018 의 불순물 농도를 갖는다. 상기 바디영역(253)은 상기 고전압 트랜지스터를 따라 스트라이프 형태로 배열된다.
도 6a 는 본 발명의 다른 실시예에 따른 고전압 집적회로의 평면도이고, 도 6b는 도 6a의 VIb-VIb 선에 따른 개략적인 단면도를 도시한 것이다. 도 6c는 도 6a 및 도 6b의 고전압 집적회로를 모터구동회로에 적용한 경우 등가회로를 도시한 것이다. 다른 실시예에서는 상기 모터(M) 구동용 트랜지스터로 NMOS 트랜지스터를 사용한다. 도 6a 및 도 6b는 도 6c의 등가회로중 트랜지스터(Q33)와 프리휠링 다이오드(DF33)에 한정하여 도시한 것이다. 도 6b에는 소오스 영역(330) 및 드레인 영역(335)과 전기적으로 연결되는 소오스 배선라인(331)과 드레인 배선라인(332) 그리고 상기 소오스 및 드레인 영역(330, 335)과 상기 소오스 및 드레인 배선라인(331, 332)을 전기적으로 연결시켜 주기 위한 콘택(332, 337)이 생략되었다. 그리고, 딥 불순물 영역(370)과 전기적으로 연결되는 배선라인(371)과 상기 딥 불순물 영역(370)과 배선라인(371)을 전기적으로 연결시켜 주기 위한 콘택(372)은 생략되었다.
도 6a 및 도 6b를 참조하면, 파워 블록(301)은 소자분리영역(303)에 둘러싸여져 콘트롤 블록(305)으로부터 분리되어진다. 상기 파워 블록(301)에는 고전압 트랜지스터(Q33)와, 상기 고전압 트랜지스터(Q33)에 구현된 프리휠링 다이오드(DF33)가 구비된다. P형 반도체 기판(300)상에 P-형 웰(310)이 형성되고, 상기 P-형 웰(310)내에 N+형 소오스 영역(330) 및 드레인 영역(335)이 형성된다. 상기 소오스 영역(330) 및 드레인 영역(335)사이의 기판상에는 게이트 절연막(도면상에는 미도시)이 형성되고, 상기 게이트 절연막상에 게이트(G, 340)가 형성된다. 상기 소오스 영역(330)은 상기 P+형 접합영역(325)과 함께 소오스 배선라인(S, 331)에 콘택(332)을 통해 전기적으로 연결된다. 상기 드레인 영역(335)은 드레인 배선라인(D, 336)에 상기 콘택(337)을 통해 전기적으로 연결된다.
또한, 상기 파워 블록(301)내에, 상기 드레인 영역(335)에 인접한 P-형 웰(310)내에 P형 딥 불순물 영역(370)을 형성한다. 상기 딥 불순물 영역(370)은 상기 소오스 및 드레인 영역(330, 335), 특히 드레인 영역(335)보다 깊은 접합깊이를 갖는다. 상기 딥 불순물 영역(370)은 상기 드레인 영역(335)과 PN 접합을 형성하여 상기 프리휠링 다이오드(DF33)를 구성하며, 상기 딥 불순물 영역(370)은 애노드, 상기 드레인 영역(335)은 캐소드로 각각 작용한다. 상기 드레인 영역(335)은 상기 반도체 기판(300)과 PN 접합을 구성하여 기생 프리휠링 다이오드(DP33)를 형성한다. 상기 딥 불순물 영역(370)과 콘택(372)을 통해 상기 배선라인(371)과의 전기적으로 콘택되어진다.
상기 소자분리영역(303)에는 상기 P-형 웰(310)에 N+형 가아드링(350)이 상기 파워 블록(301)을 둘러싸도록 형성된다. 상기 가아드링(350)은 상기 트랜지스터(Q33)의 소오스 및 드레인 영역(330, 335)를 형성할 때, 동시에 형성된다. 상기 가아드링(350)의 양측에는 P형 불순물 영역(360, 365)이 형성되어, 상기 가아드링(350)과 함께 상기 콘트롤 블록(305)으로부터 상기 파워 블록(301)을 분리시켜 준다.
본 발명의 다른 실시예에서도 상기 기생 다이오드(Dp33)는 상기 NMOS 트랜지스터(Q33)의 형성에 따라 기생적으로 형성되는 프리휠링 다이오드이고, 상기 프리휠링 다이오드(DF33)는 상기 기생 다이오드(Dp33)와는 별도로, 상기 NMOS 트랜지스터(Q33)의 제조공정시 형성되는 전류싱크용 프리휠링 다이오드이다. 하지만, 상기 기생 다이오드(Dp33) 대신에 프리휠링 다이오드(Dp33)를 상기 트랜지스터(Q23)와 함께 별도로 제조할 수도 있다. 이때, 프리휠링 동작모드에서 출력노드로의 전류싱크가 원할하도록 상기 다이오드(Dp33)보다 전류싱크 소오스로 작용하는 다이오드(DF33)가 큰 사이즈를 갖도록 형성되는 것이 바람직하다.
본 발명의 고전압 집적회로는 종래에서와 같이, 파워 블록(305)의 N+형 불순물 영역(335a), 소자분리영역(303)의 P형 불순물 영역(365) 및 NMOS 트랜지스터(Q33)의 드레인 영역(335)이 기생 NPN 트랜지스터, 파워 블록(305)의 N+형 불순물 영역(335a), 소자분리영역(303)의 P형 불순물 영역(360) 및 NMOS 트랜지스터(Q33)의 드레인 영역(335)이 기생 NPN 트랜지스터, 그리고 가아드링(350), 소자분리영역(303)의 P형 불순물 영역(360) 및 NMOS 트랜지스터(Q33)의 드레인 영역(335)이 기생 NPN 트랜지스터를 각각 형성하게 된다.
정상 동작모드에서는, 상기 모터구동용 트랜지스터(Q31, Q34)가 온되고 트랜지스터(Q32, Q33)가 오프되어 상기 모터(M)가 예를 들어 정회전으로 정상동작모드한다. 이어서, 상기 트랜지스터(Q31, Q34)가 오프되면 상기 기생 다이오드(Dp32, Dp33)가 턴온되어 프리휠링 동작모드로 작동하게 되고, 상기 모터(M)의 출력노드가 접지전위에 대하여 저전위를 유지하게 된다. 이때, 상기 프리휠링 다이오드(DF32, DF33)가 턴온되어 동작하므로, 프리휠링 다이오드(DF32, DF33)로부터 전류 싱크가 일어난다.
따라서, 다른 실시예에서는 종래와 같이 기생 NPN 트랜지스터가 형성되지만, 상기 파워 블록(301)내의 상기 고전압 트랜지스터(Q33)에 프리휠링 다이오드(DF33)가 구현되어 전류 싱크 소오스로 작용하므로, 프리휠링 동작모드에서 파워 블록(301)내에서만 전류싱크가 일어난다. 그러므로, 다른 블록, 예를 들어 콘트롤 블록(305)으로부터의 전류싱크 또는 기생 NPN 트랜지스터의 기생동작을 방지하거나 또는 최소화할 수 있다. 또한, 상기 프리휠링 다이오드(DF33)의 형성으로 상기 콘트롤 블록(305)으로부터의 전류싱크가 방지되므로, 상기 콘트롤 블록(305)과 상기 가아드링(350)간의 간격을 감소시켜 줄수 있다. 상기 콘트롤 블록(305)과 상기 가아드링(350)간의 간격은 바람직하게 100㎛ 정도로 유지되는 것이 바람직하다.
본 발명의 다른 실시예에서는, 상기 프리휠링 다이오드(DF33)의 애노드가 P형의 딥 불순물 영역(370)의 단일 접합구조를 갖는 것을 예시하였으나, 일 실시예에서와 같이 딥 불순물 영역상에 P+형 불순물 영역을 형성하여 이중 접합구조를 가질 수도 있다. 이때, 상기 P형 딥 불순물 영역(370)의 접합깊이나 불순물 농도는 드레인 영역(335)의 접합깊이 또는 웰(310)의 접합깊이나 농도 등에 의해, 다이오드(DF23)의 순방향 특성이 최적화되도록 결정된다. 바람직하게, 상기 P형 딥 불순물 영역(370)은 1x1016 내지 1x1018 의 불순물 농도를 갖는다. 상기 딥 불순물 영역 (370)은 상기 고전압 트랜지스터를 따라 스트라이프 형태로 배열된다.
도 7a 는 본 발명의 다른 실시예에 따른 고전압 집적회로의 평면도이고, 도 7b는 도 7a의 VIIb-VIIb 선에 따른 단면도를 도시한 것이다. 도 7a 및 도 7b의 고전압 집적회로를 모터구동회로에 적용한 경우 등가회로는 도 6c에 도시된 등가회로와 동일하다. 또 다른 실시예에서는 상기 모터 (M) 구동용 트랜지스터(Q31 - Q34)로 N형 DMOS를 사용한다. 도 7a 및 도 7b는 도 6c의 등가회로중 트랜지스터(Q33)와 프리휠링 다이오드(DF33)에 한정하여 도시한 것이다. 도 7b에는 소오스 영역(430) 및 드레인 영역(435)과 전기적으로 연결되는 소오스 배선라인(431)과 드레인 배선라인(432) 그리고 상기 소오스 및 드레인 영역(430, 435)과 상기 소오스 및 드레인 배선라인(431, 432)을 전기적으로 연결시켜 주기 위한 콘택(432, 437)이 생략되었다. 그리고, 딥 불순물 영역(470)과 전기적으로 연결되는 배선라인(471)과 상기 딥 불순물 영역(470)과 배선라인(471)을 전기적으로 연결시켜 주기 위한 콘택(472)도 생략되었다.
도 7a 및 도 7b를 참조하면, 파워 블록(401)은 소자분리영역(403)에 둘러싸여져 콘트롤 블록(405)으로부터 분리되어진다. 상기 파워 블록(401)에는 고전압 트랜지스터(Q33)와, 상기 고전압 트랜지스터(Q33)에 구현된 프리휠링 다이오드(DF33)가 구비된다. P형 반도체 기판(400)상에 N-형 웰(410)이 형성되고, 상기 N-형 웰(410)내에는 P형 바디(420)가 형성된다. 상기 P형 바디(420)내에 N+형 소오스 영역(430) 및 P+형 접합영역(425)이 형성되고, 상기 P-형 웰(410)내에 N+형 드레인 영역(435)이 형성된다.
상기 소오스 영역(430) 및 드레인 영역(435)사이의 기판상에는 게이트 절연막(도면상에는 미도시)이 형성되고, 상기 게이트 절연막상에 게이트(G, 340)이 형성된다. 상기 소오스 영역(430)은 상기 콘택(432)을 통해 상기 P+형 접합영역(425)과 함께 소오스 배선라인(S, 431)에 전기적으로 연결된다. 상기 드레인 영역(435)은 콘택(437)을 통해 드레인 배선라인(D, 436)에 전기적으로 연결된다.
또한, 상기 파워 블록(401)내에, 상기 드레인 영역(435)에 인접한 P-형 웰(410)내에 P형 딥 불순물 영역(470)을 형성한다. 상기 딥 불순물 영역(470)은 상기 소오스 및 드레인 영역(430, 435)보다 깊은 접합깊이를 갖는다. 상기 딥 불순물 영역(470)은 상기 드레인 영역(435)과 PN 접합을 형성하여 상기 프리휠링 다이오드(DF33)를 구성하며, 상기 딥 불순물 영역(470)은 애노드, 상기 드레인 영역(435)은 캐소드로 각각 작용한다. 상기 드레인 영역(435)은 상기 반도체 기판(400)과 PN 접합을 구성하여 기생 프리휠링 다이오드(DP33)를 형성한다. 상기 딥 불순물 영역(470)과 콘택(472)을 통해 상기 배선라인(471)과의 전기적으로 콘택되어진다.
상기 소자분리영역(403)에는 상기 P-형 웰(410)에 상기 파워 블록(401)을 둘러싸도록 N+형 가아드링(450)이 형성된다. 상기 가아드링(450)은 상기 트랜지스터(Q33)의 소오스 및 드레인 영역(430, 435)를 형성할 때, 동시에 형성된다. 상기 가아드링(450)의 양측에는 P형 불순물 영역(460, 465)이 형성되어, 상기 가아드링(450)과 함께 상기 콘트롤 블록(405)으로부터 상기 파워 블록(401)을 분리시켜 준다.
본 발명의 고전압 집적회로는 종래에서와 같이, 파워 블록(405)의 N+형 불순물 영역(435a), 소자분리영역(403)의 P형 불순물 영역(465) 및 NMOS 트랜지스터(Q33)의 드레인 영역(435)이 기생 NPN 트랜지스터, 파워 블록(405)의 N+형 불순물 영역(435a), 소자분리영역(403)의 P형 불순물 영역(460) 및 NMOS 트랜지스터(Q33)의 드레인 영역(435)이 기생 NPN 트랜지스터, 그리고 가아드링(450), 소자분리영역(403)의 P형 불순물 영역(460) 및 NMOS 트랜지스터(Q33)의 드레인 영역(435)이 기생 NPN 트랜지스터를 각각 형성하게 된다.
프리휠링 동작모드에서 상기 기생 다이오드(Dp32, Dp33)가 턴온되어, 상기 모터(M)의 출력노드가 접지전위에 대하여 저전위를 유지하게 된다. 이때, 기생 NPN 트랜지스터가 형성되지만, 상기 파워 블록(301)내의 상기 고전압 트랜지스터(Q33)에 구현된 프리휠링 다이오드(DF33)가 턴온되어 전류 싱크 소오스로 작용하므로, 프리휠링 동작모드에서 콘트롤 블록(305)으로부터의 전류싱크는 방지된다. 또한, 상기 프리휠링 다이오드(DF33)의 형성으로 상기 콘트롤 블록(405)으로부터의 전류싱크가 방지되므로, 상기 콘트롤 블록(405)과 상기 가아드링(450)간의 간격을 감소시켜 줄수 있다. 상기 콘트롤 블록(405)과 상기 가아드링(450)간의 간격은 바람직하게 100㎛ 정도로 유지되는 것이 바람직하다.
본 발명의 다른 실시예에서는, 상기 프리휠링 다이오드(DF33)의 애노드가 P형의 딥 불순물 영역(470)의 단일구조를 갖는 것을 예시하였으나, 일 실시예에서와 같이 딥 불순물 영역상에 P+형 불순물 영역을 형성하여 이중 접합구조를 가질 수도 있다. 이때, 상기 P형 딥 불순물 영역(470)의 접합깊이나 불순물 농도는 드레인 영역(435)의 접합깊이, 웰(410)의 접합깊이, 또는 상기 P형 바디영역(420)의 농도 등 에 의해, 다이오드(DF23)의 순방향 특성이 최적화되도록 결정된다. 바람직하게, 상기 P형 딥 불순물 영역(470)은 1x1016 내지 1x1018 의 불순물 농도를 갖는다. 상기 딥 불순물 영역(470)은 상기 고전압 트랜지스터를 따라 스트라이프 형태로 배열된다.
본 발명의 실시예에서는 고전압 집적회로를 구성하는 고전압 트랜지스터로서, NPN 트랜지스터 및 NMOS 트랜지스터를 예시하였으나, PNP 트랜지스터, PMOS 트랜지스터 또는 바이CMOS 트랜지스터가 적용될 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명의 고전압 집적회로는 파워 블록내에 고전압 트랜지스터에 전류싱크용 프리휠링 다이오드를 구현하여, 프리휠링 동작모드에서 전류 싱크 소오스로 동작하므로, 콘트롤 블록으로부터 전류가 싱크되는 것을 방지할 수 있게 된다. 이에 따라 신호왜곡이나 노이즈 등의 발생을 방지할 수 있게 되므로 프리휠링 동작모드에서 다른 블록의 오동작을 방지할 수 있게 된다.
또한, 상기 전류싱크용 프리휠링 다이오드의 형성으로 콘트롤 블록과 가아드링간의 간격을 최소화시켜 줄 수 있으므로, 칩사이즈를 축소시켜 줄 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (25)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 고전압 트랜지스터를 콘트롤 하는 콘트롤 블록; 및
    소자분리영역에 의해 상기 콘트롤 블록으로부터 분리되도록 배열되고, 상기 고전압 트랜지스터가 형성되는 파워 블록을 구비하고,
    상기 고전압 트랜지스터는,
    제1도전형의 반도체 기판;
    상기 반도체 기판 상에 형성된 제2도전형의 에피택셜층;
    상기 반도체 기판과 상기 에피택셜층 사이에 형성된 제2도전형의 매몰층;
    상기 에피택셜층 내의 상기 매몰층 상에 형성된 제2도전형의 콜렉터 영역;
    상기 에피택셜층 내에 형성된 제1도전형의 베이스 영역; 및
    상기 베이스 영역 내에 형성된 제2도전형의 에미터 영역을 포함하며,
    상기 파워 블록은 상기 콜렉터 영역에 인접하여 상기 매몰층 상부에 배열되고 상기 제2도전형의 콜렉터 영역과 PN 접합을 형성하는 제1도전형의 딥 불순물 영역을 더 포함하는 고전압 집적회로.
  12. 제11항에 있어서, 상기 딥 불순물 영역은 상기 베이스 영역과 동일한 농도와 동일한 접합 깊이를 갖는 얕은 접합 영역과 상기 베이스 영역보다 농도는 낮고 상기 베이스 영역보다 깊은 접합 깊이를 갖는 깊은 접합 영역의 이중 접합구조를 갖는 것을 특징으로 하는 고전압 집적회로.
  13. 제11항에 있어서, 상기 딥 불순물 영역은 상기 베이스 영역보다 깊은 접합 깊이를 갖는 단일 접합구조를 갖는 것을 특징으로 하는 고전압 집적회로.
  14. 제11항에 있어서, 상기 소자분리영역에는 상기 콜렉터 영역과 동일한 접합 깊이를 갖는 제2도전형의 가아드링이 배열되는 것을 특징으로 하는 고전압 집적회로.
  15. 제14항에 있어서, 상기 가아드링과 상기 콘트롤 블록은 100㎛의 간격을 유지하는 것을 특징으로 하는 고전압 집적회로.
  16. 고전압 트랜지스터를 콘트롤 하는 콘트롤 블록; 및
    소자분리영역에 의해 상기 콘트롤 블록으로부터 분리되도록 배열되고, 상기 고전압 트랜지스터가 형성되는 파워 블록을 구비하며,
    상기 고전압 트랜지스터는,
    반도체 기판;
    상기 반도체 기판 상에 형성된 제1도전형의 웰;
    상기 웰 내에 형성된 제2도전형의 소오스 영역;
    상기 웰 내에 형성된 제2도전형의 드레인 영역; 및
    상기 소오스 영역 및 상기 드레인 영역 사이의 상기 반도체 기판 상부에 형성된 게이트를 포함하며,
    상기 파워 블록은 상기 드레인 영역에 인접하여 상기 웰 내에 배열되고, 상기 제2도전형의 드레인 영역과 PN 접합을 형성하는 제1도전형의 딥 불순물 영역을 더 포함하는 고전압 집적회로.
  17. 제16항에 있어서, 상기 딥 불순물 영역은 접합 깊이를 갖는 얕은 접합 영역과 상기 드레인 영역보다 접합 깊이가 깊은 접합 영역의 이중 접합구조를 갖는 것을 특징으로 하는 고전압 집적회로.
  18. 제16항에 있어서, 상기 딥 불순물 영역은 상기 드레인 영역보다 깊은 접합 깊이를 갖는 단일 접합구조를 갖는 것을 특징으로 하는 고전압 집적회로.
  19. 제16항에 있어서, 상기 소자분리영역에는 상기 드레인 영역과 동일한 접합 깊이를 갖는 제2도전형의 가아드링이 배열되는 것을 특징으로 하는 고전압 집적회로.
  20. 제19항에 있어서, 상기 가아드링과 상기 콘트롤 블록은 100㎛의 간격을 유지하는 것을 특징으로 하는 고전압 집적회로.
  21. 콘트롤 블록; 및
    소자분리영역에 의해 상기 콘트롤 블록으로부터 분리되도록 배열되고, 고전압 트랜지스터가 형성되는 파워 블록을 구비하고,
    상기 고전압 트랜지스터는,
    제1도전형의 반도체 기판;
    상기 반도체 기판 상에 형성된 제2도전형의 웰;
    상기 웰 내에 형성된 제1도전형의 바디 영역;
    상기 바디 영역 내에 형성된 제2 도전형의 소오스 영역;
    상기 바디 영역과 이격하여 상기 웰 내에 형성된 제2 도전형의 드레인 영역; 및
    상기 소오스 영역 및 드레인 영역 사이의 상기 반도체 기판 상부에 형성된 게이트를 포함하며;
    상기 파워 블록은 상기 드레인 영역에 인접하여 상기 웰 내에 배열되고, 상기 제2 도전형의 드레인 영역과 PN 접합을 형성하는 제1도전형의 딥 불순물 영역을 더 포함하는 고전압 집적회로.
  22. 제21항에 있어서, 상기 딥 불순물 영역은 접합 깊이를 갖는 얕은 접합 영역과 상기 드레인 영역보다 접합 깊이가 깊은 접합 영역의 이중 접합구조를 갖는 것을 특징으로 하는 고전압 집적회로.
  23. 제21항에 있어서, 상기 딥 불순물 영역은 상기 드레인 영역보다 깊은 접합 깊이를 갖는 단일 접합구조를 갖는 것을 특징으로 하는 고전압 집적회로.
  24. 제21항에 있어서, 상기 소자분리영역에는 상기 드레인 영역과 동일한 접합 깊이를 갖는 제2도전형의 가아드링이 배열되는 것을 특징으로 하는 고전압 집적회로.
  25. 제24항에 있어서, 상기 가아드링과 상기 콘트롤 블록은 100㎛의 간격을 유지하는 것을 특징으로 하는 고전압 집적회로.
KR1020050111881A 2005-11-22 2005-11-22 트랜지스터에 프리휠링 다이오드가 구현된 고집적회로 KR101194040B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050111881A KR101194040B1 (ko) 2005-11-22 2005-11-22 트랜지스터에 프리휠링 다이오드가 구현된 고집적회로
US11/603,671 US7732858B2 (en) 2005-11-22 2006-11-22 High voltage integration circuit with freewheeling diode embedded in transistor
US12/795,564 US8049306B2 (en) 2005-11-22 2010-06-07 High voltage integration circuit with freewheeling diode embedded in transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111881A KR101194040B1 (ko) 2005-11-22 2005-11-22 트랜지스터에 프리휠링 다이오드가 구현된 고집적회로

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120041612A Division KR101237346B1 (ko) 2012-04-20 2012-04-20 트랜지스터에 프리휠링 다이오드가 구현된 고집적회로

Publications (2)

Publication Number Publication Date
KR20070053980A KR20070053980A (ko) 2007-05-28
KR101194040B1 true KR101194040B1 (ko) 2012-10-24

Family

ID=38138427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111881A KR101194040B1 (ko) 2005-11-22 2005-11-22 트랜지스터에 프리휠링 다이오드가 구현된 고집적회로

Country Status (2)

Country Link
US (2) US7732858B2 (ko)
KR (1) KR101194040B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5131814B2 (ja) * 2007-02-27 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US7541247B2 (en) * 2007-07-16 2009-06-02 International Business Machines Corporation Guard ring structures for high voltage CMOS/low voltage CMOS technology using LDMOS (lateral double-diffused metal oxide semiconductor) device fabrication
KR101418396B1 (ko) * 2007-11-19 2014-07-10 페어차일드코리아반도체 주식회사 전력 반도체 소자
KR101366013B1 (ko) * 2010-12-20 2014-02-24 삼성전자주식회사 고효율 정류기, 상기 정류기를 포함하는 무선전력 수신 장치
KR101322843B1 (ko) * 2011-05-17 2013-10-28 삼성전자주식회사 전력 수신단을 사용한 무선 전력 전송을 위한 장치 및 방법
US9209098B2 (en) 2011-05-19 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. HVMOS reliability evaluation using bulk resistances as indices
JP2013123000A (ja) * 2011-12-12 2013-06-20 Sony Corp 固体撮像装置およびその製造方法
TW201411355A (zh) * 2012-09-04 2014-03-16 Wistron Corp 用來連接觸控裝置之顯示裝置與其電腦系統
IT201800009902A1 (it) * 2018-10-30 2020-04-30 St Microelectronics Srl Dispositivo mosfet robusto e relativo metodo di fabbricazione

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1558591A (en) * 1975-11-18 1980-01-09 Sevcon Ltd Pulse controllers for de motors
JP3074736B2 (ja) * 1990-12-28 2000-08-07 富士電機株式会社 半導体装置
US6448587B1 (en) * 1997-11-28 2002-09-10 Hitachi, Ltd. Circuit incorporated IGBT and power conversion device using the same
DE10030875C1 (de) * 2000-06-23 2002-03-07 Compact Dynamics Gmbh Halbbrückenbaugruppe
US7034345B2 (en) * 2003-03-27 2006-04-25 The Boeing Company High-power, integrated AC switch module with distributed array of hybrid devices
KR101042148B1 (ko) * 2004-05-08 2011-06-16 페어차일드코리아반도체 주식회사 기판 순환 전류가 억제되는 전력용 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20100244756A1 (en) 2010-09-30
US8049306B2 (en) 2011-11-01
US7732858B2 (en) 2010-06-08
KR20070053980A (ko) 2007-05-28
US20070132008A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
KR101194040B1 (ko) 트랜지스터에 프리휠링 다이오드가 구현된 고집적회로
KR101418396B1 (ko) 전력 반도체 소자
US9893065B2 (en) Semiconductor integrated circuit
TWI533435B (zh) Semiconductor device
JPH07297373A (ja) 誘導性負荷要素に対する集積ドライバ回路装置
US6225673B1 (en) Integrated circuit which minimizes parasitic action in a switching transistor pair
US11233052B2 (en) Method of manufacturing semiconductor integrated circuit
JP2009038130A (ja) 横型ｍｏｓトランジスタ及びこれを用いた半導体装置
JPH10504940A (ja) 半導体素子
KR100842340B1 (ko) 반도체 집적회로 장치
US5969391A (en) Complementary insulated-gate field-effect transistors having improved anti-latchup characteristic
KR101237346B1 (ko) 트랜지스터에 프리휠링 다이오드가 구현된 고집적회로
JP4228210B2 (ja) 半導体装置
US10340379B2 (en) Semiconductor device with plurality of active barrier sections
JP7143734B2 (ja) 半導体集積回路
JP3843570B2 (ja) 横型ダイオード
US10497780B2 (en) Circuit and an electronic device including a transistor and a component and a process of forming the same
JPS6050062B2 (ja) 半導体集積回路装置
JP2009105421A (ja) 半導体装置
JP2017112192A (ja) 高耐圧集積回路装置
KR100800252B1 (ko) 씨모스 공정을 이용한 다이오드 소자의 제조 방법
JPH02210861A (ja) 半導体装置とその回路
JP2005347463A (ja) サージ保護回路及び半導体集積回路
JPH0794594A (ja) 半導体装置
JPH03148872A (ja) Ｍｉｓゲート制御型サイリスタ半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 8