CN101241753B - 存储器及其金属位线排列方法 - Google Patents

存储器及其金属位线排列方法 Download PDF

Info

Publication number
CN101241753B
CN101241753B CN2008100085682A CN200810008568A CN101241753B CN 101241753 B CN101241753 B CN 101241753B CN 2008100085682 A CN2008100085682 A CN 2008100085682A CN 200810008568 A CN200810008568 A CN 200810008568A CN 101241753 B CN101241753 B CN 101241753B
Authority
CN
China
Prior art keywords
bit line
metal bit
storage unit
source
select
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100085682A
Other languages
English (en)
Other versions
CN101241753A (zh
Inventor
何文乔
张坤龙
洪俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101241753A publication Critical patent/CN101241753A/zh
Application granted granted Critical
Publication of CN101241753B publication Critical patent/CN101241753B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Abstract

一种金属位线排列方法，应用于一虚拟接地阵列存储器。存储器具有多个存储单元数据块，存储单元数据块分别具有多个存储单元、多个选择晶体管及m条金属位线，m为正整数。存储单元的漏极所电性连接的金属位线被定义为漏极金属位线，源极所电性连接的金属位线被定义为源极金属位线。金属位线排列方法包括，当被读取时，使得被充电的金属位线不相邻于目标存储单元的源极金属位线。

Description

存储器及其金属位线排列方法
技术领域
本发明涉及一种金属位线排列方法，且特别是涉及一种没有耦合效应的金属位线排列方法。
背景技术
请参照图1，其示出了传统存储器的存储单元数据块的部份电路图。存储单元数据块100包括多个存储单元T1-T16、多条金属位线MBL0-MBL7以及多个选择晶体管，此些选择晶体管分别由多个选择信号SEL0-SWL7所控制。在图1中，存储单元T1-T16是以多位单元(Multi-Bit Cell)为例，每个存储单元均具有2个半单元，但并不限于此。
以存储单元T4为目标存储单元为例。当要读取存储单元T4的左半单元(left half cell)hc6时，选择信号SEL4导通选择晶体管ST1，使得存储单元T4的漏极D与金属位线MBL 0电性连接；同时，选择信号SEL 3导通选择晶体管ST2，使得存储单元T4的源极S与金属位线MBL 3电性连接。然后，利用源极端感测(source side sensing)的技术，从金属位线MBL3感测由存储单元T4的漏极D流至存储单元T4的源极S的单元电流Icell，并将单元电流Icell与参考单元(未示出了于图)所输出的参考电流Iref作比较以判断存储单元T4的左半单元hc6所存储的数据。
然而，当存储单元T4被读取时，其漏极端D右边的存储单元T5-T16均会被充电(charge up)。由于选择信号SEL3同时亦导通选择晶体管ST4，使得金属位线MBL7被充电。此外，选择信号SEL4同时亦导通选择晶体管ST3，使得金属位线MBL4被充电。其中，由于金属位线MBL4是相邻于金属位线MBL3，故金属位线MBL4的充电会与金属位线WBL3产生耦合效应(couplingeffect)，存储单元T4的操作区间(reading window)大幅减少，如此一来，将会使得从金属位线MBL3所感测到的单元电流Icell不正确，影响到存储单元T4的左半单元hc6所存储的数据的读取正确性。而为了减少耦合效应所产生的影响，通常需要利用复杂的电路来移除耦合效应，如此一来，将使得存储器面积增加，提高成本。
发明内容
本发明涉及一种金属位线排列方法，利用重新排列金属位线，使得存储单元在被读取时，其源极所电性连接的金属位线不会相邻于其它被充电的金属位线，故不会有耦合效应产生，使得存储器能以源极端感测的技术正确地读取存储在存储单元的数据。
根据本发明的第一方面，提出一种金属位线排列方法，应用于一存储器，存储器为一虚拟接地阵列存储器。存储器具有多个存储单元数据块，存储单元数据块分别具有多个存储单元、多个选择晶体管及m条金属位线，m为正整数。存储单元的漏极所电性连接的金属位线被定义为漏极金属位线，源极所电性连接的金属位线被定义为源极金属位线。金属位线排列方法包括，当读取时，使得被充电的金属位线不相邻于目标存储单元的源极金属位线。
根据本发明的第二方面，提出一种存储器，包括多个单元数据块，每一个存储单元数据块具有多个存储单元、多个选择晶体管及多条金属位线。其中，存储单元的漏极所电性连接的该金属位线被定义为一漏极金属位线，源极所电性连接的该金属位线被定义为一源极金属位线。其中，当读取时，被充电的金属位线不相邻于一目标存储单元的源极金属位线。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
附图说明
图1示出了传统存储器的存储单元数据块的部份电路图。
图2示出了依照本发明较佳实施例的金属位线排列方法的流程图。
图3示出了依照本发明较佳实施例的存储单元数据块的部份电路图。
附图符号说明
100、300：存储单元数据块
hc0-hc 31：半单元
ST1-ST4：  选择晶体管。
具体实施方式
本发明提供一种金属位线排列方法，应用于一存储器，该存储器为一虚拟接地阵列(virtual ground array)存储器，利用重新排列的金属位线，使得当存储单元被读取时，存储单元的源极所电性连接的金属位线不会相邻于其它因为存储单元的漏极的电位而被充电的金属位线，故不会有耦合效应产生，使得存储器能够以源极端感测的技术正确地读取存储在存储单元的数据。
请参照图2，其示出了依照本发明较佳实施例的金属位线排列方法的流程图。此金属位线排列方法应用于一存储器，存储器是一虚拟接地阵列存储器。存储器具有多个存储单元数据块，每一个存储单元数据块具有多个存储单元、m条金属位线及多个选择晶体管，此些选择晶体管是由n个选择信号所控制，m及n为正整数。存储器是用源极端感测的技术，感测目标存储单元经由源极金属位线所输出的一单元电流以判断目标存储单元所存储的数据。
首先，在步骤200中，选择多个存储单元之一为一目标存储单元。当目标存储单元被读取时，目标存储单元的漏极所电性连接的金属位线被定义为一漏极金属位线，目标存储单元的源极所电性连接的金属位线被定义为一源极金属位线。其中，当目标存储单元被读取时，n个选择信号的第一选择信号导通多个选择晶体管的第一选择晶体管，使得目标存储单元的漏极电性连接漏极金属位线，n个选择信号的第二选择信号导通多个选择晶体管的第二选择晶体管，使得目标存储单元的源极电性连接源极金属位线。
然后，在步骤210中，分类其余的金属位线在目标存储单元被读取时是否被充电。其中，当目标存储单元被读取时，漏极金属位线影响位于目标存储单元的漏极侧的其余存储单元。此时，第一选择信号亦导通多个选择晶体管的第三选择晶体管，使得m条金属位线的第一金属位线被充电，并且第二选择信号亦导通多个选择晶体管的第四选择晶体管，使得m条金属位线的第二金属位线被充电。
接着，在步骤220中，排列m条金属位线，使得被充电的金属位线不相邻于源极金属位线，亦即使得第一金属位线及第二金属位线不相邻于源极金属位线。如此一来，被充电的金属位线即不会与源极金属位线产生耦合效应，导致存储器无法从源极金属位线正确感测单元电流而错误判断目标存储单元所存储的数据。步骤220实质上相对于本实施例所揭露的金属位线排列方法是一必要条件。然后，本实施例所揭露的金属位线排列方法，更可排列m条金属位线，使得漏极金属位线不相邻于源极金属位线，此条件实质上相对于本实施例所揭露的金属位线排列方法是一非必要条件，即在被充电的金属位线不相邻于源极金属位线的前提下，尽可能使得漏极金属位线不相邻于源极金属位线。
兹配合图1中的存储单元数据块100为例做说明，但不限于此。存储单元数据块100是存储器的多个存储单元数据块之一，存储单元数据块100包括16个存储单元T1-T16，8条金属位线MBL0-MBL7及多个选择晶体管，这些选择晶体管分别由8个控制信号SEL0-SEL8所控制。16个存储单元T1-T16是以双位单元为例做说明，总共包括半单元hc0-hc31，但不限于此。以存储单元T4为目标存储单元为例，当要读取存储单元T4的左半单元时，漏极金属位线为金属位线MBL0，源极金属位线为金属位线MBL3，被充电的金属位线是金属位线MBL4及金属位线MBL7，本实施例所揭露的金属位线排列方法即是要使得被充电的金属位线MBL4及金属位线MBL7不相邻于源极金属位线MBL3。
请参照表1，其乃存储单元数据块100的32个半单元hc0-hc 31的读取情况列表(read condition table)。其中，“No.”表示半单元的号码，“D”表示与目标存储单元的漏极所电性连接的漏极金属位线，“S”表示与目标存储单元的源极所电性连接的源极金属位线，“SEL(ON)”表示用以导通选择晶体管的选择信号，“Charge Up”表示非与目标存储单元电性连接但会被充电的金属位线。
  No.   D   S   SEL(ON)   Charge Up
  0   MBL1   MBL0   SEL(0，1)   MBL(4，5)
  1   MBL0   MBL1   SEL(0，1)   MBL(4，5)
  2   MBL2   MBL1   SEL(1，2)   MBL(5，6)
  3   MBL1   MBL2   SEL(1，2)   MBL(5，6)
  4   MBL3   MBL2   SEL(2，3)   MBL(6，7)
  5   MBL2   MBL3   SEL(2，3)   MBL(6，7)
  6   MBL0   MBL3   SEL(3，4)   MBL(4，7)
  7   MBL3   MBL0   SEL(3，4)   MBL(4，7)
  No.   D   S   SEL(ON)   Charge Up
  8   MBL1   MBL0   SEL(4，5)   MBL(4，5)
  9   MBL0   MBL1   SEL(4，5)   MBL(4，5)
  10   MBL2   MBL1   SEL(5，6)   MBL(5，6)
  11   MBL1   MBL2   SEL(5，6)   MBL(5，6)
  12   MBL3   MBL2   SEL(6，7)   MBL(6，7)
  13   MBL2   MBL 3   SEL(6，7)   MBL(6，7)
  14   MBL4   MBL3   SEL(0，7)   MBL(0，7)
  15   MBL3   MBL4   SEL(0，7)   MBL(0，7)
  16   MBL5   MBL4   SEL(0，1)   MBL(0，1)
  17   MBL4   MBL5   SEL(0，1)   MBL(0，1)
  18   MBL6   MBL5   SEL(1，2)   MBL(1，2)
  19   MBL5   MBL6   SEL(1，2)   MBL(1，2)
  20   MBL7   MBL6   SEL(2，3)   MBL(2，3)
  21   MBL6   MBL7   SEL(2，3)   MBL(2，3)
  22   MBL4   MBL7   SEL(3，4)   MBL(0，3)
  23   MBL7   MBL4   SEL(3，4)   MBL(0，3)
  24   MBL5   MBL4   SEL(4，5)   MBL(0，1)
  25   MBL4   MBL5   SEL(4，5)   MBL(0，1)
  26   MBL6   MBL5   SEL(5，6)   MBL(1，2)
  9   MBL0   MBL1   SEL(4，5)   MBL(4，5)
  27   MBL5   MBL6   SEL(5，6)   MBL(1，2)
  28   MBL7   MBL6   SEL(6，7)   MBL(2，3)
  29   MBL6   MBL7   SEL(6，7)   MBL(2，3)
  30   MBL0   MBL7   SEL(0，7   MBL(3，4)
  31   MBL7   MBL0   SEL(0，7)   MBL(3，4)
表1
将上述的表1经过整理可以得到表2。请参照表2，其乃存储单元数据块100的32个半单元hc0-hc31的另一读取情况列表。其中，“S”表示与目标存储单元的源极所电性连接的源极金属位线，“禁止”表示不能被排列在“S”旁的被充电的金属位线，“D”表示与目标存储单元的漏极所电性连接的漏极金属位线，“选择1”为满足“禁止”且不为“D”的金属位线，“选择2”为满足“禁止”的金属位线。“选择1”为最佳的相邻金属位线的选择，非与目标存储单元电性连接但会被充电的金属位线及漏极金属位线均不相邻于源极金属位线。“选择2”为次佳的相邻位线的选择，非与目标存储单元电性连接但会被充电的金属位线是不相邻于源极金属位线，但漏极金属位线可能相邻于源极金属位线。
  S   禁止   D   选择1   选择2
  MBL0   MBL 3，4，5，7   MBL1，3，7   MBL2，6   MBL1
  MBL1   MBL4，5，6   MBL0，2   MBL 3，7   MBL0，2
  MBL2   MBL5，6，7   MBL1，3   MBL0，4   MBL1，3
  MBL3   MBL 0，4，6，7   MBL 0，2，4   MBL1，5   MBL2
  MBL4   MBL0，1，3，7   MBL 3，5，7   MBL2，6   MBL5
  MBL5   MBL0，1，2   MBL4，6   MBL 3，7   MBL4，6
  MBL6   MBL1，2，3   MBL5，7   MBL0，4   MBL5，7
  MBL7   MBL 0，2，3，4   MBL 0，4，6   MBL1，5   MBL6
表2
经过表2的筛检，可以得到8条金属位线的最佳排列为下列2种组合：(MBL2，MBL0，MBL1，MBL3，MBL5，MBL7，MBL6，MBL4)及(MBL2，MBL 0，MBL1，MBL7，MBL6，MBL4，MBL5，MBL3)。请参照图3，其示出了依照本发明较佳实施例的存储单元数据块的部份电路图。在存储单元数据块300中，金属位线的排列以(MBL2，MBL0，MBL1，MBL 3，MBL5，MBL7，MBL6，MBL4)为例。
上述的2种金属位线的最佳排列中，被充电的金属位线不相邻于源极金属位线，少数漏极金属位线的相邻于源极金属位线。如此一来，当目标存储单元被读取时，非与目标存储单元电性连接但会被充电的金属位线不会跟与目标存储单元的源极金属位线产生耦合效应，目标存储单元的操作区间不会被影响，故可以正确地利用源极端感测的技术以判断目标存储单元所存储的数据。此外，大部份的漏极金属位线不相邻于源极金属位线，更降低存储器采用源极端感测技术产生错误的可能性。
金属位线排列方法并不限于上述的16种金属位线的最佳排列，仍有其它的金属位线排列方法，使得被充电的金属位线不相邻于源极金属位线，但较多数的漏极金属位线会相邻于源极金属位线。如此一来，虽然整体表现会较上述的16种金属位线的最佳排列为差，但仍移除了耦合效应。
本发明上述实施例所揭露的金属位线排列方法，是利用重新排列金属位线的机制，应用于虚拟接地阵列存储器，使得当存储单元被读取时，存储单元的源极所电性连接的金属位线不会相邻于其它因为存储单元的漏极的电位而被充电的金属位线，故移除了因为源极端感测技术所产生的耦合效应，使得存储器能够从存储单元的源极正确地感测存储小存储单元的数据。此外，由于本发明上述所揭露的实施例仅利用重新排列金属位线的机制，解决了耦合效应所产生的问题，而非用复杂的电路实现来移除耦合效应，故存储器的面积减小，使得成本降低。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视本发明的申请专利范围所界定者为准。

Claims (10)

1.一种金属位线排列方法，应用于一存储器，该存储器是一虚拟接地阵列存储器，该存储器具有多个存储单元数据块，所述存储单元数据块分别具有多个存储单元、与所述多个存储单元对应的多个选择晶体管及与所述多个存储单元对应的m条金属位线：金属位线0、金属位线1、......金属位线m-1，m为正整数，所述存储单元的漏极所电性连接的该金属位线被定义为一漏极金属位线，源极所电性连接的该金属位线被定义为一源极金属位线，该金属位线排列方法包括：
当读取时，使得被充电的金属位线不相邻于一目标存储单元的源极金属位线，其中，当该目标存储单元被读取时，n个选择信号的一第一选择信号导通所述选择晶体管的一第一选择晶体管，使得该目标存储单元的漏极电性连接该漏极金属位线，所述n个选择信号的一第二选择信号导通所述选择晶体管的一第二选择晶体管，使得该目标存储单元的源极电性连接该源极金属位线，并且所述被充电的金属位线由所述第一选择信号或所述第二选择信号所控制，n为正整数。
2.如权利要求1所述的金属位线排列方法，还包括：
排列该m条金属位线，使得该漏极金属位线不相邻于该源极金属位线。
3.如权利要求1所述的金属位线排列方法，其中，当该目标存储单元被读取时，该第一选择信号导通所述选择晶体管的一第三选择晶体管，并且该第二选择信号导通所述选择晶体管的一第四选择晶体管，使得所述m条金属位线的一第一金属位线及一第二金属位线被充电。
4.如权利要求3所述的金属位线排列方法，其中，排列该m条金属位线，使得该第一金属位线及该第二金属位线不相邻于该源极金属位线。
5.如权利要求4所述的金属位线排列方法，其中，当m＝8时，该8条金属位线的物理布线的最佳排列顺序包括：
金属位线2，金属位线0，金属位线1，金属位线3，金属位线5，金属位线7，金属位线6，金属位线4。
6.如权利要求4所述的金属位线排列方法，其中，当m＝8时，该8条金属位线的物理布线的最佳排列顺序包括：
金属位线2，金属位线0，金属位线1，金属位线7，金属位线6，金属位线4，金属位线5，金属位线3。
7.一种存储器，包括：
多个存储单元数据块，每一个存储单元数据块具有多个存储单元、多个选择晶体管及多条金属位线；
其中，所述存储单元的漏极所电性连接的该金属位线被定义为一漏极金属位线，源极所电性连接的该金属位线被定义为一源极金属位线；
其中，当读取时，被充电的金属位线不相邻于一目标存储单元的源极金属位线，其中，当该目标存储单元被读取时，n个选择信号的一第一选择信号导通所述选择晶体管的一第一选择晶体管，使得该目标存储单元的漏极电性连接该漏极金属位线，所述n个选择信号的一第二选择信号导通所述选择晶体管的一第二选择晶体管，使得该目标存储单元的源极电性连接该源极金属位线，并且所述被充电的金属位线由所述第一选择信号或所述第二选择信号所控制，n为正整数。
8.如权利要求7所述的存储器，其中，该漏极金属位线不相邻于该源极金属位线。
9.如权利要求7所述的存储器，其中，当该目标存储单元被读取时，该第一选择信号导通所述选择晶体管的一第三选择晶体管，并且该第二选择信号导通所述选择晶体管的一第四选择晶体管，使得所述m条金属位线的一第一金属位线及一第二金属位线被充电。
10.如权利要求9所述的存储器，其中，该第一金属位线及该第二金属位线不相邻于该源极金属位线。
CN2008100085682A 2007-02-07 2008-01-23 存储器及其金属位线排列方法 Expired - Fee Related CN101241753B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/703,115 US7965551B2 (en) 2007-02-07 2007-02-07 Method for metal bit line arrangement
US11/703,115 2007-02-07

Publications (2)

Publication Number Publication Date
CN101241753A CN101241753A (zh) 2008-08-13
CN101241753B true CN101241753B (zh) 2010-06-23

Family

ID=39676013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100085682A Expired - Fee Related CN101241753B (zh) 2007-02-07 2008-01-23 存储器及其金属位线排列方法

Country Status (3)

Country Link
US (1) US7965551B2 (zh)
CN (1) CN101241753B (zh)
TW (1) TWI360124B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI424443B (zh) * 2009-05-08 2014-01-21 Macronix Int Co Ltd 記憶體陣列及記憶體的操作方法
TWI421879B (zh) * 2009-12-09 2014-01-01 Macronix Int Co Ltd 記憶體的記憶胞陣列
US9589610B1 (en) * 2015-09-04 2017-03-07 Macronix International Co., Ltd. Memory circuit including pre-charging unit, sensing unit, and sink unit and method for operating same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3002309B2 (ja) * 1990-11-13 2000-01-24 ウエハスケール インテグレーション， インコーポレイテッド 高速ｅｐｒｏｍアレイ
US5274588A (en) * 1991-07-25 1993-12-28 Texas Instruments Incorporated Split-gate cell for an EEPROM
US5517448A (en) * 1994-09-09 1996-05-14 United Microelectronics Corp. Bias circuit for virtual ground non-volatile memory array with bank selector
US5756400A (en) 1995-12-08 1998-05-26 Applied Materials, Inc. Method and apparatus for cleaning by-products from plasma chamber surfaces
JP2882370B2 (ja) * 1996-06-28 1999-04-12 日本電気株式会社 半導体記憶装置
KR100243003B1 (ko) * 1997-02-26 2000-03-02 김영환 플랫셀 어레이의 온/오프전류비 개선회로
JP3608919B2 (ja) * 1997-10-07 2005-01-12 シャープ株式会社 半導体記憶装置
US6147910A (en) * 1999-08-31 2000-11-14 Macronix International Co., Ltd. Parallel read and verify for floating gate memory device
US6525969B1 (en) 2001-08-10 2003-02-25 Advanced Micro Devices, Inc. Decoder apparatus and methods for pre-charging bit lines
JP4454896B2 (ja) * 2001-09-27 2010-04-21 シャープ株式会社 仮想接地型不揮発性半導体記憶装置
US6826080B2 (en) * 2002-05-24 2004-11-30 Nexflash Technologies, Inc. Virtual ground nonvolatile semiconductor memory array architecture and integrated circuit structure therefor
DE112004002851B4 (de) * 2004-05-11 2023-05-25 Spansion Llc (N.D.Ges.D. Staates Delaware) Halbleitervorrichtung und Programmierverfahren

Also Published As

Publication number Publication date
US20080186769A1 (en) 2008-08-07
US7965551B2 (en) 2011-06-21
TWI360124B (en) 2012-03-11
TW200834582A (en) 2008-08-16
CN101241753A (zh) 2008-08-13

Similar Documents

Publication Publication Date Title
CN104616695B (zh) 固态存储装置及其读取电压设定方法
EP1573746B1 (en) Circuit for accurate memory read operations
CN102625948B (zh) 3d存储器装置解码及布线系统与方法
CN101425335A (zh) 非易失性存储器件及其读取方法
CN102737720B (zh) 抑制快闪存储器响应外部命令时漏电的方法与装置
JPH08236711A (ja) 半導体メモリ
CN103137196B (zh) 闪速存储器器件和系统
US9418731B1 (en) Memory management method, memory storage device and memory control circuit unit
CN102597975A (zh) 一次可编程存储器装置及其方法
CN101241753B (zh) 存储器及其金属位线排列方法
CN104751885B (zh) Flash芯片及应对flash芯片异常掉电的擦除或编程方法
CN101286357B (zh) 存储器读取电路
CN101159166B (zh) 存储器单元
CN103377708A (zh) 用于非易失性存储器的读出放大电路及存储器
CN103106920B (zh) 存储器存取方法及应用该方法的闪存
CN102376367B (zh) 于一存储集成电路上进行擦除操作的方法与装置
US7787298B2 (en) Method for preventing memory from generating leakage current and memory thereof
CN104751893B (zh) 增强nor型flash可靠性的方法
CN203366750U (zh) 非易失性存储器器件
CN101685674B (zh) 存储器编程方法及存储器
CN100580813C (zh) 非易失性存储器的制造方法
CN101640073B (zh) 存储器读取方法及存储器
CN104751898B (zh) Nor型flash数据恢复的方法
CN103366828B (zh) 存储器装置及其检测方法
JP4856965B2 (ja) メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20210123

CF01 Termination of patent right due to non-payment of annual fee