CN101685674B - 存储器编程方法及存储器 - Google Patents

存储器编程方法及存储器 Download PDF

Info

Publication number
CN101685674B
CN101685674B CN2009100096573A CN200910009657A CN101685674B CN 101685674 B CN101685674 B CN 101685674B CN 2009100096573 A CN2009100096573 A CN 2009100096573A CN 200910009657 A CN200910009657 A CN 200910009657A CN 101685674 B CN101685674 B CN 101685674B
Authority
CN
China
Prior art keywords
storage unit
bias voltage
memory cells
initial programming
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100096573A
Other languages
English (en)
Other versions
CN101685674A (zh
Inventor
廖惇雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101685674A publication Critical patent/CN101685674A/zh
Application granted granted Critical
Publication of CN101685674B publication Critical patent/CN101685674B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种存储器编程方法及存储器，存储器包括多列存储单元，每一个存储单元包括二个半单元。存储器编程方法包括下列步骤。判断第n列存储单元的一欲编程单元的二个半单元是否均需被编程，n为正整数。若欲编程存储单元的二个半单元均需被编程，则施加对应于第n列存储单元的第一初始编程偏压以编程此欲编程存储单元，否则施加对应于第n列存储单元的第二初始编程偏压以编程此欲编程存储单元，第二初始编程偏压高于第一初始编程偏压。

Description

存储器编程方法及存储器
技术领域
本发明是有关于一种存储器编程方法及存储器，且特别是有关于一种可以提高编程速度的存储器编程方法及存储器。
背景技术
存储器是应用于现今的多种数据储存的用途。请参照图1，其绘示的是传统存储器编程方法的流程图。存储器包括多列存储单元，每一个存储单元包括二个半单元。首先，于步骤S100中，施加一初始偏压IV1以编程第1列存储单元，并持续增加编程电压直到第1列存储单元都通过编程验证。其中，初始偏压IV1例如为2伏特，然后以步阶渐增(step increasing)的方式逐渐增加。
然而，若对应于每一个半单元的编程动作，编程电压均以2伏特为起始而被逐渐增加至使得半单元通过编程验证，则如此一来将会浪费许多时间，导致存储器编程速度降低。因此，于步骤S110中，将第1列存储单元中，最快通过编程验证的存储单元所对应的编程电压与一定电压的差值记录为初始偏压IV2。如此一来，当对下一列存储单元进行编程时，编程电压即可不须以2伏特为起始而被逐渐增加，而可直接以比初始编程IV1高的初始偏压IV2为起始，节省大量编程时间。
然后，于步骤S120中，施加初始偏压IVn为编程电压以编程第n列存储单元，并持续增加编程电压直到第n列存储单元都通过编程验证，且将第n列存储单元中，最快通过编程验证的存储单元所对应的编程电压与一定电压的差值记录为初始偏压IVn+1，n为大于1的正整数。之后，于步骤S130中，施加初始偏压IVn+1为编程电压以编程第(n+1)列存储单元，并持续增加编程电压直到第(n+1)列存储单元都通过编程验证。
然而，在单一存储单元内的二个半单元可能会导致彼此间的交互作用。例如，当左半单元被编程后，在存储单元左侧所捕捉到的电荷增加而使得沟道电流减少。然而，因为第二位效应(second bit effect)，当读取右半单元时电流亦会减少。亦即，当于单一存储单元内编程第二位(左半单元及右半单元互为彼此的第二位)时，产生相同阈值电压所需要的热电子较少。因为第二位效应的存在，当二个半单元都需要被编程时，编程偏压可能较低。学习编程偏压可能一直低于第一个通过编程验证的存储单元的编程电压。若相对于前一列只有一个学习编程偏压，对于只有一个半单元需被编程的存储单元而言，可能需要更多的编程脉冲以通过编程验证，浪费编程时间，导致存储器编程速度降低。
发明内容
有鉴于此，本发明的主要目的在于提供一种存储器编程方法及存储器，根据欲编程存储单元的二个半单元是否均需被编程，而施加两个不同的初始编程偏压之一以编程欲编程存储单元，以提高存储器编程的速度，减少存储器编程的时间。
根据本发明的第一方面，提出一种存储器编程方法，存储器包括多列多位阶单元，每一个多位阶单元包括二个半单元。存储器编程方法包括下列步骤。判断第n列多位阶单元的多位阶单元的二个半单元是否均需被编程，n为正整数。若二个半单元均需被编程，则施加对应于第n列多位阶单元的第一初始编程偏压以编程此多位阶单元，否则施加对应于第n列多位阶单元的第二初始编程偏压以编程此多位阶单元，第二初始编程偏压高于第一初始编程偏压。
根据本发明的第二方面，提出一种存储器，包括多列存储单元以及一控制电路。每一个存储单元包括二个半单元。控制电路耦接至此些存储单元。其中，若第n列存储单元的一欲编程存储单元的二个半单元均需被编程，则控制电路施加对应于第n列存储单元的第一初始编程偏压以编程欲编程存储单元，否则控制电路施加对应于第n列存储单元的第二初始编程偏压以编程欲编程存储单元，第二初始编程偏压高于第一初始编程偏压，n为正整数。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示传统存储器编程方法的流程图。
图2绘示依照本发明较佳实施例的存储器编程方法的流程图。
图3A绘示依照本发明较佳实施例的存储器的示意图。
图3B绘示依照本发明较佳实施例的存储器的控制电路的一例的电路图。
图4绘示依照本发明较佳实施例的存储器编程方法的详细流程图。
【主要元件符号说明】
300：存储器
310：存储单元
320、330：半单元
340：控制电路
345：多工复用器
具体实施方式
本发明提供一种存储器编程方法及存储器，相对应于单一欲编程存储单元的二个半单元是否均需被编程，不同的两个初始编程偏压之一被用以编程欲编程存储单元，以提高存储器编程的速度，减少存储器编程的时间。
请参照图2，其绘示依照本发明较佳实施例的存储器编程方法的流程图。存储器例如为一电荷捕捉存储器，请参照图3A，其绘示依照本发明较佳实施例的存储器的示意图。存储器300包括多列存储单元310及控制电路340，每一个存储单元310包括二个半单元320及330。
此存储器编程方法包括下列步骤。于步骤S200中，控制电路340判断第n列存储单元的一欲编程存储单元的二个半单元是否均需被编程，n为正整数。于步骤S210中，若欲编程存储单元的二个半单元均需被编程，则控制电路340施加对应于第n列存储单元的第一初始编程偏压以编程欲编程存储单元，否则控制电路340施加对应于第n列存储单元的第二初始编程偏压以编程欲编程存储单元，第二初始编程偏压高于第一初始编程偏压。其中，第一初始编程偏压或第二初始编程偏压是被施加于欲编程存储单元的漏极端，或被施加于欲编程存储单元所对应的字线。
此外，若欲编程存储单元的二个半单元均需被编程，且此欲编程存储单元为第n列存储单元中最先通过编程验证的，则欲编程存储单元通过编程验证时的编程电压与一定电压的差值是被记录为对应于第(n+1)列存储单元的第一初始编程偏压。更进一步地，此差值亦可被做为对应于第(n+2)列存储单元的第一初始编程偏压，并不限于此。其中，定电压实质上例如为0.3伏特。
此外，若仅欲编程存储单元的二个半单元之一需被编程，且此欲编程存储单元为第n列存储单元中最先通过编程验证的，则欲编程存储单元通过编程验证时的编程电压与定电压的差值是被记录为对应于第(n+1)列存储单元的第二初始编程偏压。更进一步地，此差值亦可被做为对应于该第(n+2)列存储单元的第二初始编程偏压，并不限于此。
请参照图3B，其绘示依照本发明较佳实施例的存储器的控制电路的一例的电路图。控制电路340包括至少一晶体管M以及至少一多工复用器345。晶体管M实质上为一金属氧化物半导体场效应晶体管(MOSFET)。晶体管M的第一端接收一高电压VH，晶体管M的第二端耦接至欲编程存储单元的漏极端或欲编程存储单元所对应的位线。多工复用器345耦接至晶体管M的控制端，并受控于一控制信号CS。控制信号CS实质上是对应于欲编程存储单元的二个半单元是否均需被编程。如此一来，多工复用器345输出不同的偏压Vg1或Vg2至晶体管M的控制端，使得晶体管M施加第一初始编程偏压或第二初始编程偏压于欲编程存储单元。此外，控制电路340可能整合于存储器300的位线控制器或字线控制器中，并不做限制。
请参照图4，其绘示依照本发明较佳实施例的存储器编程方法的详细流程图。于步骤S400中，对于第n列存储单元中，二个半单元均需被编程的存储单元及仅二个半单元之一需被编程的存储单元，分别施加不同的初始编程偏压。其中，对于仅二个半单元之一需被编程的存储单元是施加较高的初始编程偏压，节省编程脉冲以降低编程时间。于步骤S410中，持续增加编程电压以编程第n列存储单元。
于步骤S420中，当第n列存储单元中，二个半单元均需被编程的多个存储单元的一第一个通过编程验证，则此存储单元通过编程验证时的编程电压与一定电压的差值被记录为对应于第(n+1)列存储单元的两个初始编程偏压之一。
于步骤S430中，当第n列存储单元中，仅二个半单元的一需被编程的多个存储单元的一第一个通过编程验证，则此存储单元通过编程验证时的编程电压与此定电压的差值是被记录为对应于第(n+1)列存储单元的两个初始编程偏压的另一。于步骤S440中，持续增加编程电压以使得第n列存储单元均通过编程验证。于步骤S450中，当第n列存储单元均通过编程验证，则施加所记录的对应于第(n+1)列存储单元的两个初始编程偏压以编程第(n+1)列存储单元。
本发明上述实施例所公开的存储器编程方法及存储器，是相对应于单一欲编程存储单元的二个半单元是否均需被编程，利用不同的初始编程偏压之一以编程欲编程单元。如此一来，不须以2伏特为起始而逐渐增加编程电压，而是以上一列存储单元中最先通过编程验证的存储单元其通过编程验证时的编程电压与定电压的差值为起始，使得存储器编程的速度提高，并减少存储器编程的时间。此外，此存储器编程方法更依据单一列存储单元的编程过程中所记录的第一初始编程偏压及第二编程初始偏压，以较佳地编程次一列存储单元。
综上所述，虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求所界定的范围为准。

Claims (17)

1.一种存储器编程方法，该存储器包括多列存储单元，每列存储单元包括多个存储单元，每一个存储单元包括二个半单元，其特征在于，该存储器编程方法包括：
判断一第n列存储单元的一欲编程存储单元的二个半单元是否均需被编程，n为正整数；以及
若该欲编程存储单元的该二个半单元均需被编程，则施加对应于该第n列存储单元的第一初始编程偏压以编程该欲编程存储单元，否则施加对应于该第n列存储单元的第二初始编程偏压以编程该欲编程存储单元，该第二初始编程偏压高于该第一初始编程偏压。
2.根据权利要求1所述的存储器编程方法，其特征在于，该存储器为一电荷捕捉存储器。
3.根据权利要求1所述的存储器编程方法，其特征在于，该第一初始编程偏压与该第二初始编程偏压是被施加于该欲编程存储单元的漏极端。
4.根据权利要求1所述的存储器编程方法，其特征在于，该第一初始编程偏压与该第二初始编程偏压是被施加于该欲编程存储单元所对应的字线。
5.根据权利要求1所述的存储器编程方法，其特征在于，更包括：
若该欲编程存储单元的该二个半单元均需被编程，且该欲编程存储单元为该第n列存储单元中最先通过编程验证的，则记录该欲编程存储单元通过编程验证时的编程电压与一定电压的差值为对应于一第n+1列存储单元的第一初始编程偏压。
6.根据权利要求5所述的存储器编程方法，其特征在于，对应于该第n+1列存储单元的第一初始编程偏压亦被做为对应于一第n+2列存储单元的第一初始编程偏压。
7.根据权利要求1所述的存储器编程方法，其特征在于，更包括：
若仅该欲编程存储单元的该二个半单元之一需被编程，且该欲编程存储单元为该第n列存储单元中最先通过编程验证的，则记录该欲编程存储单元通过编程验证时的编程电压与一定电压的差值为对应于一第n+1列存储单元的第二初始编程偏压。
8.根据权利要求7所述的存储器编程方法，其特征在于，对应于该第n+1列存储单元的第二初始编程偏压亦被做为对应于一第n+2列存储单元的第二初始编程偏压。
9.一种存储器，其特征在于，包括：
多列存储单元，每列存储单元包括多个存储单元，每一个存储单元包括二个半单元；以及
一控制电路，耦接至该多个存储单元，并用以判断该第n列存储单元的一欲编程存储单元的该二个半单元是否均需被编程，n为正整数；
其中，若该欲编程存储单元的该二个半单元均需被编程，则该控制电路施加对应于该第n列存储单元的第一初始编程偏压以编程该欲编程存储单元，否则该控制电路施加对应于该第n列存储单元的第二初始编程偏压以编程该欲编程存储单元，该第二初始编程偏压高于该第一初始编程偏压。
10.根据权利要求9所述的存储器，其特征在于，该存储器为一电荷捕捉存储器。
11.根据权利要求9所述的存储器，其特征在于，该控制电路是施加该第一初始编程偏压或该第二初始编程偏压于该欲编程存储单元的漏极端。
12.根据权利要求9所述的存储器，其特征在于，该控制电路是施加该第一初始编程偏压或该第二初始编程偏压于该欲编程存储单元所对应的字线。
13.根据权利要求9所述的存储器，其特征在于，若该欲编程存储单元的该二个半单元均需被编程，且该欲编程存储单元为该第n列存储单元中最先通过编程验证的，则该控制电路记录该欲编程存储单元通过编程验证时的编程电压与一定电压的差值为对应于一第n+1列存储单元的第一初始编程偏压。
14.根据权利要求13所述的存储器，其特征在于，对应于该第n+1列存储单元的第一初始编程偏压亦被做为对应于一第n+2列存储单元的第一初始编程偏压。
15.根据权利要求9所述的存储器，其特征在于，若仅该欲编程存储单元的该二个半单元之一需被编程，且该欲编程存储单元为该第n列存储单元中最先通过编程验证的，则该控制电路记录该欲编程存储单元通过编程验证时的编程电压与一定电压的差值为对应于一第n+1列存储单元的第二初始编程偏压。
16.根据权利要求15所述的存储器，其特征在于，对应于该第n+1列存储单元的第二初始编程偏压亦被做为对应于一第n+2列存储单元的第二初始编程偏压。
17.根据权利要求9所述的存储器，其特征在于，该控制电路包括：
至少一晶体管，耦接至该欲编程存储单元；以及
至少一多工复用器，耦接至该至少一晶体管，并受控于一控制信号，使得该至少一晶体管施加该第一初始编程偏压或该第二初始编程偏压于该欲编程存储单元。
CN2009100096573A 2008-09-25 2009-02-02 存储器编程方法及存储器 Expired - Fee Related CN101685674B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/237,564 2008-09-25
US12/237,564 US7800949B2 (en) 2008-09-25 2008-09-25 Memory and method for programming the same

Publications (2)

Publication Number Publication Date
CN101685674A CN101685674A (zh) 2010-03-31
CN101685674B true CN101685674B (zh) 2012-04-04

Family

ID=42037535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100096573A Expired - Fee Related CN101685674B (zh) 2008-09-25 2009-02-02 存储器编程方法及存储器

Country Status (3)

Country Link
US (1) US7800949B2 (zh)
CN (1) CN101685674B (zh)
TW (1) TWI386943B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542737B2 (ja) * 2011-05-12 2014-07-09 株式会社東芝 不揮発性半導体記憶装置
US9312002B2 (en) 2014-04-04 2016-04-12 Sandisk Technologies Inc. Methods for programming ReRAM devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1417862A (zh) * 2001-11-07 2003-05-14 旺宏电子股份有限公司 多阶nrom的存储单元及其操作方法
CN101071635A (zh) * 2005-11-17 2007-11-14 旺宏电子股份有限公司 非易失性存储器的多电平单元编程方法
CN101202112A (zh) * 2006-09-29 2008-06-18 海力士半导体有限公司 快闪存储器设备及其编程方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523972A (en) * 1994-06-02 1996-06-04 Intel Corporation Method and apparatus for verifying the programming of multi-level flash EEPROM memory
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US6928001B2 (en) * 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
TWI297500B (en) * 2005-11-25 2008-06-01 Macronix Int Co Ltd Multi-level-cell programming methods of non-volatile memories
US7808818B2 (en) * 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US20080192544A1 (en) * 2007-02-13 2008-08-14 Amit Berman Error correction coding techniques for non-volatile memory
TW200845014A (en) * 2007-02-28 2008-11-16 Aplus Flash Technology Inc A bit line structure for a multilevel, dual-sided nonvolatile memory cell array
US20090065841A1 (en) * 2007-09-06 2009-03-12 Assaf Shappir SILICON OXY-NITRIDE (SiON) LINER, SUCH AS OPTIONALLY FOR NON-VOLATILE MEMORY CELLS
US7864588B2 (en) * 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
US8098525B2 (en) * 2007-09-17 2012-01-17 Spansion Israel Ltd Pre-charge sensing scheme for non-volatile memory (NVM)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1417862A (zh) * 2001-11-07 2003-05-14 旺宏电子股份有限公司 多阶nrom的存储单元及其操作方法
CN101071635A (zh) * 2005-11-17 2007-11-14 旺宏电子股份有限公司 非易失性存储器的多电平单元编程方法
CN101202112A (zh) * 2006-09-29 2008-06-18 海力士半导体有限公司 快闪存储器设备及其编程方法

Also Published As

Publication number Publication date
TW201013680A (en) 2010-04-01
US20100074022A1 (en) 2010-03-25
CN101685674A (zh) 2010-03-31
TWI386943B (zh) 2013-02-21
US7800949B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
CN1942975B (zh) 用于编程非易失性存储器单元的存储器系统和方法
US7564718B2 (en) Method for programming a block of memory cells, non-volatile memory device and memory card device
CN101162609B (zh) 非易失性存储器件以及对其编程的方法
CN101128883B (zh) 闪存装置、电子系统及用于编程多级非易失性存储器装置的方法
CN1273992C (zh) 可写的跟踪单元
CN101667446B (zh) 存储器及其读取方法
CN103310839B (zh) 缩短擦除操作的方法与装置
US6724662B2 (en) Method of recovering overerased bits in a memory device
US6459620B1 (en) Sense amplifier offset cancellation in non-volatile memory circuits by dedicated programmed reference non-volatile memory cells
US8254194B2 (en) Sense amplifier with reduced area occupation for semiconductor memories
JP2008140431A (ja) 半導体記憶装置
CN101685674B (zh) 存储器编程方法及存储器
CN100388391C (zh) 或非闪速内存单元在高列泄漏下精确确认的装置与方法
US20030043629A1 (en) Nonvolatile semiconductor memory device that can suppress effect of threshold voltage variation of memory cell transistor
CN100578671C (zh) 用于编程存储单元的电路和方法
JP4252183B2 (ja) 不揮発性半導体記憶装置、該不揮発性半導体記憶装置からのデータの読み出し方法及び、該不揮発性半導体記憶装置へのデータの書き込み方法
CN101640073B (zh) 存储器读取方法及存储器
KR100750443B1 (ko) 불휘발성 반도체 기억 장치
JP2537236B2 (ja) 不揮発性半導体メモリ
CN116189744A (zh) 存储器件及其编程操作
JP2004164700A (ja) 不揮発性半導体記憶装置および半導体集積回路装置
JP3863017B2 (ja) ビット線ソフト・プログラミング（ｂｌｉｓｐ）のための方法及び集積回路
US6944061B2 (en) Single cell erasing method for recovering memory cells under programming disturbs in non volatile semiconductor memory devices
JP2633817B2 (ja) 不揮発性半導体メモリ
JPH07169288A (ja) 一括消去型不揮発性記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120404

Termination date: 20220202